JP2007088049A - Ｉｃパッケージ構造 - Google Patents

Ｉｃパッケージ構造 Download PDF

Info

Publication number
JP2007088049A
JP2007088049A JP2005272435A JP2005272435A JP2007088049A JP 2007088049 A JP2007088049 A JP 2007088049A JP 2005272435 A JP2005272435 A JP 2005272435A JP 2005272435 A JP2005272435 A JP 2005272435A JP 2007088049 A JP2007088049 A JP 2007088049A
Authority
JP
Japan
Prior art keywords
substrate
chip
package structure
melting point
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005272435A
Other languages
English (en)
Inventor
Rokusan O
祿山 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2005272435A priority Critical patent/JP2007088049A/ja
Publication of JP2007088049A publication Critical patent/JP2007088049A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】チップから発生する高熱が基板を介して効率よく除去されるとともに、チップと基板の熱膨張係数の差による応力を減少して、反り、クラック、チップ脱落などの発生を防止できるＩＣパッケージ構造を提供する。
【解決手段】基板１と、チップ２と、複数の半田ボール３と、下地充填材４とを備え、基板１は金属材料（銅或はアルミニウム）で作製される。複数の半田ボール３は、その上縁及び下縁がチップ２と基板１にそれぞれ接続されるように、チップ２と基板１との間に設置され、散熱効率を改善する。また、低融点金属合金でなる下地充填材４は、チップ２と基板１との間に設置され、バッファ機能を供給し、基板１やチップ２の変形を有効的に吸収する。
【選択図】図２

Description

本発明は、ＩＣパッケージ構造、特に、チップから発生する高温を下方向へ伝達でき、その散熱効率を良くさせ、且つバッファ機能を供給し基板やチップの変形を有効に吸収でき、反り、クラック、チップ脱落などの発生を防止できるＩＣパッケージ構造に関するものである。
従来のＩＣパッケージ構造９は、例えば、図１に示すように、基板９１と、チップ９２と、複数の半田ボール９３と、下地充填材（underfill）９４とを備える。半田ボール９３は、チップ９２と基板９１との間に設置され、チップ９２は半田ボール９３を介して基板９１に保持される。下地充填材９４は、エポキシ樹脂で作製され、チップ９２と基板９１との間の隙間に充填され、基板９１やチップ９２が熱膨張により変形する時に発生する応力を低減できるが、基板９１及びチップ９２両者の熱膨張係数（Coefficient of Thermal Expansion, CTE）の差が大きくない場合に限られる。
基板がセラミックス（ｃｅｒａｍｉｃｓ）や有機材料（ｏｒｇａｎｉｃ）で作製される場合は、その熱伝導係数ＴＣが低いため、チップから発生する高温は、一般にチップの上に設置される散熱装置（図を省略）で上方向にしか伝達できない。このため、チップの高温は、基板を介して下方向へ伝達できず、散熱効率は比較的に悪い。
また、パッケージ工程は、温度上昇、温度低下の過程を経るため、基板とチップの間の熱膨張係数（Coefficient of ThermalExpansion, CTE）差が大きくなると、変形量が異なり、反り、クラック、チップ脱落などが発生する原因になる。この不具合を防止するためには、熱膨張係数がチップ（主要成分はシリコンである）に近い材料で基板を作製する必要があるが（セラミックスの熱膨張係数は、４〜６ｐｐｍ／℃であり、チップの熱膨張係数は、２〜４ｐｐｍ／℃である）、基板材料の種類が大きく制限されてしまう。その結果、銅やアルミニウムなどの熱伝導係数ＴＣが比較的に高い金属材料（銅の熱膨張係数は約１６ｐｐｍ／℃であり、アルミニウムの熱膨張係数は約２２ｐｐｍ／℃である）は、チップの熱膨張係数との差が大きいため使用できなくなる。
そこで、本発明者は、上記の問題点の改善を目的として、技術理論に照らし、鋭意研究開発を行なった結果、設計が合理的で、上記問題点を有効に改善できるＩＣパッケージ構造を完成するに到った。
したがって、本発明の主たる目的は、熱伝導係数ＴＣが比較的に高い金属材料（銅或はアルミニウム）を基板として、基板に導熱機能を備え、チップから発生する高温を、その上に設置される散熱装置で上方向に伝達することに加え、基板を介して下方向へも伝達でき、散熱効率の向上を達成できるＩＣパッケージ構造を提供することにある。また、基板とチップとの間に低融点金属合金でなる下地充填材を設置することにより、バッファ機能を供給し、基板やチップの変形を有効的に吸収でき、熱膨張係数の差による応力を減少し、反り、クラック、チップ脱落などの発生を防止できるＩＣパッケージ構造を提供する。
上記目的を達成するために、本発明のＩＣパッケージ構造は、金属材料で作製される基板と、基板上に設置されるチップと、チップと基板との間に設置され、その上縁及び下縁がチップと基板にそれぞれ接続される複数の半田ボールと、チップと基板との間に充填され、低融点金属合金でなる下地充填材とを含むことを特徴とする。
以下、図面を参照しながら、本発明を好ましい実施例に基づいて詳細に説明するが、以下の実施例は、本発明の理解を促すための例示であって本発明の限定を意図するものではない。
図２及び図３に示すように、本発明のＩＣパッケージ構造は、基板１と、チップ２と、複数の半田ボール３と、下地充填材４とを備える。基板１は、銅或はアルミニウムなど熱伝導係数ＴＣが比較的に高い金属材料で作製される。チップ２を基板１上に設置することで、チップ２が基板１によって支持される。チップ２上には適当な散熱装置（図を省略）を接続しても良い。例えば、ガス冷却或は水冷却の方式を採用すれば、チップ２の散熱に効果的である。
複数の半田ボール３は、チップ２と基板１との間に設置され、これらの半田ボール３の上縁及び下縁が、チップ２と基板１にそれぞれ半田接続され、チップ２が基板１に固定される。これらの半田ボール３は、固定機能のみを提供し、信号伝送機能を備えていない。チップ２の信号は、上面或は側面などの位置から伝送される。下地充填材４は、低融点金属合金で作製され、この低融点金属合金の融点は半田ボール３の融点より低い。下地充填材４は、チップ２と基板１との間に設置され、高温になると低融点金属合金が液体状になり、十分なバッファを供給でき、基板１やチップ２の変形を有効に吸収することができる。このような構成により本発明のＩＣパッケージ構造が形成される。
本発明は、銅或はアルミニウムなどの熱伝導係数ＴＣが比較的に高い金属材料を基板１として、基板１に導熱機能を備え、チップ２が発生する高温は、その上に設置される散熱装置（図を省略）で上方向に伝達する外、基板２を介して下方向へも伝達でき、散熱効率が向上して、上面の散熱装置の負荷を有効に減少できる。
本発明は、チップ２と熱伝導係数差が大きい金属材料（銅或はアルミニウム）を基板１とするが、チップ２と基板１との間に設置される下地充填材（低融点金属合金）４によりバッファ機能を供給でき、液体状の低融点金属合金は圧縮性があるため、基板１やチップ２の変形を効果的に吸収でき、熱膨張係数の差による応力を減少し、反り、クラック、チップ脱落などの発生を防止できる。
また、基板１とチップ２との間に設置される下地充填材４は、低融点金属合金で作製され、比較的高い熱伝導係数を有し、チップ２の高温が基板１を介して下方向へ伝達する効率を高めて、散熱効率をさらに改善する。
また、図４に示すように、本発明においては、基板１の表面に阻隔装置５を設けても良い。阻隔装置５は、後加工或は一体成形で基板１に形成され、本実施例では、阻隔装置５は基板１に設けた溝５１によって提供される。下地充填材（低融点金属合金）４は、下地充填材４の外周部が阻隔装置５によって囲まれるように溝５１内に収容されるので、下地充填材４が融点以上に達して液体状になっても、阻隔装置５の遮断、阻隔機能が発揮され、液体の低融点金属合金が外へ漏れるのを防ぐことができる。
上記した説明は、本発明の一実施例に過ぎず、本発明の請求の範囲を限定するものではない。従って、同等の効果および目的を達成するために上記実施例になされる種々の等価な変更や修飾等は、本発明の技術思想の範囲に含まれる。
従来のＩＣパッケージ構造を示す平面図である。 本発明の好ましい実施例にかかるＩＣパッケージ構造を示す平面図である。 本発明の好ましい実施例にかかるＩＣパッケージ構造の平面分解図である。 本発明の別の好ましい実施例にかかるＩＣパッケージ構造を示す平面図である。
符号の説明
１ 基板
２ チップ
３ 半田ボール
４ 下地充填材
５ 阻隔装置
５１ 溝
９ ＩＣパッケージ構造
９１ 基板
９２ チップ
９３ 半田ボール
９４ 下地充填材

Claims (5)

  1. 金属材料で作製される基板と、前記基板上に設置されるチップと、前記チップと基板との間に設置され、その上縁及び下縁がチップと基板にそれぞれ接続される複数の半田ボールと、前記チップと基板との間に充填され、低融点金属合金でなる下地充填材とを含むことを特徴とするＩＣパッケージ構造。
  2. 上記基板は、銅或いはアルミニウムで作製されることを特徴とする請求項１に記載のＩＣパッケージ構造。
  3. 上記基板の表面に、下地充填材の外部を囲むように形成される阻隔装置をさらに含むことを特徴とする請求項１に記載のＩＣパッケージ構造。
  4. 上記阻隔装置は基板に凹設される溝であり、上記下地充填材は前記溝内に収容されることを特徴とする請求項３に記載のＩＣパッケージ構造。
  5. 上記低融点金属合金の融点は、半田ボールの融点より低いことを特徴とする請求項１に記載のＩＣパッケージ構造。
JP2005272435A 2005-09-20 2005-09-20 Ｉｃパッケージ構造 Pending JP2007088049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005272435A JP2007088049A (ja) 2005-09-20 2005-09-20 Ｉｃパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005272435A JP2007088049A (ja) 2005-09-20 2005-09-20 Ｉｃパッケージ構造

Publications (1)

Publication Number Publication Date
JP2007088049A true JP2007088049A (ja) 2007-04-05

Family

ID=37974764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005272435A Pending JP2007088049A (ja) 2005-09-20 2005-09-20 Ｉｃパッケージ構造

Country Status (1)

Country Link
JP (1) JP2007088049A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1982955A2 (en) 2007-03-29 2008-10-22 Noritake Co., Limited Method for producing hydrogen gas separation material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1982955A2 (en) 2007-03-29 2008-10-22 Noritake Co., Limited Method for producing hydrogen gas separation material

Similar Documents

Publication Publication Date Title
US20220262691A1 (en) Semiconductor package having a stiffener ring
JP5324773B2 (ja) 回路モジュールとその製造方法
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
US8022534B2 (en) Semiconductor package using an active type heat-spreading element
US20100264520A1 (en) Semiconductor module
TWI508238B (zh) 晶片散熱系統
US20120193076A1 (en) Cooling structure for an electronic component and electronic instrument
TW201532215A (zh) 翹曲控制結構、翹曲控制圖案及半導體封裝
JP2008066714A (ja) チップ間の熱伝達遮断スペーサを備えるマルチチップパッケージ
JP2013247274A (ja) 半導体パッケージ及び配線基板ユニット
TWI672807B (zh) 發光二極體顯示器
JP2007305761A (ja) 半導体装置
JP2017123379A (ja) 半導体装置
JP2014112606A (ja) 半導体パッケージ
JP2021506123A (ja) 電装素子の放熱装置
JP2008016551A (ja) 半導体装置
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2018085495A (ja) 発光素子用基板、発光素子モジュールおよび発光装置
JP2017126668A (ja) 半導体パッケージ
JP2007088049A (ja) Ｉｃパッケージ構造
JP2009059760A (ja) 電子回路基板の放熱構造体
TW201513276A (zh) 薄膜覆晶封裝結構
JP2008004688A (ja) 半導体パッケージ
JP2007281043A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080209