JP2007087365A - 第一制御装置が第二制御装置に対し命令を伝達する方法 - Google Patents

第一制御装置が第二制御装置に対し命令を伝達する方法 Download PDF

Info

Publication number
JP2007087365A
JP2007087365A JP2006007455A JP2006007455A JP2007087365A JP 2007087365 A JP2007087365 A JP 2007087365A JP 2006007455 A JP2006007455 A JP 2006007455A JP 2006007455 A JP2006007455 A JP 2006007455A JP 2007087365 A JP2007087365 A JP 2007087365A
Authority
JP
Japan
Prior art keywords
controller
control device
predetermined area
command
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006007455A
Other languages
English (en)
Inventor
Shih-Chieh Liu
世傑 劉
Chia-Hsin Chen
家新 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ours Technology Inc
Original Assignee
Ours Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ours Technology Inc filed Critical Ours Technology Inc
Publication of JP2007087365A publication Critical patent/JP2007087365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Selective Calling Equipment (AREA)
  • Information Transfer Systems (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

【課題】一つの制御装置ともう一つの制御装置との組み合わせにおいて、コミュニケーション上の制限を考慮することなく制御装置を選択可能な、第一制御装置が第二制御装置に対し命令を伝達する方法を提供する。
【解決手段】第一制御装置20が保存ユニットにおける所定の区域24に命令を書き込むステップと、第二制御装置22が所定の区域内24に書き込んだ命令を読み取るステップと、第二制御装置22が命令を執行するステップと、を含む。
【選択図】図2

Description

本発明は、第一制御装置が第二制御装置に対し命令を伝達する方法、詳しく言えば一つの制御装置が資料書き込みの方法によりもう一つの制御装置に対し命令を伝達する方法に関するものである。
現今、強大な機能を持つ電子装置は二つまたはそれ以上の制御装置、例えばCPU、マイクロプロセッサー、制御器などを内蔵することが一般的である。二つの制御装置の間のコミュニケーションの方法は図1に示すようにCPU10と制御器12の間に径路Aを介して互いに命令を伝達する。CPU10は径路Aを介して制御器12に命令を伝達し、制御器12も径路Aを介してCPU10に命令を伝達する。
上述の方法の欠点は二つの制御装置の間のコミュニケーションを図るにはプロトコルを考慮する必要があることである。したがって、場所が異なると一つの制御装置を異なる制御装置と取り組ませるために多様なモードを開発する必要がある。上述の制限が原因で制御装置の設計が複雑になり、制御装置の応用も限定されてしまう。
周知の技術の欠点を解決するために、本発明の主な目的は、一つの制御装置ともう一つの制御装置との組み合わせにおいて、コミュニケーション上の制限を考慮することなく制御装置を選択可能な、第一制御装置が第二制御装置に対し命令を伝達する方法を提供する。
上記目的を達成するための第一制御装置が第二制御装置に対し命令を伝達する方法は、第一制御装置が保存ユニットにおける所定の区域に命令を書き込むステップと、第二制御装置が所定の区域内に書き込んだ命令を読み取るステップと、第二制御装置が命令を執行するステップと、を含む。
本発明の一実施例について図2を参考にすれば理解できる。図2に示すように、第一制御装置20と第二制御装置22は所定の区域を介して命令を伝達する。第一制御装置20が第二制御装置22に対し命令を伝達する際、第一制御装置20は直接第二制御装置22に対し命令を伝達することなく、所定の区域24に命令を書き込み、そののち第二制御装置22は所定の区域24から命令を読み取り、執行する。逆に第二制御装置22が第一制御装置20に対し命令を伝達する際、第二制御装置22は所定の区域24に命令を書き込み、そののち第一制御装置20は所定の区域24から命令を読み取り、執行する。
本実施例では、所定の区域24は第一制御装置20と第二制御装置22の外部の保存ユニット(図中未表示)に位置する。この保存ユニットはDRAM、SRAM、EPROM、EEPROM、及びFLASH MEMORYなどのいずれでも可能である。また、第一制御装置20または第二制御装置22は、制御器、マイクロプロセッサー、CPUなどのいずれでもよい。
所定の区域24の配置は図3に示す通りである。所定の区域24前段の512byte区間は命令(command)の保存に用いられ、所定の区域24後段の512byte区間は命令に相関するデータ(data)の保存に用いられる。第一制御装置20または第二制御装置22が発した命令はスタートアドレスCから書き込み、データはアドレスDから書き込む。
アドレスCとDは第一制御装置20と第二制御装置22との間での事前のネゴシエーションの結果に基づき予め定義されるため、第一制御装置20と第二制御装置22とは所定の区域24のどこで書き込んだ命令とデータを読み取ったりしたかを知ることが可能である。
また、一回で命令とデータを所定の区域24に書き込んでもよい。例えば、第一制御装置20から生成された信号の長さが1024byteである場合、そのうち前段の512byteは命令となり、後段の512byteはデータとなる。図3の定義により、第二制御装置22はアドレスCで読み取った内容が命令であり、アドレスDで読み取った内容がデータであることを判断することが可能である。
またさらに、所定の区域24および所定の区域24で命令とデータを保存する区域の大きさを応用する場所によって調整してもよい。
図4に示すのは本発明の一実施例に基づく制御装置の作動プロセスである。以下の説明を理解するために図2と図3を参考にする。ここで、第一制御装置20が第二制御装置22に対し命令を伝達することにより説明を進める。
第二制御装置22は所定の区域24の内容を自動的に読み取る、即ちステップS30を執行する。ステップS32は命令を読み取ったかを判断する。命令を読み取れなかった場合、ステップS30に戻る。所定の区域24で命令を読み取った場合、ステップS34に進み、その命令を執行する。執行作動が完了した後、第二制御装置22は所定の区域の中に保存された内容をクリアーする、即ちステップS36を執行する。続いて執行の結果(成功か失敗)を所定の区域24に書き込む、即ちステップS38を執行することにより第一制御装置20に命令を執行した結果を通知する。
第一制御装置20は命令の書き込みが完了した後、所定の区域24の内容を読み取ることにより第二制御装置22が命令を執行した結果を了解することが可能である。また、第二制御装置22は保存ユニットにおけるほかの特定アドレスに執行の結果を書き込んでもよい。
また、本実施例では、所定の区域24に書き込まれた内容は書き込まれた内容が命令または執行の結果であることを表示するフラグ(flag)を含む。
第二制御装置22が第一制御装置20に対し命令を伝達するプロセスは上述のプロセスとほぼ同じである。違うのは命令の発送端と執行端の役割が変わるだけであるため、詳しい説明を省く。
本実施例により、二つの制御装置は所定の保存区域の中にデータを書き込んだり読み取ったりすることにより命令の伝送と執行結果の報告を進めるため、周知の技術のようにコミュニケーション上の問題を考慮する必要がなくなる。したがって、一つの制御装置はあまり制限されず異なる制御装置を選択し、それと組み合わせることが可能となる。言い換えれば本実施例は制御装置の設計上の複雑度を簡単化することが可能であるだけでなく、二つの制御装置の間のコミュニケーション方法を標準化することも可能である。したがって、本実施例はパーソナルデジタルアシスタント(PDA)、携帯電話またはほかの二つの制御装置を有する電子装置に適用することが可能である。
周知のCPUと制御器との間の命令の伝送を示す模式図である。 本発明の一実施例による第一制御装置と第二制御装置との命令の伝達を示す模式図である。 本発明の一実施例に係る所定の区域の配置を示す模式図である。 本発明の一実施例に係る制御装置が命令を執行する時のフローチャートである。
符号の説明
10 CPU、12 制御器、20、22 制御装置、24 所定の区域

Claims (20)

  1. 第一制御装置が保存ユニットにおける所定の区域に命令を書き込むステップと、
    第二制御装置が所定の区域内に書き込んだ命令を読み取るステップと、
    第二制御装置が命令を執行するステップと、
    を含むことを特徴とする第一制御装置が第二制御装置に対し命令を伝達する方法。
  2. 第二制御装置が命令を読み取った後、所定の区域をクリアーするステップを含むことを特徴とする請求項1に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  3. 第二制御装置が所定の区域に執行の結果を書き込むステップを含むことを特徴とする請求項2に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  4. 第二制御装置が執行作動の完了後、保存ユニットにおける所定のアドレスに執行の結果を書き込むステップを含むことを特徴とする請求項1に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  5. フラグにより書き込んだ内容が執行の結果または命令であることを表示するステップを含むことを特徴とする請求項3に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  6. 第一制御装置は制御器、マクロプロセッサー、及びCPUからなるグループから選択することを特徴とする請求項1に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  7. 第二制御装置は制御器、マクロプロセッサー、及びCPUからなるグループから選択することを特徴とする請求項1に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  8. 所定の区域は、命令の保存に用いられる第一部分とデータの保存に用いられる第二部分を備えることを特徴とする請求項1に記載の第一制御装置が第二制御装置に対し命令を伝達する方法。
  9. 制御装置の外部の保存ユニットに位置する所定の区域に保存した命令を読み取るステップと、
    命令を執行するステップと、
    を含むことを特徴とする制御装置の操作方法。
  10. 命令を読み取った後、所定の区域をクリアーするステップを含むことを特徴とする請求項9に記載の制御装置の操作方法。
  11. 所定の区域に執行の結果を書き込むステップを含むことを特徴とする請求項10に記載の制御装置の操作方法。
  12. 執行作動が完了した後、保存ユニットにおける所定のアドレスに執行の結果を書き込むステップを含むことを特徴とする請求項9に記載の制御装置の操作方法。
  13. フラグにより書き込んだ内容が執行の結果または命令であることを表示するステップを含むことを特徴とする請求項11に記載の制御装置の操作方法。
  14. 制御装置は制御器、マクロプロセッサー、及びCPUからなるグループから選択することを特徴とする請求項9に記載の制御装置の操作方法。
  15. 所定の区域は、命令の保存に用いられる第一部分とデータの保存に用いられる第二部分を備えることを特徴とする請求項9に記載の制御装置の操作方法。
  16. 所定の区域を含む保存ユニットと、
    命令を提供し、所定の区域に書き込む第一制御装置と、
    所定の区域に保存した命令を読み取り、かつ命令を執行する第二制御装置と、
    を含むことを特徴とする電子装置。
  17. 第一制御装置は制御器、マクロプロセッサー、及びCPUからなるグループから選択することを特徴とする請求項16に記載の電子装置。
  18. 第二制御装置は制御器、マクロプロセッサー、及びCPUからなるグループから選択することを特徴とする請求項16に記載の電子装置。
  19. 保存ユニットはDRAM、SRAM、EPROM、EEPROM、及びFLASH MEMORYからなるグループから選択することを特徴とする請求項16に記載の電子装置。
  20. 所定の区域は命令の保存に用いられる第一部分とデータの保存に用いられる第二部分を含むことを特徴とする請求項16に記載の電子装置。
JP2006007455A 2005-09-22 2006-01-16 第一制御装置が第二制御装置に対し命令を伝達する方法 Pending JP2007087365A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094132901A TWI278779B (en) 2005-09-22 2005-09-22 Method for a controlling device commanding another controlling device

Publications (1)

Publication Number Publication Date
JP2007087365A true JP2007087365A (ja) 2007-04-05

Family

ID=37885549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007455A Pending JP2007087365A (ja) 2005-09-22 2006-01-16 第一制御装置が第二制御装置に対し命令を伝達する方法

Country Status (3)

Country Link
US (1) US20070067513A1 (ja)
JP (1) JP2007087365A (ja)
TW (1) TWI278779B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092792A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd データ処理装置
JP2004078322A (ja) * 2002-08-09 2004-03-11 Internatl Business Mach Corp <Ibm> タスク管理システム、プログラム、記録媒体、及び制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0357075A3 (en) * 1988-09-02 1991-12-11 Fujitsu Limited Data control device and system using the same
JP2512246B2 (ja) * 1991-07-02 1996-07-03 松下電送株式会社 情報通信装置
US6560657B1 (en) * 1999-12-23 2003-05-06 Intel Corporation System and method for controlling peripheral devices
CN1122281C (zh) * 2001-06-30 2003-09-24 深圳市朗科科技有限公司 一种多功能半导体存储装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092792A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd データ処理装置
JP2004078322A (ja) * 2002-08-09 2004-03-11 Internatl Business Mach Corp <Ibm> タスク管理システム、プログラム、記録媒体、及び制御方法

Also Published As

Publication number Publication date
TW200713030A (en) 2007-04-01
US20070067513A1 (en) 2007-03-22
TWI278779B (en) 2007-04-11

Similar Documents

Publication Publication Date Title
US9516453B2 (en) Communication connection method in bluetooth device and apparatus thereto
JP2005353090A5 (ja)
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
JP2008165799A (ja) メモリコントローラ及びメモリシステム
JP2010257367A (ja) プログラムの更新システム、プログラム更新機能付き電子機器
CN106528217B (zh) 一种现场可编程门阵列程序加载系统和方法
JP2007087365A (ja) 第一制御装置が第二制御装置に対し命令を伝達する方法
WO2012008068A1 (ja) マイクロコントローラ及びその制御方法
JP2006202233A (ja) コントローラ、そのプログラム
JP2011110687A (ja) ロボットコントロール・システム、ロボットコントロール方法
TW583582B (en) Microcomputer and associated method for reducing memory usage of the microcomputer
JP2007052558A (ja) フラッシュメモリ書換え装置、フラッシュメモリ書換え方法及びフラッシュメモリ書換えプログラム
JP2011081561A (ja) 情報処理装置
KR20120082292A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
JP2013232028A (ja) マイクロコンピュータ
JP2008293241A (ja) 表示装置
JP2009230410A (ja) 情報処理装置及び無線通信装置
JP2019087171A (ja) 撮像装置
JP2008257415A (ja) プログラム書き込み機能を有するコントローラ
JP5018047B2 (ja) 集積回路装置
JP2007034434A (ja) Icカード、icカードへのデータ書込み方法、および、icカードプログラム
JP2007328437A (ja) ディジタル制御装置のブート方法及びディジタル制御
JP2005234743A (ja) プログラム書き換え方法及びシステム
JP6173172B2 (ja) 情報処理装置及びコンピュータプログラム
JP2007034695A (ja) 起動装置、プログラム転送装置及びプログラム転送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111014