JP2007081359A - スピン−軌道結合誘導磁場を利用したスピントランジスター - Google Patents
スピン−軌道結合誘導磁場を利用したスピントランジスター Download PDFInfo
- Publication number
- JP2007081359A JP2007081359A JP2005370568A JP2005370568A JP2007081359A JP 2007081359 A JP2007081359 A JP 2007081359A JP 2005370568 A JP2005370568 A JP 2005370568A JP 2005370568 A JP2005370568 A JP 2005370568A JP 2007081359 A JP2007081359 A JP 2007081359A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- source
- drain
- spin transistor
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 33
- 230000005415 magnetization Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 8
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 15
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 238000005253 cladding Methods 0.000 claims description 12
- 230000005294 ferromagnetic effect Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 229910003321 CoFe Inorganic materials 0.000 claims description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000009987 spinning Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
- H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
- H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
- H01F10/193—Magnetic semiconductor compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
- H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
- H01F1/40—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4
- H01F1/401—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted
- H01F1/404—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted of III-V type, e.g. In1-x Mnx As
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 オンオフ動作マージンが大きく雑音が少ないスピントランジスターを提供する。
【解決手段】 本発明によるスピントランジスターは、チャンネルが形成された基板部と；上記基板部上に相互離隔されて配置され磁化方向が相互同一強磁性体であるソース及びドレーンと；上記基板部上に形成され、上記チャンネルを通過する電子のスピン方向を調節するゲートを含み、上記ソース及びドレーンの磁化方向は上記チャンネルの長さ方向と垂直である。
【選択図】 図１
【解決手段】 本発明によるスピントランジスターは、チャンネルが形成された基板部と；上記基板部上に相互離隔されて配置され磁化方向が相互同一強磁性体であるソース及びドレーンと；上記基板部上に形成され、上記チャンネルを通過する電子のスピン方向を調節するゲートを含み、上記ソース及びドレーンの磁化方向は上記チャンネルの長さ方向と垂直である。
【選択図】 図１
Description
本発明はスピン-軌道結合誘導磁場(ｓｐｉｎ−ｏｒｂｉｔ ｃｏｕｐｌｉｎｇ ｉｎｄｕｃｅｄ ｍａｇｎｅｔｉｃ ｆｉｅｌｄ)を利用したスピントランジスター素子に関することとして、特に、オンオフ動作マージンが大きく漏れ磁界による雑音が低減されたスピントランジスター素子に関する。
現代集積回路技術における代表的な素子はＭＯＳ電界効果トランジスター(ＭＯＳＦＥＴ)を基盤としている。例えば、ＤＲＡＭやフラッシュメモリー等のメモリー素子は勿論、注文型半導体、マイクロプロセッサー、論理回路などはオン-オフ(ｏｎ-ｏｆｆ)のスイッチング動作を遂行するＭＯＳＦＥＴを基本構成要素で含んでいる。最近多く研究されている新概念素子としては、スピントランジスター(スピン−ＦＥＴ)というトランジスター素子がある。既存半導体基盤のトランジスターにおいては電気場を利用し半導体内の電荷のみを制御するに対して、スピントランジスターにおいては電荷とスピンを同時に制御する。スピントランジスターはスピン分極された電荷を制御することによりスイッチング素子及び論理回路などに利用され得る。
現在、半導体分野の核心素子として使用されるＭＯＳＦＥＴはその消費電力と面積をこれ以上低減させることは難しい。また、ＭＯＳＦＥＴは酸化膜の物理的限界などに直面している。このような問題を改善するための方案中一つは、電荷スピンのすりこぎ運動を電圧で制御することである。このような素子の中からスピントランジスターはソース及びドレーンと、これらを繋いでくれるチャンネルを含む。スピントランジスターのチャンネルとしては量子井戸層を使用することが可能である。
しかし、従来提案されたスピントランジスターはソースとドレーンの磁化方向が電子の進行方向(チャンネル方向)と同じである。(例えば、Ｄａｔｔａ−Ｄａｓスピントランジスター(Ａｐｐｌｉｅｄ ｐｈｉｓｉｃｓ ｌｅｔｔｅｒ、ｖｏｌ５６、６６５、１９９０)またはアメリカ特許第５、６５４、５６６号に開示された磁場スピン注入電界効果トランジスター等参照)。この場合、ソース及びドレーンの角部分から発生する漏れ磁場(ｓｔｒａｙ ｆｉｅｌｄ)により注入電子のスピン情報を無くしてしまう。これに伴い、有効スピン伝達距離が短くなり雑音を引き起こすことになる。
また、このような従来のスピントランジスターにおいてはゲート電圧で電子スピンのすりこぎ運動を調節することにより、ドレーンに到達した電子のスピン方向をドレーンの磁化方向と平行または反平行になるようにして、これにより抵抗を調節する。しかし、すりこぎ運動の角度を正確に調節するには非常に難しく、すりこぎ運動角度に合わせチャンネルの長さを正確に作ることもまた難しい。従って、トランジスターのオン-オフ動作マージンが非常に狭小でチャンネル長さに対する工程マージンもまた非常に小さい。結局、動作の正確性が衰え製造工程が難しくなる。
本発明は上記の問題点を解決するためのこととして、本発明の目的はオン-オフ動作マージンとチャンネル長さに対する工程マージンが改善され雑音が少ないスピントランジスターを提供することにある。
上述の技術的課題を達成するため、本発明によるスピントランジスターは、チャンネルが形成された基板部と；上記基板部上に相互離隔されて配置され磁化方向が相互同一強磁性体であるソース及びドレーンと；上記基板部上に形成され、上記チャンネルを通過する電子のスピン方向を調節するゲートを含むが、上記ソース及びドレーンの磁化方向は上記チャンネルの長さ方向と垂直であることを特徴とする。
好ましくは、上記基板部のチャンネルは量子井戸層で形成される。このような量子井戸層は２次元電子ガス(２-ＤＥＧ)を有するため、上記井戸層内における電子移動度が非常に高いだけではなくスピン-軌道結合効果が大きい。上記量子井戸層はＧａＡｓ、ＩｎＡｓ及びＩｎＧａＡｓからなるグループから選択された材料で形成され得る。
本発明の一実施形態によると、上記ソースとドレーン中少なくとも一つは強磁性金属であり得る。例えば、上記ソースとドレーン中少なくとも一つは、Ｆｅ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＮｉＦｅ及びこれらの組合せからなるグループから選択された材料で形成され得る。
本発明の他の実施形態によると、上記ソースとドレーン中少なくとも一つは強磁性半導体であり得る。例えば、上記ソースとドレーン中少なくとも一つは、(Ｇａ、Ｍｎ)Ａｓで形成され得る。
本発明の好ましい実施形態によると、上記基板部はドーピングされない上部及び下部クレッディング層とその間に介在されたＩｎＡｓ量子井戸層を含む。この場合、好ましくは上記上部及び下部クレッディング層各々はＩｎＧａＡｓ層とＩｎＡｌＡｓ層の２層構造を有する２重クレッディング層からなる。また、上記下部クレッディング層の下にはドーピングされたＩｎＡｌＡｓ電荷供給層が形成され得る。また、上記上部クレッディング層上にはＩｎＡｓキャッピング層が形成され得る。
本発明の好ましい実施形態によると、上記基板部は両側部が除去されたリッジ構造を有し上記リッジ構造によりチャンネルが限定される。また、好ましくは、上記リッジ構造の両側部には平坦化のための絶縁膜が形成されている。上記絶縁膜は例えば、ＳｉＯ２またはＴａＯ２で形成され得る。
本発明の実施形態によると、上記トランジスターのオン-オフ(ｏｎ-ｏｆｆ)動作を制御するため、上記ゲート電圧の符号(+または-符号)として電子のスピンを上記
ソース及びドレーンの磁化方向と平行または反平行に調節することが可能である。上記誘導磁場の方向が上記注入された電子のスピン方向と同一である場合(すなわち、平行の場合)上記トランジスターはオン(ｏｎ)状態にあり、上記誘導磁場の方向が上記注入された電子のスピン方向と反対の場合(すなわち、反平行の場合)上記トランジスターはオフ(ｏｆｆ)状態にあるようになる。
ソース及びドレーンの磁化方向と平行または反平行に調節することが可能である。上記誘導磁場の方向が上記注入された電子のスピン方向と同一である場合(すなわち、平行の場合)上記トランジスターはオン(ｏｎ)状態にあり、上記誘導磁場の方向が上記注入された電子のスピン方向と反対の場合(すなわち、反平行の場合)上記トランジスターはオフ(ｏｆｆ)状態にあるようになる。
本発明の他の実施形態によると、上記トランジスターのオン-オフ動作を制御するため、オフ状態においてはゲート電圧を除去しランダムなスピン電子が流れるようにし、オン状態においては上記ソースから注入された電子のスピン情報が維持される方向にゲート電圧を加えることが可能である。
本発明によると、強磁性体から成ったソース及びドレーンの磁化方向をチャンネルの長さ方向(すなわち、チャンネル電流の方向)と垂直になるようにする。これによって、ゲート電圧で発生されるスピン-軌道結合誘導磁場(効果磁場)はソース及びドレーンの磁化方向と同一か反対になる。従って、従来と同様のすりこぎ運動は発生せず、オン-オフ動作マージンは大きくなる。
本発明によると、強磁性体ソース及びドレーンの磁化方向をチャンネルの長さ方向と垂直にすることにより、オンオフ動作の動作マージンが大きくチャンネル長さの工程マージンが大きくなる。これに伴い、トランジスター動作の信頼性が高くなり製造工程が容易になる。また、ソース及びドレーンの短部から発生する漏れ磁界による悪影響が殆どないため、漏れ磁界による雑音が効果的に防止される。
以下、添付の図面を参照し本発明の実施形態を説明する。
しかし、本発明の実施形態は多様な他の形態に変形されることが可能であり、本発明の範囲が以下説明する実施形態に限定されることではない。本発明の実施形態は当業界において平均的な知識を有する者に本発明をより完全に説明するため提供される。従って、図面における要素らの形状及び大きさ等はより明確な説明のため誇張されることが可能で、図面上の同一符号で表示される要素は同一要素である。
図１は本発明の一実施形態によるスピントランジスターの概略的な平面図及び断面図である。図１を参照すると、スピントランジスター５０は量子井戸層７を有する基板部１０と、その上に形成されたソース１３及びドレーン１４と、オン-オフ動作を制御するゲート１７を含む。ゲート１７はゲート絶縁膜１６によりソース１３及びドレーン１４から絶縁されている。量子井戸層７はトランジスターのチャンネルを形成する。上記ソース１３及びドレーン１４は磁化された強磁性体からなり、相互同一磁化方向を有する。ソース１３及びドレーン１４を構成する強磁性体はＦｅ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＮｉＦｅ等の強磁性金属か、(Ｇａ、Ｍｎ)Ａｓ等の強磁性半導体であり得る。
本発明によると、ソース１３及びドレーン１４の磁化方向(Ｙ方向)はチャンネルの長さ方向(すなわち、チャンネルにおける電子の進行方向；Ｘ方向)と垂直を成す。このように、ソース１３及びドレーン１４の磁化方向がチャンネル方向と垂直を成すと、ゲート電圧印加時発生するスピン-軌道結合誘導磁場(Ｈｅｆｆ)はソース１３及びドレーン１４の磁化方向(Ｙ方向)と同一方向を有するか(平行)、反対方向を有するようになる(反平行)。従って、本発明においては電子のすりこぎ運動が発生しない。
ゲート電圧印加によりＨｅｆｆの方向がソース１３及びドレーン１４の磁化方向と同一の場合(平行)、ドレーン１４に到達した電子のスピンはドレーン１４の磁化方向と平行になり低い抵抗を示す(“ｏｎ”状態)。これに反して、ゲート電圧印加によりＨｅｆｆの方向がソース１３及びドレーン１４の磁化方向と反対の場合(反平行)、ドレーン１４に到達した電子のスピンの方向がドレーン１４の磁化方向と反平行になり高い抵抗を示す(“ｏｆｆ”状態)。
図２は本発明の一実施形態によるスピントランジスターの基板部を示す断面図である。図２に図示された通り、基板部１０は半絶縁性のＩｎＰ基板５上に順次に積層されたＩｎＡｌＡｓバッファ層４、ｎ+ＩｎＡｌＡｓ電荷供給層３、ＩｎＡｌＡｓ/ＩｎＧａＡｓ下部クレッディング層２、ＩｎＡｓ量子井戸層７、ＩｎＧａＡｓ/ＩｎＡｌＡｓ上部クレッド層２'及びＩｎＡｓキャッピング層６を含む。
この基板部１０は２次元電子ガス構造を有する。すなわち、ＩｎＡｓ量子井戸層７は、ドーピングされない下部クレッディング層２と上部クレッディング層２'によりその井戸層７に電荷が閉じ込められることにより、量子井戸を形成するようになる。このような量子井戸は２次元電子ガス(２-ＤＥＧ)を有するため、上記ＩｎＡｓ量子井戸層７内における電子移動度が非常に高いだけではなくスピン-軌道結合効果が大きい。この量子井戸層７はスピントランジスターのチャンネル役割をする。
バッファ層４はＩｎＰ基板５とその上に成長される２次元電子ガス構造との格子不一致を緩和するため形成される。また、基板部１０の一番上にあるＩｎＡｓキャッピング層６は工程途中発生し得る基板部１０の酸化と変性を防止する役割をする。
本実施形態においては、チャンネル役割をする量子井戸層７としてＩｎＡｓ層を使用しているが、本発明はこれに限定されることではない。例えば、トランジスターのチャンネル役割をする量子井戸層７としてＧａＡｓ、ＩｎＡｓまたはＩｎＧａＡｓを使用することも可能である。
以下、図３ａないし図３ｅを参照し、本発明の一実施形態によるスピントランジスターの製造工程を説明する。まず、図３ａに図示された通り、図２に図示されたような多層構造を有する積層物を形成した後、リソグラフィー工程及びイオンミーリング工程を利用し、上記積層物の両側部が除去されたリッジ構造を有する基板部１０を形成する。このリッジ構造により量子井戸層７のチャンネルが限定される。チャンネルを形成する量子井戸層７の幅は約１００ｎｍ-８００ｎｍ程度が適当である。
次に、図３ｂに図示された通り、平坦化のため図３ａの結果物から上記リッジ構造の両側部に絶縁膜８を蒸着する。例えば、ＴａＯ２またはＳｉＯ２で上記絶縁膜８を形成することが可能である。この絶縁膜８は隣接するチャンネルとの絶縁のためのことである。
次いで、図３ｃに図示された通り、電子ビームリソグラフィーとスパッタリング工程を利用し上記量子井戸層７の上に強磁性体を蒸着することにより、ソース１３及びドレーン１４を形成する。ソース１３またはドレーン１４はＦｅ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＮｉＦｅ及びこれらの組合せからなるグループから選択された強磁性金属材料で作られることが可能である。また、ソース１３またはドレーン１４は、((Ｇａ、Ｍｎ)Ａｓ)等の強磁性半導体材料から作られることが可能である。
前記の通り、ソース１３及びドレーン１４はその磁化方向がチャンネルの長さ方向と垂直になるよう配置される。これに伴い、ラシュバー(ｒａｓｈｂａ)効果により発生されるスピン-軌道結合誘導磁場はドレーン１４の磁化方向と平行か反平行になる。好ましくは、強磁性体(ソース及びドレーン)の厚さは６０ｎｍ程度で、その大きさと形状は単一磁区を形成する条件を満足する。ソース及びドレーン形成後には図３ｄのように強磁性体がない部分に絶縁膜８'を充填し平坦な結果物を得る。
次に、図３ｅに図示された通り、基板部上に酸化膜でゲート絶縁膜１６を形成しＡｌ、Ａｕ等でゲート１７を形成する。これによって、本実施形態によるスピントランジスター５０を得るようになる。
以下、図４及び図５を参照し、本発明のスピントランジスターの動作を説明する。量子井戸層内においてはチャンネルを通る電子のウェーブバクトル(ｋ)と垂直の電界(Ｅ)が存在するとスピン-軌道結合によりＨｅｆｆ∝ｋ×Ｅの磁場が誘導される(ラシュバー(Ｒａｓｈｂａ)効果)。これに伴い、チャンネルに沿ってＸ方向に電子が進行しゲート電圧によりＺ方向に電界が加わると、Ｙ方向のスピン-軌道結合誘導磁場が生じるようになる。本発明のスピントランジスターにおいては、このようなスピン-軌道結合誘導磁場を利用しチャンネルを通る電子のスピン方向を調節し、これによってトランジスターのオンオフ動作を遂行するようになる。本発明のスピントランジスター動作方法としては２つの方法を考慮することが可能である。第１のオンオフ動作方法が図４に開示されており、第２のオンオフ動作方法が図５に開示されている。
図４を参照すると、この動作方法においては、ゲート電圧の符号(+符号または-符号)として電子のスピンをソース及びドレーンの磁化方向と平行または反平行に調節する。
図４(ａ)に図示された通り、ゲート１７に陽の電圧(+Ｖ)を加えると、スピン-軌道結合誘導磁場の方向(Ｙ方向)はソース１３及びドレーン１４の磁化方向(Ｙ方向)と同一になる(平行)-これは前記の通り、ソース１３及びドレーン１４の磁化方向(Ｙ)がチャンネルの長さ方向(Ｘ)と垂直を成しているからである。従って、ソース１３から注入されたスピン片極電子はスピン情報をそのまま維持しつつチャンネルを通過するようになる。この電子がドレーンに到達した時その到着点１５における電子のスピンはドレーンの磁化と平行になるため、低い抵抗を示す。このように低い抵抗を示す状態はトランジスターのオン(ｏｎ)状態に該当する。
その反面、図４(ｂ)に図示された通り、ゲート１７に陰の電圧(-Ｖ)を加えると、スピン-軌道結合誘導磁場の方向(-Ｙ方向)はソース１３及びドレーン１５の磁化方向(Ｙ方向)と反対になる(反平行)。従って、ソース１３から注入されたスピン片極電子はスピン-軌道結合誘導磁場の影響を受けチャンネルを通ることにより電子のスピン方向が反対に変わるようになる。これに伴い、ドレーン到着点１５における電子のスピンはドレーンの磁化と反平行になるため、相対的に高い抵抗を示す。このような高い抵抗を示す状態はトランジスターのオフ(ｏｆｆ)状態に該当する。
このように、本発明のスピントランジスターにおいては電子のスピンすりこぎ運動が発生しない。従って、オンオフ動作のためのスピンすりこぎ運動の角度及びチャンネル長さ調節が必要ではない。但し、ソース及びドレーンに平行または反平行のスピン-軌道結合誘導磁場を使用し電子のスピン方向を容易に制御することが可能なため、オンオフ動作マージンが大きいだけではなく、チャンネル長さに対する工程マージンが大きい。従って、動作の信頼性が高く製造工程が容易になる。
図５は本発明によるスピントランジスターの他の動作方法を示している。図５を参照すると、図５(ａ)に図示された通り、オン状態のためのトランジスター動作は前記の図４(ａ)と同様である。すなわち、オン状態においては上記ソースから注入された電子のスピン情報が維持される方向にゲート電圧が加わる。
しかし、オフ(ｏｆｆ)状態のために, 図５(ｂ)に図示された通り、トランジスターのゲート電圧を０にする。すなわち、ゲート１７に電圧を印加しないことにより、チャンネルを通る電子のスピンをランダムにする。特に、ゲート１７電圧が０の状態においては、チャンネル長さをスピン拡散距離より長くすることにより電子はスピン情報を無くすようになる。
これに伴い、ドレーン到着点１５に到達した電子のスピンはドレーン１４の磁化方向と相当な角度を成すようになり、図５(ａ)の抵抗より相対的に高い抵抗、すなわち、オフ(ｏｆｆ)状態を示すようになる。この動作方法は、チャンネル材料の構造的特徴によりスピン-軌道誘導結合誘導磁場が平行から反平行に変わっても電子スピンを反転させ難い場合、特に効果である。
本発明の長点ら中一つは、従来のスピントランジスターとは違って、強磁性体ソース及びドレーンの短部から発生する漏れ磁界の影響を少なく受けるということである。このような特徴は図６及び図７に詳しく示されている。図６は本発明のスピントランジスターにおける漏れ磁界の影響を概略的に示し、図７は従来のスピントランジスターにおける漏れ磁界の影響を概略的に示した図である。
図６を参照すると、ソース１３とドレーン１４は形状異方容易軸の長さ方向に磁化を形成する。前記のように、この磁化方向は相互同一であり、チャンネルの長さ方向とは垂直を成す。従って、チャンネル(量子井戸層７)を通過する電子は、ソース１３及びドレーン１４の短部から発生する漏れ磁界１９の影響を殆ど受けない。これによって、漏れ磁界による雑音が非常に小さい。
しかし、図７に図示された従来のスピントランジスター５０'のように、ソース１３'とドレーン１４'の磁化方向をチャンネル長さ方向と並んで配置すると、チャンネル(量子井戸層７')を通過する電子は、ソース１３'及びドレーン１４'の短部から発生する漏れ磁界１９'の影響を相当受けるようになる。これに伴い、漏れ磁界による雑音が大きくなり、結局トランジスター動作の信頼性を劣らせるようになる。
本発明は上述の実施形態及び添付の図面により限定されることではなく、添付の請求範囲により限定しようとする。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有する者には自明なことである。
５０、５０' スピントランジスター
２、２' クレッディング層
３ 電荷供給層
４ バッファ層
５ ＩｎＰ基板
６ ＩｎＡｓキャッピング層
７ ＩｎＡｓ井戸層
８、８' 絶縁膜
１０ 半導体基板部
１３ ソース
１４ ドレーン
１６ ゲート絶縁膜
１７ ゲート
１９、１９' 漏れ磁界
２、２' クレッディング層
３ 電荷供給層
４ バッファ層
５ ＩｎＰ基板
６ ＩｎＡｓキャッピング層
７ ＩｎＡｓ井戸層
８、８' 絶縁膜
１０ 半導体基板部
１３ ソース
１４ ドレーン
１６ ゲート絶縁膜
１７ ゲート
１９、１９' 漏れ磁界
Claims (17)
- チャンネルが形成された基板部と；
上記基板部上に相互離隔されて配置され磁化方向が相互同一強磁性体であるソース及びドレーンと；
上記基板部上に形成され、上記チャンネルを通過する電子のスピン方向を調節するゲートを含み、
上記ソース及びドレーンの磁化方向は上記チャンネルの長さ方向と垂直であることを特徴とするスピントランジスター。 - 上記基板部のチャンネルは量子井戸層で形成されることを特徴とする請求項１に記載のスピントランジスター。
- 上記量子井戸層はＧａＡｓ、ＩｎＡｓ及びＩｎＧａＡｓからなるグループから選択された材料で形成されたことを特徴とする請求項２に記載のスピントランジスター。
- 上記ソースとドレーン中少なくとも一つは強磁性金属で形成されたことを特徴とする請求項１に記載のスピントランジスター。
- 上記強磁性金属はＦｅ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＮｉＦｅ及びこれらの組合せからなるグループから選択されることを特徴とする請求項４に記載のスピントランジスター。
- 上記ソースとドレーン中少なくとも一つは強磁性半導体で形成されたことを特徴とする請求項１に記載のスピントランジスター。
- 上記強磁性半導体は(Ｇａ、Ｍｎ)Ａｓであることを特徴とする請求項６に記載のスピントランジスター。
- 上記基板部は、ドーピングされない上部及び下部クレッディング層とその間に介在されたＩｎＡｓ量子井戸層を含むことを特徴とする請求項１に記載のスピントランジスター。
- 上記上部及び下部クレッディング層各々はＩｎＧａＡｓ層とＩｎＡｌＡｓ層の２層構造を有する２重クレッディング層からなることを特徴とする請求項８に記載のスピントランジスター。
- 上記基板部は、上記下部クレッディング層の下に形成されたＩｎＡｌＡｓ電荷供給層をさらに含むことを特徴とする請求項８に記載のスピントランジスター。
- 上記基板部は、上記上部クレッディング層上に形成されたＩｎＡｓキャッピング層をさらに含むことを特徴とする請求項８に記載のスピントランジスター。
- 上記基板部は両側部が除去されたリッジ構造を有し、上記リッジ構造によりチャンネルが限定されることを特徴とする請求項１に記載のスピントランジスター。
- 上記リッジ構造の両側部には平坦化のための絶縁膜が形成されたことを特徴とする請求項１２に記載のスピントランジスター。
- 上記絶縁膜はＳｉＯ２またはＴａＯ２で形成されたことを特徴とする請求項１３に記載のスピントランジスター。
- オン-オフ動作を制御するため、スピン-軌道結合誘導磁場を利用し上記ゲート電圧の符号として電子のスピンを上記ソース及びドレーンの磁化方向と平行または反平行に調節することを特徴とする請求項１に記載のスピントランジスター。
- 上記誘導磁場の方向が上記ソースから注入された電子のスピン方向と同一な場合、上記トランジスターはオン状態にあり、
上記誘導磁場の方向が上記ソースから注入された電子のスピン方向と反対の場合、上記トランジスターはオフ状態にあるようになることを特徴とする請求項１５に記載のスピントランジスター。 - 上記トランジスターのオン-オフ動作を制御するため、オフ状態においてはゲート電圧を除去しランダムなスピン電子が流れるようにし、オン状態においては上記ソースから注入された電子のスピン情報が維持される方向にゲート電圧を加えることを特徴とする請求項１に記載のスピントランジスター。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085717A KR100619300B1 (ko) | 2005-09-14 | 2005-09-14 | 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007081359A true JP2007081359A (ja) | 2007-03-29 |
Family
ID=37625652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005370568A Pending JP2007081359A (ja) | 2005-09-14 | 2005-12-22 | スピン−軌道結合誘導磁場を利用したスピントランジスター |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7307299B2 (ja) |
| EP (1) | EP1764838B1 (ja) |
| JP (1) | JP2007081359A (ja) |
| KR (1) | KR100619300B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165786A (ja) * | 2005-12-16 | 2007-06-28 | Toshiba Corp | 電界効果トランジスタ、集積回路、及びメモリ |
| JP2008166689A (ja) * | 2007-01-04 | 2008-07-17 | Korea Inst Of Science & Technology | 漏れ磁場を用いたスピントランジスタ |
| US9082497B2 (en) | 2011-03-22 | 2015-07-14 | Renesas Electronics Corporation | Magnetic memory using spin orbit interaction |
| JP2018117104A (ja) * | 2017-01-20 | 2018-07-26 | 国立研究開発法人理化学研究所 | スピン流生成方法及びスピン流生成装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104240A1 (en) | 2004-04-27 | 2005-11-03 | Agency For Science, Technology And Research | Magneto-electric field effect transistor for spintronic applications |
| KR100709395B1 (ko) * | 2006-06-23 | 2007-04-20 | 한국과학기술연구원 | 강자성체를 이용한 스핀 트랜지스터 |
| JP4455558B2 (ja) | 2006-09-08 | 2010-04-21 | 株式会社東芝 | スピンｍｏｓｆｅｔ |
| KR100855105B1 (ko) * | 2007-06-14 | 2008-08-29 | 한국과학기술연구원 | 수직자화를 이용한 스핀 트랜지스터 |
| KR100929315B1 (ko) * | 2007-10-31 | 2009-11-27 | 주식회사 하이닉스반도체 | 수직형 스핀 트랜지스터 및 그 제조 방법 |
| US20090141409A1 (en) * | 2007-12-03 | 2009-06-04 | Santos Tiffany S | Spin filter spintronic devices |
| KR100938254B1 (ko) | 2007-12-13 | 2010-01-22 | 한국과학기술연구원 | 에피택셜 성장 강자성체-반도체 접합을 이용한 스핀트랜지스터 |
| US8013406B2 (en) * | 2008-01-02 | 2011-09-06 | The Hong Kong University Of Science And Technology | Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials |
| KR101009727B1 (ko) * | 2008-10-02 | 2011-01-19 | 한국과학기술연구원 | 이중 전하 공급층 구조를 이용한 스핀 트랜지스터 |
| KR101016437B1 (ko) * | 2009-08-21 | 2011-02-21 | 한국과학기술연구원 | 스핀 축적과 확산을 이용한 다기능 논리 소자 |
| KR101084019B1 (ko) * | 2010-05-12 | 2011-11-16 | 한국과학기술연구원 | 상보성 스핀 트랜지스터 논리회로 |
| KR101084020B1 (ko) | 2010-05-18 | 2011-11-16 | 한국과학기술연구원 | 이중 전하 공급층 구조를 이용한 스핀 트랜지스터 |
| EP2736080B1 (en) * | 2011-08-22 | 2017-02-01 | Japan Science and Technology Agency | Spin rectifying device, spin transistor, and spin rectifying method |
| US9076537B2 (en) | 2012-08-26 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction |
| US9105830B2 (en) | 2012-08-26 | 2015-08-11 | Samsung Electronics Co., Ltd. | Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions |
| KR101438773B1 (ko) | 2012-12-18 | 2014-09-15 | 한국과학기술연구원 | 자기장 제어 가변형 논리 소자 및 그 제어 방법 |
| US9837602B2 (en) * | 2015-12-16 | 2017-12-05 | Western Digital Technologies, Inc. | Spin-orbit torque bit design for improved switching efficiency |
| WO2017155510A1 (en) * | 2016-03-07 | 2017-09-14 | Intel Corporation | Spin and charge interconnects with rashba effects |
| KR101753342B1 (ko) * | 2016-04-14 | 2017-07-04 | 한국과학기술연구원 | 상온 작동 스핀제어전자소자 |
| US11264476B2 (en) * | 2016-12-27 | 2022-03-01 | Intel Corporation | Magnetic contacts for spin qubits |
| US11910728B2 (en) * | 2019-07-23 | 2024-02-20 | The Trustees Of Princeton University | Flopping-mode electric dipole spin resonance |
| US11183628B2 (en) | 2019-08-14 | 2021-11-23 | Samsung Electronics Co., Ltd. | Magnetic memory device |
| US11575043B1 (en) * | 2021-07-23 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method of the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654566A (en) * | 1995-04-21 | 1997-08-05 | Johnson; Mark B. | Magnetic spin injected field effect transistor and method of operation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432373A (en) * | 1992-12-15 | 1995-07-11 | Bell Communications Research, Inc. | Magnetic spin transistor |
| US5652445A (en) * | 1995-04-21 | 1997-07-29 | Johnson; Mark B. | Hybrid hall effect device and method of operation |
| US5565695A (en) * | 1995-04-21 | 1996-10-15 | Johnson; Mark B. | Magnetic spin transistor hybrid circuit element |
| GB9608716D0 (en) | 1996-04-26 | 1996-07-03 | Isis Innovation | Spin transistor |
| US6297987B1 (en) * | 1999-09-30 | 2001-10-02 | The United States Of America As Represented By The Secretary Of The Navy | Magnetoresistive spin-injection diode |
| JP3621367B2 (ja) | 2001-09-17 | 2005-02-16 | 株式会社東芝 | スピントランジスタ |
| US6753562B1 (en) * | 2003-03-27 | 2004-06-22 | Sharp Laboratories Of America, Inc. | Spin transistor magnetic random access memory device |
| US7411235B2 (en) * | 2004-06-16 | 2008-08-12 | Kabushiki Kaisha Toshiba | Spin transistor, programmable logic circuit, and magnetic memory |
-
2005
- 2005-09-14 KR KR1020050085717A patent/KR100619300B1/ko not_active IP Right Cessation
- 2005-12-15 US US11/305,500 patent/US7307299B2/en active Active
- 2005-12-19 EP EP05112407.1A patent/EP1764838B1/en not_active Not-in-force
- 2005-12-22 JP JP2005370568A patent/JP2007081359A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654566A (en) * | 1995-04-21 | 1997-08-05 | Johnson; Mark B. | Magnetic spin injected field effect transistor and method of operation |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165786A (ja) * | 2005-12-16 | 2007-06-28 | Toshiba Corp | 電界効果トランジスタ、集積回路、及びメモリ |
| JP4599285B2 (ja) * | 2005-12-16 | 2010-12-15 | 株式会社東芝 | 電界効果トランジスタ、集積回路、及びメモリ |
| JP2008166689A (ja) * | 2007-01-04 | 2008-07-17 | Korea Inst Of Science & Technology | 漏れ磁場を用いたスピントランジスタ |
| US9082497B2 (en) | 2011-03-22 | 2015-07-14 | Renesas Electronics Corporation | Magnetic memory using spin orbit interaction |
| US9508923B2 (en) | 2011-03-22 | 2016-11-29 | Renesas Electronics Corporation | Magnetic memory using spin orbit interaction |
| JP2018117104A (ja) * | 2017-01-20 | 2018-07-26 | 国立研究開発法人理化学研究所 | スピン流生成方法及びスピン流生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070059877A1 (en) | 2007-03-15 |
| US7307299B2 (en) | 2007-12-11 |
| KR100619300B1 (ko) | 2006-09-06 |
| EP1764838B1 (en) | 2016-03-16 |
| EP1764838A3 (en) | 2007-12-19 |
| EP1764838A2 (en) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100619300B1 (ko) | 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터 | |
| US7608901B2 (en) | Spin transistor using stray magnetic field | |
| KR100855105B1 (ko) | 수직자화를 이용한 스핀 트랜지스터 | |
| KR100686682B1 (ko) | 스핀트랜지스터, 프로그램가능 논리회로 및 자기메모리 | |
| US7969762B2 (en) | Spintronic device with control by domain wall displacement induced by a current of spin-polarized carriers | |
| KR100982660B1 (ko) | 스핀 홀 효과를 이용한 자기메모리셀 판독 방법 및자기메모리 장치 | |
| KR100709395B1 (ko) | 강자성체를 이용한 스핀 트랜지스터 | |
| US8487359B2 (en) | Spin MOSFET and reconfigurable logic circuit using the spin MOSFET | |
| JP5017135B2 (ja) | 半導体装置 | |
| KR100938254B1 (ko) | 에피택셜 성장 강자성체-반도체 접합을 이용한 스핀트랜지스터 | |
| US20150311305A1 (en) | Spin mosfet | |
| US20120299635A1 (en) | Magnetic tunnel junction transistor devices | |
| US8058676B2 (en) | Spin transistor using double carrier supply layer structure | |
| US8233249B2 (en) | Magnetic tunnel junction transistor device | |
| US10355046B1 (en) | Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ) | |
| JP2009059820A (ja) | スピントランジスタ及び半導体メモリ | |
| US10243021B1 (en) | Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ) | |
| JP5092626B2 (ja) | スピントランジスタ | |
| JPH11154388A (ja) | 磁気抵抗メモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100126 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |