JP2007073760A - Ｍｏｓトランジスタセル及び半導体装置 - Google Patents
Ｍｏｓトランジスタセル及び半導体装置 Download PDFInfo
- Publication number
- JP2007073760A JP2007073760A JP2005259564A JP2005259564A JP2007073760A JP 2007073760 A JP2007073760 A JP 2007073760A JP 2005259564 A JP2005259564 A JP 2005259564A JP 2005259564 A JP2005259564 A JP 2005259564A JP 2007073760 A JP2007073760 A JP 2007073760A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- transistor cell
- gate electrode
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Abstract
【課題】半導体装置の回路パターンレイアウトに起因するトランジスタ特性やゲート寸法のばらつきを抑止する。
【解決手段】サリサイド構造のＭＯＳトランジスタセルは、Ｐチャネルゲート端子とＮチャネルゲート端子とが一定幅かつ直線状の一のゲート配線で構成され、当該ゲート配線（１０）を複数備えている。
【選択図】図１
【解決手段】サリサイド構造のＭＯＳトランジスタセルは、Ｐチャネルゲート端子とＮチャネルゲート端子とが一定幅かつ直線状の一のゲート配線で構成され、当該ゲート配線（１０）を複数備えている。
【選択図】図１
Description
本発明は、サリサイド構造のＭＯＳトランジスタセルにおけるゲート及び活性領域層のレイアウトに関するものである。
従来のＭＯＳ型トランジスタでは、セルアレイパターン周辺を連続したダミー領域で囲むことによって周辺からの影響を遮断してゲート寸法制御性を安定化させていた。
特開平９―９７７６２号公報
従来、回路パターンの寸法及びそのばらつきの許容範囲が比較的大きかったため、ゲートの寸法ばらつきはあまり問題にはならなかった。しかし、最近の急激なパターン微細化に伴って、寸法ばらつきの許容範囲が小さくなってきたため、ゲートの寸法ばらつきが半導体装置の性能や歩留に大きく影響するようになってきた。また、微細プロセス製造ではサリサイド形成安定化のためにゲートパターン形状が複雑となる。これは、パターン寸法ばらつきが大きくなり、マスク露光や光近接効果補正（ＯＰＣ）時間を増大させる要因となる。
例えば、図３に示したように、従来の半導体装置では、Ｐウェル上拡散層１０１上の複数のＰチャネルゲート端子１０２とＮウェル上拡散層１０３上の複数のＮチャネルゲート端子１０４とをゲートチャネル長Ｌ以上に太い幅の接続部１０５で接続してゲート上のサリサイド形成の安定化を図っていた。このとき、各トランジスタのゲートチャネルと接続部１０５との距離ｄに依存してフォトリソグラフィ後のトランジスタチャネル長Ｌがばらついて、図４の円内に示したようにウェハ転写像のトランジスタチャネル長の寸法が変動してしまい、トランジスタ特性に悪影響を与えていた。
上記問題に鑑み、本発明は、半導体装置の回路パターンレイアウトに起因するトランジスタ特性やゲート寸法のばらつきを抑止して、半導体装置の性能及び歩留を向上させることを課題とする。
上記課題を解決するために本発明が講じた手段は、サリサイド構造のＭＯＳトランジスタセルとしてＰチャネルゲート端子とＮチャネルゲート端子とが一定幅かつ直線状の一のゲート配線で構成され、当該ゲート配線を複数備えたものとする。
これによると、Ｎ−Ｐ境界が段差のない一定幅の直線上のゲート配線で接続されるため、ゲート寸法精度が向上する。
好ましくは、上記のＭＯＳトランジスタセルは、前記複数のゲート配線の両端をそれぞれ接続する二つのゲート配線接続部を備えているものとする。
また、上記のＭＯＳトランジスタセルは、隣接するＭＯＳトランジスタセルとの境界部分に設けられ、かつ、前記二つのゲート配線接続部に接続されたゲート電極をさらに備えていることが好ましい。
これによると、セル周辺がゲート配線、ゲート配線接続部、及びゲート電極で囲まれるため、エッチング工程で受ける周辺形状からのセル内への影響が低減され、セル内のトランジスタ寸法精度が向上する。また、隣接セルとの境界が電極として使用されるためセルの小面積化が可能となる。
さらに、上記のＭＯＳトランジスタセルは、前記ゲート電極に対向する、隣接するＭＯＳトランジスタセルとの境界部分に設けられ、かつ、前記二つのゲート配線接続部とは非接続のダミーゲート電極を備えていることが好ましい。
さらに好ましくは、前記ダミーゲート電極は、当該ダミーゲート電極側にＭＯＳトランジスタセルが隣接して配置されるとき、当該隣接するＭＯＳトランジスタセルにおける前記二つのゲート配線接続部に接続されて前記ゲート電極となるものとする。
また、半導体装置として、上記のＭＯＳトランジスタセルと、隣接するＭＯＳトランジスタセルとの境界部分に、ＭＯＳトランジスタを構成しないダミー拡散層とを備えたものとする。
以上のように本発明によると、半導体装置の回路パターンレイアウトに起因するトランジスタ特性やゲート寸法のばらつきが抑止され、半導体装置の性能及び歩留が向上する。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
図１は、本発明の一実施形態に係るＭＯＳトランジスタセルの構成を示す。本実施形態に係るＭＯＳトランジスタセル１０は半導体装置１００の一部をなすものである。以下、説明の便宜上、本発明に係るＭＯＳトランジスタセルを論理セルに適用した場合について説明する。
本実施形態に係るＭＯＳトランジスタセルはＰチャネルゲート端子とＮチャネルゲート端子とが一定幅かつ直線状に形成された複数のゲート配線１０を備えている。すなわち、本実施形態に係るＭＯＳトランジスタセルでは、ＮウェルとＰウェルとの境界上でＮチャネルゲート端子及びＰチャネルゲート端子が一つのゲートパターン（ゲート配線１０）で段差なく直線で接続されている。しかし、かかる構成ではＮチャネルとＰチャネルとの結合部が従来構造（例えば、図３参照）よりも細くなるため、サリサイド構造のゲート配線では断線が懸念される。そこで、図１に示したように、トランジスタを囲むようにセル周辺部にゲート配線１０の両端をそれぞれ接続するゲート配線接続部２０を設けている。
図２は、本発明に係るＭＯＳトランジスタセルのフォトリソグラフィ後の状態を示す。図２の円内に示したように、本発明に係るＭＯＳトランジスタセルでは、ウェハ転写像のトランジスタチャネル長の寸法が一定となり、トランジスタ特性が安定する。また、ゲート配線接続部２０を設けることによって、ゲート電極が冗長化され、ゲート電極への電流供給を安定化させることができるとともに、隣接するセルのパターン形状が変化することに起因するエッチング加工時のトランジスタチャネル長のばらつきの影響を低減することができ、トランジスタ特性が安定する。
さらに、図１に示したように、本実施形態に係るＭＯＳトランジスタセルは、隣接するセル（不図示）との境界部分にコンタクトホール３０を配置できる幅のゲート電極４０Ａを備えている。これにより、Ｎチャネルゲート端子及びＰチャネルゲート端子のサリサイド接続が安定する。また、隣接セルとの境界が電極として使用されることでセル間スペースが有効に活用され、セルの小面積化が可能となる。
また、本実施形態に係るＭＯＳトランジスタセルは、ゲート電極４０Ａに対向する、隣接するセル（不図示）との境界部分に、ゲート配線接続部２０とは非接続のダミーゲート電極４０Ｂを備えている。これにより、セルを隣接配置したときにセル間でのゲート端子のショートを防ぐことができる。なお、ダミーゲート電極４０Ｂは、隣接するセルが配置された場合に、当該セルのゲート電極となる。
また、本実施形態に係るＭＯＳトランジスタセルは、セル境界部分に、トランジスタのソース又はドレインとはならないダミー拡散層５０を備えている。ダミー拡散層５０は、例えば、電源ライン又はグランドライン上の基板電位を固定する活性領域である。ダミー拡散層５０は、エッチング加工におけるシールドの役目を果たすため、周辺セルのパターン形状に依存した寸法ばらつきの影響が低減し、Ｐウェル上拡散層１０１及びＮウェル上拡散層１０２の加工精度が向上する。さらには、ＳＴＩ（Shallow Trench Isolation）ストレスの影響が緩和され、トランジスタ特性が安定する。
本発明に係るＭＯＳトランジスタセルは高精度なパターニングが可能であり、液晶テレビやＰＤＰ等に有用である。また、マイクロマシン等の微細加工が必要とされる用途にも有用である。
１０ ゲート配線
２０ ゲート配線接続部
４０Ａ ゲート電極
４０Ｂ ダミーゲート電極
５０ ダミー拡散層
１０１ Ｐウェル上拡散層
１０２ Ｎウェル上拡散層
２０ ゲート配線接続部
４０Ａ ゲート電極
４０Ｂ ダミーゲート電極
５０ ダミー拡散層
１０１ Ｐウェル上拡散層
１０２ Ｎウェル上拡散層
Claims (6)
- サリサイド構造のＭＯＳトランジスタセルであって、
Ｐチャネルゲート端子とＮチャネルゲート端子とが一定幅かつ直線状の一のゲート配線で構成され、当該ゲート配線を複数備えた
ことを特徴とするＭＯＳトランジスタセル。 - 請求項１に記載のＭＯＳトランジスタセルにおいて、
前記複数のゲート配線の両端をそれぞれ接続する二つのゲート配線接続部を備えた
ことを特徴とするＭＯＳトランジスタセル。 - 請求項２に記載のＭＯＳトランジスタセルにおいて、
隣接するＭＯＳトランジスタセルとの境界部分に設けられ、かつ、前記二つのゲート配線接続部に接続されたゲート電極を備えた
ことを特徴とするＭＯＳトランジスタセル。 - 請求項３に記載のＭＯＳトランジスタセルにおいて、
前記ゲート電極に対向する、隣接するＭＯＳトランジスタセルとの境界部分に設けられ、かつ、前記二つのゲート配線接続部とは非接続のダミーゲート電極を備えた
ことを特徴とするＭＯＳトランジスタセル。 - 請求項４に記載のＭＯＳトランジスタセルにおいて、
前記ダミーゲート電極は、当該ダミーゲート電極側にＭＯＳトランジスタセルが隣接して配置されるとき、当該隣接するＭＯＳトランジスタセルにおける前記二つのゲート配線接続部に接続されて前記ゲート電極となる
ことを特徴とするＭＯＳトランジスタセル。 - 請求項１に記載のＭＯＳトランジスタセルと、
隣接するＭＯＳトランジスタセルとの境界部分に、ＭＯＳトランジスタを構成しないダミー拡散層とを備えた
ことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005259564A JP2007073760A (ja) | 2005-09-07 | 2005-09-07 | Ｍｏｓトランジスタセル及び半導体装置 |
| CNA2006101108502A CN1929138A (zh) | 2005-09-07 | 2006-08-15 | 金属氧化物半导体晶体管单元及半导体装置 |
| US11/516,516 US20070051995A1 (en) | 2005-09-07 | 2006-09-07 | MOS transistor cell and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005259564A JP2007073760A (ja) | 2005-09-07 | 2005-09-07 | Ｍｏｓトランジスタセル及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007073760A true JP2007073760A (ja) | 2007-03-22 |
Family
ID=37829251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005259564A Pending JP2007073760A (ja) | 2005-09-07 | 2005-09-07 | Ｍｏｓトランジスタセル及び半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070051995A1 (ja) |
| JP (1) | JP2007073760A (ja) |
| CN (1) | CN1929138A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656519A (en) * | 1995-02-14 | 1997-08-12 | Nec Corporation | Method for manufacturing salicide semiconductor device |
| US7028272B2 (en) * | 2002-01-03 | 2006-04-11 | Texas Instruments Incorporated | Reducing cell library development cycle time |
| US20050260776A1 (en) * | 2004-05-19 | 2005-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for extraction of parasitic junction capacitance in deep submicron technology |
-
2005
- 2005-09-07 JP JP2005259564A patent/JP2007073760A/ja active Pending
-
2006
- 2006-08-15 CN CNA2006101108502A patent/CN1929138A/zh active Pending
- 2006-09-07 US US11/516,516 patent/US20070051995A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1929138A (zh) | 2007-03-14 |
| US20070051995A1 (en) | 2007-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060113533A1 (en) | Semiconductor device and layout design method for the same | |
| US7279727B2 (en) | Semiconductor device | |
| JP5235936B2 (ja) | 半導体装置及びそのレイアウト作成方法 | |
| JP5292005B2 (ja) | 半導体集積回路 | |
| JP2005268610A (ja) | スタンダードセルの設計方法及び半導体集積回路 | |
| US20080150032A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| US8791507B2 (en) | Semiconductor device | |
| JP2006245390A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2007036194A (ja) | デバイス性能の不整合低減方法および半導体回路 | |
| JP2008192841A (ja) | 半導体集積回路 | |
| JP2006054430A (ja) | 半導体装置 | |
| JP5087897B2 (ja) | 半導体装置 | |
| JP4598483B2 (ja) | 半導体装置およびその製造方法 | |
| JP4426996B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8575703B2 (en) | Semiconductor device layout reducing imbalance characteristics of paired transistors | |
| JP2005340461A (ja) | 半導体集積回路装置 | |
| JP2007158004A (ja) | 半導体装置及びその製造方法 | |
| JP2011199034A (ja) | 半導体装置 | |
| JP2007073760A (ja) | Ｍｏｓトランジスタセル及び半導体装置 | |
| JP2005229073A (ja) | 半導体装置およびその製造方法 | |
| JP2011238713A (ja) | 半導体集積回路の設計方法 | |
| JP2004311824A (ja) | 半導体集積回路 | |
| KR100790250B1 (ko) | 정렬 키 어셈블리 및 이의 제조 방법 | |
| KR100464941B1 (ko) | 풀 씨모스 에스램 셀 제조 방법 | |
| US8575034B2 (en) | Fabricating method of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |