JP2007072532A - 複数チップの起動方法 - Google Patents
複数チップの起動方法 Download PDFInfo
- Publication number
- JP2007072532A JP2007072532A JP2005255692A JP2005255692A JP2007072532A JP 2007072532 A JP2007072532 A JP 2007072532A JP 2005255692 A JP2005255692 A JP 2005255692A JP 2005255692 A JP2005255692 A JP 2005255692A JP 2007072532 A JP2007072532 A JP 2007072532A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- firmware
- setting information
- cpu
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
- H04N7/17309—Transmission or handling of upstream communications
- H04N7/17318—Direct or substantially direct transmission and handling of requests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4147—PVR [Personal Video Recorder]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4432—Powering on the client, e.g. bootstrap loading using setup parameters being stored locally or received from the server
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/65—Transmission of management data between client and server
- H04N21/654—Transmission by server directed to the client
- H04N21/6547—Transmission by server directed to the client comprising parameters, e.g. for client setup
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
- H04N21/81—Monomedia components thereof
- H04N21/8166—Monomedia components thereof involving executable data, e.g. software
- H04N21/818—OS software
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】 複数のチップを備えた装置において、短い時間での起動を可能にする。
【解決手段】 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップにて、ファームウェアを受信し、設定情報を参照し、前記設定情報に応じて前記ファームウェアを他のチップに転送する。
【選択図】 図５
【解決手段】 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップにて、ファームウェアを受信し、設定情報を参照し、前記設定情報に応じて前記ファームウェアを他のチップに転送する。
【選択図】 図５
Description
本発明は、複数のチップ（処理部）にファームウェアをダウンロードして起動させる技術に関する。
近年、ＤＶＤレコーダや、ＰＣのＴＶキャプチャシステムでは、複数チャンネルの番組を同時に録画する装置の需要が増大している。一般的には、録画時にはＭＰＥＧ方式への圧縮を行い、記録媒体に記録するが、複数チャンネルを同時に記録したい場合には、この圧縮用のチップ（ＬＳＩ）を複数使用するか、一つのＬＳＩに複数チャンネルを圧縮する機能を持たせる必要がある。一方、市場要求としては、単一チャンネルの番組の録画機能のみの装置の需要も大きい。
また、本願発明に関連する先行技術として、例えば、下記の特許文献１，２に開示される技術がある。
しかし、一つのチップに複数のチャンネルを圧縮する機能を持たせた場合、依然として市場要求の大きい単一チャンネルのみを圧縮する装置に適用する際には冗長である。
このため、一つのチャンネルを圧縮するチップを必要なチャンネル数に合わせて複数使用する方が汎用的である。しかしながら、複数のチップを備えた場合、各チップを起動させる際（電源投入時や機能を動作させる際）、各チップ用のファームウェアを複数ダウンロードすることになり、起動に時間がかかるという問題点があった。
そこで本発明は、複数のチップを備えた装置において、短い時間での起動を可能にする。
上記課題を解決するため、本発明は、以下の構成を採用した。
即ち、本発明のチップは、少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップであって、ファームウェアを受信する受信手段と、設定情報を参照する参照手段と、前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、を備えた。
即ち、本発明のチップは、少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップであって、ファームウェアを受信する受信手段と、設定情報を参照する参照手段と、前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、を備えた。
また、本発明の装置は、少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行う複数のチップを備え、
前記各チップが、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、
を備えた。
前記各チップが、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、
を備えた。
前記チップは、前記ファームウェアが前記設定情報を有する場合、該設定情報を所定処
理により、転送先のチップ用の設定情報に変更する変更手段を備えても良い。
理により、転送先のチップ用の設定情報に変更する変更手段を備えても良い。
前記設定情報が従属するチップの有無を示す場合、前記転送手段は、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わなくても良い。
前記設定情報が従属するチップの数を示す場合、前記変更手段は、前記チップの数を減算しても良い。
前記設定情報が従属するチップの数を示す場合、前記変更手段は、前記チップの数を減算しても良い。
前記受信手段によるファームウェアの受信と並行して前記転送手段によるファームウェアの転送を行っても良い。
前記参照手段は、前記設定情報を示すピンの状態を参照しても良い。
前記参照手段は、前記設定情報を示すピンの状態を参照しても良い。
また、本発明のチップの起動方法は、少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップにて、ファームウェアを受信し、設定情報を参照し、前記設定情報に応じて前記ファームウェアを他のチップに転送する。
また、本発明の複数チップの起動方法は、少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行う複数のチップが行う方法であって、各チップがファームウェアを受信し、設定情報を参照し、前記設定情報に応じて前記ファームウェアを他のチップに転送する。
前記チップの起動方法は、ファームウェアが前記設定情報を有する場合、該設定情報を所定処理により、転送先のチップ用の設定情報に変更しても良い。
前記チップの起動方法は、前記設定情報が従属するチップの有無を示す場合、前記ファームウェアを転送する際、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わなくても良い。
前記チップの起動方法は、前記設定情報が従属するチップの数を示す場合、前記設定情報を変更する際、前記チップの数を減算しても良い。
前記チップの起動方法は、前記ファームウェアの受信と並行して前記ファームウェアの転送を行っても良い。
前記チップの起動方法は、前記設定情報を参照する際、前記設定情報を示すピンの状態を参照しても良い。
また、本発明は、上記チップの起動方法を各チップに実行させるプログラム（ファームウェアやブートローダ）であっても良い。更に、本発明は、このプログラムをコンピュータが読み取り可能な記録媒体に記録したものであっても良い。コンピュータに、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
ここで、コンピュータが読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータから読み取ることができる記録媒体をいう。このような記録媒体の内コンピュータから取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、CD-ROM、CD-R/W、DVD、DAT、８mmテープ、メモリカード等がある。
また、コンピュータに固定された記録媒体としてハードディスクやＲＯＭ（リードオン
リーメモリ）等がある。
リーメモリ）等がある。
本発明によれば、複数のチップを備えた装置において、短い時間での起動を可能にする技術を提供できる。
〈本発明の原理〉
一般的なパーソナルコンピュータのアーキテクチャでは、単一チャンネルでも複数チャンネルでも、生成されたストリームはＰＣＩバス（もしくはＵＳＢ等）へ出力し、メインメモリやチップセットを介して記録媒体へ記録される。
一般的なパーソナルコンピュータのアーキテクチャでは、単一チャンネルでも複数チャンネルでも、生成されたストリームはＰＣＩバス（もしくはＵＳＢ等）へ出力し、メインメモリやチップセットを介して記録媒体へ記録される。
複数チップで複数チャンネルを圧縮するシステムの場合、それぞれのチップに持っているＰＣＩインタフェースからストリームを流す構成にすると、ボードが複数に分かれてしまうのでコストアップとなり、さらにスロットも複数占有してしまうのであまり好ましくない。その解決方法の一つとしては、例えば図１のようなシステムが考えられる。
図１のシステム３０は、複数チャンネルのストリームを出力する拡張ボード１をコンピュータ（ホスト）２のＰＣＩスロットの１つに装着している。該拡張ボード１は、複数チャンネル分（図１では２つ）のチューナＴ１,Ｔ２とチップＣ１，Ｃ２を備え、各チュー
ナＴ１,Ｔ２からの映像信号及び音声信号を各チップＣ１，Ｃ２でそれぞれ圧縮して所定
形式のストリームを生成する。そして、チップＣ１はこのストリームをＰＣＩインタフェースから直接ホスト側のＰＣＩバス２４へ出力する。一方、チップＣ２は、自己のＰＣＩインタフェースを使用せず、チップＣ１へストリームを送り、チップＣ１のＰＣＩインタフェースからホスト側のＰＣＩバス２４へ出力する。
ナＴ１,Ｔ２からの映像信号及び音声信号を各チップＣ１，Ｃ２でそれぞれ圧縮して所定
形式のストリームを生成する。そして、チップＣ１はこのストリームをＰＣＩインタフェースから直接ホスト側のＰＣＩバス２４へ出力する。一方、チップＣ２は、自己のＰＣＩインタフェースを使用せず、チップＣ１へストリームを送り、チップＣ１のＰＣＩインタフェースからホスト側のＰＣＩバス２４へ出力する。
このシステム３０において、チップＣ１とチップＣ２とはストリームをＰＣＩインタフェースから出力するか他のチップに転送するかといった動作モードが異なるため、なんらかの手段でモードの指定が必要になる。このため、基本的な部分は同じで前記動作モードを異ならせたファームウェアをチップＣ１とチップＣ２にそれぞれダウンロードする。
しかし、各チップにそれぞれ前記ファームウェアを記憶したＲＯＭを接続して、該ＲＯＭからそれぞれファームウェアをダウンロードする構成にすると、２個のＲＯＭが必要になってしまう。
また、ホスト２からＰＣＩバス２４を介して２つのチップ用のファームウェアをダウンロードする構成では、ダウンロードに時間がかかり、起動までの時間が長くなってしまう。図１１は、この２つのチップ用のファームウェアをホスト２からＰＣＩバス２４を介してダウンロードする場合の説明図である。ここで１つのチップ用のファームウェアのダウンロードにかかる時間を便宜上１秒とした場合、ホスト２からチップＣ１へ２つのチップ用のファームウェアをダウンロードするのに２秒かかり（Ｓ１，Ｓ２）、チップＣ１のＣＰＵがチップＣ２用のファームウェアをチップＣ２へダウンロードするのに１秒かかるので（Ｓ３）、合計３秒ダウンロードにかかることになる。
そこで、本発明では、図１３に示すようにチップＣ１用のファームウェアをホスト２からチップＣ１へダウンロードし（Ｓ４）、チップＣ１が該ファームウェアをチップＣ２用の動作モードに変更してチップＣ２へダウンロードする（Ｓ５）。これにより、ダウンロードにかかる時間は、Ｓ４とＳ５の２秒で済むことになり、起動時間の短縮化が図れる。なお、上記のダウンロード時間は例示であり、現実にはファームウェアのサイズやローカルバス（ＰＣＩバス）の通信速度、チャンネル数（チップの数）等によって、その短縮の
効果は異なるが、同一の条件であれば、図１１に示した方式よりも図１３に示した本発明の方がダウンロード時間は短くなる。
効果は異なるが、同一の条件であれば、図１１に示した方式よりも図１３に示した本発明の方がダウンロード時間は短くなる。
〈実施形態１〉
以下、図面を参照して本発明を実施するための最良の形態について具体的に説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
本実施形態のシステム構成は、前述の図１と同じであり、ホスト２のＰＣＩスロットに拡張ボード（チューナカード）１を装着している。
本実施形態のシステム構成は、前述の図１と同じであり、ホスト２のＰＣＩスロットに拡張ボード（チューナカード）１を装着している。
ホスト２のマザーボード２１には、ＣＰＵ２０やメインメモリ（ＲＡＭ）、ＬＳＩ２２，２３、ＰＣＩバス２４等が備えられている。ＬＳＩ２２，２３は、ＣＰＵ２０やＲＡＭ、拡張ボードなどの間でのデータの受け渡しを管理する所謂チップセットである。該ＬＳＩ２２は、ＣＰＵ２０とローカルバスとを接続する機能や、映像信号をモニタ端子に出力するグラフィック機能を有している。また、ＬＳＩ２３は、ローカルバスの制御等を行う所謂ＰＣＩコントローラ、ＵＳＢコントローラ、ＩＤＥコントローラ、ＬＡＮコントローラ等の機能を有している。
図２は、拡張ボード１に備えたチップ等のブロック図である。該チップＣ１は、チューナＴ１からの映像信号及びオーディオ信号をディジタル信号に変換するディジタル変換部１１，１２や、該ディジタル信号を所定の圧縮形式（本例ではＭＰＥＧ）にエンコードするエンコーダ１３，１４、この所定形式とした映像信号及び音声信号を多重化してストリームを生成するＭＵＸ部１５、該ＭＵＸ部からのストリーム及び他のチップからのストリームを調停し、ＰＣＩインタフェース１７を介してホスト２へ出力するストリーム処理部１６を備えている。
また、チップＣ１は、ＣＰＵ１０や、シリアルインタフェース１８、メモリインタフェース１９を備えている。該メモリインタフェース１９にはＳＤＲＡＭ（記憶手段）３１が接続され、ＣＰＵ１０からＳＤＲＡＭ３１へのアクセス及びホスト２からＳＤＲＡＭ３１へのアクセスを可能にしている。また、シリアルインタフェース１８は、各ボード１のＣＰＵ１０の制御により、ファームウェア等の情報を他のチップ１へ転送する。該シリアルがデータを受信すると、１バイト受信するたびに内蔵ＣＰＵ１０へシリアル割込みが入る。
なお、上記ディジタル信号を処理する各部は、ハードウェアで構成しても良いが、ＣＰＵ１０がソフトウェアで実現する構成としても良い。本例では、ＣＰＵ１０がファームウェアに基づいて処理を行うことにより、上記エンコーダ１３，１４、ＭＵＸ部１５、ストリーム処理部１６（点線で示した範囲）の機能を実現している。
また、ＣＰＵ１０は、内蔵のブートローダやファームウェアに基づいて処理を実行することにより、受信手段や、参照手段、転送手段、変更手段の機能を実現している。
この受信手段としては、ホスト２からＰＣＩインタフェース１７を介して或は設定情報に基づいてマスタチップからシリアルインタフェース１８を介して転送された他のチップと共通のファームウェアを受信（ダウンロード）し、ＳＤＲＡＭ３１へ記憶させる。
参照手段としては、ファームウェアのヘッダ領域に含まれた設定情報を参照する。
転送手段としては、前記設定情報に応じて前記ファームウェアを他のチップに転送する。
変更手段としては、該設定情報を所定処理により、転送先のチップ用の設定情報に変更
する。
転送手段としては、前記設定情報に応じて前記ファームウェアを他のチップに転送する。
変更手段としては、該設定情報を所定処理により、転送先のチップ用の設定情報に変更
する。
なお、本実施形態では、これらの手段の機能をＣＰＵがソフトウェアに基づいて実現したが、各手段をハードウェアで構成して各機能を達成しても良い。
チップＣ２は、上記チップＣ１と同一の構成であるが、動作モードを異ならせることにより、ストリームをＰＣＩインタフェース１７から出力せずにチップＣ１に出力（転送）している。なお、図２では、チップＣ２のＭＵＸ１５からチップＣ１のストリーム処理部１６へストリームを転送するように各部の機能を示したが、本例のチップＣ１，Ｃ２では、これらＭＵＸ１５，ストリーム処理部１６の機能をＣＰＵ１０がソフトウェアに従って実現しているので、実際にはチップＣ２のＣＰＵ１０がシリアルインタフェース１８を介してチップＣ１のＣＰＵ１０にストリームを転送している。
また、チップＣ１とチップＣ２は、ホスト２から受信したファームウェアを他のチップに送信するのか、他のチップから受信するのかを動作モードに応じて判断している。本例では、このファームウェアを送信する側のチップＣ１をマスターチップ、受け取る側のチップＣ２をスレーブチップとも称する。
図３は、ファームウェアのフォーマットを示す図である。該ファームウェアは、ヘッダ領域とデータ領域（ファームウェア本体）とからなり、このヘッダ領域には設定情報やファームウェアサイズ等を含んでいる。該設定情報は、動作モードを設定するための情報であり、ファームウェアのアドレス00hが00hであればマスターチップ、該アドレス00hが01hであればスレーブチップを示し、ファームウェアのアドレス01hが00hであればスレーブチップ無し、スレーブチップ有りを示す。
次に、これらのシステム３０にて実行する起動方法について、図４〜図５を用いて説明する。図４はシステム全体における起動処理のフローチャート、図５は各チップにおける起動処理のフローチャートである。
ホスト２は、電源の投入（起動）、再起動、スタンバイ状態からの復帰などにより、リセット状態が解除されると、拡張ボード１（チップＣ１、チップＣ２）の起動を開始させる（ステップ１１、以下Ｓ１１のように略記する）。
また、ホスト２はＰＣＩバス２４を介して拡張ボード１にアクセスし、チップＣ１のＳＤＲＡＭ３１にＢＡＲ１領域を割り当て、このＢＡＲ１領域の例えば80000h番地にファームウェアを書き込む（Ｓ１２）。
そしてホスト２は、ＰＣＩの所定のレジスタにフラグを立てる、例えばＰＣＩインタフェース１７内のメモリに１を書くことにより、ＰＣＩ割込みを行い、ファームウェアの展開を開始させる（Ｓ１３）。
一方、チップＣ１は、図５に示すように、ホスト２のリセット解除（電源の投入等）に応じてブートローダによる起動処理を開始する（Ｓ２１）。本例では、ＣＰＵ１０が、内蔵のＲＯＭからブートローダ（起動用のソフトウェア）を読み出し、このソフトウェアに従って起動処理を開始する。
先ずチップＣ１のＣＰＵ１０は、シリアル割込みが入ったか否かをチェックし（Ｓ２２）、シリアル割込みが無ければＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければステ
ップ２２に戻り、ＰＣＩ割込みが入れば、これを契機にＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
ップ２２に戻り、ＰＣＩ割込みが入れば、これを契機にＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）。
このファームウェアに基づきＣＰＵ１０は、設定情報を参照して動作モードを認識する（Ｓ２６，Ｓ２７）。例えば、ＳＤＲＡＭ３１のアドレス00hを読み出し、この値が01hであればスレーブチップであることを認識して起動処理を中断し、この値が00hであればマ
スターチップであると認識し、スレーブチップの有無をチェックする。ここでアドレス01hの値が、00hであればスレーブチップ無し、01hであればスレーブチップ有りであること
を示している。
スターチップであると認識し、スレーブチップの有無をチェックする。ここでアドレス01hの値が、00hであればスレーブチップ無し、01hであればスレーブチップ有りであること
を示している。
本例のチップＣ１は、マスターチップであり、スレーブチップ（チップＣ２）が接続されているので、ホスト２からの設定情報は、アドレス00hの値が00h、アドレス01hの値が01hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップ有りと判断し、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する（Ｓ２８）。即ちＣＰＵ１０は、アドレス00hの値を01hに書き換える。
そして、チップＣ１のＣＰＵ１０は、書き換え後のファームウェアをＳＤＲＡＭ３１からシリアルインタフェース１８を介してチップＣ２へ送信する（Ｓ２９）。
また、チップＣ１は、ステップ２６でマスターチップであることを認識した場合、生成したストリームや他のチップＣ２から受信したストリームをＰＣＩインタフェース１７からホスト２へ出力するように動作モードを設定する。
一方、チップＣ２は、ホスト２のリセット解除（電源の投入等）に応じて、前述のチップＣ１と同じくブートローダによる起動処理を開始し（Ｓ２１）、シリアル割込み及びＰＣＩ割込みを順次チェックする（Ｓ２２，Ｓ２３）。なお、この起動処理に際し、チップＣ２は、設定情報以外チップＣ１と同一のプログラム（ブートローダ及びファームウェア）を使用しているが、動作モードの違いにより、発現するステップが異なっている。例えば、本例のチップＣ２は、スレーブチップであり、ＰＣＩインタフェース１７を使用しないので、ＰＣＩ割込みが入ることが無く、シリアル割込みが入るまで待機状態となる。
ここで、チップＣ１が前述の如くファームウェアをチップＣ２へ転送すると、チップ２のＣＰＵ１０にシリアル割込みが入る。このシリアル割込みを契機にＣＰＵ１０は、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアに基づきＣＰＵ１０は、ＳＤＲＡＭ３１上の設定情報を参照して動作モードを認識する（Ｓ２６）。本例のチップＣ２は、スレーブチップであり、設定情報は、アドレス00hの値が01hとなっている。従ってＣＰＵ１０は、ステップ２６でスレーブチップと判断し、起動処理を完了する。
このファームウェアに基づきＣＰＵ１０は、ＳＤＲＡＭ３１上の設定情報を参照して動作モードを認識する（Ｓ２６）。本例のチップＣ２は、スレーブチップであり、設定情報は、アドレス00hの値が01hとなっている。従ってＣＰＵ１０は、ステップ２６でスレーブチップと判断し、起動処理を完了する。
以上のように、本実施形態によれば、２チャンネルのストリームを生成する２つのチッ
プを備えた拡張ボードにおいて、２つのチップに対してホスト２から２つ分のファームウェアをダウンロードするのではなく、１つのファームウェアを転送させることにより、ダウンロード時間を短くし、拡張ボードの起動時間を短縮している。
プを備えた拡張ボードにおいて、２つのチップに対してホスト２から２つ分のファームウェアをダウンロードするのではなく、１つのファームウェアを転送させることにより、ダウンロード時間を短くし、拡張ボードの起動時間を短縮している。
また、起動処理を動作モードに応じて切替えるので、マスターチップであってもスレーブチップであっても同一構成のチップを用いることができるので、汎用性を維持しつつ上記起動時間の短縮化を達成できる。
〈実施形態２〉
図６は、実施形態２に係る拡張ボードのブロック図、図７は、実施形態２に係る起動処理のフローチャートである。本実施形態は、前述の実施形態１と比べ、チップを２つではなく、３つ以上のチップを備えた点が異なっている。なお、本実施形態において、前述の実施形態１と同一の要素には同符号を付すなどして、再度の説明を一部省略する。
図６は、実施形態２に係る拡張ボードのブロック図、図７は、実施形態２に係る起動処理のフローチャートである。本実施形態は、前述の実施形態１と比べ、チップを２つではなく、３つ以上のチップを備えた点が異なっている。なお、本実施形態において、前述の実施形態１と同一の要素には同符号を付すなどして、再度の説明を一部省略する。
本実施形態の拡張ボード１ａは、図６に示すように同一構成のチップＣ１，Ｃ２，Ｃ３を数珠繋ぎに備えている。該チップＣ２は、チップＣ１に対してはスレーブチップだが、チップ３に対してはマスターチップとなる。各チップＣ１，Ｃ２，Ｃ３は、実施形態１（図２）のチップと略同一であるが、本実施形態のチップは、上流側のチップ（マスターチップ）と接続するシリアルインタフェース１８ａと下流側のチップ（スレーブチップ）と接続するシリアルインタフェース１８ｂの複数系統のインタフェースを備えている。
ホスト２は、リセット状態が解除されると、拡張ボード１ａ（チップＣ１，Ｃ２，Ｃ３）の起動を開始させ（Ｓ１１）、ＰＣＩバス２４を介してチップＣ１のＳＤＲＡＭ３１にファームウェアを書き込む（Ｓ１２）。
そして、ホスト２は、ＰＣＩの所定のレジスタにフラグを立ててＰＣＩ割込みを行い、ファームウェアの展開を開始させる（Ｓ１３）。
一方、チップＣ１は、図７に示すように、ホスト２のリセット解除（電源の投入等）に応じてブートローダによる起動処理を開始する（Ｓ２１）。
先ずチップＣ１のＣＰＵ１０は、シリアル割込みが入ったか否かをチェックし（Ｓ２２）、シリアル割込みが無ければＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければステップ２２に戻り、ＰＣＩ割込みが入れば、これを契機にＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）。
このファームウェアに基づきＣＰＵ１０は、設定情報を参照して動作モードを認識する（Ｓ２６，Ｓ２７）。例えば、ＳＤＲＡＭ３１のアドレス00hを読み出し、この値が01hであればマスターチップでない（ファームウェアを転送する必要がない）ことを認識して起動処理を中断し、この値が00hであればマスターチップであると認識し、スレーブチップ
の有無をチェックする。ここでＳＤＲＡＭ３１のアドレス01hの値は、スレーブチップの
数を示している。
の有無をチェックする。ここでＳＤＲＡＭ３１のアドレス01hの値は、スレーブチップの
数を示している。
本例のチップＣ１は、マスターチップであり、スレーブチップ（チップＣ２）が接続されているので、ホスト２からの設定情報は、アドレス00hの値が00h、アドレス01hの値が0
2hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが２つ有ると判断し、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01hの値を減算し（Ｓ３２）、これによりアドレス01hの値が00hとなったか否かを判定する
（Ｓ３３）。チップＣ１の場合、ステップ３３において、アドレス01hの値は、02hから１を引いても01hとなるので、アドレス00hを変更せずにステップ３４へ移行し、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ２へダウンロードして起動処理を完了する。
2hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが２つ有ると判断し、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01hの値を減算し（Ｓ３２）、これによりアドレス01hの値が00hとなったか否かを判定する
（Ｓ３３）。チップＣ１の場合、ステップ３３において、アドレス01hの値は、02hから１を引いても01hとなるので、アドレス00hを変更せずにステップ３４へ移行し、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ２へダウンロードして起動処理を完了する。
また、チップＣ１は、ステップ２３でＰＣＩ割込みが入ったことを認識した場合、生成したストリームや他のチップＣ２から受信したストリームをＰＣＩインタフェース１７からホスト２へ出力するように動作モードを設定する。
また、チップＣ２は、ホスト２のリセット解除（電源の投入等）に応じて、前述のチップＣ１と同じくブートローダによる起動処理を開始し（Ｓ２１）、シリアル割込み及びＰＣＩ割込みを順次チェックする（Ｓ２２，Ｓ２３）。
ここで、チップＣ１が前述の如くファームウェアをチップＣ２へ転送すると、チップ２のＣＰＵ１０にシリアル割込みが入る。このシリアル割込みを契機にチップＣ２のＣＰＵ１０は、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアに基づきＣＰＵ１０は、ＳＤＲＡＭ３１上の設定情報を参照して動作モードを認識する（Ｓ２６）。本例のチップＣ２は、チップＣ３に対してはマスターチップであり、スレーブチップ（チップＣ２）が接続されているので、チップＣ１からの設定情報は、アドレス00hの値が00h、アドレス01hの値が02hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが１つ有ると判断し、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01hの値を減算して上書きする（Ｓ
３２）。また、これによりアドレス01hの値が00hとなったか否かを判定する（Ｓ３３）。
このファームウェアに基づきＣＰＵ１０は、ＳＤＲＡＭ３１上の設定情報を参照して動作モードを認識する（Ｓ２６）。本例のチップＣ２は、チップＣ３に対してはマスターチップであり、スレーブチップ（チップＣ２）が接続されているので、チップＣ１からの設定情報は、アドレス00hの値が00h、アドレス01hの値が02hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが１つ有ると判断し、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01hの値を減算して上書きする（Ｓ
３２）。また、これによりアドレス01hの値が00hとなったか否かを判定する（Ｓ３３）。
チップＣ２の場合、ステップ３３において、アドレス01hの値は、01hから１を引いても00hとなるので、ステップ３５へ移行し、アドレス00hを01hに変更する。そして、ＣＰＵ
１０は、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ２へダウンロードして（Ｓ３４）起動処理を完了する。
１０は、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ２へダウンロードして（Ｓ３４）起動処理を完了する。
また、チップＣ３は、ホスト２のリセット解除（電源の投入等）に応じて、前述のチップＣ２と同じくブートローダによる起動処理を開始し（Ｓ２１）、シリアル割込み及びＰＣＩ割込みを順次チェックする（Ｓ２２，Ｓ２３）。
ここで、チップＣ２が前述の如くファームウェアをチップＣ３へ転送すると、チップ３のＣＰＵ１０にシリアル割込みが入る。このシリアル割込みを契機にチップＣ３のＣＰＵ１０は、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアに基づきＣＰＵ１０は、ＳＤＲＡＭ３１上の設定情報を参照して動作モードを認識する（Ｓ２６）。本例のチップＣ３は、スレーブチップであるので、チップＣ２からの設定情報は、アドレス00hの値が00hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが無いと判断し、起動処理を完了する。
このファームウェアに基づきＣＰＵ１０は、ＳＤＲＡＭ３１上の設定情報を参照して動作モードを認識する（Ｓ２６）。本例のチップＣ３は、スレーブチップであるので、チップＣ２からの設定情報は、アドレス00hの値が00hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが無いと判断し、起動処理を完了する。
以上のように本実施形態によれば、アドレス01hの値を順次減算してファームウェアを
スレーブチップに転送していくことで、３つ以上のチップを搭載した拡張ボードであっても起動時間の短縮化が図れる。
スレーブチップに転送していくことで、３つ以上のチップを搭載した拡張ボードであっても起動時間の短縮化が図れる。
また、各チップは、チップＣ１〜Ｃ３若しくはそれ以上のどれなのかをＳＤＲＡＭ３１のアドレス00hで判断できる。
〈実施形態３〉
図８は、実施形態３に係る起動処理のフローチャートである。本実施形態は、前述の実施形態２と比べ、ファームウェアを完全にダウンロードする前にスレーブチップへの転送を開始する点が異なっており、その他の構成は同じである。なお、本実施形態において、前述の実施形態２と同一の要素には同符号を付すなどして、再度の説明を一部省略する。
図８は、実施形態３に係る起動処理のフローチャートである。本実施形態は、前述の実施形態２と比べ、ファームウェアを完全にダウンロードする前にスレーブチップへの転送を開始する点が異なっており、その他の構成は同じである。なお、本実施形態において、前述の実施形態２と同一の要素には同符号を付すなどして、再度の説明を一部省略する。
本実施形態の拡張ボード１aは、図６に示したようにチップＣ１〜Ｃ３を備えている。
本実施形態における各チップＣ１〜Ｃ３のＣＰＵは、他のチップ（スレーブチップ）へファームウェアの主要部（データ部分）を転送する前、或はファームウェアの転送が完了する前に、前記設定情報を含むヘッダ領域を他のチップへ通知する設定情報通知手段としても機能している。
ホスト２は、リセット状態が解除されると、拡張ボード１ａ（チップＣ１，Ｃ２，Ｃ３）の起動を開始させ（Ｓ１１）、ＰＣＩバス２４を介してチップＣ１のＳＤＲＡＭ３１にファームウェアを書き込む（Ｓ１２）。
本実施形態における各チップＣ１〜Ｃ３のＣＰＵは、他のチップ（スレーブチップ）へファームウェアの主要部（データ部分）を転送する前、或はファームウェアの転送が完了する前に、前記設定情報を含むヘッダ領域を他のチップへ通知する設定情報通知手段としても機能している。
ホスト２は、リセット状態が解除されると、拡張ボード１ａ（チップＣ１，Ｃ２，Ｃ３）の起動を開始させ（Ｓ１１）、ＰＣＩバス２４を介してチップＣ１のＳＤＲＡＭ３１にファームウェアを書き込む（Ｓ１２）。
そして、ホスト２は、ファームウェアを２５６バイト書き込む度にＰＣＩの所定のレジスタにフラグを立ててＰＣＩ割込みを行う。なお、最後は２５６バイトに満たなくてもＰＣＩ割込みを行う（Ｓ１３）。
一方、チップＣ１は、図８に示すように、ホスト２のリセット解除（電源の投入等）に応じてブートローダによる起動処理を開始する（Ｓ２１）。
先ずチップＣ１のＣＰＵ１０は、ＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければＰＣＩ割込みが入るまで待機し、ＰＣＩ割込みが入ったらＳＤＲＡＭ３１にアクセスしてファームウェアのヘッダを解析する（Ｓ４１）。これによりＣＰＵ１０は、ファームウェアのサイズを取得し、このサイズをSIZE変数に代入する。
そしてＣＰＵ１０は、設定情報を参照して動作モードを認識する（Ｓ２６，Ｓ２７）。本例のチップＣ１は、マスターチップであり、スレーブチップ（チップＣ２）が接続されているので、ホスト２からの設定情報は、アドレス00hの値が00h、アドレス01hの値が02hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが２つ有ると判断し
、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01h
の値を減算し（Ｓ３２）、これによりアドレス01hの値が00hとなったか否かを判定する（Ｓ３３）。チップＣ１の場合、ステップ３３において、アドレス01hの値は、02hから１を引いても01hとなるので、アドレス00hを変更せずにステップ３４へ移行し、ＳＤＲＡＭ上のファームウェアのヘッダ領域をシリアルインタフェース１８からスレーブチップＣ２へダウンロードする（Ｓ４２）。
、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01h
の値を減算し（Ｓ３２）、これによりアドレス01hの値が00hとなったか否かを判定する（Ｓ３３）。チップＣ１の場合、ステップ３３において、アドレス01hの値は、02hから１を引いても01hとなるので、アドレス00hを変更せずにステップ３４へ移行し、ＳＤＲＡＭ上のファームウェアのヘッダ領域をシリアルインタフェース１８からスレーブチップＣ２へダウンロードする（Ｓ４２）。
ここでＣＰＵ１０は、次のＰＣＩ割込みが入るまで待機し（Ｓ４３）、ＰＣＩ割込みを契機に新たに受信した分のファームウェアをスレーブチップＣ３へ転送する。即ち、ステップ４４でSIZE変数が２５６バイトを超えていれば２５６バイトのファームウェアをチップＣ３へ転送し、チップＣ２の所定のレジスタにフラグをたててＰＣＩ割り込みし（Ｓ４５）、SIZE変数の値を２５６バイト減じてステップ４３に戻る（Ｓ４６）。また、ステップ４３でSIZE変数が２５６バイトを超えていなければSIZE変数分のファームウェアを転送し（Ｓ４７）、SIZE変数の値を０にし、チップＣ２の所定のレジスタにフラグをたててＰＣＩ割り込みし、ファームウェアの転送を完了する（Ｓ４８）。
このファームウェアの転送が完了した場合にＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行して起動処理を完了する（Ｓ２５）。
また、チップＣ２は、ホスト２のリセット解除（電源の投入等）に応じてブートローダによる起動処理を開始する（Ｓ２１）。
先ずチップＣ２のＣＰＵ１０は、ＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければＰＣＩ割込みが入るまで待機し、ＰＣＩ割込みが入ったらＳＤＲＡＭ３１にアクセスしてファームウェアのヘッダを解析する（Ｓ４１）。これによりＣＰＵ１０は、ファームウェアのサイズを取得し、このサイズをSIZE変数に代入する。
そしてＣＰＵ１０は、設定情報を参照して動作モードを認識する（Ｓ２６，Ｓ２７）。本例のチップＣ２は、チップＣ３に対してマスターチップであり、スレーブチップ（チップＣ３）が接続されているので、チップＣ１からの設定情報は、アドレス00hの値が00h、アドレス01hの値が01hとなっている。従ってＣＰＵ１０は、ステップ２７でスレーブチップが１つ有ると判断し、該スレーブチップ用にＳＤＲＡＭ上の設定情報を変更する。具体的には、アドレス01hの値を減算し（Ｓ３２）、これによりアドレス01hの値が00hとなる
ので、アドレス00hの値を01hに変更し（Ｓ３５）、ＳＤＲＡＭ上のファームウェアのヘッダ領域をシリアルインタフェース１８からスレーブチップＣ３へダウンロードする（Ｓ４２）。
ので、アドレス00hの値を01hに変更し（Ｓ３５）、ＳＤＲＡＭ上のファームウェアのヘッダ領域をシリアルインタフェース１８からスレーブチップＣ３へダウンロードする（Ｓ４２）。
ここでＣＰＵ１０は、次のＰＣＩ割込みが入るまで待機し（Ｓ４３）、ＰＣＩ割込みを契機に新たに受信した分のファームウェアをスレーブチップＣ３へ転送する。即ち、ステップ４４でSIZE変数が２５６バイトを超えていれば２５６バイトのファームウェアをチップＣ３へ転送し、チップＣ３の所定のレジスタにフラグをたててＰＣＩ割り込みし（Ｓ４５）、SIZE変数の値を２５６バイト減じてステップ４３に戻る（Ｓ４６）。また、ステップ４３でSIZE変数が２５６バイトを超えていなければSIZE変数分のファームウェアを転送し（Ｓ４７）、SIZE変数の値を０にし、チップＣ３の所定のレジスタにフラグをたててＰＣＩ割り込みし、ファームウェアの転送を完了する（Ｓ４８）。
このファームウェアの転送が完了した場合にＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行して起動処理を完了する（Ｓ２５）。
また、チップＣ３は、ホスト２のリセット解除（電源の投入等）に応じてブートローダによる起動処理を開始する（Ｓ２１）。
先ずチップＣ３のＣＰＵ１０は、ＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければＰＣＩ割込みが入るまで待機し、ＰＣＩ割込みが入ったらＳＤＲＡＭ３１にアクセスしてファームウェアのヘッダを解析する（Ｓ４１）。これによりＣＰＵ１０は、ファームウェアのサイズを取得し、このサイズをSIZE変数に代入する。
そしてＣＰＵ１０は、設定情報を参照して動作モードを認識する（Ｓ２６，Ｓ２７）。本例のチップＣ３は、スレーブチップであるので、チップＣ２からの設定情報は、アドレス00hの値が01h、アドレス01hの値が00hとなっている。
従ってＣＰＵ１０は、ステップ２７でスレーブチップが無いと判断し、ファームウェアの転送をせずにダウンロードのみを行う（Ｓ４９〜Ｓ５２）。即ちＣＰＵ１０は、このＰＣＩ割込みが入った際、SIZE変数が２５６バイトを超えているか否かを判断し（Ｓ５０）、超えていればSIZE変数を２５６バイト減じてステップ４９に戻る（Ｓ５１）。また、ステップ５０でSIZE変数を超えていなければSIZE変数を０とし、ダウンロードを完了する（Ｓ５２）
このファームウェアのダウンロードが完了した場合にＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
このファームウェアのダウンロードが完了した場合にＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行して起動処理を完了する（Ｓ２５）。
以上のように本実施形態によれば、ファームウェアを完全にダウンロードする前に、スレーブチップへの転送を開始することができ、スレーブチップの起動を早くすることができる。
〈実施形態４〉
図９は、実施形態４に係る拡張ボードのブロック図、図１０は、実施形態４に係る起動処理のフローチャートである。本実施形態は、前述の実施形態２と比べ、動作モードをヘッダ領域でなく各チップに設けたピンで設定する点が異なっており、その他の構成は同じである。なお、本実施形態において、前述の実施形態２と同一の要素には同符号を付すなどして、再度の説明を一部省略する。
図９は、実施形態４に係る拡張ボードのブロック図、図１０は、実施形態４に係る起動処理のフローチャートである。本実施形態は、前述の実施形態２と比べ、動作モードをヘッダ領域でなく各チップに設けたピンで設定する点が異なっており、その他の構成は同じである。なお、本実施形態において、前述の実施形態２と同一の要素には同符号を付すなどして、再度の説明を一部省略する。
本実施形態の拡張ボード１ｂは、図９に示すように同一構成のチップＣ１，Ｃ２，Ｃ３を数珠繋ぎに備えている。該チップＣ２は、チップＣ１に対してはスレーブチップだが、チップ３に対してはマスターチップとなる。チップＣ１，Ｃ２，Ｃ３には、それぞれマスターチップか否かを示すピン３２を接続している。該ピン３２は、０や１の状態にセットでき、０の状態であればマスターチップであることを示し、１の状態であればスレーブチップであることを示す。
ホスト２は、リセット状態が解除されると、拡張ボード１ｂ（チップＣ１，Ｃ２，Ｃ３）の起動を開始させ（Ｓ１１）、ＰＣＩバス２４を介してチップＣ１のＳＤＲＡＭ３１にファームウェアを書き込む（Ｓ１２）。
そして、ホスト２は、ＰＣＩの所定のレジスタにフラグを立ててＰＣＩ割込みを行い、ファームウェアの展開を開始させる（Ｓ１３）。
一方、チップＣ１は、図１０に示すように、ホスト２のリセット解除（電源の投入等）に応じてブートローダによる起動処理を開始する（Ｓ２１）。
先ずチップＣ１のＣＰＵ１０は、シリアル割込みが入ったか否かをチェックし（Ｓ２２）、シリアル割込みが無ければＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければステップ２２に戻り、ＰＣＩ割込みが入れば、これを契機にＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）。
このファームウェアに基づきＣＰＵ１０は、ピン設定情報を参照して動作モードを認識する（Ｓ５１）。即ち、ピン３２の状態を参照し、ピン３２が１にセットされていればマスターチップでない（ファームウェアを転送する必要がない）ことを認識して起動処理を中断し、ピン３２が０にセットされていればマスターチップであると認識し、ファームウェアの転送を行う（Ｓ５２）。本例のチップＣ１は、マスターチップであり、スレーブチップ（チップＣ２）が接続されているので、ピン３２は０にセットされており、スレーブチップが有ると判断し、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ２へ転送して起動処理を完了する。
また、チップＣ１は、ステップ２３でＰＣＩ割込みが入ったことを認識した場合、生成したストリームや他のチップＣ２，Ｃ３から受信したストリームをＰＣＩインタフェース１７からホスト２へ出力するように動作モードを設定する。
また、チップＣ２は、ホスト２のリセット解除（電源の投入等）に応じて、前述のチップＣ１と同じくブートローダによる起動処理を開始し（Ｓ２１）、シリアル割込み及びＰＣＩ割込みを順次チェックする（Ｓ２２，Ｓ２３）。
ここで、チップＣ１が前述の如くファームウェアをチップＣ２へ転送すると、チップ２のＣＰＵ１０にシリアル割込みが入る。このシリアル割込みを契機にチップＣ２のＣＰＵ１０は、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアに基づきＣＰＵ１０は、ピン設定情報を参照して動作モードを認識
する（Ｓ５１）。本例のチップＣ２は、チップＣ３に対してマスターチップであるので、ピン３２は０にセットされており、スレーブチップが有ると判断し、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ３へ転送して起動処理を完了する（Ｓ５２）。
このファームウェアに基づきＣＰＵ１０は、ピン設定情報を参照して動作モードを認識
する（Ｓ５１）。本例のチップＣ２は、チップＣ３に対してマスターチップであるので、ピン３２は０にセットされており、スレーブチップが有ると判断し、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ３へ転送して起動処理を完了する（Ｓ５２）。
また、チップＣ３は、ホスト２のリセット解除（電源の投入等）に応じて、前述のチップＣ２と同じくブートローダによる起動処理を開始し（Ｓ２１）、シリアル割込み及びＰＣＩ割込みを順次チェックする（Ｓ２２，Ｓ２３）。
ここで、チップＣ２が前述の如くファームウェアをチップＣ３へ転送すると、チップ３のＣＰＵ１０にシリアル割込みが入る。このシリアル割込みを契機にチップＣ３のＣＰＵ１０は、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアに基づきＣＰＵ１０は、ピン設定情報を参照して動作モードを認識する（Ｓ５１）。本例のチップＣ３は、スレーブチップであるので、ピン３２は１にセットされており、ファームウェアの転送をせずに起動処理を完了する。
このファームウェアに基づきＣＰＵ１０は、ピン設定情報を参照して動作モードを認識する（Ｓ５１）。本例のチップＣ３は、スレーブチップであるので、ピン３２は１にセットされており、ファームウェアの転送をせずに起動処理を完了する。
以上のように本実施形態によれば、ヘッダ領域の書換えをせずに、起動時間の短縮化が図れる。
〈実施形態５〉
図１１は、実施形態５に係る起動処理のフローチャートである。本実施形態は、前述の実施形態４と比べ、各チップに設けたピンの設定に基づきスレーブチップがマスターチップに設定情報を伝える点が異なっており、その他の構成は同じである。本実施形態において、前述の実施形態４と同一の要素には同符号を付すなどして、再度の説明を一部省略する。本実施形態のハードウェア構成は、実施形態４の図９で示した構成と同じである。なお、本実施形態における各チップＣ１〜Ｃ３のＣＰＵは、他のチップ（マスターチップ）に設定情報（スレーブチップが接続されている旨の情報）を通知する手段としても機能している。
図１１は、実施形態５に係る起動処理のフローチャートである。本実施形態は、前述の実施形態４と比べ、各チップに設けたピンの設定に基づきスレーブチップがマスターチップに設定情報を伝える点が異なっており、その他の構成は同じである。本実施形態において、前述の実施形態４と同一の要素には同符号を付すなどして、再度の説明を一部省略する。本実施形態のハードウェア構成は、実施形態４の図９で示した構成と同じである。なお、本実施形態における各チップＣ１〜Ｃ３のＣＰＵは、他のチップ（マスターチップ）に設定情報（スレーブチップが接続されている旨の情報）を通知する手段としても機能している。
本実施形態において、拡張ボード１ｂの各チップＣ１，Ｃ２，Ｃ３に設けたピン３２は、０や１の状態にセットでき、１の状態であればスレーブチップであることを示し、０の状態であればスレーブチップでないことを示す。
ホスト２は、リセット状態が解除されると、拡張ボード１ｂ（チップＣ１，Ｃ２，Ｃ３）の起動を開始させ（Ｓ１１）、ＰＣＩバス２４を介してチップＣ１のＳＤＲＡＭ３１にファームウェアを書き込む（Ｓ１２）。
そして、ホスト２は、ＰＣＩの所定のレジスタにフラグを立ててＰＣＩ割込みを行い、ファームウェアの展開を開始させる（Ｓ１３）。
一方、各チップＣ１，Ｃ２，Ｃ３は、図１１に示すように、ホスト２のリセット解除に応じてブートローダによる起動処理を開始する（Ｓ２１）。
各チップＣ１，Ｃ２，Ｃ３は、まず、ピン３２の状態を参照する（Ｓ６１）。本実施形態においてチップＣ３のピン３２は１にセットされているので、該チップＣ３のＣＰＵ１０は、スレーブチップであると認識して動作モードを設定すると共に、設定情報をマスターチップＣ２へ送信する（Ｓ６２）。そして、チップＣ３は、設定情報を受信しないので、ステップ６３をパスし、シリアル割込みがあるまで待機する（Ｓ２２，Ｓ２３）。
また、チップＣ２のＣＰＵ１０は、ピン３２の状態を参照し（Ｓ６１）、該状態が１であるので動作モードをスレーブチップとして設定すると共に、設定情報をマスターチップＣ１に送信する（Ｓ６２）。そして、チップＣ２のＣＰＵ１０は、設定情報の受信が有ったか否かを判定し（Ｓ６３）、チップＣ３から受信しているので、動作モードをマスターチップとしても設定する（Ｓ６４）。その後、チップＣ２のＣＰＵ１０は、シリアル割込みがあるまで待機する（Ｓ２２，Ｓ２３）。
一方、チップＣ１のＣＰＵ１０は、ピン３２の状態を参照し（Ｓ６１）、該状態が０であるので、ステップ６２をパスする。そしてチップＣ１のＣＰＵ１０は、設定情報の受信が有ったか否かを判定し（Ｓ６３）、チップＣ２から受信しているので、動作モードをマスターチップとして設定する（Ｓ６４）。
次にチップＣ１のＣＰＵ１０は、シリアル割込みが入ったか否かをチェックし（Ｓ２２）、シリアル割込みが無ければＰＣＩ割込みが入ったか否かをチェックする（Ｓ２３）。即ち、ＣＰＵ１０は、ＰＣＩインタフェース１７のメモリにＰＣＩ割り込みのためのフラグが立っているか否かを参照する。ここで、ＣＰＵ１０は、ＰＣＩ割込みが無ければステップ２２に戻り、ＰＣＩ割込みが入れば、これを契機にＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）。
このファームウェアの制御によりＣＰＵ１０は、動作モードを参照し（Ｓ６５）、マスターチップでなければ起動処理を完了し、マスターチップであればファームウェアの転送を行う（Ｓ６６）。本例のチップＣ１は、マスターチップであり、スレーブチップ（チップＣ２）が接続されているので、ファームウェアをシリアルインタフェース１８からスレーブチップＣ２へ転送して起動処理を完了する。
なお、チップＣ１は、ステップ６１でスレーブチップでないことを認識した場合、自身のＭＵＸ１５で生成したストリームや他のチップＣ２，Ｃ３から受信したストリームをＰＣＩインタフェース１７からホスト２へ出力するように動作モードを設定する。
また、チップＣ２は、チップＣ１によりファームウェアが転送されて、シリアル割込みが入ると、このシリアル割込みを契機にＣＰＵ１０が、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアの制御によりＣＰＵ１０は、動作モードを参照する（Ｓ６５）。本
例のチップＣ２は、チップＣ３に対してマスターチップであるので、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ３へ転送して起動処理を完了する（Ｓ６６）。
このファームウェアの制御によりＣＰＵ１０は、動作モードを参照する（Ｓ６５）。本
例のチップＣ２は、チップＣ３に対してマスターチップであるので、ＳＤＲＡＭ上のファームウェアをシリアルインタフェース１８からスレーブチップＣ３へ転送して起動処理を完了する（Ｓ６６）。
また、チップＣ３は、チップＣ２によりファームウェアが転送されて、シリアル割込みが入ると、このシリアル割込みを契機にＣＰＵ１０が、ヘッダを受信して解析し、ファームウェアのサイズを認識する（Ｓ３０）。そしてＣＰＵ１０はこのサイズ分のファームウェアを受信し、ＳＤＲＡＭ３１に記憶させる（Ｓ３１）。
該ファームウェアの受信を完了するとＣＰＵ１０は、ＳＤＲＡＭ３１からファームウェアを読み出してＣＰＵ１０内のローカルメモリに展開する（Ｓ２４）。
該展開後、ＣＰＵ１０は、このローカルメモリ上のファームウェアを実行し、ブートローダからファームウェアへ制御を移行する（Ｓ２５）
このファームウェアの制御によりＣＰＵ１０は、動作モードを参照する（Ｓ６５）。本例のチップＣ３は、マスターチップではないので、ファームウェアの転送をせずに起動処理を完了する。
このファームウェアの制御によりＣＰＵ１０は、動作モードを参照する（Ｓ６５）。本例のチップＣ３は、マスターチップではないので、ファームウェアの転送をせずに起動処理を完了する。
以上のように本実施形態によれば、ヘッダ領域の書換えをせずに、起動時間の短縮化が図れる。
〈その他〉
本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、以下に付記した構成であっても上述の実施形態と同様の効果が得られる。また、これらの構成要素は可能な限り組み合わせることができる。
（付記１） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップであって、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と
を備えたチップ。
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と
を備えたチップ。
（付記２） 前記ファームウェアが前記設定情報を有し、
該設定情報を所定処理により、転送先のチップ用の設定情報に変更する変更手段を備えた付記１に記載のチップ。
該設定情報を所定処理により、転送先のチップ用の設定情報に変更する変更手段を備えた付記１に記載のチップ。
（付記３） 前記設定情報が従属するチップの有無を示し、
前記転送手段は、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記１に記載のチップ。
前記転送手段は、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記１に記載のチップ。
（付記４） 前記設定情報が従属するチップの数を示し、
前記変更手段が前記チップの数を減算する付記２に記載のチップ。
前記変更手段が前記チップの数を減算する付記２に記載のチップ。
（付記５） 前記受信手段によるファームウェアの受信と並行して前記転送手段によるファームウェアの転送を行う付記１に記載のチップ。
（付記６） 前記参照手段が、前記設定情報を示すピンの状態を参照する付記１に記載
のチップ。
のチップ。
（付記７） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップであって、
前記共通のファームウェアである他のチップから設定情報に基づき転送されたファームウェアを受信する受信手段
を備えたチップ。
前記共通のファームウェアである他のチップから設定情報に基づき転送されたファームウェアを受信する受信手段
を備えたチップ。
（付記８） 前記他のチップへファームウェアを転送する転送手段と、前記他のチップへファームウェアを転送する前に、前記設定情報を他のチップへ通知する設定情報通知手段を備えた請求項７に記載のチップ。
（付記９） 前記設定情報を前記他のチップに通知する手段を備えた付記７に記載のチップ
（付記９） 前記設定情報を前記他のチップに通知する手段を備えた付記７に記載のチップ
（付記１０） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップが行う方法であって、
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行うチップの起動方法。
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行うチップの起動方法。
（付記１１） 前記ファームウェアが前記設定情報を有し、
該設定情報を所定処理により、転送先のチップ用の設定情報に変更するステップを備えた付記１０に記載のチップの起動方法。
該設定情報を所定処理により、転送先のチップ用の設定情報に変更するステップを備えた付記１０に記載のチップの起動方法。
（付記１２） 前記設定情報が従属するチップの有無を示し、
前記ファームウェアを転送するステップにて、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記１０に記載のチップの起動方法。
前記ファームウェアを転送するステップにて、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記１０に記載のチップの起動方法。
（付記１３） 前記設定情報が従属するチップの数を示し、
前記設定情報を変更するステップにて、前記チップの数を減算する付記１１に記載のチップの起動方法。
前記設定情報を変更するステップにて、前記チップの数を減算する付記１１に記載のチップの起動方法。
（付記１４） 前記ファームウェアの受信と並行して前記ファームウェアの転送を行う付記１０に記載のチップの起動方法。
（付記１５） 前記設定情報を参照するステップにて、前記設定情報を示すピンの状態を参照する付記１０に記載のチップの起動方法。
（付記１６） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップに実行されるプログラムであって、
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行うチップのプログラム。
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行うチップのプログラム。
（付記１７） 前記ファームウェアが前記設定情報を有し、
該設定情報を所定処理により、転送先のチップ用の設定情報に変更するステップを備えた付記１６に記載のチップのプログラム。
該設定情報を所定処理により、転送先のチップ用の設定情報に変更するステップを備えた付記１６に記載のチップのプログラム。
（付記１８） 前記設定情報が従属するチップの有無を示し、
前記ファームウェアを転送するステップにて、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記１６に記載のチップのプログラム。
前記ファームウェアを転送するステップにて、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記１６に記載のチップのプログラム。
（付記１９） 前記設定情報が従属するチップの数を示し、
前記設定情報を変更するステップにて、前記チップの数を減算する付記１７に記載のチップのプログラム。
前記設定情報を変更するステップにて、前記チップの数を減算する付記１７に記載のチップのプログラム。
（付記２０） 前記ファームウェアの受信と並行して前記ファームウェアの転送を行う付記１６に記載のチップのプログラム。
（付記２１） 前記設定情報を参照するステップにて、前記設定情報を示すピンの状態を参照する付記１６に記載のチップのプログラム。
（付記２２） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行う複数のチップを備え、
前記各チップが、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、
を備えた装置。
前記各チップが、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、
を備えた装置。
（付記２３） 前記ファームウェアが前記設定情報を有し、
該設定情報を所定処理により、転送先のチップ用の設定情報に変更する変更手段を備えた付記２２に記載の装置。
該設定情報を所定処理により、転送先のチップ用の設定情報に変更する変更手段を備えた付記２２に記載の装置。
（付記２４） 前記設定情報が従属するチップの有無を示し、
前記転送手段は、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記２２に記載の装置。
前記転送手段は、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない付記２２に記載の装置。
（付記２５） 前記設定情報が従属するチップの数を示し、
前記変更手段が前記チップの数を減算する付記２３に記載の装置。
前記変更手段が前記チップの数を減算する付記２３に記載の装置。
（付記２６） 前記受信手段によるファームウェアの受信と並行して前記転送手段によるファームウェアの転送を行う付記２２に記載の装置。
（付記２７） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行う複数のチップが行う方法であって、
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行う複数チップの起動方法。
（付記２８） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップが実行する起動方法であって、
起動時に前記他のチップから設定情報に基づいて転送されたファームウェアを受信するチップの起動方法。
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行う複数チップの起動方法。
（付記２８） 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップが実行する起動方法であって、
起動時に前記他のチップから設定情報に基づいて転送されたファームウェアを受信するチップの起動方法。
（付記２９） 前記設定情報を他のチップへ通知してから、前記他のチップへファーム
ウェアを転送する付記２８に記載のチップの起動方法。
（付記３０）
前記他のチップに設定情報を通知する付記２８に記載のチップの起動方法。
ウェアを転送する付記２８に記載のチップの起動方法。
（付記３０）
前記他のチップに設定情報を通知する付記２８に記載のチップの起動方法。
１ 装置（拡張ボード、チューナカード）
を装着している。
１１，１２ ディジタル変換部
１３，１４ エンコーダ
１５ ＭＵＸ部
１６ ストリーム処理部
１７ ＰＣＩインタフェース
１０ ＣＰＵ
１８ シリアルインタフェース
１９ メモリインタフェース
２１ マザーボード
２０ ＣＰＵ
２２，２３ ＬＳＩ
２４ ＰＣＩバス
３１ ＳＤＲＡＭ（記憶手段）
を装着している。
１１，１２ ディジタル変換部
１３，１４ エンコーダ
１５ ＭＵＸ部
１６ ストリーム処理部
１７ ＰＣＩインタフェース
１０ ＣＰＵ
１８ シリアルインタフェース
１９ メモリインタフェース
２１ マザーボード
２０ ＣＰＵ
２２，２３ ＬＳＩ
２４ ＰＣＩバス
３１ ＳＤＲＡＭ（記憶手段）
Claims (10)
- 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップであって、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、
を備えたチップ。 - 前記ファームウェアが前記設定情報を有し、
該設定情報を所定処理により、転送先のチップ用の設定情報に変更する変更手段を備えた請求項１に記載のチップ。 - 前記設定情報が従属するチップの有無を示し、
前記転送手段は、従属するチップが有る場合にはファームウェアを転送し、従属するチップが無い場合にはファームウェアの転送を行わない請求項１に記載のチップ。 - 前記受信手段によるファームウェアの受信と並行して前記転送手段によるファームウェアの転送を行う請求項１に記載のチップ。
- 前記参照手段が、前記設定情報を示すピンの状態を参照する請求項１に記載のチップ。
- 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップであって、
前記共通のファームウェアである他のチップから設定情報に基づき転送されたファームウェアを受信する受信手段
を備えたチップ。 - 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップが行う方法であって、
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行うチップの起動方法。 - 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行うチップに実行されるプログラムであって、
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行うチップのプログラム。 - 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行う複数のチップを備え、
前記各チップが、
ファームウェアを受信する受信手段と、
設定情報を参照する参照手段と、
前記設定情報に応じて前記ファームウェアを他のチップに転送する転送手段と、
を備えた装置。 - 少なくとも一部が他のチップと共通のファームウェアに基づいて情報処理を行う複数のチップが行う方法であって、
ファームウェアを受信するステップと、
設定情報を参照するステップと、
前記設定情報に応じて前記ファームウェアを他のチップに転送するステップと、
を行う複数チップの起動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005255692A JP4644569B2 (ja) | 2005-09-02 | 2005-09-02 | 複数チップの起動方法 |
| EP06250458.4A EP1760585B1 (en) | 2005-09-02 | 2006-01-27 | Starting method for a plurality of chips |
| US11/344,096 US7822957B2 (en) | 2005-09-02 | 2006-02-01 | Method for carrying out an information processing in accordance with firmware in a plurality of chips |
| KR1020060016667A KR100796473B1 (ko) | 2005-09-02 | 2006-02-21 | 복수 칩의 기동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005255692A JP4644569B2 (ja) | 2005-09-02 | 2005-09-02 | 複数チップの起動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007072532A true JP2007072532A (ja) | 2007-03-22 |
| JP4644569B2 JP4644569B2 (ja) | 2011-03-02 |
Family
ID=37490260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005255692A Expired - Fee Related JP4644569B2 (ja) | 2005-09-02 | 2005-09-02 | 複数チップの起動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7822957B2 (ja) |
| EP (1) | EP1760585B1 (ja) |
| JP (1) | JP4644569B2 (ja) |
| KR (1) | KR100796473B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169805A (ja) * | 2008-01-18 | 2009-07-30 | Fujitsu Microelectronics Ltd | 情報処理システム及びファームウェア実行方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080018653A1 (en) * | 2006-07-24 | 2008-01-24 | Elitegroup Computer Systems Co.,Ltd | Graphic card |
| CN104090790B (zh) * | 2014-06-30 | 2017-05-17 | 飞天诚信科技股份有限公司 | 一种安全终端的双芯片方案的固件更新方法 |
| US20220261335A1 (en) * | 2019-07-10 | 2022-08-18 | Micro Focus Llc | Device debugging connection control and maintenance |
| CN116594953B (zh) * | 2023-07-18 | 2023-09-22 | 北京芯驰半导体科技有限公司 | 一种基于pcie互联的多核异构芯片、启动方法和系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08194584A (ja) * | 1995-01-20 | 1996-07-30 | Nec Corp | 磁気ディスクシステム |
| JPH11338703A (ja) * | 1998-05-25 | 1999-12-10 | Fujitsu Ltd | ファームウェアダウンロード方式 |
| JP2000010784A (ja) * | 1998-06-18 | 2000-01-14 | Nec Corp | ファ−ムウェアのダウンロ−ド装置 |
| JP2000259419A (ja) * | 1999-03-05 | 2000-09-22 | Mitsubishi Electric Corp | ソフトウェア自動配布システム |
| JP2003029994A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | マルチｃｐｕシステム及びその立ち上がり方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0267613B1 (en) * | 1986-11-12 | 1995-03-01 | Nec Corporation | Micro processor capable of being connected with coprocessor |
| GB2200483B (en) * | 1987-01-22 | 1991-10-16 | Nat Semiconductor Corp | Memory referencing in a high performance microprocessor |
| JPH04318650A (ja) | 1991-04-17 | 1992-11-10 | Nec Eng Ltd | 入出力処理装置 |
| JPH07191727A (ja) * | 1993-12-24 | 1995-07-28 | Olympus Optical Co Ltd | 分散制御システムの同期方式 |
| JP2806843B2 (ja) * | 1995-11-27 | 1998-09-30 | 埼玉日本電気株式会社 | マルチｃｐｕシステム及びそのソフトウェア更新方法 |
| US6715068B1 (en) * | 1999-03-31 | 2004-03-30 | Fuji Photo Optical Co., Ltd. | Multi-microcomputer system |
| US6785272B1 (en) * | 1999-06-24 | 2004-08-31 | Allied Telesyn, Inc. | Intelligent stacked switching system |
| WO2001027753A2 (en) | 1999-10-12 | 2001-04-19 | Scientific-Atlanta, Inc. | Method and apparatus for loading software into a plurality of processors |
| JP2001117760A (ja) | 1999-10-20 | 2001-04-27 | Matsushita Electric Ind Co Ltd | ソフトウェアのバージョンアップ管理システム |
| KR100378066B1 (ko) * | 2000-09-25 | 2003-03-29 | 주식회사 하이닉스반도체 | 이동통신 시스템내 기지국 채널 카드의 원격 다운로드장치 및 방법 |
| US20020138156A1 (en) * | 2001-01-25 | 2002-09-26 | Wong Isaac H. | System of connecting multiple processors in cascade |
| US7237041B2 (en) * | 2002-12-02 | 2007-06-26 | Adc Telecommunications, Inc. | Systems and methods for automatic assignment of identification codes to devices |
| US8572597B2 (en) * | 2003-06-20 | 2013-10-29 | Samsung Electronics Co., Ltd. | Apparatus and method for performing an over-the-air software update in a dual processor mobile station |
| JP4288137B2 (ja) | 2003-10-30 | 2009-07-01 | Ｉｄｅｃ株式会社 | 表示器システム |
| US7913242B2 (en) * | 2003-11-04 | 2011-03-22 | Gm Global Technology Operations, Inc. | Low cost, open approach for vehicle software installation/updating and on-board diagnostics |
| JP2005309934A (ja) * | 2004-04-23 | 2005-11-04 | Fujitsu Ltd | 周辺装置のファームウェアダウンロード方法及び周辺装置 |
-
2005
- 2005-09-02 JP JP2005255692A patent/JP4644569B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-27 EP EP06250458.4A patent/EP1760585B1/en not_active Expired - Fee Related
- 2006-02-01 US US11/344,096 patent/US7822957B2/en not_active Expired - Fee Related
- 2006-02-21 KR KR1020060016667A patent/KR100796473B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08194584A (ja) * | 1995-01-20 | 1996-07-30 | Nec Corp | 磁気ディスクシステム |
| JPH11338703A (ja) * | 1998-05-25 | 1999-12-10 | Fujitsu Ltd | ファームウェアダウンロード方式 |
| JP2000010784A (ja) * | 1998-06-18 | 2000-01-14 | Nec Corp | ファ−ムウェアのダウンロ−ド装置 |
| JP2000259419A (ja) * | 1999-03-05 | 2000-09-22 | Mitsubishi Electric Corp | ソフトウェア自動配布システム |
| JP2003029994A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | マルチｃｐｕシステム及びその立ち上がり方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169805A (ja) * | 2008-01-18 | 2009-07-30 | Fujitsu Microelectronics Ltd | 情報処理システム及びファームウェア実行方法 |
| US8769255B2 (en) | 2008-01-18 | 2014-07-01 | Fujitsu Semiconductor Limited | Information processing system and method of executing firmware |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1760585A3 (en) | 2011-04-13 |
| KR100796473B1 (ko) | 2008-01-21 |
| EP1760585B1 (en) | 2014-10-29 |
| EP1760585A2 (en) | 2007-03-07 |
| US7822957B2 (en) | 2010-10-26 |
| US20070055858A1 (en) | 2007-03-08 |
| KR20070025923A (ko) | 2007-03-08 |
| JP4644569B2 (ja) | 2011-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7900035B2 (en) | Electronic appliance and startup method | |
| JP3926873B2 (ja) | コンピュータシステム | |
| KR100781926B1 (ko) | 컴퓨터 시스템 및 그 제어 방법 | |
| US6810444B2 (en) | Memory system allowing fast operation of processor while using flash memory incapable of random access | |
| JP2007334383A (ja) | 情報処理装置とその起動方法およびプログラム | |
| JP4644569B2 (ja) | 複数チップの起動方法 | |
| JP2004070571A (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
| JP2011133473A (ja) | 試験装置、試験方法およびプログラム | |
| WO2008138258A1 (fr) | Procédé d'exploitation de dispositif périphérique, dispositif périphérique et hôte | |
| TW201229908A (en) | Method and apparatus for integrating driver(s) of a portable device into the portable device | |
| JP5272414B2 (ja) | 情報処理システム及びファームウェア実行方法 | |
| JP2003248797A (ja) | メディア媒体用インタフェースカード | |
| JP2002073522A (ja) | メモリカードブリッジ | |
| JPH10116187A (ja) | マイクロコンピュータ | |
| US20060179180A1 (en) | Signal processing apparatus, signal processing system and signal processing method | |
| JP3714420B2 (ja) | データ転送制御装置、電子機器、プログラム及び電子機器の製造方法 | |
| TW200414043A (en) | Version-programmable circuit module | |
| US7409467B2 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
| US20080188968A1 (en) | Sound data processing apparatus | |
| JP2001297006A (ja) | 半導体集積回路装置および情報処理システム | |
| JP5321438B2 (ja) | 電子装置、起動制御方法、起動制御プログラム及び記録媒体 | |
| WO2022181066A1 (ja) | メモリコントローラおよびメモリアクセス方法 | |
| JP2006048369A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したａｓｉｃ、及びそのａｓｉｃを搭載した画像形成装置 | |
| JP5211537B2 (ja) | インターフェース回路 | |
| JP2002202947A (ja) | 画像処理装置、その制御方法およびプログラムを記憶した記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4644569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |