JP2007072483A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007072483A JP2007072483A JP2006319218A JP2006319218A JP2007072483A JP 2007072483 A JP2007072483 A JP 2007072483A JP 2006319218 A JP2006319218 A JP 2006319218A JP 2006319218 A JP2006319218 A JP 2006319218A JP 2007072483 A JP2007072483 A JP 2007072483A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- electrode
- semiconductor film
- display device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】
補助容量PCS1が走査線WLn上に形成されるいわゆるCSオンゲート構造において、スイッチング素子であるトランジスタNTr1の導電性は、補助容量PCS1の半導体膜からなる電極の導電性とは異なる。
【選択図】図1
Description
これらの表示装置は、その用途から低消費電力が求められ、そのため、バックライトの利用効率を最大限にするように、高開口率が求められる。また、併用型においては、同一画素に透過部と反射部を形成し、画素内に多機能を備えるため、出来る限り有効にスペースを使う必要がある。
画像信号に応じた電圧を各画素に書き込んだ後、次の書き込み動作までの期間内に、液晶の電極に印加された電圧による電荷は、液晶やスイッチング素子を通じてリークして変化する。表示画質を保証するためには、その印加された電圧を保持する必要がある。そこで、液晶表示装置では、通常、そのリーク量と比較して十分な補助容量(CS)が構成されている。
図1は、2×3画素の等価回路を示す。該等価回路において、1画素は、液晶素子及びそれを挟んでいる電極と、スイッチング素子であるトランジスタTrと、補助容量CSとを含む。Ccl1…Ccl6は、液晶素子とそれを挟んでいる表示電極と共通電極とからなる液晶コンデンサーの容量を示し、CS1…CS6は、各画素の補助容量(保持容量とも称する)の容量値を示す。
並列に配置されたデータ信号線BLn−1、BLn、BLn+1からは、画像信号に応じた電圧を各画素に印加する。データ信号線BLn−1、BLn、BLn+1は、トランジスタTr1、Tr2、Tr3、または、Tr4、Tr5、Tr6の例えばソース領域と接続しており、走査線WLn−1、WLn、またはWLn+1により選択された画素に対して、補助容量CSに充電しながら、液晶素子両側の電極に電圧を印加し、液晶素子に入射された光を変調させ、画像を表示する。
また、補助容量CS1は、通常、最も大きい容量が形成できる。半導体膜(層)/絶縁膜/金属のMOS構造により形成されている。図2において、例えば、補助容量線CSLn−1(金属)、トランジスタTr1を構成するゲート絶縁膜、及び上記燐などを注入したN型の半導体膜によって、補助容量CS1が形成される。以下、このようなMOS容量をN型MOS構造と表現する。
また、補助容量用電極を対向電極と同位相で振るコモン反転駆動の場合には、補助容量CSを形成する半導体膜はイントリンシック状態では、十分な容量が形成されないため、半導体膜をメタル化、即ち、高濃度に燐(N+化)やボロン(P+化)を含有させることが一般的である。
しかしながら、以上の構造では独立の補助容量線が必要であるので、開口率の低下を招くという問題がある。
そこで、補助容量線を前段又は後段の走査線(ゲート線)と兼ねるCSオンゲート構造が提唱されている。
図3(A)は、2×2画素の等価回路を示している。図3(A)において、図1に示された補助容量線CSLn−1、CSn、CSn+1の代わりに、補助容量CS1、CS4、CS2、CS5がそれぞれ直接に走査線WLn−1、WLn、WLn+1に接続している。
図3(B)は透明基板上に形成された走査線とデータ信号線及び1画素の構成を示している。図2に示された補助容量線CSLn−1の代わりに、補助容量CS1が走査線WLnに重ねて形成されている。
また、補助容量CS1は、図3(B)に示すように、走査線WLn(金属)、トランジスタTr1を構成するゲート絶縁膜、及び燐などを注入したN型の半導体膜によって形成される。
このようなCSオンゲート構造にすれば、独立の補助容量線を形成する必要がないため、開口率が向上する利点がある。
しかし、図3に示すようなCSオンゲート構造では、例えば、後段の走査線(ゲート線)WLnと補助容量CS1を形成する場合、以上のような電位が印加される状態では、走査線/ゲート絶縁膜/N型の半導体膜で形成されたN型MOS構造では十分な容量が得られない。
図4は、N型MOS構造の容量−電圧特性を示すグラフである。
図3(B)に示す走査線WLn−1、WLnに例えば−2Vを印加して、Tr1をOFF状態にした場合、CS1はTr1がON状態の間に充電されたので、CS1の半導体電極は走査線WLn−1、WLnより高電位であり、CS1に印加されたゲート電圧は負電圧となる。これによって、多数キャリア電子が該半導体膜の表面から排斥され、半導体膜の表面に空乏層(又/及び反転層)が形成されるので、CS1の絶縁層が厚くなるのに相当し、容量値が小さい。
この傾向は図4に示されている。走査電位が約1.5V程度以下で使用される場合、N型MOS容量では、常に小さい容量しか確保できない。
補助容量CS1の容量値を増やすために、補助容量CS1の半導体膜電極に高濃度に燐(N+化)やボロン(P+化)を注入する必要がある。そうすることによって、工程増加や不良発生による歩留り落ちなどの問題が発生する。
図5(A)では、ガラス基板101上に走査線となるゲート電極(走査線)102aと102bを形成する。材料は、Ta、Cr、Mo、Ti、Alなどの金属が用いられ、フォトレジスト工程を経てウェットエッチングやドライエッチングによりパターン形成される。
図5(B)では、ゲート電極102aと102b上にゲート絶縁膜103および半導体膜(ただし図5においては半導体層と記す)104aを形成する。ゲート絶縁膜103には、たとえば、シリコン窒化膜やシリコン酸化膜、他にゲート電極を陽極酸化した陽極酸化膜などがある。また、半導体膜としては、アモルファス・シリコン膜やアモルファス・シリコン膜を結晶化したポリシリコン膜、または、直接形成したポリシリコン膜などが使用される。
図5(D)では、ゲート電極102aと102bを遮光マスクとして自己整合的に、レジスト107aと107bを形成する。その後、保護絶縁膜105をウェットエッチング、または、ドライエッチングにより除去する。その後、残った保護絶縁膜105aと105bをマスクとして、燐(P)などを低濃度でドープする。半導体膜の不純物が注入された部分(領域)は104bと記する。ここで半導体膜104bはn−型半導体である。
その後、高濃度に燐などを注入し、半導体膜104bを金属化する。半導体膜104bの金属化された部分は104cと記する。
ここでは、図示していないが、第2のドープ種(ボロンなど)を注入する部分について、フォトレジスト工程、注入工程を行なう。その後、必要に応じてドープした元素を活性化するための熱処理を行なう。
図6(C)では、シリコン窒化膜やシリコン酸化膜などにより、層間絶縁膜109を形成する。その後、フォトリソグラフィ、ウェットエッチングなどの手段を用いてコンタクトホール110aと110bを形成する。
図7(B)では、第2の層間絶縁膜113をシリコン窒化膜やシリコン酸化膜などにより形成する。また、この層に平坦化効果を持たせるために、感光性有機膜や感光性SOG(スピンオングラス)膜などを用いても良い。ここでも、画素電極114とのコンタクトホールを形成しておく。その後、ITOやIXOなど透明導電膜を用いて、画素電極114を形成する。
このように、従来の製造方法では、補助容量構造を完成させるために、特別な工程が必要になり、コストアップの要因となり、また、欠陥の原因となるリーク電流が増加する。従来は、このような工程増加や不良発生による歩留り落ちが発生するという問題がある。
図8と図9は、トップゲート型トランジスタ構造を有する液晶表示装置の製造方法の従来例を示す。
図8(A)に示すように、ガラス基板121上に下地層122と半導体膜123aを成膜する。下地層122には、たとえば、シリコン窒化膜やシリコン酸化膜を使用する。また、半導体膜123aとしては、アモルファス・シリコン膜やアモルファス・シリコン膜を結晶化したポリシリコン膜、または、直接形成したポリシリコン膜などが使用される。
そして、半導体膜123a上に、ゲート絶縁膜124を形成する。ゲート絶縁膜124には、たとえば、シリコン窒化膜やシリコン酸化膜などがある。
続いて、トランジスタTFTを形成する領域および補助容量を形成する領域において、ゲート電極125a、125bを形成する。
次に、ゲート電極125a、125bを注入マスクとして自己整合的に、燐などを低濃度でドープする。半導体膜の注入された部分はn−型半導体であり、123bと記する。
また、ここでは、図示していないが、第2のドープ種(ボロンなど)を注入する部分に応じて、フォトレジスト工程、注入工程を行なう。その後、必要に応じてドープした元素を活性化するための熱処理を行なう。
図9(B)では、データ信号線129aと129bおよび画素電極132との接続金属130として、AlやTa、Wなどの金属膜を堆積し、その後、フォトリソグラフィ、ドライエッチングなどの手段を用いて除去し、パターンを形成する。
続いて、第2の層間絶縁膜131をシリコン窒化膜やシリコン酸化膜などにより形成する。また、この層に平坦化効果を持たせるために、感光性有機膜や感光性SOG(スピンオングラス)膜などを用いても良い。ここでも、画素電極132とのコンタクトホールを形成しておく。その後、ITOやIXOなど透明導電膜を用いて、画素電極132を形成する。
その後、図示していないが、別に用意した対応カラーフィルタ基板と本TFT基板を重ね合わせ、液晶層を挟んで組立工程を行ない、さらに偏光板などを貼り付けることにより液晶表示装置を完成する。
具体的に、前記スイッチ素子の前記第2の端子と、前記保持容量の前記第1の電極とは、前記スイッチ素子の前記第2の端子に到達するコンタクトホールと、前記保持容量の前記第1の電極に到達するコンタクトホールとに堆積された導電性物質により接続されている。
又、好適に、前記保持容量の一部または全部は、前記データ信号線と前記第2の走査線が重なっている領域で、前記データ信号線と前記第2の走査線の間に形成される。
また、好ましくは、前記第1と第2のコンタクトホールに堆積された導電性物質は、前記第3のコンタクトホールに堆積された導電性物質と同じ材料である。
また、以上の構成を形成するために、不純物を注入する時に、異なるタイプの不純物を注入し分けるだけで十分なので、製造工程を増やすことはない。
さらに、以上の構成で十分な容量が得られるので、半導体膜の補助容量形成領域に不純物を注入する時に、走査線と対向する半導体膜のチャネル形成領域を保護するマスクを、エッチングにより除去する必要がないので、欠陥を生じる要因が減る。
本発明に係わる表示装置を製造するに当たって、工程数の増加なし、若しくは少ない工程数で、有効な補助容量を形成することが可能となる。
また、半導体膜表面がウェットエッチングやドライエッチングにさらされる回数が減少するため、半導体膜−補助容量用ゲート電極間のリーク電流などの欠陥発生率を抑制することが可能となり、歩留まりが向上する。
本発明により、非透過領域が減少し、大幅な開口率の向上が可能となる。また、それに伴い、バックライト輝度を低減することが可能となり、消費電力を低減することが可能となる。
第1の実施形態
図10(A)と(B)は、本実施形態に係わる液晶表示装置の等価回路及びその構成を示す図である。図10(A)の回路配置図は図3(A)に示された従来例と同様である、ただし、図10(A)において、補助容量(保持容量とも称する)PCS1、PCS2、PCS4、PCS5が有する半導体膜の導電型は、トランジスタNTr1、NTr2、NTr4、NTr5の導電型と異なる。この例では、トランジスタNTr1、NTr2、NTr4、NTr5がNチャネル型TFTで形成されており、補助MOS容量がP型MOS構造により形成されている。即ち、補助MOS容量が走査線(金属)、ゲート絶縁膜、及びP型の半導体膜により形成されている。
また、この導電型を入れ替えて、トランジスタをPチャネル型TFTで、補助容量をN型MOS構造で形成しても良い。
走査線/ゲート絶縁膜/P型の半導体膜から形成されたP型MOS構造の補助容量PCS1、PCS2、PCS4、及びPCS5がそれぞれ直接に走査線WLn−1、WLn、WLn+1に接続している。
また、並列に配置されて、画像信号に応じた電圧を各画素に印加するデータ信号線BLn−1、BLn、BLn+1は、トランジスタNTr1、NTr2、または、NTr4、NTr5の一方の不純物領域、例えば、ソース領域と接続しており、走査線WLn−1、WLn、またはWLn+1により選択された画素に対して、P型MOS構造の補助容量PCSを充電しながら、液晶素子の電極に電圧を印加し、液晶に入射された光を変調させ、画像を表示する。
コンタクトホールH1に堆積された導電性材料を介して、Nチャネル型トランジスタNTr1の一方の不純物領域、例えばソース領域(から引き出された配線膜または配線層)はデータ信号線BLn−1と接続している。また、コンタクトホールH2とH3に充填された導電性材料を介して、Nチャネル型トランジスタNTr1の他方の不純物領域、例えばドレイン領域は補助容量PCS1の半導体膜及び図示せぬ上層のITO電極に接続している。
図11において、不図示の透明基板上に走査線1aと1b(WLn−1とWLn)が形成され、それを覆うようにゲート絶縁膜2が形成されており、ゲート絶縁膜2の上に半導体膜3,4,5,6が成膜され、TFTトランジスタ及び補助容量が形成される。
該半導体膜において、3は、例えば高濃度の燐(P)が注入されたN+型半導体膜(領域)で配線膜を構成しソース/ドレインから引き出された配線膜を形成している。4は例えば高濃度のボロン(B)が注入されたP+型半導体膜(領域)で配線膜を形成し、補助容量の電極のi型半導体膜6から引き出された配線膜を構成する。半導体膜5の中央は不純物を注入していない、いわゆるiタイプ(真性半導体)の半導体膜であり、その両側は低濃度の例えば燐(P)を注入したLDD領域である。半導体膜5はTFTトランジスタのチャネル領域を構成し、図11はNチャネルで形成された例である。6も不純物が注入されていない、いわゆるiタイプの半導体膜である。
7aと7bは、その下のiタイプの半導体膜5と6が不純物注入されないように形成されたストッパ膜であり、8は層間絶縁層である。
ゲート電極1a、ゲート絶縁膜2、及び半導体膜4と5がNチャネル型のTFTトランジスタを構成する。一方、ゲート電極1b、ゲート絶縁膜2、及び半導体膜4と6がPチャネル型のトランジスタを構成する。そのPチャネル型トランジスタの容量は補助容量として用いる。
接続電極10の材料は、データ信号線9に使用する材料であることが望ましい。データ信号線9と同一金属を用いれば、接続のための特別な工程が必要なくなるため、安価に製造することが可能となる。
接続のための金属としてほかには、画素電極(図7と図9)と同じ材料を用いることも可能である。
しかし、コンタクトホールは必ずしも必要ではなく、N+型半導体膜3とP+型半導体膜4の直上に金属層を形成してもよい。
図12(B)では、破線は共通電極の電位、折れ線は画素電位の変化のタイミングを表わす。
図12(A)、(B)と(C)に示すように、画像を表示する時は、各走査線WLn−1、WLn、WLn+1、…が順次ハイレベル電圧信号(Vdd)を各画素のトランジスタNTr1、NTr4、NTr2、NTr5に出力してONさせて、各画素を動作させる。
1画面を表示するには、各画素が一回しか動作せず、そのため、走査線電圧がVddとなる期間は、Vssgとなる期間と比べて遥かに短く、各トランジスタは1画面を表示する期間内にほとんどOFF状態に保持されている。即ち、該表示期間の殆どの部分に、WLn−1、WLn、及びWLn+1に−2Vの電圧を印加している。
これによって、図10と図11に示された、例えば、P型MOS補助容量PCS1は、その金属の電極(走査線)に、殆どの時間、−2Vの電圧を印加していることになる。
図12(B)に画素電位が図示されているように、補助容量PCS1の半導体膜の電位(画素電位と同じである)が徐々に下がったり、上がったりしているが、常にVssgよりは高い。そうすると、補助容量PCS1の金属側(走査線側)から半導体膜までの電圧Vgは常に負電圧である。
図13は、P型MOS構造の容量−電圧特性を示すグラフである。
走査線(金属)/ゲート絶縁膜/P型の半導体膜からなるP型MOS容量において、P型半導体の多数キャリアがホールであるので、負の走査線電圧(又は、電圧Vg)では、P型半導体膜の表面で空乏層が形成されず、逆に多数キャリアが集まる。これによって、図13に示されたように、大きい容量値が得られる。
従って、本実施形態によって、通常の駆動条件の使用範囲(走査線電圧がVssgとなる期間)において十分な容量が形成されている。
本実施の形態では、補助容量を次段の走査線(ゲート線)WLnとで形成しているが、前段の走査線(ゲート線)WLn−2でもかまわない。
補助容量を形成している走査線WLnがハイレベルになったとき、従来では、画素電位が大幅にシフトしていたが、本実施形態のようなP型MOS容量にすることにより、走査線WLnがハイレベルになった時に、図12(B)に示すように、P型MOS容量が実効的に減少し、シフト量が減少する。これにより表示品質が向上する。
図5(D)の工程に続いて、図14(A)において、TFTトランジスタ近傍に燐の高濃度注入を行い、N+型半導体膜3を形成し、半導体膜を金属化する。その時、補助容量近傍では、燐の高濃度注入を行わないように、レジスト11bが形成されている。一般にレジストのことを保護マスクとも称する。このため、燐の高濃度注入を行った後に、補助容量の近傍は、図5(D)の工程と同じように、N−型半導体膜4aである。
また、従来行ってきた補助容量上の保護絶縁膜を除去する工程が不要となる。
図14(B)では、補助容量近傍のレジストパターン11bを除去し、補助容量の近傍に高濃度のボロンの注入を行い、P+型半導体膜4bを形成する。その時、TFTトランジスタ近傍では、ボロンの高濃度注入を行わないように、レジスト11cが形成されている。
その後、必要に応じてドープした元素を活性化するための熱処理を行う。
図15は、各画素がこのようなCMOSにより駆動される表示装置の構成の一例を示す。図15において、並列に配列した複数の走査線と複数のデータ信号線がそれぞれ走査線駆動回路とデータ信号線駆動回路によって駆動され、行列状に配列された各画素が、例えば、Nチャネル型TFTと、P型MOS容量により構成された駆動回路により駆動される。
また、そのような回路を有する液晶表示装置においては、本実施形態のような方法が、特別な工程の増加無しに構成することが可能となるため、最も適した構成例となる。例えば、高移動度を有するポリシリコン膜を半導体として用いているポリシリコントランジスタ液晶表示装置などで使用されることが望ましい。
また、本実施形態の液晶装置製造方法によれば、半導体膜がエッチングにさらされる工程が減るため、欠陥などが減少する。
本実施形態は、本発明の液晶表示装置の他の構成例を示す。
図16と図17は、本実施形態に係わる液晶表示装置の構成の平面図と模式的断面図である。
図16と図17に示された液晶表示装置は、基本的に図10(B)と図11に示された構成と同じである。従って、本実施形態について、重複する説明を適宜省略し、また、図16と図17において、図10(B)と図11と同じ構成成分に同じ符号を用いる。
図16と図10(B)、及び図17と図11の違いは、図10(B)に示されたN+型半導体膜3とP+型半導体膜4を接続するコンタクトホールH2とH3は、図16に一つのコンタクトホールH4になっている。図11に示された2つのコンタクトホールに導電性物質を充填して形成された接続電極10は、図17において、同一のコンタクトホールに充填した導電材料で形成された接続電極30になっている。
本実施形態は、本発明の液晶表示装置の他の構成例を示す。
図18は、本実施形態に係わる液晶表示装置の構成の平面図である。
図18において、図16と図11と同じ構成成分に同じ符号を用いる。
図18と図11、図16の違いは、図18において、補助容量PCS1の一部がデータ信号線BLn−1の下部に配置されている。
この場合には、必要な補助容量を形成するのに必要な領域が、もともと光が透過しない領域、例えば、金属領域(ここではデータ信号線)に形成されているため、透過率のロスが少なくなり、大きな開口率を確保することが可能となる。
この場合、トランジスタ構造は、ボトムゲート型でも、トップゲート型でも形成可能である。
また、信号線下の電極とのカップリング容量が減少するため、トータルの信号線容量が減少し、信号線電位の立ち上がり、立下り時間が減少して表示品質の向上が図れる。
以上、ボトムゲート型のトランジスタ構造を例として説明してきたが、本発明はトップゲート型のトランジスタ構造にも適用できる。
図19は、本実施形態に係わるトップゲート構造の液晶表示装置の構成の1例の断面図である。
図19の液晶表示装置においては、不図示の透明基板に形成された不図示の下地層に半導体膜43,44,45,46が成膜され、その半導体膜の上にゲート絶縁膜42が形成され、さらにその上に走査線41aと41b(WLn−1とWLn)と層間絶縁膜48が形成される。これにより、TFTトランジスタ及び補助容量が形成される。
43はN+型半導体膜、44はP+型半導体膜である。半導体膜45の中央はiタイプの半導体膜であり、その両端はLDD領域である。半導体膜45はTFTトランジスタのチャネル領域を構成し、図19はNチャネルである。半導体膜46もiタイプの半導体膜である。
ゲート電極(走査線の一部を構成する)41a、ゲート絶縁膜42、及び半導体膜43と45がNチャネル型のTFTトランジスタを構成する。一方、ゲート電極41b、ゲート絶縁膜42、及び半導体膜44と46がPチャネル型のトランジスタを構成する、そのPチャネル型トランジスタの容量は補助容量として用いる。
以上示した構造は、図10(B)に示される構造を模式断面図にしたものである。また、図16に対応する構造であってもよい。
また、画素トランジスタは、NチャネルでもPチャネルであってもよい。
図8(B)の工程に続いて、図20(A)において、TFTトランジスタ領域で、チャネル領域45両側のLDD領域を覆うような形状のレジスト47aを形成する。そして、TFTトランジスタ近傍に燐の高濃度注入を行ない、N+型半導体膜43を形成し、半導体膜を金属化する。
図20(B)では、補助容量近傍のレジスト47bを除去し、補助容量の近傍に高濃度のボロンの注入を行ない、P+型半導体膜44bを形成する。その時、TFTトランジスタ近傍では、ボロンの高濃度注入を行なわないように、レジスト47cが形成されている。
その後、必要に応じてドープした元素を活性化するための熱処理を行なう。
以上の実施例では、液晶表示装置を例として説明したが、他の駆動方法が類似する表示装置にも応用できる。
Claims (11)
- 表示素子と、
第1の走査線と、
第2の走査線と、
データ信号線と、
第1導電型の第1及び第2の端子を有し、前記第1の端子が前記データ信号線に接続され、前記第1の走査線に印加される電圧に応じて導通状態又は非導通状態に保持されるスイッチング素子と、
第1の電極と、前記第2の走査線を共有する第2の電極とを有する保持容量と
を有し、
前記スイッチング素子の第2の端子が、前記表示素子に接続されるとともに当該第2の端子と異なる第2導電型の半導体膜を含む前記保持容量の第1の電極に直接接続され、該直接接続された前記第2の端子と前記第1の電極が接続電極を介して接続される
表示装置。 - 前記スイッチ素子の前記第2の端子と、前記保持容量の前記第1の電極とは、導電性物質により接続されている
請求項1に記載の表示装置。 - 前記スイッチ素子の前記第2の端子と、前記保持容量の前記第1の電極とは、前記スイッチ素子の前記第2の端子に到達するコンタクトホールと、前記保持容量の前記第1の電極に到達するコンタクトホールとに堆積された導電性物質により接続されている
請求項2に記載の表示装置。 - 前記スイッチ素子の前記第2の端子と、前記保持容量の前記第1の電極とは、前記スイッチ素子の前記第2の端子、及び前記保持容量の前記第1の電極に到達するコンタクトホールに堆積された導電性物質により接続されている
請求項2に記載の表示装置。 - 前記保持容量の一部または全部は、前記データ信号線と前記第2の走査線が重なっている領域に、前記データ信号線と前記第2の走査線の間に形成される
請求項1に記載の表示装置。 - 複数の前記第1と第2の走査線と、複数の前記データ信号線と、行列状に配列された複数の画素と、前記複数の画素を駆動する駆動回路とを含む表示装置であって、
第1導電型の第1及び第2の端子を有し、前記第1の端子が前記データ信号線に接続され、前記第1の走査線に印加される電圧に応じて導通状態又は非導通状態に保持されるスイッチング素子と、
第1の電極と、前記第2の走査線を共有する第2の電極とを有する保持容量と
を有し、
前記スイッチング素子の第2の端子が、前記表示素子に接続され、かつ、当該第2の端子と異なる第2導電型の半導体膜を含む前記保持容量の第1の電極に直接接続されるとともに、該直接接続された前記第2の端子と前記第1の電極が接続電極を介して接続される
表示装置。 - 前記スイッチング素子は、多結晶シリコンを半導体層とする薄膜トランジスタである
請求項6に記載の表示装置。 - 並列に配置する導電性の第1の走査線と第2の走査線と、前記第1の走査線と第2の走査線とを覆う第1の絶縁膜と、前記第1の絶縁膜を覆う半導体膜とを形成し、
前記第1の走査線及び第2の走査線と対向する前記半導体膜の第1のチャネル領域と第2のチャネル領域をそれぞれ保護する第1の保護マスクと第2の保護マスクとを形成し、
前記第1の保護マスクと第2の保護マスクが形成されている状態で、前記半導体膜において、前記第1の走査線を含むスイッチング素子を形成するスイッチング素子領域と、前記第2の走査線を含む保持容量を形成する保持容量領域とに、それぞれ第1導電型の不純物と第2の導電型の不純物を注入する
表示装置の製造方法。 - 前記スイッチング素子領域と前記保持容量領域にそれぞれ第1導電型の不純物と第2の導電型の不純物が注入された半導体膜と、前記第1と第2の保護マスクとを覆うように、第2の絶縁膜を形成し、
前記第2の絶縁膜に、前記第1の走査線の両側の第1導電型半導体領域に到達する第1のコンタクトホールと第3のコンタクトホールとを形成し、
前記第2の絶縁膜に、前記第2の走査線の片側の第2導電型の半導体領域に到達する第2のコンタクトホールとを形成し、
前記第1と第2のコンタクトホールに導電性物質を堆積し、前記第1の走査線の片側の第1導電型の半導体領域と、前記第2の走査線の片側の第2導電型の半導体領域とを接続し、
前記第3のコンタクトホールに導電性物質を堆積し、データ信号線を形成する
請求項8に記載の表示装置の製造方法。 - 前記第1のコンタクトホールは、前記第2のコンタクトホールと同じコンタクトホールである
請求項9に記載の表示装置の製造方法。 - 半導体膜と、前記半導体膜を覆う絶縁膜と、前記絶縁膜に並列に配置する導電性の第1の走査線と第2の走査線とを形成し、
前記半導体膜における前記第1の走査線を含むスイッチング素子を形成するスイッチング素子領域と、前記第2の走査線を含む保持容量を形成する保持容量領域とに、前記第1の走査線と第2の走査線側から、それぞれ第1導電型の不純物と第2の導電型の不純物を注入する
表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319218A JP4544242B2 (ja) | 2006-11-27 | 2006-11-27 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319218A JP4544242B2 (ja) | 2006-11-27 | 2006-11-27 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151322A Division JP4179800B2 (ja) | 2002-05-24 | 2002-05-24 | 表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007072483A true JP2007072483A (ja) | 2007-03-22 |
JP4544242B2 JP4544242B2 (ja) | 2010-09-15 |
Family
ID=37933909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006319218A Expired - Fee Related JP4544242B2 (ja) | 2006-11-27 | 2006-11-27 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4544242B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017126758A (ja) * | 2017-02-09 | 2017-07-20 | キヤノン株式会社 | 検出装置及び検出システム |
JP2022115939A (ja) * | 2012-12-25 | 2022-08-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07146489A (ja) * | 1993-11-26 | 1995-06-06 | Fujitsu Ltd | 液晶表示装置 |
JPH08292449A (ja) * | 1995-04-25 | 1996-11-05 | Hitachi Ltd | アクティブマトリクス型表示装置 |
WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
JP2002006341A (ja) * | 2000-06-26 | 2002-01-09 | Seiko Epson Corp | 液晶装置およびその製造方法 |
-
2006
- 2006-11-27 JP JP2006319218A patent/JP4544242B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07146489A (ja) * | 1993-11-26 | 1995-06-06 | Fujitsu Ltd | 液晶表示装置 |
JPH08292449A (ja) * | 1995-04-25 | 1996-11-05 | Hitachi Ltd | アクティブマトリクス型表示装置 |
WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
JP2002006341A (ja) * | 2000-06-26 | 2002-01-09 | Seiko Epson Corp | 液晶装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022115939A (ja) * | 2012-12-25 | 2022-08-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP7377912B2 (ja) | 2012-12-25 | 2023-11-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2017126758A (ja) * | 2017-02-09 | 2017-07-20 | キヤノン株式会社 | 検出装置及び検出システム |
Also Published As
Publication number | Publication date |
---|---|
JP4544242B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4179800B2 (ja) | 表示装置及びその製造方法 | |
JP2003344866A5 (ja) | ||
US5028122A (en) | Liquid crystal active-matrix display device | |
KR100418536B1 (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
JP4403115B2 (ja) | 表示装置及びその製造方法 | |
US6812912B2 (en) | Active matrix display device with storage capacitor for each pixel | |
KR100442898B1 (ko) | 액정표시장치및그제조방법 | |
EP0136509A2 (en) | Active matrix type display apparatus | |
US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
JP4476892B2 (ja) | ポリシリコン液晶表示装置の製造方法 | |
JP2010239108A (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
EP2261733B1 (en) | Pixel designs for improving the aperture ratio of a liquid crystal display | |
US6278502B1 (en) | Pixel capacitor formed from multiple layers | |
US8492765B2 (en) | Display device and method of fabricating the same | |
JP4544242B2 (ja) | 表示装置 | |
US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
JP3777706B2 (ja) | 表示装置 | |
US20080002077A1 (en) | Liquid crystal display and method for fabricating the same | |
KR20060040167A (ko) | 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법 | |
JP2002297060A (ja) | アクティブマトリクス型表示装置 | |
US20040100434A1 (en) | Wire structure of display device | |
JP2006259241A (ja) | 電気光学装置の製造方法 | |
JP2002297058A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4544242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |