JP2007067083A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007067083A
JP2007067083A JP2005249651A JP2005249651A JP2007067083A JP 2007067083 A JP2007067083 A JP 2007067083A JP 2005249651 A JP2005249651 A JP 2005249651A JP 2005249651 A JP2005249651 A JP 2005249651A JP 2007067083 A JP2007067083 A JP 2007067083A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005249651A
Other languages
English (en)
Other versions
JP4272191B2 (ja
Inventor
Yoshiyuki Nakao
嘉幸 中尾
Hideki Kitada
秀樹 北田
Nobuyuki Otsuka
信幸 大塚
Noriyoshi Shimizu
紀嘉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005249651A priority Critical patent/JP4272191B2/ja
Priority to US11/294,471 priority patent/US7507666B2/en
Publication of JP2007067083A publication Critical patent/JP2007067083A/ja
Application granted granted Critical
Publication of JP4272191B2 publication Critical patent/JP4272191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 導電部材中のＣｕ以外の元素の含有量を低減させ、比抵抗を低下させることができる半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に、凹部が設けられた絶縁膜を形成する。（ｂ）開口の内面及び絶縁膜の上面を、Ｃｕ以外に第１の金属元素を含むＣｕ合金からなる補助膜で覆う。（ｃ）凹部内に充填されるように、補助膜上に、Ｃｕを主成分とする導電部材を堆積させる。（ｄ）Ｐ化合物、Ｓｉ化合物、またはＢ化合物を含有する雰囲気下で熱処理を行う。
【選択図】 図２−２

Description

本発明は、半導体装置の製造方法に関し、特に絶縁膜に形成された凹部内にＣｕを主成分とする導電部材を充填させて配線を形成する半導体装置の製造方法に関する。
半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層化が進められている。このような多層配線構造を有する論理素子においては、配線を伝搬する信号の遅延が、論理素子の動作速度を遅くする支配的な要因になりつつある。配線を伝搬する信号の遅延は、配線抵抗と、配線間の寄生容量との積に比例する。信号の伝搬遅延を抑制するために、配線の低抵抗化が有効である。
配線抵抗を低減するために、配線材料として、抵抗率の低い銅（Ｃｕ）を用いる技術が実用化されている。フォトリソグラフィ技術を用いて銅膜をパターニングすることは困難であるため、銅配線の形成には、通常ダマシン法が採用される。
ダマシン法により銅配線を形成する際には、絶縁膜中への銅原子の拡散を防止することを主目的として、銅膜の堆積前に配線溝やビアホールの内面をバリア層で被覆する。バリア層の材料として、タンタル（Ｔａ）やタングステン（Ｗ）等の高融点金属が用いられる。高融点金属は、銅に比べて抵抗率が高い。
配線の微細化が進むと、配線の断面内においてバリア層の占める割合が高くなる。このため、バリア層が配線抵抗を上昇させる大きな要因になる。特に、ビアホールの直径や配線幅が０．１μｍ以下の微細な多層配線構造では、配線抵抗やコンタクト抵抗を低下させるために、バリア層をできるだけ薄くすることが望まれる。
薄いバリア層を形成する技術として、化学気相成長（ＣＶＤ）や原子層堆積（ＡＬＤ）等が有力視される。ところが、層間絶縁膜に低誘電率材料を用いた場合にこれらの成膜方法を採用すると、十分な密着性が確保できなくなる。
下記の非特許文献１に、ＣｕにＡｌやＭｇをドープして熱処理を行うことにより、ＡｌやＭｇの酸化物層をＣｕの表面に形成する技術が開示されている。この酸化物層が、Ｃｕの保護膜及び拡散防止膜として機能する。
次に、下記の非特許文献２に開示された薄くかつ膜厚の均一なバリア層を形成する方法について説明する。配線溝やビアホールが形成された層間絶縁膜の表面上に、ＣｕＭｎ合金からなるシード層をスパッタリングにより形成する。その後、銅を電解めっきすることにより、配線溝やビアホール内に銅を充填する。熱処理を行うことにより、層間絶縁膜の構成元素であるＳｉやＯと、シード層の構成元素であるＭｎとを反応させ、Ｃｕ配線と層間絶縁膜との界面に、厚さ２〜３ｎｍ程度の非常に薄くかつ膜厚の均一なＭｎＳｉｘＯｙ化合物からなるバリア層を形成する。このバリア層が、Ｃｕの拡散を防止する。
ビアホールの底面を覆うシード層は、層間絶縁膜に接触しておらず、下層の配線に接触しているため、ビアホール内の銅配線と、下層の配線との界面には、バリア層が形成されない。このため、上層と下層の配線を、バリア層を介することなく接続することができる。また、ＭｎＳｉＯ化合物からなるバリア層は、高融点金属を用いたバリア層に比べて薄くできるため、配線抵抗の上昇を抑制することができる。
W.A.Lanford et al.,"Low-temperature passivation of copper by doping with Al or Mg", ThinSolid Films, 262(1995) p.234-241 T. Usui et al., "LowResistive and Highly Reliable Cu Dual-Damascene Interconnect Technology UsingSelf-Formed MnSixOy Barrier Layer", IITC 2005, Session 9.2
図５Ａ及び図５Ｂを参照して、従来のＣｕ配線の形成方法について説明する。図５Ａに示すように、ＳｉＯＣ、ポーラスシリカ等からなる絶縁膜１００に、配線溝、ビアホール等に相当する凹部１００Ａを形成する。凹部１００Ａの内面及び絶縁膜１００の上面を、ＣｕＭｎ合金からなる補助膜１０１で覆う。凹部１００Ａ内に充填されるように、補助膜１０１の上に電解めっきによりＣｕを堆積させることにより、導電部材１０２を形成する。導電部材１０２を形成した後、酸化性雰囲気中で熱処理を行う。
図５Ｂに、熱処理後の半導体基板の断面図を示す。補助膜１０１の構成元素であるＭｎが絶縁膜１００の表面に偏析する。偏析したＭｎが、絶縁膜１００中のＳｉ及びＯと反応してＭｎＳｉＯ化合物からなるバリア層１０５を形成する。一部のＭｎは、導電部材１０２内を拡散してその表面に到達する。表面に到達したＭｎは、熱処理雰囲気中の酸素と反応して酸化マンガンからなる被覆膜１０６を形成する。このように、Ｍｎが、バリア層１０５及び被覆膜１０６によって消費されるため、導電部材１０２内のＭｎ含有量を少なくすることができる。すなわち、導電部材１０２のＣｕの純度を高めることができ、不純物による抵抗率の上昇を防止することができる。
図６に、熱処理時のチャンバ内圧力と、熱処理後の導電部材１０２の比抵抗との関係を示す。横軸は熱処理時の圧力を単位「ｍＰａ」で表す。なお、左端は熱処理を行わない場合を示す。縦軸は、比抵抗を単位「μΩｃｍ」で表す。図中の丸記号、三角記号、菱形記号、及び四角記号は、それぞれ絶縁膜として熱酸化シリコン、ポーラスメチルシルセスキオキサン（ポーラスＭＳＱ）、ＳｉＮＣ、及びＳｉＯＣを用いた場合の比抵抗を示す。熱処理は、酸素雰囲気中で、温度を４００℃とし、３０分間行った。
熱処理を行うことにより、比抵抗が低下することが分かる。圧力を増加させると、導電部材１０２の表面におけるＭｎの酸化反応が進み、比抵抗が低下すると予想されたが、実際には、圧力を増加させても比抵抗は約３μΩｃｍ程度までしか低下しなかった。なお、純銅の比抵抗は１．６７μΩｃｍである。
以下、比抵抗が純銅の値まで低下しない理由について説明する。酸化マンガンからなる被覆膜１０６がある程度の厚さに達すると、被覆膜１０６自体がＭｎ及びＯの拡散を抑制するため、Ｍｎの酸化反応が生じにくくなる。従って、導電部材１０２内のＭｎがそれ以上減少しなくなる。導電部材１０２内にＭｎが残留するため、その比抵抗が３μΩｃｍ程度までしか低下しないと考えられる。
本発明の目的は、導電部材中のＣｕ以外の元素の含有量を低減させ、比抵抗を低下させることができる半導体装置の製造方法を提供することである。
本発明の一観点によると、（ａ）半導体基板上に、凹部が設けられた絶縁膜を形成する工程と、（ｂ）前記開口の内面及び前記絶縁膜の上面を、Ｃｕ以外に第１の金属元素を含むＣｕ合金からなる補助膜で覆う工程と、（ｃ）前記凹部内に充填されるように、前記補助膜上に、Ｃｕを主成分とする導電部材を堆積させる工程と、（ｄ）Ｐ化合物、Ｓｉ化合物、またはＢ化合物を含有する雰囲気下で熱処理を行う工程とを有する半導体装置の製造方法が提供される。
本発明の他の観点によると、（ｐ）半導体基板上に、凹部が設けられた絶縁膜を形成する工程と、（ｑ）前記開口の内面及び前記絶縁膜の上面を覆うように、Ｃｕ以外に第１の金属元素を含むＣｕ合金からなる補助膜を、基板温度を１００℃以上にした条件で、スパッタリングにより形成する工程と、（ｒ）前記凹部内に充填されるように、前記補助膜上に、Ｃｕを主成分とする導電部材を、電解めっきにより堆積させる工程とを有する半導体装置の製造方法が提供される。
工程ｄで熱処理を行うことにより、補助膜内の第１の金属元素の原子が、導電部材の表面まで拡散してＰ、Ｓｉ、Ｂ等と反応し、リン化物、珪化物、またはホウ化物からなる被覆膜が形成される。このため、導電部材内の第１の金属元素の含有量を低減させることができる。
工程ｑで基板を加熱しながら補助膜を形成すると、成膜中に補助膜内のＣｕ以外の金属元素と、絶縁膜内の元素とが反応し、反応層が形成される。このため、補助膜の上層部分のＣｕの純度が向上し、比抵抗が低下する。低抵抗の補助膜を電極として電解めっきすることにより、堆積する導電部材の特性を向上させることができる。
図１に、実施例による方法で作製される半導体装置の概略断面図を示す。シリコンからなる半導体基板１の表層部に、シャロートレンチアイソレーション（ＳＴＩ）構造の素子分離絶縁膜２が形成され、活性領域が画定されている。この活性領域内に、ＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、ゲート絶縁膜３Ｉ、及びゲート電極３Ｇを含んで構成される。
半導体基板１の上に、ＭＯＳトランジスタ３を覆うように、酸化シリコンからなる厚さ３００ｎｍの層間絶縁膜４、及びＳｉＯＣからなる厚さ５０ｎｍの保護膜６が形成されている。保護膜６及び層間絶縁膜４を貫通するビアホールが形成され、その底面に、ドレイン領域３Ｄの表面の一部が露出する。このビアホール内に、タングステン（Ｗ）からなる導電プラグ５Ｂが充填されている。導電プラグ５Ｂとビアホールの内面との間に、ＴｉＮからなる厚さ２５ｎｍのバリアメタル層５Ａが配置されている。
以上の構造は、周知のフォトリソグラフィ、エッチング、化学気相成長（ＣＶＤ）、化学機械研磨（ＣＭＰ）等により形成することができる。
保護膜６の上に、低誘電率絶縁材料からなる層間絶縁膜１０が形成されている。層間絶縁膜１０に、その底面まで達し、導電プラグ５Ｂの上方を通過する配線溝が形成されている。この配線溝内に第１層目の銅配線１１が充填されている。銅配線１１は、導電プラグ５Ｂに接続される。
層間絶縁膜１０の上に、キャップ膜２０、ビア層の層間絶縁膜２１、エッチングストッパ膜２２、及び配線層の層間絶縁膜２３がこの順番に積層されている。
配線層の層間絶縁膜２３に配線溝２５が形成され、ビア層の層間絶縁膜２１にビアホール２４が形成されている。配線溝２５はエッチングストッパ膜２２の上面まで達する。ビアホール２４は、配線溝２５の底面に開口するとともに、キャップ膜２０を貫通して下層の配線１１の上面まで達する。
配線溝２５及びビアホール２４内に、銅または銅合金からなる導電部材３０が充填されている。導電部材３０は、第１層目の配線１１に接続されており、第２層目の配線を構成する。バリア層を含む詳細な構造については、後に個々の実施例で説明する。
配線層の層間絶縁膜２３の上に、キャップ膜５０、ビア層の層間絶縁膜５１、エッチングストッパ膜５２、及び配線層の層間絶縁膜５３が積層されている。第２層目の配線構造と同様に、配線溝５５及びビアホール５４が形成され、その中に導電部材６０が充填されている。導電部材６０は、第３層目の配線を構成する。
図２Ａ〜図２Ｆを参照して、第１の実施例による半導体装置の製造方法について説明する。ここでは、キャップ膜２０から層間絶縁膜２３までの第２層目の配線構造の形成工程に着目する。第２層目の配線構造は、デュアルダマシン法で形成される。第３層目の配線構造は、第２層目の配線構造と同じ方法で形成される。第１層目の配線１１はシングルダマシン法で形成されるが、バリア層の形成方法、配線溝内への導電部材の充填方法等は、第２層目の配線構造の形成方法で採用される方法と同一である。
図２Ａに示すように、層間絶縁膜１０の上に、キャップ膜２０、ビア層の層間絶縁膜２１、エッチングストッパ膜２２、及び配線層の層間絶縁膜２３を順番に形成する。キャップ膜２０は、例えば酸化シリコン（ＳｉＯ）膜と炭化シリコン（ＳｉＣ）膜との２層構造を有し、合計の厚さは２０〜７０ｎｍである。エッチングストッパ膜２２は、例えばＳｉＣや窒化シリコン（ＳｉＮ）で形成され、その厚さは２０〜７０ｎｍである。これらの膜は、ＣＶＤで成膜することができる。
層間絶縁膜２１及び２３は、有機系または無機系の低誘電率絶縁材料で形成され、その厚さは３００〜７００ｎｍである。無機系の低誘電率絶縁材料として、例えばポーラスシリカやＳｉＯＣが挙げられる。有機系低誘電率絶縁材料として、例えばザ・ダウ・ケミカル・カンパニー製のＳｉＬＫ（登録商標）を用いることができる。これらの材料は、構成元素としてＳｉ及びＯを含んでいる。
図２Ｂに示すように、配線層の層間絶縁膜２３に配線溝２５を形成し、ビア層の層間絶縁膜２１にビアホール２４を形成する。ビアホール２４の平断面の寸法は、例えば０．０６〜０．１μｍであり、配線溝２５の最小幅は、例えば０．０６μｍである。配線溝２５及びビアホール２４は、例えばＳｉＯ膜とＳｉＣ膜との２層を含む膜をハードマスクとし、ＣＦ系のエッチングガスを用いたドライエッチングにより形成することができる。配線溝２５は、エッチングストッパ膜２２の上面まで達し、ビアホール２４が、第１層目の配線１１の上面まで達する。
図２Ｃに示すように、配線層の層間絶縁膜２３の上面、配線溝２５の内面、及びビアホール２４の内面を覆うように、ＣｕＭｎ合金からなる補助膜３２を、スパッタリングにより形成する。補助膜３２のＭｎ含有量は、０．０５〜１０原子％とする。補助膜３２のＭｎ含有量は、使用するターゲットのＭｎ濃度を調節することにより制御することができる。補助膜３２の厚さは、５ｎｍ〜１５０ｎｍとする。
図２Ｄに示すように、補助膜３２を電極としてＣｕ銅を厚さ１μｍ程度になるまで電解めっきする。これによりＣｕからなる導電部材３３が、ビアホール２４及び配線溝２５内に充填されると共に、層間絶縁膜２３の上に堆積する。
導電部材３３を堆積させた後、窒素やＡｒの不活性ガスに、Ｂ２Ｈ６を添加した雰囲気中で、温度４００℃で５分間の熱アニールを行う。なお、アニール温度を２００℃〜４００℃の範囲とし、アニール時間を１分〜３０分としてもよい。
図２Ｅに、アニール後の状態を示す。補助膜３２内のＭｎ原子が、配線溝２５及びビアホール２４の内面に偏析する。偏析したＭｎが、層間絶縁膜２１、２３や、エッチングストッパ膜２２を構成するＳｉ及びＯと反応し、ＭｎＳｉｘＯｙからなるバリア層３４が形成される。バリア層３４は、Ｃｕの拡散を防止するとともに、導電部材３３の密着性を高める。また、導電部材３３内を拡散し、その表面まで到達したＭｎ原子が、ボロンと反応し、ホウ化マンガン（ＭｎＢ）からなる被覆膜３５を形成する。被覆膜３５を形成するために、導電部材３３内のＭｎが消費されるにより、導電部材２３内のＭｎの含有量が減少する。Ｍｎが拡散するため、補助膜３２は消滅する。
図２Ｆに示すように、化学機械研磨（ＣＭＰ）を行い、余分な導電部材３３を除去する。配線溝２５及びビアホール２４内に残った導電部材３３が第２層目の配線を構成するとともに、第１層目の配線と第２層目の配線とを接続する層間接続部材を兼ねる。
上記第１の実施例では、バリア層３４と被覆膜３５とを形成する際に、不活性ガスにＢ２Ｈ６を添加した雰囲気中でアニールを行ったが、Ｂ２Ｈ６の代わりにＰＨ３を添加した雰囲気中でアニールしてもよい。ＰＨ３を添加した場合には、リン化マンガン（Ｍｎ３Ｐ２、ＭｎＰ等）からなる被覆膜３５が形成される。
図３に、アニール雰囲気の添加物の濃度と、アニール後の導電部材３３の比抵抗との関係を示す。横軸は、アニール雰囲気の添加物濃度を単位「体積％」で表し、縦軸は、導電部材３３の比抵抗を単位「μΩｃｍ」で表す。図中の三角記号及び四角記号は、それぞれ添加物がＢ２Ｈ６及びＰＨ３であるときの比抵抗を示す。比較のために、アニール雰囲気に酸素を添加した場合の比抵抗を、菱形記号で示す。アニール温度は３００℃、アニール時間は３０分とした。
酸素を添加した場合には、１×１０−５体積％以上の範囲で添加濃度を増加させても比抵抗は低下せず、４μΩｃｍ程度でほぼ一定である。これに対し、Ｂ２Ｈ６またはＰＨ３を添加した場合には、添加濃度を増加させると、比抵抗が低下し、４μΩｃｍよりも低くすることができる。ＰＨ３を添加した場合には、添加濃度を１×１０−３体積％以上にすることにより、比抵抗を３．３μΩｃｍ以下まで低下させることができる。従来方法に比べてより低抵抗化するために、ＰＨ３の濃度を１×１０−３体積％以上にすることが好ましい。Ｂ２Ｈ６を添加した場合には、添加濃度が１×１０−５体積％であっても、比抵抗を３μΩｃｍ程度まで低下させることができる。さらに、添加濃度を１×１０−３体積％以上にすることにより、比抵抗を２μΩｃｍ程度まで低下させることができ、添加濃度を０．１体積％以上にすることにより、比抵抗を２μΩｃｍ以下まで低下させることができる。従来方法に比べてより低抵抗化するために、Ｂ２Ｈ６の濃度を１×１０−５体積％以上にすることが好ましい。
上記第１の実施例では、ホウ化マンガンを形成するための添加物として、Ｂ２Ｈ６を用いたが、ボロンを含むその他の化合物、例えばトリエトキシボーレイト（Ｂ（ＯＣ２Ｈ５）３）、トリメトキシボーレイト（Ｂ（ＯＣＨ３）３）等を用いてもよい。また、リン化マンガンを形成するための添加物として、ＰＨ３を用いたが、リンを含むその他の化合物、例えばトリメチルフォスフィン（（ＣＨ３）３Ｐ）、ターシャリブチルフォスフィン（ｔ−Ｃ４Ｈ９ＰＨ２）、トリメチルフォスファイト（Ｐ（ＯＣＨ３）３）等を用いてもよい。
上記第１の実施例では、被覆膜３５を、ホウ化マンガンまたはリン化マンガンで形成する場合を説明したが、その他に珪化マンガン（Ｍｎ２Ｓｉ、ＭｎＳｉ等）で形成してもよい。珪化マンガンからなる被覆膜３５を形成するには、不活性ガスにシリコン化合物、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、テトラメチルシラン（（ＣＨ３）４Ｓｉ）等を添加した雰囲気中でアニールすればよい。
また、被覆膜３５を、酸化珪化マンガンで形成してもよい。酸化珪化マンガンからなる被覆３５を形成するには、アニール雰囲気に、シロキサン、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４）、テトラメトキシシラン（Ｓｉ（ＯＣＨ３）４）等を添加すればよい。使用可能なシロキサンの例として、１，１，３，３−テトラメチルジシロキサン、ペンタメチルジシロキサン、ヘキサメチルジシロキサン（ＭＭ）、オクタメチルトリシロキサン（ＭＤＭ）、ヘキサメチルシクロトリシロキサン（Ｄ３）、オクタメチルシクロテトラシロキサン（Ｄ４）、デカメチルシクロペンタシロキサン（Ｄ５）、ドデカメチルシクロヘキサシロキサン（Ｄ６）等が挙げられる。
なお、従来例では、ＭｎＳｉＯからなるバリア層３４は、層間絶縁膜２１等と補助膜３２とが反応することにより形成される。これに対し、被覆膜３５は、導電部材２３とソースガスとの反応により形成される。ＭｎＳｉＯからなる被覆膜３５中には、ソースガスに含まれるＨやＣも同時に含有される。このため、被覆膜３５はバリア層３４に比べて緻密でない膜となり、導電部材２３中のＭｎとソースガス中のＳｉやＯとの反応を阻害しない。
導電部材３３を十分低抵抗化するために、アニール雰囲気の添加物の濃度を０．１体積％以上にすることが好ましい。
上記第１の実施例では、図２Ｅに示した工程で、ホウ化マンガン、リン化マンガン、珪化マンガン、または酸化珪化マンガンからなる被覆膜３５を形成した。より一般的には、被覆膜３５の材料、すなわち補助膜３２を構成するＣｕ以外の金属元素のホウ化物、リン化物、珪化物、酸化珪化物の標準生成エンタルピーが、この金属元素の酸化物の標準生成エンタルピーよりも小さくなるように、補助膜３２及びアニール雰囲気中の添加物を選択すればよい。酸化物の標準生成エンタルピーが小さいため、酸素雰囲気中でアニールする場合に比べて、より低い温度で被覆膜３５を形成することができる。すなわち、導電部材３３内のＣｕ以外の金属元素が、被覆膜３５によって消費されやすくなり、導電部材３３の純度を高めることができる。
次に、図４Ａ〜図４Ｃを参照して、第２の実施例による半導体装置の製造方法について説明する。図４Ａに示した断面図は、第１の実施例による製造方法の図２Ｂの断面図と同一である。
図４Ｂに示した状態に至るまでの工程を説明する。半導体基板を１００℃〜３００℃の範囲内の温度に加熱しながら、ＣｕＭｎ合金ターゲットを用いたスパッタリングにより、厚さ５ｎｍ〜１５０ｎｍの補助膜３６を形成する。ターゲットのＭｎ濃度は、０．１原子％〜１０原子％とする。半導体基板が加熱されているため、成膜中にＣｕＭｎ合金中のＭｎと、層間絶縁膜２３及びエッチングストッパ膜２２内のＳｉ及びＯとが反応し、ＭｎＳｉＯからなるバリア層３６ａが形成される。層間絶縁膜２３及びエッチングストッパ膜２２の表面にＭｎが偏析するため、補助膜３６ｂの上層部分３６ｂのＭｎ濃度が低下する。
図４Ｃに示すように、補助膜３６の上層部分３６ｂを電極として銅を電解めっきすることにより、導電部材３３を形成する。導電部材３３を形成した後の工程は、第１の実施例による製造方法の図２Ｅ及び図２Ｆを参照して説明した工程と同一である。
基板温度を２００℃に加熱しながら、厚さ９０ｎｍのＣｕＭｎ合金層を形成したところ、形成されたＣｕＭｎ合金層の比抵抗は５．２μΩｃｍであった。これに対し、基板加熱を行うことなく、基板温度２５℃で成膜したＣｕＭｎ合金層の比抵抗は、９．７μΩｃｍであった。このように、基板加熱を行うことにより、ＣｕＭｎ合金膜の比抵抗を低下させることができる。これは、図４Ｂの工程で説明したように、層間絶縁膜２３及びエッチングストッパ膜２２の表面にＭｎが偏析することにより、上層部分のＣｕの純度が向上したためである。
このように、図４Ｂに示した補助膜３６の比抵抗が低下するため、補助膜３６を電極とする電解めっきにより形成される導電部材３３の特性を向上させることができる。具体的には、導電部材３３の面内均一性を高めることができる。
上記実施例では、図２Ｃに示した補助膜３２、及び図６Ａに示した補助膜４２をＣｕＭｎ合金で形成したが、Ｍｎ以外に、導電部材と層間絶縁膜との界面に薄くかつ均質な酸化物層を形成し、かつＣｕ中に固溶するよりも、表面や層間絶縁膜との界面に偏析して化合物を形成しやすい金属を含むＣｕ合金で形成してもよい。このような金属元素として、あＬ、Ｍｇ、またはＮｉが挙げられる。補助膜３２の材料としてこれらのＣｕ合金を採用することにより、配線抵抗の上昇を抑制することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
実施例による半導体装置の製造方法により製造される半導体装置の断面図である。 第１の実施例による半導体装置の製造方法を説明するための製造途中の半導体装置の断面図（その１）である。 第１の実施例による半導体装置の製造方法を説明するための製造途中の半導体装置の断面図（その２）である。 第１の実施例及び従来例による方法で作製された導電部材の比抵抗を示すグラフである。 第２の実施例による半導体装置の製造方法を説明するための製造途中の半導体装置の断面図である。 従来例によるＣｕ配線の形成方法を示す断面図である。 従来の方法で作製した銅配線の比抵抗を示すグラフである。
符号の説明
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳＦＥＴ
４、１０、２１、２３、５１、５３ 層間絶縁膜
５Ａ バリアメタル膜
５Ｂ 導電プラグ
６、２０、５０ キャップ膜
１１ 配線
２２、５２ エッチングストッパ膜
２４、５４ ビアホール
２５、５５ 配線溝
３０、３３、４３、６０ 導電部材
３２、３６ 補助膜
３４ バリア層
３５ 被覆膜

Claims (9)

  1. （ａ）半導体基板上に、凹部が設けられた絶縁膜を形成する工程と、
    （ｂ）前記凹部の内面及び前記絶縁膜の上面を、Ｃｕ以外に第１の金属元素を含むＣｕ合金からなる補助膜で覆う工程と、
    （ｃ）前記凹部内に充填されるように、前記補助膜上に、Ｃｕを主成分とする導電部材を堆積させる工程と、
    （ｄ）Ｐ化合物、Ｓｉ化合物、またはＢ化合物を含有する雰囲気下で熱処理を行う工程と
    を有する半導体装置の製造方法。
  2. 前記第１の金属元素が、Ｍｎ、Ａｌ、Ｍｇ、及びＮｉからなる群より選択された少なくとも１つの金属元素である請求項１に記載の半導体装置の製造方法。
  3. 前記工程ｄで生成される前記第１の金元素属のリン化物、珪化物、酸化珪化物またはホウ化物の標準生成エンタルピーが、該第１の金属元素の酸化物の標準生成エンタルピーよりも小さい請求項１に記載の半導体装置の製造方法。
  4. 前記工程ｄにおいて、ＰＨ３、（ＣＨ３）３Ｐ、ｔ−Ｃ４Ｈ９ＰＨ２、Ｐ（ＯＣＨ３）３、ＳｉＨ４、Ｓｉ２Ｈ６、（ＣＨ３）４Ｓｉ、Ｓｉ（ＯＣ２Ｈ５）４、Ｓｉ（ＯＣＨ３）４、シロキサン、Ｂ２Ｈ６、Ｂ（ＯＣ２Ｈ５）３、及びＢ（ＯＣＨ３）３からなる群より選択された少なくとも１つの化合物を含有する雰囲気下で熱処理を行う請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 前記工程ｂにおいて、基板温度を１００℃以上にした条件で、スパッタリングにより、前記補助膜を形成する請求項１〜４のいずれかに記載の半導体装置の製造方法。
  6. 前記工程ｂにおいて、基板温度３００℃以下の条件で前記補助膜を形成する請求項５に記載の半導体装置の製造方法。
  7. （ｐ）半導体基板上に、凹部が設けられた絶縁膜を形成する工程と、
    （ｑ）前記凹部の内面及び前記絶縁膜の上面を覆うように、Ｃｕ以外に第１の金属元素を含むＣｕ合金からなる補助膜を、基板温度を１００℃以上にした条件で、スパッタリングにより形成する工程と、
    （ｒ）前記凹部内に充填されるように、前記補助膜上に、Ｃｕを主成分とする導電部材を、電解めっきにより堆積させる工程と
    を有する半導体装置の製造方法。
  8. 前記第１の金属元素が、Ｍｎ、Ａｌ、Ｍｇ、及びＮｉからなる群より選択された少なくとも１つの金属元素である請求項７に記載の半導体装置の製造方法。
  9. 前記工程ｑにおいて、基板温度３００℃以下の条件で前記補助膜を形成する請求項７または８に記載の半導体装置の製造方法。
JP2005249651A 2005-08-30 2005-08-30 半導体装置の製造方法 Active JP4272191B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005249651A JP4272191B2 (ja) 2005-08-30 2005-08-30 半導体装置の製造方法
US11/294,471 US7507666B2 (en) 2005-08-30 2005-12-06 Manufacture method for semiconductor device having concave portions filled with conductor containing Cu as its main composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249651A JP4272191B2 (ja) 2005-08-30 2005-08-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007067083A true JP2007067083A (ja) 2007-03-15
JP4272191B2 JP4272191B2 (ja) 2009-06-03

Family

ID=37804841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249651A Active JP4272191B2 (ja) 2005-08-30 2005-08-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7507666B2 (ja)
JP (1) JP4272191B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010100886A (ja) * 2008-10-22 2010-05-06 Sanyo Shinku Kogyo Kk 基板の保護膜

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651602B1 (ko) * 2005-12-14 2006-11-30 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 형성 방법
CN101395290B (zh) * 2006-02-28 2010-11-10 合同会社先端配线材料研究所 半导体装置、其制造方法以及用于该制造方法的溅射用靶材
US8372745B2 (en) * 2006-02-28 2013-02-12 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP4321570B2 (ja) * 2006-09-06 2009-08-26 ソニー株式会社 半導体装置の製造方法
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2008218659A (ja) 2007-03-02 2008-09-18 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及びプログラム
US7633164B2 (en) * 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5264187B2 (ja) * 2008-01-08 2013-08-14 パナソニック株式会社 半導体装置及びその製造方法
KR101649714B1 (ko) * 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
US8653664B2 (en) * 2009-07-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layers for copper interconnect
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
KR101770538B1 (ko) 2009-10-23 2017-08-22 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
US8653663B2 (en) 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
JP2011216862A (ja) * 2010-03-16 2011-10-27 Tokyo Electron Ltd 成膜方法及び成膜装置
US8361900B2 (en) 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8618661B2 (en) * 2011-10-03 2013-12-31 Texas Instruments Incorporated Die having coefficient of thermal expansion graded layer
JP5835696B2 (ja) 2012-09-05 2015-12-24 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288448B1 (en) * 1999-05-14 2001-09-11 Advanced Micro Devices, Inc. Semiconductor interconnect barrier of boron silicon nitride and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010100886A (ja) * 2008-10-22 2010-05-06 Sanyo Shinku Kogyo Kk 基板の保護膜

Also Published As

Publication number Publication date
JP4272191B2 (ja) 2009-06-03
US20070049024A1 (en) 2007-03-01
US7507666B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
JP4272191B2 (ja) 半導体装置の製造方法
JP4236201B2 (ja) 半導体装置の製造方法
JP4523535B2 (ja) 半導体装置の製造方法
US6812126B1 (en) Method for fabricating a semiconductor chip interconnect
US8178437B2 (en) Barrier material and process for Cu interconnect
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
JP5560696B2 (ja) 半導体装置の製造方法
JP2008300652A (ja) 半導体装置の製造方法
JP5481989B2 (ja) 半導体装置の製造方法
JP2009141058A (ja) 半導体装置およびその製造方法
KR100703968B1 (ko) 반도체 소자의 배선 형성 방법
JP2004235548A (ja) 半導体装置およびその製造方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JP2002164351A (ja) 自己整合型銅キャップ拡散障壁形成方法
JP5310721B2 (ja) 半導体装置とその製造方法
JP5428151B2 (ja) 半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4