以下、本発明を更に具体的に明らかにするために、本発明の実施形態について、図面を参照しつつ、詳細に説明する。
先ず、図1に、本発明の一実施形態としてのパチンコ機10を示す。パチンコ機10において機体の外郭をなす外枠12の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠14が開閉および着脱自在に組み付けられている。中枠14の前面側には、中枠14に対して着脱自在に組み付けられた遊技盤16を透視保護するためのガラス板が保持されたガラス枠18と、上皿20を備えた皿板22が、それぞれ、開閉可能な状態で組み付けられており、これら外枠12、中枠14、ガラス枠18、および皿板22を含んでパチンコ機10が構成されている。そして、ガラス枠18の適当な複数箇所には、電飾用のランプとしてのLED21、21が設けられている。また、上皿20には、音による演出を行なうための複数のスピーカ25、25が設けられている。更に、上皿20の下方には、下皿24が設けられており、かかる下皿24の右方には、発射ハンドル26が設けられている。そして、遊技者が発射ハンドル26に対して回動操作可能に装着された発射レバー28を回動操作することにより、上皿20に貯留された遊技球が球送り機構(図示せず)を介して発射装置(図示せず)に送られた後、遊技盤16に形成された遊技領域30に向けて発射されるようになっている。
遊技盤16は、表面に合成樹脂製のシートが被着された遊技板を備えており、かかる遊技板の表面側に固定されたガイドレール32で囲まれた略円形の遊技領域30の略中央には、図柄表示装置としての液晶表示器34が取り付けられている。そして、かかる液晶表示器34に変動図柄としての左特別図柄36a,中特別図柄36bおよび右特別図柄36cが、それぞれ変動および停止表示されるようになっている。
これら三つの特別図柄36a,36b,36cは、本実施形態においては、何れも、「0」〜「9」までの数字図柄によって構成されており、液晶表示器34の上側から下側に「0」→「9」「0」・・・のループ状にスクロール表示されるようになっている。また、本実施形態では、これら三つの特別図柄36a,36b,36cは、一斉に変動表示が開始されるようになっている一方、左特別図柄36a,右特別図柄36c,中特別図柄36bの順番で停止表示されるようになっている。なお、本実施形態における変動表示とは、特別図柄の図柄が確定していないように認識される表示状態をいい、例えば、特別図柄がスクロール表示されている状態等をいう。そして、これら左特別図柄36a,中特別図柄36b、右特別図柄36cの図柄が確定して認識される状態が停止図柄とされている。また、本実施形態における停止表示とは、特別図柄の停止図柄が確定したように認識される表示状態をいい、例えば、特別図柄のスクロール表示が終了して、停止図柄で止まっている状態等をいう。
また、液晶表示器34の下方には、始動口38が設けられており、かかる始動口38内には、入球した遊技球を遊技盤16の裏側に排出する球通路上において近接スイッチによって構成された始動入球検出手段としての始動口スイッチ40(図3参照)が配設されている。そして、始動口38に遊技球が入球すると、始動口スイッチ40が遊技球の通過を検出して始動信号としての電気信号(検出信号)を出力するようにされており、かかる始動信号に基づいて判定が行われた後、判定の結果に基づいて決定された内容による複数の特別図柄36a,36b,36cの変動表示が開始されるようになっている。
一方、液晶表示器34の上方には、保留LED42が複数(本実施形態では4つ)設けられている。保留LED42は、特別図柄36a,36b,36cが変動表示されている最中に遊技球が始動口38に入球する毎に1つ点灯せしめられるようになっており、特別図柄36a,36b,36cの変動表示が所定回数(本実施形態では最大4回)保留されていることを遊技者に報知するようになっている。
更にまた、始動口38の下方には、可変入賞口としての大入賞口44が設けられている。かかる大入賞口44の入口には、液晶表示器34において特別図柄36a,36b,36cの図柄が揃って停止表示された場合、即ち、大当たりが発生した場合に開閉する扉46が配設されている。扉46は、通常の遊技状態では閉状態に維持されて遊技者に不利な状態とされる一方、大当たりが発生した場合には開閉動作せしめられて遊技者に有利な大当たり状態とされるようになっている。
図2に、パチンコ機10の背面を示す。パチンコ機10の背面には、遊技動作を制御する主制御基板56(図3参照)を収納する主制御基板収納ケース48、液晶表示器34の作動を制御する表示制御基板60(図3参照)を収納する表示制御基板収納ケース50、スピーカ25の作動を制御する音制御基板62(図3参照)やLED21の作動を制御する光制御基板64(図3参照)、および主制御基板56からの信号に基づいてパチンコ機10の演出作動を統括的に制御する演出制御基板58(図3参照)を収納する演出制御基板収納ケース52、外部から電力を得ると共に、各制御基板や駆動装置へ電力を分配して供給する電源ユニット54等が取り付けられている。
このようなパチンコ機10は、遊技者が上皿20に遊技球を投入して発射レバー28を回動操作することによって、遊技球が遊技領域30内に発射されて、遊技領域30に打ち付けられた障害釘(図示せず)に当たりながら落下するようになっている。
ここにおいて、遊技球が始動口38内に入球すると、液晶表示器34において、三つの特別図柄36a,36b,36cの変動表示が開始される。そして、変動表示の開始から所定時間が経過すると、左特別図柄36aおよび右特別図柄36cが当該順序で仮停止し、左特別図柄36aおよび右特別図柄36cの図柄組合せに応じてリーチ状態の有無が報知される。なお、リーチ状態とは、左特別図柄36aおよび右特別図柄36cが同じ図柄で停止された状態をいう。また、かかる仮停止では左特別図柄36aおよび右特別図柄36cは液晶表示器34内で揺れるように表示されており、再度変動表示される可能性が残っていることが視覚的に表現される。
さらに所定時間が経過すると、左特別図柄36aおよび右特別図柄36cに続いて中特別図柄36bが仮停止せしめられる。そして、左特別図柄36a、右特別図柄36c、および中特別図柄36bが1本の水平なラインに沿って静止した停止図柄とされる。これら三つの特別図柄36a,36b,36cの停止図柄の図柄組合せによって、大当たり状態またははずれ状態が遊技者に報知される。
大当たり図柄となる特定の図柄組合せは、本実施形態においては、三つの特別図柄36a,36b,36cが全て同じ図柄で揃う組合せとされている。他方、それ以外の図柄組合せがはずれ図柄とされている。更に、はずれ図柄は、左特別図柄36aおよび右特別図柄36cが同一で中特別図柄36bが相違する図柄組合せがリーチはずれ図柄とされており、左特別図柄36a及び右特別図柄36cが相違する図柄組合せが完全はずれ図柄とされる。なお、始動口38への入球をきっかけとする始動信号の判定結果が、大当たり図柄とされる判定結果を大当たりと称し、完全はずれ図柄とされる判定結果を完全はずれ、リーチはずれ図柄とされる判定結果をリーチはずれと称する。
そして、三つの特別図柄36a,36b,36cが大当たり図柄で停止されることによって、大当たり遊技が開始される。大当たり遊技は、大入賞口44の扉46を開放することによって大入賞口44への遊技球の入賞を許容するものであり、遊技者は、通常の遊技状態、即ち、大当たりが発生していない遊技状態で得ることが出来る賞球よりも多くの賞球を得ることが出来る。かかる扉46は、所定個数(例えば10個)の遊技球が入賞する個数条件または所定時間(例えば27秒)が経過する時間条件が満足されるまで開放状態に保持される。
このような扉46の一回の開放動作は大当たりラウンド(以下、適宜に「R」とする)と称されており、上記条件が満足された場合には、扉46が閉状態とされて、所定のラウンド間インターバル(本実施形態においては2秒)が経過した後に、次の大当たりラウンドが開始されるようになっている。なお、一回の大当たり遊技において行なわれる大当たりラウンドの回数は予め定められており、本実施形態においては、一回の大当たり遊技において15回の大当たりラウンドが行なわれるようになっている。
次に、図3に、パチンコ機10の回路構成を示す。主制御基板56は、始動口38へ入賞した遊技球の当たり判定や、大当たり遊技の制御を行なう等、遊技の主要な動作を制御する回路である。そして、主制御基板56には、パチンコ機10の演出作動を統括的に制御する演出制御基板58が接続されており、かかる演出制御基板58に対して、液晶表示器34の作動を制御する表示制御基板60、スピーカ25の作動を制御する音制御基板62、LED21の作動を制御する光制御基板64が接続されている。そして、これら液晶表示器34、スピーカ25、LED21を含んで遊技動作を行なう作動部が構成されている。また、表示制御基板60、音制御基板62、光制御基板64と、これらを統括する演出制御基板58によってサブ制御基板が構成されており、これらのサブ制御基板によってパチンコ機10の演出作動を制御することによって、主制御基板56の負荷が軽減されている。
主制御基板56には、遊技動作を全体的に制御する主制御CPU66と、制御プログラムや各種制御処理に必要なデータ等が記憶された主制御ROM68と、各種処理データ等を記憶する主制御RAM70と、入力回路72と、出力回路74が設けられており、これらはバスにより相互に接続されている。なお、入力回路72は、外部から入力されたアナログ信号等をデジタル信号に変換して出力する回路である。出力回路74は、主制御CPU66によって生成された各種データをシリアルデータ等に変換して出力する回路である。なお、主制御CPU66はシールド等によるノイズ対策がなされており、静電気等のノイズによって不意にリセットが生じることの無いようにされている。
主制御基板56の入力回路72には、始動口38に設けられて、始動口38への入球を検出する始動口スイッチ40、大入賞口44に設けられて、大入賞口44への入球数を検出するカウントスイッチ75が接続されている。また、主制御基板56の出力回路74には、大入賞口44の入口を塞いでいる扉46を開閉駆動するための扉開閉用ソレノイド77を駆動するソレノイド駆動回路79,保留LED42を発光制御する保留LED制御回路83、主制御基板56からの信号に基づいて演出作動を制御する演出制御基板58等が接続されている。
演出制御基板58は、前述の主制御基板56と略同様にして、演出制御基板58の全体を制御するサブ制御CPUとしての演出制御CPU76と、演出作動に関する制御プログラムや各種制御処理に必要なデータ等が記憶された演出制御ROM78、各種処理データを記憶する記憶領域を構成する演出制御RAM80、および入力回路82、出力回路84がバスにより相互に接続されて構成されている。
演出制御基板58の入力回路82には、主制御基板56が接続されている。一方、出力回路84には、表示制御基板60、音制御基板62、光制御基板64が接続されている。これにより、演出制御基板58は、主制御基板56から受信した制御信号に対応する制御信号を表示制御基板60、音制御基板62、光制御基板64のそれぞれに送信することによって、パチンコ機10の演出作動を統括的に制御することが出来るようになっている。なお、パチンコ機10への電源投入時には、演出制御基板58の方が主制御基板56よりも先に立ち上がって、主制御基板56からのコマンドを受信可能な状態とされるようになっている。
表示制御基板60は、前述の演出制御基板58と略同様にして、表示制御基板60の全体を制御するサブ制御CPUとしての表示制御CPU86と、表示制御CPU86の作動を制御するための制御プログラムや、演出制御基板58から受信した制御信号に対応する画像データを選択するための選択テーブル等の制御データ等が記憶された表示制御ROM88と、各種処理データなどを記憶する記憶領域を構成する表示制御RAM90と、VDP92、入力回路94、出力回路96がバスにより相互に接続されて構成されている。なお、VDP92には図示しないVROMおよびVRAMが接続されており、VDP92は、表示制御CPU86からの制御信号に基づいて、VROMに記憶された画像データを読み出し、VRAMを作業領域として表示信号を生成するようになっている。
また、表示制御基板60の入力回路94には、演出制御基板58が接続されている。一方、出力回路96には、受信した表示信号に応じた映像を液晶表示器34に表示する液晶表示回路98が接続されている。そして、VDP92が生成した表示信号を、出力回路96を介して液晶表示回路98に出力するようになっており、表示信号を受信した液晶表示回路98は、表示信号に応じた映像を液晶表示器34に表示するようになっている。
音制御基板62は、前述の演出制御基板58と略同様にして、音制御基板62の全体を制御するサブ制御CPUとしての音制御CPU100と、音制御CPU100の作動を制御するための制御プログラムや、演出制御基板58から受信した制御信号に対応する音声データを選択するための選択テーブル等の制御データ等が記憶された音制御ROM102と、各種処理データ等を記憶する記憶領域を構成する音制御RAM104と、入力回路106、出力回路108がバスにより相互に接続されて構成されている。
また、音制御基板62の入力回路106には、演出制御基板58が接続されている。一方、出力回路108には、スピーカ回路110が接続されている。スピーカ回路110は、音制御CPU100からの音信号に基づいて、パチンコ機10の各所に設けられたスピーカ25、25から音声を出力するものである。
光制御基板64は、前述の演出制御基板58と略同様にして、光制御基板64の全体を制御するサブ制御CPUとしての光制御CPU112と、光制御CPU112の作動を制御するための制御プログラムや、演出制御基板58から受信した制御信号に対応する点灯パターンを選択するための選択テーブル等の制御データ等が記憶された光制御ROM114と、各種処理データ等を記憶する記憶領域を構成する光制御RAM116と、入力回路118、出力回路120がバスにより相互に接続されて構成されている。
また、光制御基板64の入力回路118には、演出制御基板58が接続されている。一方、出力回路120には、LED回路122が接続されている。LED回路122は、光制御CPU112からの光信号に基づいて、パチンコ機10の各所に設けられたランプとしてのLED21,21の点滅作動を制御するものである。
次に、図4に、演出制御基板58におけるノイズリセット判定手段を構成する回路図を示す。演出制御基板58には、演出制御CPU76と、演出制御基板58に電源が投入されたことを演出制御CPU76に通知する電源監視用IC124と、演出制御CPU76の作動状態を監視すると共に、表示制御基板60、音制御基板62、光制御基板64に対してサブリセット信号を送信するクロック監視用IC126が設けられている。
演出制御CPU76には、初期化処理を開始するリセット信号を受信するためのRESET入力端子、リセット条件入力端子としての「入力ポート1」、2つの出力端子「出力ポート1」と「出力ポート2」を備えている。なお、演出制御CPU76のRESET端子の入力経路から分岐して接続されているコンデンサ127は、RESET端子への入力信号を安定化するためのものである。
なお、以下の説明において、端子の入力状態を" H" にするとは、当該端子の入力電圧をスレッショルド値以上の高電圧状態に設定することを示し、端子の入力状態を" L" にするとは、当該端子の入力電圧をスレッショルド値より低い低電圧状態に設定することを示す。
電源監視用IC124は、演出制御基板58に電源が投入されたことを通知するための回路である。表1に、電源監視用IC124の真理値表を示す。なお、表1に示す真理値表は、本発明に必要な部分のみを図示している。また、表1中の" X" はDon' t Care(トリガに影響を及ぼさない状態)を示す。電源監視用IC124は、M端子とN端子が" L" に設定された状態でCLR端子に" H" が設定された場合には、その他のCK,G1,G2,1Dの状態に関わらず、1Q端子が" L" に設定される。また、CLR、G1,G2、M、Nが" L" 、且つ1Dが" H" に設定された状態でCK端子に立ち上がりのトリガ(表1中、※1)が入力された場合には、1Q端子が" H" に設定されるようになっている。なお、このような作動特性を有するICとしては、例えば、東芝株式会社製のTC74HC173AF等が好適に採用され得る。
そして、本実施形態における演出制御基板58においては、電源監視用IC124の1D端子には電源電圧が印加されており、演出制御基板58に電源が供給されている状態では常に" H" の状態となるようにされている。また、G1,G2,M,N端子は常に" L" の状態とされている。従って、電源監視用IC124は、上述の真理値表に基づき、CK端子に降圧電源が印加された場合には1Q端子が" H" の状態に設定されて、演出制御CPU76の「入力ポート1」に" H" が設定される。一方、演出制御CPU76の「出力ポート1」に" H" が設定されて、CLEAR端子が" H" の状態に設定された場合には、1Q端子が" L" の状態に設定されることとなる。
なお、電源監視用IC124のCK端子への入力径路上には、2つのインバータが直接に接続されてなる遅延回路128が設けられている。遅延回路128は、電源監視用IC124がVcc入力によって立ち上がるよりも前に降圧電源の入力が電源監視用IC124へ到達することを防ぐために、降圧電源のCK端子への入力を遅らせるためのものである。
一方、クロック監視用IC126は、CK1端子及びCK2端子に入力されるクロックパルス信号を監視する回路であり、予め設定された監視時間内にクロックパルス信号が入力されない場合には、RESET端子電圧が" L" に設定されるものである。かかるクロックパルス入力監視に関する時間は、CTW端子、CTP端子に印加される電圧レベルを調節することによって調節可能とされている。また、INH端子を" H" に設定することによって、クロックパルスの監視を一時的に停止することが出来る。このような作動特性を有するICとしては、例えば、富士通株式会社製のMB3793−42PNF等が好適に採用され得る。
そして、本実施形態においては、演出制御CPU76の「出力ポート2」が分岐せしめられてクロック監視用IC126のCK1端子とCK2端子の両方に接続されており、演出制御CPU76の「出力ポート2」から定期的に出力されるクロックパルス信号がクロック監視用IC126のCK1端子とCK2端子に同時に入力されるようになっている。これにより、演出制御CPU76の作動に何らかの異常が発生して、クロックパルス出力が行なわれなくなった場合には、クロック監視用IC126はRESET信号を出力することによって、演出制御CPU76をリセットすると共に、かかるRESET信号をサブリセット信号として、表示制御基板60、音制御基板62、光制御基板64に送信するようになっている。なお、サブリセット信号は、通常時は" H" とされており、信号送信時に" L" とされる。
次に、演出制御CPU76が行なう処理について、図5に基づいて説明する。先ず、演出制御CPU76は、電源投入時やリセット時には、S1において、演出制御処理に用いる各レジスタの初期化処理を行なう。続いて、演出制御CPU76は、S2において、当該初期化処理が電源投入によるものか、或いはノイズ等に起因するものであるか否かを判定するノイズリセット判定処理を実行する。
かかるノイズリセット判定処理について、図6に基づいて説明する。先ず、演出制御CPU76は、S10において、「入力ポート1」の状態が" H" であるか否かを判定する。「入力ポート1」の状態が" H" である場合(S10:YES)には、演出制御CPU76は、S11において、演出制御RAM80に記憶された演出制御に関する情報を初期化した後に、S12以降の処理を行なう。一方、「入力ポート1」の状態が" H" でない場合(S10:NO)には、演出制御CPU76は、演出制御RAM80を初期化することなく、リセットが開始される前の状態を維持して、S12以降の処理を行なう。続いて、演出制御CPU76は、S12において、「出力ポート1」の状態を" H" に設定することによって、電源監視用IC124のCLEAR端子を" H" に設定する。これにより、電源監視用IC124の1Q端子が" L" に設定されて、演出制御CPU76の「入力ポート1」の状態が" L" に戻されることとなる。以上の処理を行なった後に、演出制御CPU76は、ノイズリセット判定処理を終了する。
図5において、かかるノイズリセット処理(S2)を終了した演出制御CPU76は、初期化処理を完了して、S3において、主制御基板56から制御信号としてのコマンドを受信したか否かを判定し、コマンドを受信している場合(S3:YES)には、S4において、受信したコマンドに対して予め設定された処理を行なった後に、S5以降の処理を実行する一方、コマンドを受信していない場合(S3:NO)には、S5以降の処理を実行する。そして、演出制御CPU76は、S5において、表示制御基板60、音制御基板62、光制御基板64の作動を制御するための各種制御処理を実行する。
また、演出制御CPU76は、このようなコマンド処理(S4)及び演出制御処理(S5)を行なうと共に、クロック監視用IC126に所定周期でクロックパルスを送信するためのクロックパルス出力処理を行なう。かかるクロックパルス出力処理は、例えば図7に示すように、演出制御CPU76にタイマを設けて、コマンド処理(S4)や演出制御処理(S5)とは異なるタイミングの所定周期(S15)毎に実行される。
図8に、クロックパルス出力処理(S16)の内容を示す。先ず、演出制御CPU76は、S20において、「出力ポート2」の状態が" H" か否かを判定する。「出力ポート2」の状態が" H" である場合(S20:YES)には、演出制御CPU76は、S21において、「出力ポート2」の状態を" L" に設定する。一方、「出力ポート2」の状態が" L" である場合(S20:NO)には、演出制御CPU76は、「出力ポート2」の状態を" H" に設定する。要するに、クロックパルス出力処理(S16)が行なわれる度に、「出力ポート2」の状態が" H" と"
L" に交互に切り換えられるようになっている。
なお、クロックパルス出力処理は、クロック監視用IC126に設定された監視時間よりも短い周期で実行されるのであれば、演出制御CPU76が行なう処理の適宜の位置で実行することが可能である。従って、例えば、前述のようにコマンド処理(S4)や演出制御処理(S5)とは別途に設けたタイマ処理中で行なうクロックパルス出力処理によって「出力ポート2」の状態を" H" に設定する一方、「出力ポート2」を" L" に設定するためのクロックパルス出力処理を、コマンド処理(S4)や演出制御処理(S5)の処理中で実行することなども可能である。例えば、演出制御処理(S5)の処理中にクロックパルス処理を行なうようにすれば、プログラムエラー等に起因する異常によって演出制御処理(S5)が途中で停止して、クロックパルス出力処理が実行されないようなことを検出することが可能となる。
続いて、図9に、このような構造とされた演出制御基板58の電源投入時の作動シーケンスを示す。先ず、パチンコ機10に電源が投入されると、演出制御基板58への降圧電源入力が" H" の状態とされると共に、演出制御基板58に設けられた各電子部品への電圧の供給が開始されて、電源監視用IC124の1D入力が"
H" の状態とされる。そして、降圧電源は遅延回路128によって1D入力よりもやや遅れて電源監視用IC124のCK端子に入力されることによって、CK入力は1D入力よりもやや遅れて" H" の状態とされる。これにより、1D入力が" H" にされた状態でCK端子に立ち上がりのトリガが入力されることによって、1Q出力が" H" の状態に設定されることとなる(表1参照)。
一方、演出制御基板58への電源投入によってクロック監視用IC126に電源が投入される。これにより、クロック監視用IC126のリセット出力が演出制御CPU76のRESET端子に入力されて、演出制御CPU76のリセット処理が開始される。ここにおいて、1Q出力が" H" の状態に設定されていることによって、演出制御CPU76のリセット条件入力端子としての「入力ポート1」の状態が" H" とされていることから、演出制御CPU76は、電源投入による初期化処理の際には、演出制御RAM80を初期化する(図6中、S11)。そして、演出制御CPU76は、「入力ポート1」の状態を判定した後に、「出力ポート1」の状態を" H" に設定する。これにより、電源監視用IC124のCLEAR端子が" H" の状態に設定されて、1Q出力が" L" の状態に戻されることとなる(図6中、S12)。
すなわち、パチンコ機10に電源が投入されて、降圧電源が入力された場合には、演出制御CPU76の「入力ポート1」が" H" に設定されるようになっていることから、演出制御CPU76は、初期化処理の際に演出制御RAM80の内容を初期化するようにされている。
なお、電源が遮断された場合には、演出制御基板58に設けられた各電子部品への電圧の供給が何れも遮断されることによって、全ての入力が" L" の状態とされる。
次に、図10に、静電気や電波などによるノイズに起因して、演出制御基板58の単体にリセットが生じた場合の作動シーケンスを示す。先ず、静電気などのノイズによって演出制御CPU76にリセットが生じた場合には、パチンコ機10の電源はONの状態であることから、降圧電源は" H" の状態が継続されている。また、電源監視用IC124の1D端子は電源電圧が分岐されて、電源電圧と等しい状態とされることから、1D入力も" H" の状態とされる。また、降圧電源が" H"
の状態であることから、CK入力も" H" の状態が維持されており、1Q出力を"
H" にするCK入力の立ち上がりトリガが発生しないことから、1Q出力は" L"
の状態が維持されている。そして、1Q出力が" L" の状態に設定されていることによって、演出制御CPU76の「入力ポート1」は" L" の状態とされていることから、演出制御CPU76は、ノイズリセットによる初期化処理の際には、演出制御RAM80を初期化することなく、リセット前の状態を保持する(図6中、S10)。なお、ノイズリセットの場合も電源投入時と同様に、初期化処理において「出力ポート1」の状態を" H" に設定することとなるが、ノイズリセットの場合には、既に電源監視用IC124の1Q出力が" L" であることから変化は無い。
すなわち、静電気や電波などによるノイズ等に起因して演出制御基板58の演出制御CPU76に単体のリセットが生じた場合には、演出制御CPU76の「入力ポート1」が" L" の状態とされていることから、演出制御CPU76は、初期化処理の際に演出制御RAM80の内容を初期化することなく、リセット前の状態を維持するようにされている。
なお、再びノイズ等により演出制御CPU76単体にリセットが生じた場合には、同様に、1Q出力の状態が" L" であることから、演出制御CPU76の初期化処理の際に演出制御RAM80の内容が初期化されることは無く、リセット前の状態が維持される。
以上のように、本実施形態における演出制御基板58においては、電源監視用IC124を含んで、リセット条件入力端子としての「入力ポート1」の入力電圧レベルを変更するリセット条件通知手段が構成されている。そして、かかるリセット条件通知手段と、「入力ポート1」の入力電圧レベルに基づいてノイズリセットか否かを判定するS10を含んで、ノイズリセット判定手段が構成されている。また、S10、S11を含んで、ノイズリセットの場合には記憶領域を構成する演出制御RAM80の内容を保持する情報保持手段が構成されている。
このような構造とされた演出制御基板58によれば、電源が投入されたことが所定のリセット条件とされている。そして、電源が投入されたことによって演出制御基板58の初期化処理が行なわれる場合には、演出制御RAM80の内容を初期化する一方、ノイズ等に起因して演出制御基板58単体での初期化処理が行なわれる場合には、演出制御RAM80の内容を初期化することなく、リセット前の状態を保持して、リセット前の状態に戻ることが出来る。
次に、図11に、表示制御基板60におけるノイズリセット判定手段を構成する回路図を示す。表示制御基板60には、表示制御CPU86と、表示制御基板60に電源が投入されたことを表示制御CPU86に通知する電源監視用IC124と、表示制御CPU86の作動状態を監視するクロック監視用IC126が設けられている。なお、表示制御基板60における電源監視用IC124とクロック監視用IC126は、前述の演出制御基板58における電源監視用ICおよびクロック監視用ICと同一のものであることから、その作動特性等の説明は省略する。
さらに、表示制御CPU86についても、前述の演出制御CPU76と略同様の構造を有するものである。即ち、表示制御CPU86は、演出制御CPU76と同様のRESET入力端子と、リセット条件入力端子としての「入力ポート1」と、「出力ポート1」、「出力ポート2」を備えている。加えて、表示制御CPU86は、VDP92にリセット信号を送信するための「出力ポート3」を備えている。なお、表示制御CPU86のRESET端子の入力経路から分岐して接続されているコンデンサ127は、RESET端子への入力信号を安定化するためのものである。
さらに、本実施形態における表示制御基板60における電源監視用IC124の各端子は、演出制御基板58における接続と略同様の接続とされている。具体的には、1D端子はVcc端子から分岐した電源電圧が印加される。また、CLEAR端子が表示制御CPU86の「出力ポート1」に接続されており、1Q端子が表示制御CPU86の「入力ポート1」に接続されている。また、G1,G2、M,N端子は常に" L" の状態とされている。
そして、特に表示制御基板60においては、電源監視用IC124のCK端子に対して、降圧電源入力とサブリセット信号が入力OR回路130を介して接続されている。これにより、降圧電源入力とサブリセット信号入力の論理和がCK端子に入力されるようになっており、例えば、何らかの異常で降圧電源入力が不安定となっている状態においてサブリセット信号が送信された場合に、サブリセット信号のトリガが電源監視用IC124に入力されるようになっている。
一方、表示制御基板60におけるクロック監視用IC126についても、前述の演出制御基板58と略同様の接続がなされている。具体的には、CK1端子とCK2端子の両方には、表示制御CPU86の「出力ポート2」が分岐して接続されている。また、CTW,CTP端子に所定の電圧が印加されることによって、クロックパルスの監視時間が設定されている。
そして、特に表示制御基板60においては、クロック監視用IC126のINH端子に対して、サブリセット信号が反転回路132によって反転されて入力されるようになっている。これにより、演出制御基板58にリセットが発生して、サブリセット信号が" L" の状態とされている間(サブリセット信号は、初期化処理がなされている間が" L" とされる)は、INH端子が" H" とされて、クロックパルス信号の監視を一時的に停止するようにされている。
また、演出制御基板58から送信されるサブリセット信号と、クロック監視用IC126のRESET出力端子は、リセット入力AND回路134に接続されている。これにより、パチンコ機10に電源が投入された場合において、サブリセット信号としての演出制御基板58のクロック監視用IC126からのRESET信号と、表示制御基板60のクロック監視用IC126からのRESET信号の2つが表示制御CPU86に入力されて、表示制御CPU86が続けてリセットされることを防止している。
そして、電源投入時に演出制御基板58から送信されるサブリセット信号と表示制御基板60に設けられたクロック監視用IC126のRESET出力信号とのリセット入力AND回路134による論理積の信号と、表示制御CPU86の「出力ポート3」からの信号が、VDPリセット出力AND回路136に接続されている。これにより、サブリセット信号および電源投入によるクロック監視用IC126からのリセット信号が表示制御CPU86の初期化が完了しない内にVDP92にリセット信号として送信されることを防止して、表示制御CPU86の初期化処理が完了してから、「出力ポート3」の出力を" H" にして初めてVDP92のリセット信号が送信されるようにされている。
次に、図12に、表示制御CPU86が初期化時に行なうノイズリセット判定処理を示す。なお、表示制御CPU86が行なう全体的な処理(図5参照)や、クロックパルスの出力処理(図7、図8参照)についても、前述の演出制御基板58が行なう処理と略同じものであることから、図5、図7、図8を参照することによって、詳細な説明は省略する。
ノイズリセット判定処理において、表示制御CPU86は、S25において、「入力ポート1」の状態が" H" であるか否かを判定する。「入力ポート1」の状態が" H" である場合(S25:YES)には、表示制御CPU86は、S26において、表示制御RAM90に記憶された表示制御に関する情報を初期化した後に、S27以降の処理を行なう。一方、「入力ポート1」の状態が" H" でない場合(S25:NO)には、表示制御CPU86は、表示制御RAM90を初期化することなく、リセットが開始される前の状態を維持して、S27以降の処理を行なう。続いて、表示制御CPU86は、S27において、「出力ポート1」の状態を" H" に設定することによって、電源監視用IC124のCLEAR端子を" H" に設定する。これにより、電源監視用IC124の1Q端子の状態が" L" に設定されて、表示制御CPU86の「入力ポート1」の状態が" L" に戻されることとなる。そして、表示制御CPU86は、S28において、「出力ポート3」に" H" を設定する。これにより、VDP92に対してVDPリセット信号が送信される。以上の処理を行なった後に、表示制御CPU86は、ノイズリセット判定処理を終了する。
続いて、図13に、このような構造とされた表示制御基板60の電源投入時の作動シーケンスを示す。先ず、パチンコ機10に電源が投入されると、表示制御基板60への降圧電源入力が" H" の状態とされると共に、表示制御基板60に設けられた各電子部品への電圧の供給が開始されて、電源監視用IC124の1D入力が" H" の状態とされる。そして、降圧電源のトリガが入力OR回路130によって1D入力よりもやや遅れてCK入力として電源監視用IC124のCK端子に入力される。これにより、1D入力が" H" にされた状態でCK端子に立ち上がりのトリガが入力されることによって、1Q出力が" H" の状態に設定されることとなる(表1参照)。
一方、表示制御基板60への電源投入によってクロック監視用IC126に電源が投入される。これにより、クロック監視用IC126のリセット出力が表示制御CPU86のRESET端子に入力されて、表示制御CPU86のリセット処理が開始される。ここにおいて、1Q出力が" H" の状態に設定されていることによって、表示制御CPU86のリセット条件入力端子としての「入力ポート1」の状態が" H" とされていることから、表示制御CPU86は、電源投入による初期化処理の際には、表示制御RAM90を初期化する(図12中、S26)。そして、表示制御CPU86は、「入力ポート1」の状態を判定した後に、「出力ポート1」の状態を" H" に設定する。これにより、電源監視用IC124のCLEAR端子が" H" の状態に設定されて、1Q出力が" L" の状態に戻されることとなる(図12中、S27)。なお、パチンコ機10に電源が投入されることによって、演出制御基板58の初期化処理も同時に行なわれていることから、降圧電源の入力に続いてサブリセット信号のトリガが降圧電源に遅れて発生することとなるが、CK端子は降圧電源入力によって既に" H" の状態とされていることから、何等影響を及ぼさない。
このように、パチンコ機10に電源が投入されて、降圧電源が入力された場合には、表示制御CPU86の「入力ポート1」が" H" に設定されるようになっていることから、表示制御CPU86は、初期化処理の際に表示制御RAM90の内容を初期化するようにされている。
なお、電源が遮断された場合には、表示制御基板60に設けられた各電子部品への電圧の供給が何れも遮断されることによって、全ての入力が" L" の状態とされる。
次に、図14に、演出制御基板58からサブリセット信号を受信した場合の表示制御基板60の作動シーケンスを示す。先ず、サブリセット信号が入力される時点では、既にパチンコ機10の電源が投入されていることから、降圧電源及び1D入力は何れも" H" の状態とされている。そして、サブリセット信号は、入力OR回路130によって降圧電源との論理和として電源監視用IC124のCK端子に入力されることから、降圧電源が何等かの原因で" L" となった状態でサブリセット信号のトリガが入力された場合にのみ、CK端子に有効に入力されることとなる。そして、サブリセット信号が、入力OR回路130によってやや遅延してCK端子に立ち上がりトリガとして入力されることによって、1Q出力が" H" の状態に設定されることとなる(表1参照)。
そして、1Q出力が" H" の状態に設定されることによって、表示制御CPU86のリセット条件入力端子としての「入力ポート1」の状態が" H" とされていることから、表示制御CPU86は、サブリセット信号による初期化処理の際には、表示制御RAM90を初期化する(図12中、S26)。そして、表示制御CPU86は、「入力ポート1」の状態を判定した後に、「出力ポート1」の状態を" H" に設定する。これにより、電源監視用IC124のCLEAR端子が" H" の状態に設定されて、1Q出力が" L" の状態に戻されることとなる(図12中、S27)。
このように、表示制御基板60は、演出制御基板58からサブリセット信号を受信した場合にも、表示制御CPU86の「入力ポート1」が" H" に設定されるようになっていることから、表示制御CPU86は、初期化処理の際に表示制御RAM90の内容を初期化するようにされている。かかるサブリセット信号は、演出制御基板58のリセット時に送信されるものであるから、本実施形態においては、演出制御基板58がリセットされた場合には、表示制御基板60も併せてリセットされるようになっている。
なお、再びサブリセット信号を受信した場合には、同様に、サブリセット信号に併せてCK入力及び1Q出力が" H" にされて、「入力ポート1」が" H" とされることから、表示制御RAM90の内容が初期化されることとなる。
次に、図15に、静電気や電波などによるノイズに起因して、表示制御基板60の表示制御CPU86単体にリセットが生じた場合の作動シーケンスを示す。先ず、静電気などのノイズによって表示制御CPU86にリセットが生じた場合には、パチンコ機10の電源はONの状態であることから、降圧電源は" H" の状態が継続されている。また、電源監視用IC124の1D端子は電源電圧が分岐されて、電源電圧と等しい状態とされることから、1D入力も" H" の状態とされている。そして、表示制御基板60単体のリセットであることから、演出制御基板58にはリセットが発生しておらず、サブリセット信号も" H" の状態が維持されている。また、降圧電源が" H" の状態であることから、CK入力も" H" の状態が維持されており、1Q出力を" H" にするCK入力の立ち上がりトリガが発生しないことから、1Q出力は" L" の状態が維持されている。
そして、1Q出力が" L" の状態に設定されていることによって、表示制御CPU86の「入力ポート1」は" L" の状態とされている。これにより、表示制御CPU86は、ノイズリセットによる初期化処理の際には、表示制御RAM90を初期化することなく、リセット前の状態を保持する(図12中、S25)。なお、ノイズリセットの場合も電源投入時と同様に、初期化処理において「出力ポート1」の状態を" H" に設定することとなるが、ノイズリセットの場合には、既に電源監視用IC124の1Q出力が" L" であることから変化は無い。
すなわち、表示制御基板60の表示制御CPU86にノイズ等に起因する単独のリセットが生じた場合には、表示制御CPU86の「入力ポート1」が" L" の状態とされていることから、表示制御CPU86は、初期化処理の際に表示制御RAM90の内容を初期化することなく、リセット前の状態を維持するようにされている。
なお、再びノイズ等による表示制御基板60単体のリセットが生じた場合には、同様に、1Q出力の状態が" L" であることから、表示制御CPU86の初期化処理の際に表示制御RAM90の内容が初期化されることは無く、リセット前の状態が維持される。
以上のように、本実施形態における表示制御基板60においては、電源監視用IC124を含んで、リセット条件入力端子としての「入力ポート1」の入力電圧レベルを変更するリセット条件通知手段が構成されている。そして、かかるリセット条件通知手段と、「入力ポート1」の入力電圧レベルに基づいてノイズリセットか否かを判定するS25を含んで、ノイズリセット判定手段が構成されている。また、S25、S26を含んで、ノイズリセットの場合には記憶領域を構成する表示制御RAM90の内容を保持する情報保持手段が構成されている。
このような構造とされた表示制御基板60によれば、電源が投入された場合、およびサブリセット信号を受信した場合がリセット条件とされている。そして、電源が投入されたことによって表示制御基板60の初期化処理が行なわれる場合、および、演出制御基板58にリセットが発生して、サブリセット信号を受信した場合には、表示制御RAM90の内容を初期化する一方、ノイズ等に起因して表示制御基板60単体での初期化処理が行なわれる場合には、表示制御RAM90の内容を初期化することなく、リセット前の状態を保持して、リセット前の状態に戻ることが出来る。
また、本実施形態のパチンコ機10においては、音制御基板62および光制御基板64についても、上述の表示制御基板60と略同様の構造とされており、図11に示す回路構成によって、図13乃至図15に示す作動を行うようにされている。これら音制御基板62および光制御基板64の作動は上述の表示制御基板60と略同様の作動であることから、図11乃至図15および上述の説明を参照することによって、詳細な説明は省略するが、これにより、音制御基板62および光制御基板64についても、電源投入時および演出制御基板58からのサブリセット信号受信時には、各基板に備えられたRAM104,116の内容を初期化する一方、ノイズ等に起因して音制御基板62および光制御基板64単体での初期化処理が行われる場合には、各RAM104,116の内容を初期化することなく、リセット前の状態を保持して、リセット前の状態に戻ることが出来る。
このような構造とされたパチンコ機10においては、演出制御基板58、表示制御基板60、音制御基板62、光制御基板64のそれぞれにノイズリセット判定手段および情報保持手段を設けたことによって、ノイズ等に起因する単独のリセットが生じた場合には、各基板に設けられたRAM80,90,104,116の内容を初期化することなく、リセット前の状態を保持することによって、リセット前の状態に復帰することが可能となる。これにより、ノイズリセットに起因して演出が停止してしまうようなことを防ぐことが出来て、遊技者に不安を与えるようなことも防ぐことが出来る。
特に本実施形態においては、CPUのリセットがノイズに起因するものか否かを判定するノイズリセット判定手段を、電源監視用IC124を含む電子回路によってハードウェア的に構成したことによって、CPUの負荷を軽減すると共に、信頼性の高い作動を行うことが可能とされているのである。
また、特に本実施形態においては、表示制御基板60、音制御基板62、光制御基板64を統括的に制御する演出制御基板58にリセットが生じた場合には、演出制御基板58から送信されるサブリセット信号に基づいて、これら各基板60,62,64もリセットされるようになっている。これにより、演出制御基板58と、表示制御基板60、音制御基板62、光制御基板64の作動内容の整合性を確保することが出来て、より安定した作動を行うことも可能とされている。
以上、本発明の一実施形態について詳述してきたが、これはあくまでも例示であって、本発明は、かかる実施形態における具体的な記載によって、何等、限定的に解釈されるものではない。
例えば、前述の実施形態においては、クロック監視用IC126によって、CPUから送信されるクロックパルス信号を監視するようにされていたが、かかるクロックパルスの監視等は必ずしも必要ではない。
また、ノイズリセットによって、RAMの情報を保持した状態で復帰する場合には、RAMに記憶された記憶内容の正当性をチェックするチェック処理を行い、チェック処理の結果が正しかった場合にのみRAMに保持された内容を用いる一方、ノイズリセットの場合であっても、チェック処理の結果が正しくなかった場合には、電源投入時と同様にRAMに保持された内容を初期化するなどしても良い。このようなチェック処理としては、例えば、RAM内において保持の対象となる情報に対応するチェックサムを生成したり、保持の対象となる情報を複数の保存領域にコピーして記憶しておいて、復帰時にかかる複数の保存領域の記憶内容の多数決によって、保存対象情報の正当性をチェックする等、各種の手法が適宜に採用可能である。
更にまた、前述の基板構成はあくまでも一例であって、必ずしも前述の実施形態に限定されることはない。従って、例えば、前述の演出制御基板58と光制御基板64を一つの基板に構成すると共に、表示制御基板60と音制御基板62を一つの基板に一体的に構成すること等も可能である。このようにすれば、互いの基板に単独でリセットが生じることに起因して液晶表示器34によって行われる表示演出の内容とスピーカ25から発せられる音の整合性を損なうことも回避することが出来る。
その他、一々列挙はしないが、本発明は、当業者の知識に基づいて種々なる変更,修正,改良等を加えた態様において実施され得るものであり、また、そのような実施態様が、本発明の趣旨を逸脱しない限り、何れも、本発明の範囲内に含まれるものであることは、言うまでもない。