JP2007037103A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2007037103A
JP2007037103A JP2006167430A JP2006167430A JP2007037103A JP 2007037103 A JP2007037103 A JP 2007037103A JP 2006167430 A JP2006167430 A JP 2006167430A JP 2006167430 A JP2006167430 A JP 2006167430A JP 2007037103 A JP2007037103 A JP 2007037103A
Authority
JP
Japan
Prior art keywords
flicker
image
image data
waveform
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006167430A
Other languages
English (en)
Other versions
JP4908939B2 (ja
Inventor
Hiroshi Miyanari
洋 宮成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006167430A priority Critical patent/JP4908939B2/ja
Publication of JP2007037103A publication Critical patent/JP2007037103A/ja
Application granted granted Critical
Publication of JP4908939B2 publication Critical patent/JP4908939B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】 精度良くフリッカを検出し、フリッカの影響を抑制した画像を得ることを課題とする。
【解決手段】 2次元状に配列された画素を有する撮像手段と、前記2次元状に配列された画素を、複数画素単位で順次リセットするとともに、前記複数画素単位で順次読み出すように前記撮像手段を駆動する駆動手段と、前記撮像手段から、画像データ内のフリッカの影響を受ける領域が異なるように各々読み出された、第1の画像データと第2の画像データとの比に基づきフリッカ成分を算出する算出手段と、前記算出手段による算出結果に基づきフリッカの影響を抑制した画像を得るように制御する制御手段とを有することを特徴とする撮像装置。
【選択図】 図4

Description

本発明は、被写体像を撮像する撮像装置に関する。
従来より商用電源で直接点灯する光源で、特に蛍光灯の照明下では撮像装置で撮像を行うと撮像素子の蓄積時間と撮像装置のフレーム周波数(以下フレーム周波数)と蛍光灯の交流点灯周波数からフリッカが発生する。CCD撮像素子を用いた撮像装置ではグローバルシャッター(全画素の蓄積時間の開始、終了が同一)を用いているため、フレーム周波数と蛍光灯の周波数により1画面全体がフリッカの影響を受ける面フリッカになる。面フリッカは1画面全体に補正をかければよく、既に実用化もされている。
しかし、一ライン毎に画素を順次リセットし、その後、一ライン毎に画素から順次信号を読み出すX−Yアドレス方式の撮像素子(例えば、CMOSセンサ)を使った撮像装置で電源周期と同期して交流点灯する蛍光灯の照明下で動画像撮像をすると、CMOSセンサは画面を1ライン毎に読み出していくローリング電子シャッターで読み出すことになる。そのため、蓄積時間とフレーム周波数と蛍光灯の交流点灯周波数から撮像画面内に横縞状のラインフリッカーが発生する問題がある。またフレーム周波数によっては動画像中にこの横縞が移動するように見えるため、鑑賞時には著しく不快な画面になる。
図9を用いチョークコイルを用いた蛍光灯の発光特性を説明する。図9(a)は商用電源の単相正弦波である。図9(b)はこの商用電源で蛍光灯に印可される電圧になる。図9(c)は蛍光灯から発生する光量で、電源一周期に2回発光するので電源周波数の2倍の発光周波数になる。すなわち電源周波数が50Hzの電源地域では100Hz、60Hzの地域では120Hzとなる。こうした蛍光灯の照明下で、CMOSセンサを駆動すると、蓄積時間が蛍光灯の発光周期の整数倍になっていない場合は、図10に示すようなラインフリッカが発生する。
このラインフリッカの発生メカニズムを図10を用いて説明する。図11に示すフレーム周期Tが、CMOSセンサを、画面上から画面下まで読み出す時間となっている。ライン毎に蓄積時間tの蓄積後に読み出される。例ではライン0の総露光量を表示しているが、ラインNまで各ラインは蛍光灯の発光特性に応じた総露光量になるのでラインフリッカが発生していることがわかる。しかも、フレーム周期が、蛍光灯の点灯周期の整数倍ではないときには、ラインフリッカが垂直方向に流れ、画質劣化が特に目立つ。
ラインフリッカを見えなくするためには、各ラインの蓄積時間を蛍光灯の点灯周期の整数倍にすればよい。しかし、適正露光量にするためには、蛍光灯の点灯周期の整数倍という離散的な蓄積時間の間を埋めるために光学系の絞りを併用する必要がある。
ラインフリッカを補正することが可能な例として、以下のような構成のものがある。
画像を垂直走査方向に分割して複数のフリッカ検波枠を設定し、フリッカ検波回路によって各フリッカ検波枠毎に輝度データの検波を行う。そして、マイクロコンピュータ及びフリッカ周波数判別プログラムによって前記各フリッカ検波枠毎に前後の2つのフレームの輝度データの差分をとり、フリッカ成分を抽出してフリッカの周波数を算出する。この後、抽出したフリッカ成分の山または谷が、どの程度のフリッカ検波枠の間隔で発生しているかを測定し、それを周波数に置き換える。前後のフレームの差分をとった場合にフリッカ成分が消えないように、撮像信号のフレームレートとフリッカ周波数とを同期させないように調整する。そして、上述のようにして検出したフリッカの周波数を元に、電子シャッタ機能とAGC(自動利得変換)回路を用いてフリッカの除去を行う(例えば、特許文献1)。
特開2003−189129号公報
しかしながら、上記に記載したラインフリッカの補正では以下のような課題がある。
普通に撮像された画像の輝度レベルEは、下記の項目で決まる。
E=B×α
ここで、Bは外光(照明)の明るさ、αは被写体の反射率である。
外光が明るくても被写体の反射率が低いと暗く撮影される。そして、フリッカは外光の変化であるため被写体の反射率に当然影響されて撮影される。
上記の構成の場合、2つのフレ−ムの画像の差分処理を行っているため、低反射率や画面が一様でばらついている反射率の場合には、正確にフリッカ成分を算出出来ない可能性がある。
本発明では、精度良くフリッカ成分を算出し、フリッカの影響を抑制した画像を得ることを目的とする。
2次元状に配列された画素を有する撮像手段と、前記2次元状に配列された画素を、複数画素単位で順次リセットするとともに、前記複数画素単位で順次読み出すように前記撮像手段を駆動する駆動手段と、前記撮像手段から、画像データ内のフリッカの影響を受ける領域が異なるように各々読み出すことに基づき得られる、第1の画像データと第2の画像データとの比に基づきフリッカ成分を算出する算出手段と、前記算出手段による算出結果に基づきフリッカの影響を抑制した画像を得るように制御する制御手段と、を有することを特徴とする撮像装置を提供する。
上記のような構成により、フリッカの影響を抑制した良好な画像を得ることが可能となる。
(実施例1)
以下、本発明の実施例1について図を参照して説明する。
図1に、第1の実施例の撮像装置のブロック図を示す。
1が、レンズおよび絞りからなる光学系、2が、メカニカルシャッタ(メカシャッタと図示する)、3が、撮像素子、4が、アナログ信号処理を行うCDS回路、5が、アナログ信号をデジタル信号に変換するA/D変換器である。6が、撮像素子3、CDS回路4およびA/D変換器5を動作させる信号を発生するタイミング信号発生回路、7が、光学系1、メカニカルシャッタ2および撮像素子3の駆動回路、8が、撮影した画像データに必要な信号処理を行う信号処理回路、9が、信号処理された画像データを記憶する画像メモリである。10が、撮像装置から取り外し可能な画像記録媒体、11が、信号処理された画像データを画像記録媒体に記録する記録回路、12が、信号処理された画像データを表示する画像表示装置、13が、画像表示装置11に画像を表示する表示回路である。14が、撮像装置全体を制御するシステム制御部となっている。
以下、上述のように構成された撮像装置を用いてメカニカルシャッタ2を使用した撮影動作について説明する。
まず、光学系1は、システム制御部14からの制御信号により、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子3上に結像させる。次に、メカニカルシャッタ2は、システム制御部14からの制御信号により、必要な露光時間となるように撮像素子3の動作に合わせて撮像素子3を遮光するように駆動される。この時、撮像素子3が電子シャッタ機能を有する場合は、メカニカルシャッタ2と併用して、必要な露光時間を確保してもよい。撮像素子3は、システム制御部14により制御されるタイミング信号発生回路6が発生する動作パルスをもとにした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。撮像素子3から出力されたアナログの画像信号は、システム制御部14により制御されるタイミング信号発生回路6が発生する動作パルスにより、CDS回路4でクロック同期性ノイズを除去し、A/D変換器5でデジタル画像信号に変換される。次に、システム制御部14により制御される信号処理回路8において、デジタル画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。画像メモリ9は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶したりするために用いられる。信号処理回路8で信号処理された画像データや画像メモリ9に記憶されている画像データは、記録回路において画像記録媒体に適したデータ(例えば階層構造を持つファイルシステムデータ)に変換されて画像記録媒体に記録される。また、これらの画像データは、信号処理回路8で解像度変換処理を実施された後、表示回路において画像表示装置11に適した信号(例えばNTSC方式のアナログ信号等)に変換されて画像表示装置11に表示されたりする。
ここで、信号処理回路8においては、システム制御部14からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ9や記録回路に出力してもよい。また、信号処理回路8は、システム制御部14から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報をシステム制御部14に出力する。さらに、記録回路11は、システム制御部14から要求があった場合に、画像記録媒体の種類や空き容量等の情報をシステム制御部14に出力する。
図2、図3を用いて上記の撮像素子3の構造および駆動回路7によって駆動されるローリング電子シャッタ動作について説明する。
図2はXYアドレス型の走査方法を採るCMOS型の撮像素子の構成を示したものである。図2において、101は単位画素である。なお、図6では図の簡略化のために、画素単位101を4行×4列のみ示しているが、実際には非常に多数の画素単位101が2次元に配置されている。また、102は光を電荷に変換するフォトダイオード(PD)、103は転送パルスφTXによってPD102で発生した電荷を後述する蓄積領域(フローティングデフュージョン:FD)に転送する転送スイッチである。104は電荷を一時的に蓄積しておく蓄積領域(FD)であり、105はソースフォロアとして機能する増幅MOSアンプである。
106は選択パルスφSELによって画素を選択する選択スイッチであり、107はリセットパルスφRESによってFD104に蓄積された電荷を除去するリセットスイッチである。FD104、増幅MOSアンプ105、及び後述する定電流源109でフローティングディフュージョンアンプが構成され、選択スイッチ106で選択された画素の信号電荷が電圧に変換され、信号出力線108を経て読み出し回路113に出力される。109は増幅MOSアンプ105の負荷となる定電流源である。110は読み出し回路113から出力信号を選択する選択スイッチであり、水平走査回路114によって駆動される。111は信号を撮像素子外部に出力するための出力アンプである。また、112はスイッチ103、106、107を選択するための垂直走査回路である。
なお、パルス信号φTX、φRES、φSELそれぞれについて、垂直走査回路112によって走査選択された、例えばn番目の走査ラインに印加するパルス信号をφTXn、φRESn、φSELnと記述する。
図3はローリング電子シャッタ動作における駆動パルスと動作シーケンスを示したものである。なお図3では説明を簡略にするために垂直走査回路112によって走査選択されたnラインからn+3ラインの4行分の駆動制御に関して記述する。
nラインにおいて、まず時刻t31からt32の期間、φRESnとφTXnを印加して、転送スイッチ103及びリセットスイッチ107をオンにし、nライン目のPD102とFD104に蓄積されている不用電荷を除去するリセット動作を行う。時刻t32で転送スイッチ103がオフになり、PD102で発生した光電荷が蓄積される蓄積動作が開始される。次に時刻t34においてφTXnを印加して、転送スイッチ103をオンにし、PD102に蓄積された光電荷をFD104に転送する転送動作を行う。なお、リセットスイッチ107は、転送動作に先んじてオフする必要があり、図3に示す駆動制御では、時刻t32で転送スイッチ103と同時にオフとなる。ここで、リセット動作終了の時刻t32から、転送開始の時刻t35までが蓄積時間となる。
nライン目の転送動作終了後、φSELnを印加して選択スイッチ106をオンにすることにより、FD104に保持した電荷が電圧に変換され、読み出し回路113に出力される。読み出し回路113で一時的に保持された信号が水平走査回路112によって時刻t36より順次出力される。時刻t34の転送開始から時刻t37の読み出し終了までの時間をT3readとし、時刻t31から時刻t33までの時間をT3waitとする。
他のラインにおいても同様に、転送開始から読み出し終了までの時間がT3readとなり、あるラインのリセット開始から次のラインのリセット開始までの間の時間がT3waitとなる。
なお、本実施例では、撮像素子から読み出される1フレ−ム前の画像デ−タと、次のフレ−ムの画像デ−タとでフリッカの影響を受ける領域が異なるように撮像素子を駆動するフレ−ムレ−トを設定している。
具体的には、商用電源の周波数は50Hz若しくは60Hzなので、両方の周波数についてフレーム毎に位相が約180°ずれるようなフレームレートに設定すればよい。これにより、原理的にはどのフレームでも前後どちらかのフレームの画像と比を取ることでフリッカ成分の算出動作が可能になる。例えば22.2fpsといったフレームレートではこの条件を満足する。
図5はフリッカの影響を受けた画像Aと画像Aの180°位相のずれた画像Bである。
ここで、実際上、画面内では多種な反射率が存在する。そのため、画像Aの輝度レベルE1は、B1×αとなり、画像Bの輝度レベルE2は、B2×αとなる。Bはフリッカ成分を含んだ外光(照明)の明るさ、αは被写体の反射率である。
画像Aの水平射像Ahと画像Bの水平射像Bhを各々演算した後に水平射像Ahと水平射像Bhの比(Ah/Bh)を算出する。これにより、反射率の項を排除することが出来、フリッカ成分のみを取り出すことが出来、背景技術で説明した差分処理と比較して、高精度にフリッカ成分を算出することが可能となる。
比を算出した後の結果は、図7(A)のような波形となる。横軸は、垂直ライン数であるが、1水平ラインの走査時間と垂直ライン数との積を算出することにより、時間と輝度との関係が算出される。
次に、本実施例の特徴部分であるシステム制御部14の制御動作について、図4も用いて説明する。
まず、信号処理回路8の算出部に1フレ−ム目の画像を入力するように制御する(S1)。
次に、1フレ−ム目の画像について水平射像演算を行い、演算された値を画像メモリ9に記録するように制御する(S2)。
次に同様に、信号処理回路8の算出部に2フレーム目の画像を入力するように制御する(S3)。
次に、2フレーム目の画像について水平射像演算を行い、演算された値を画像メモリ9に記録するように制御する(S4)。
次に、水平射像演算された1フレ−ム目のラインデ−タ1と、水平射像演算された2フレ−ム目のラインデ−タ2との除算演算(比を算出)を行うように制御する(S5)。ここで、比を算出することにより、撮影する被写体の影響がないフリッカ成分のみのデ−タが得られる。
次に、S5で検出された波形の振幅が所定値より大きいか否かを検出し、大きい(Y)場合には、次のステップS7に進み、小さい(N)場合には、フリッカが検出されないと判断して処理を終了するように制御する(S6)。
次に、S5で波形の振幅が所定値よりも大きいと判断された場合には、フリッカの周波数が100Hzであるのか、120Hzであるのかを検出するように制御する(S7)。
次に、撮像素子の蓄積時間が検出されたフリッカ周期の整数倍になるように駆動回路7を制御する(S8)。
次に、撮像素子の蓄積時間がS8で求められた蓄積時間で固定され、絞りで光の量を制御するTv(電子シャッタ)優先のプログラム線図に基づいた露出制御になるように制御する(S9)。
そして、これらの一連の処理が終了すると、S3に戻り、3フレ−ム目の画像の画像を入力(S3)、そして、水平射像演算(S4)し、2フレ−ム目の画像と3フレ−ム目の画像についても上記のS5〜S9の動作を行うように制御する。
S1〜S9の動作については、電源投入後から静止画撮影前までの、表示手段である液晶ファインダで撮影画像を確認する動画撮像時や、撮像した動画像を記録媒体10に記録する動画像記録の間繰り返し行う。
上記S2、S4、及びS7の処理は、システム制御部14の制御動作に基づき、信号処理回路8の算出部で行われる。
以上のように、2つのフレ−ムの画像の比からフリッカが検出された場合には、フリッカ周期の整数倍に撮像素子における蓄積時間を設定することでフリッカの影響を受けなくすとともに、絞りを制御するTv優先の露出制御をする。
また、2つのフレ−ムの画像の比からフリッカが検出されなかった場合には、露出制御は絞り優先(絞り固定、撮像素子における蓄積時間で制御)の露出制御をする。
(実施例2)
実施例2を図6〜図8を用いて説明する。
図6は、実施例2におけるシステム制御部の動作である。
実施例2が、実施例1と違う部分は、S10、S11、S12の部分であり、それ以外の部分については同じ動作である。
まず、S10の動作について説明する。
S5で演算された演算結果から、より精度の良いフリッカ成分を検出するために、演算結果に補正を行うように制御する(S6)。
以下に具体的な処理について説明する。
図7(A)は、水平方向に射像演算した後に2つのフレーム画像の比を算出した結果のグラフである。これは前記説明した図10の電源周期の1/2周期に同期した蛍光灯の発光特性となる。横軸は垂直ライン数だが1水平ラインの走査時間との積をとれば時間になる。フリッカの有無はこの結果から所定の振幅量と比較することで検出できるが、このままではフリッカではない画面の照明ムラで誤検知する可能性があるので次の処理を行う。
図7(A)で示すように、2つのWindowを設定する。各々のWindowは振幅波形の2つのピークまたは2つのボトムを含むようにする。2つのWindowの相関を1ラインずつずらしながらとることで相関結果の図7(B)が算出される(横軸について、ずらした垂直ライン数と1水平ラインの走査時間との積を演算することにより時間となる)。
以下、具体的に説明する。
Window1の波形を基準として、Window2の波形をずらしていく。Window2のピ−クがWindow1のピ−クの位置に来た時に相関が100となり、Window2のピ−クが、Window1のボトムの位置に来た時に相関が0となるような係数を設定する。また、Window2のピ−クが、Window1のピ−クとボトムの間の位置を移動している時は相関が0〜100の間となる。(Window2のピ−クが、Window1のピ−クの位置に向かって移動している時は、序々に相関値が上昇し、Window2のピ−クが、Window1のボトムの位置に向かって移動している時は、序々に相関値が下降する)
次に、S11の動作について説明する。
図8に示すように、まず相関値のピ−クがピ−ク側相関値閾値以上となっているか、若しくはボトムがボトム側相関値閾値以下となっているかを判断する。ここで、ピ−ク側相関値閾値以上若しくはボトム側相関値閾値以下であれば、次の処理(S7)に進み、そうでない場合には、フリッカが検出されないと判断して処理を終了するように制御する。
次に、S12の動作について説明する。
S7で検出された、周波数が100Hzから所定範囲内(例えば、プラスマイナス2Hz)若しくは、120Hzから所定範囲内(例えば、プラスマイナス2Hz)であるか否かを判断する(周波数が所定範囲内か判断)。
そして、100Hzから所定範囲内若しくは120Hzから所定範囲内のいずれかの範囲であれば、次の処理S8に進み、いずれの範囲にも入ってない場合は、フリッカが検出されないと判断して処理を終了するように制御する。
上記S2、S4、S7、及びS9の処理は、システム制御部14の制御動作に基づき、信号処理回路8の算出部で行われる。
以上のような動作を行うことによって、第1の実施例と比較して、フリッカ検出の誤動作をより抑制することが可能となる。
本発明の実施例1、2の撮像装置を表す図である。 本発明の実施例1、2の撮像素子を表す図である。 図2の撮像素子の駆動タイミングを表す図である。 本発明の実施例1の動作を説明するための図である。 本発明の実施例1の動作を説明するための図である。 本発明の実施例2の動作を説明するための図である。 本発明の実施例2の動作を説明するための図である。 本発明の実施例2の動作を説明するための図である。 蛍光灯の発光特性を表す図である。 ラインフリッカの影響を表す図である。 ラインフリッカの発生メカニズムを表す図である。
符号の説明
3 撮像素子4
6 タイミング信号発生回路
7 駆動回路
8 信号処理回路

Claims (6)

  1. 2次元状に配列された画素を有する撮像手段と、
    前記2次元状に配列された画素を、複数画素単位で順次リセットするとともに、前記複数画素単位で順次読み出すように前記撮像手段を駆動する駆動手段と、
    前記撮像手段から、画像データ内のフリッカの影響を受ける領域が異なるように各々読み出すことに基づき得られる、第1の画像データと第2の画像データとの比に基づきフリッカ成分を算出する算出手段と、
    前記算出手段による算出結果に基づきフリッカの影響を抑制した画像を得るように制御する制御手段と、
    を有することを特徴とする撮像装置。
  2. 請求項1に記載の撮像装置において、
    前記制御手段は、前記算出結果に基づきフリッカが検出されたと判断された際には、前記2次元状に配列された画素の蓄積時間が、フリッカを生じさせる光源の点灯周期の整数倍になるように制御することを特徴とする撮像装置。
  3. 請求項1又は2に記載の撮像装置において、
    前記算出手段は、第1の画像データと第2の画像データとの比を算出することにより得られる波形のうち、第1の領域の波形と第2の領域の波形とを選択し、前記第1の領域の波形と前記第2の領域の波形とを相対的にずらすことにより、前記第1の領域の波形と前記第2の領域の波形との相関値を算出し、前記制御手段は、前記相関値の最大値が第一のしきい値以上の際は、フリッカの影響を抑制した画像を得るように制御し、前記相関値の最大値が前記第一のしきい値より小さい際には、フリッカが検出されないと判断することを特徴とする撮像装置。
  4. 請求項1又は2に記載の撮像装置において、
    前記算出手段は、第1の画像データと第2の画像データとの比を算出することにより得られる波形のうち、第1の領域の波形と第2の領域の波形とを選択し、前記第1の領域の波形と前記第2の領域の波形とを相対的にずらすことにより、前記第1の領域の波形と前記第2の領域の波形との相関値を算出し、前記制御手段は、前記相関値の最小値が第二のしきい値以下の際は、フリッカの影響を抑制した画像を得るように制御し、前記相関値の最小値が前記第二のしきい値より大きい際には、フリッカが検出されないと判断することを特徴とする撮像装置。
  5. 請求項1乃至4のいずれか1項に記載の撮像装置において、
    前記制御手段は、第1の画像データと第2の画像データとの比を算出することにより得られる波形の周波数が、100Hz若しくは120Hzからあらかじめ決められた設定範囲以内の場合には、フリッカの影響を抑制した画像を得るように制御し、100Hz若しくは120Hzからあらかじめ決められた設定範囲外の場合には、フリッカが検出されないと判断することを特徴とする撮像装置。
  6. 2次元状に配列された画素を有する撮像手段を有する撮像装置の制御方法であって、
    前記2次元状に配列された画素を、複数画素単位で順次リセットするとともに、前記複数画素単位で順次読み出すように前記撮像手段を駆動し、
    前記撮像手段から、画像データ内のフリッカの影響を受ける領域が異なるように各々読み出すことに基づき得られる、第1の画像データと第2の画像データとの比に基づきフリッカ成分を算出し、
    算出結果に基づきフリッカの影響を抑制した画像を得るように制御する制御すること
    を特徴とする撮像装置の制御方法。
JP2006167430A 2005-06-24 2006-06-16 撮像装置 Expired - Fee Related JP4908939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006167430A JP4908939B2 (ja) 2005-06-24 2006-06-16 撮像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005184949 2005-06-24
JP2005184949 2005-06-24
JP2006167430A JP4908939B2 (ja) 2005-06-24 2006-06-16 撮像装置

Publications (2)

Publication Number Publication Date
JP2007037103A true JP2007037103A (ja) 2007-02-08
JP4908939B2 JP4908939B2 (ja) 2012-04-04

Family

ID=37795727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167430A Expired - Fee Related JP4908939B2 (ja) 2005-06-24 2006-06-16 撮像装置

Country Status (1)

Country Link
JP (1) JP4908939B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130531A (ja) * 2007-11-21 2009-06-11 Canon Inc 撮像装置およびその制御方法
JP2012129972A (ja) * 2010-11-25 2012-07-05 Casio Comput Co Ltd 撮像装置、撮像制御方法及びプログラム
JP2016178505A (ja) * 2015-03-20 2016-10-06 キヤノン株式会社 画像処理装置、画像処理方法、プログラム及び記憶媒体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204578A (ja) * 1988-02-10 1989-08-17 Hitachi Ltd テレビカメラ
JPH02260977A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 撮像装置のフリッカー除去回路
JP2001016508A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 固体撮像装置
JP2003189129A (ja) * 2001-12-18 2003-07-04 Sony Corp 撮像信号処理装置及びフリッカ検出方法
JP2004112739A (ja) * 2002-07-25 2004-04-08 Fujitsu Ltd 固体イメージセンサ
JP2006245784A (ja) * 2005-03-01 2006-09-14 Canon Inc 固体撮像装置及びその駆動方法並びに撮像システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204578A (ja) * 1988-02-10 1989-08-17 Hitachi Ltd テレビカメラ
JPH02260977A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 撮像装置のフリッカー除去回路
JP2001016508A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 固体撮像装置
JP2003189129A (ja) * 2001-12-18 2003-07-04 Sony Corp 撮像信号処理装置及びフリッカ検出方法
JP2004112739A (ja) * 2002-07-25 2004-04-08 Fujitsu Ltd 固体イメージセンサ
JP2006245784A (ja) * 2005-03-01 2006-09-14 Canon Inc 固体撮像装置及びその駆動方法並びに撮像システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130531A (ja) * 2007-11-21 2009-06-11 Canon Inc 撮像装置およびその制御方法
JP2012129972A (ja) * 2010-11-25 2012-07-05 Casio Comput Co Ltd 撮像装置、撮像制御方法及びプログラム
US8804004B2 (en) 2010-11-25 2014-08-12 Casio Computer Co., Ltd. Imaging apparatus, image control method, and storage medium storing program
JP2016178505A (ja) * 2015-03-20 2016-10-06 キヤノン株式会社 画像処理装置、画像処理方法、プログラム及び記憶媒体

Also Published As

Publication number Publication date
JP4908939B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
US9794493B2 (en) Image capturing apparatus, image capturing method, and control method
US9307163B2 (en) Imaging device and imaging method
JP4948090B2 (ja) 撮像装置及び駆動制御方法
US8730347B2 (en) Image pickup apparatus with focus detection
US8634003B2 (en) Image sensing apparatus that estimates dark current and control method therefor
JP2006245784A (ja) 固体撮像装置及びその駆動方法並びに撮像システム
US20060103742A1 (en) Image capture apparatus and image capture method
JP2008011226A (ja) 撮像装置のフリッカ検出方法と装置
US11290648B2 (en) Image capture apparatus and control method thereof
JP2009017213A (ja) 撮像装置
JP5105843B2 (ja) 撮像装置及び判定方法
JP4908939B2 (ja) 撮像装置
US20200322560A1 (en) Imaging element and method of controlling the same, and imaging device
JP5452269B2 (ja) 撮像装置
JP5440245B2 (ja) 撮像装置
JP5106055B2 (ja) 撮像装置及びそのフリッカ検出方法
JPH0815324B2 (ja) テレビ用固体撮像装置
JP2000013685A (ja) 撮像装置
JP2011232658A (ja) Cmos型固体撮像素子を搭載した撮像装置及びそのプリ発光制御方法並びにフラッシュ発光量調光方法
JP2005167497A (ja) 撮像装置、良質画像獲得方法、及びプログラム
JP5630132B2 (ja) 撮像装置
JP2016096551A (ja) 撮像装置
JP5106056B2 (ja) 撮像装置及びそのフリッカ検出方法
JP5341536B2 (ja) 撮像装置
JP2011097204A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4908939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees