JP2007028258A - 復調回路 - Google Patents
復調回路 Download PDFInfo
- Publication number
- JP2007028258A JP2007028258A JP2005208232A JP2005208232A JP2007028258A JP 2007028258 A JP2007028258 A JP 2007028258A JP 2005208232 A JP2005208232 A JP 2005208232A JP 2005208232 A JP2005208232 A JP 2005208232A JP 2007028258 A JP2007028258 A JP 2007028258A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- level
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【解決手段】増幅部103に入力されるASK信号のレベルが所定範囲に含まれる場合、増幅部103から出力される信号は当該入力ASK信号を増幅した信号になる。一方、当該入力ASK信号のレベルが上記所定範囲に含まれない場合、増幅部103の出力信号は、上限値(VDD)若しくは下限値(VSS)に固定される。フィルタ部107では、増幅部103の出力信号からベースバンド信号成分が分離される。レベル調節部115では、フィルタ部107によって分離された信号成分に応じて、増幅部103に入力されるASK信号のレベルが調節される。このとき、レベル調節部115では、増幅部103に入力されるASK信号の包絡線が上記所定範囲に含まれるように、当該入力ASK信号のレベルが調節される。
【選択図】 図1
Description
上記レベル調節部は、好適には、上記振幅変調信号の振幅及び/又は直流レベルを上記フィルタ部の出力信号に応じて調節する。
本実施形態に係る復調回路は、例えば図1に示すように、増幅部103と、フィルタ部107と、レベル調節部115とを有する。
増幅部103は、本発明の増幅部の一実施形態である。
フィルタ部107は、本発明のフィルタ部の一実施形態である。
レベル調節部115は、本発明のレベル調節部の一実施形態である。
すなわち、増幅部103は、入力信号が所定の範囲に含まれる場合は入力信号を増幅して出力するが、この所定の範囲に含まれない場合は、出力信号のレベルを所定の上限値若しくは下限値に固定する。後者の場合、入力信号が変化しても出力信号が一定になることから、増幅部103は増幅動作を停止した状態になる。
抵抗104の抵抗値を‘R104’、抵抗106の抵抗値を‘R106’とし、基準電圧VSSを0[V]とすると、電圧Vmは概ね次式で表される。
Vm=Vth+VDD×R106/(R104+R106) …(1)
トランジスタ111の動作は、トランジスタ105の動作と類似しており、極性が逆なことを除けばほぼ同じである。すなわち、キャパシタ109の電圧がトランジスタ105の閾値電圧Vthを超えると、トランジスタ105は能動領域で動作し、ドレイン電流がゲート電圧に応じて変化する。キャパシタ109の電圧が閾値電圧Vthに達していない場合は、ドレイン電流が略ゼロになり、ドレイン電圧が基準電圧VSSに略等しくなる。
この場合、レベル調節部115は、増幅部103に入力されるASK信号の直流レベルを一定に保ったままでその振幅のみを調節しても良いし、逆に振幅を一定に保ったまま直流レベルのみを調節しても良いし、あるいは両者を調節しても良い。
したがって、図2に示すような半波整流波がトランジスタ105のゲートに入力されると、トランジスタ105のドレインとソースには、図3に示すように、ゲート電圧が閾値電圧vthより高い正の半サイクル以下の期間でのみ信号が現れる。それ以外の期間では、トランジスタ105のドレイン電圧が電源電圧VDD(=3[V])に固定され、ソース電圧が基準電圧VSS(=0[V])に固定されるため、信号が現れなくなる。
この動作は、位相反転を伴う非線形のアナログ増幅動作であり、電流の流通角が180度より小さい所謂C級動作に相当する。
トランジスタ105のゲートに入力される半波整流波の包絡線が所定の範囲(Vth〜Vm)を逸脱する方向に変化すると、レベル調節部115においては、その変化が打ち消されるように半波整流波のレベルが調節される。
逆に、トランジスタ105のゲートに入力される半波整流波の包絡線が低下すると、端子114の電圧が低下する。この場合、レベル調節部115では、トランジスタ105のゲートに入力される半波整流波の包絡線が上昇するようにレベル調節が行われる。すなわち、可変抵抗117の抵抗値が大きくなり、可変電圧源116の両端の電圧が上昇する。
こうした負帰還制御の働きによって、トランジスタ105のゲートに入力される半波整流波の包絡線は、ある一定の電圧に収束する。この電圧は、増幅部103において出力信号波形をクリップすることなく増幅動作が行われる所定の範囲(Vth〜Vm)に含まれる。
ここで重要なのは、増幅部103において包絡線部分が歪みなく増幅されることであり、それ以外のキャリア信号の部分が図3に示すように上限値(VDD=3[V])や下限値(VSS=0[V])でクリップされても一向に構わない。ASK信号から復調して取り出すべきベースバンド信号は、ASK信号の包絡線に相当するため、増幅部103においてはこの包絡線の部分さえ増幅されれば良い。
図4に示す出力端子114の信号波形を、図2に示す入力端子101の信号波形と比較すると、端子114の信号波形ではキャリア成分が抑圧され、ベースバンド信号の成分が増幅されているため、BC比が大幅に改善されている。
図5に示す回路は、フィルタ部502と、キャパシタ505と、増幅部506と、インバータ510とを有する。
フィルタ部502は、例えば図5に示すように、抵抗503とキャパシタ504で構成されるローパスフィルタで良い。抵抗503の一方の端子は入力端子501(=出力端子114)に接続され、他方の端子はキャパシタ504を介してVSS線に接続される。
増幅部506は、例えば図5に示すように、pチャンネルMOS型のトランジスタ507と、nチャンネルMOS型のトランジスタ508と、抵抗509とを有する。トランジスタ507のソースがVDD線に接続され、トランジスタ508のソースがVSS線に接続され、トランジスタ507及び508のドレインが増幅部506の出力に共通接続され、トランジスタ507及び508のゲートが増幅部506の入力に共通接続される。そして、この入力と出力との間に抵抗509が接続される。入力の直流バイアス電圧は、抵抗509によって出力の電圧と等しくなるように設定される。
インバータ510は、例えば図5に示すように、直列接続されたpチャンネルMOS型のトランジスタ511及びnチャンネルMOS型のトランジスタ512を有する。このトランジスタ511及び512は、増幅部506におけるトランジスタ507及び508と同様な接続関係を有する。
図6において、符号‘V4’は増幅部506の入力信号、符号‘V5’は増幅部506の出力信号、符号‘V6’はインバータ510の出力信号の波形をそれぞれ示す。
図6の例において増幅部506の入力信号V4は非常に微弱であるが、これが増幅部506において増幅されると、0.1[V]程度の振幅を持った信号V5が得られる。信号V5の直流レベルは約1.5[V]であり、インバータ510の論理閾値とほぼ等しいため、信号V5のレベル変化に応じてインバータ510の出力信号V6はハイレベル又はローレベルに切り替わる。
したがって、増幅部103においては、入力されるASK信号の全体のうち特に包絡線部分が増幅され、この増幅信号からベースバンド信号の成分が取り出される。これにより、ASK信号に含まれる微小なベースバンド信号を増幅して大きな振幅のベースバンド信号を取り出すことができるため、変調率の小さいASK信号を安定に復調することが可能になる。
したがって、キャリア成分に比べてベースバンド信号成分の振幅が非常に小さい(すなわち変調率が非常に小さい)ASK信号でも、高い利得で効率的にベースバンド信号成分を増幅し、安定な復調信号を得ることができる。
したがって、本実施形態を例えば非接触ICカードのようにASK信号の振幅が大きく変動するシステムに適用すれば、近距離から遠距離までの広い範囲で安定に通信を行うことが可能になる。
仮に、増幅部103においてA級の線形動作によりASK信号の増幅を行った場合、システムの負帰還ループの利得と位相特性との関係が問題となる。すなわち、負帰還ループの利得が0dBとなる周波数における位相偏移が180度を超えると系が発振を起こすという不都合が生じる。
本実施形態においては、A級の線形動作ではなくC級の非線形動作によってASK信号の増幅を行うことができるため、上記のような発振の恐れが少なくなり、安定な制御動作が期待できる。
Claims (6)
- 振幅変調信号の復調回路であって、
入力信号のレベルが所定の範囲に含まれる場合は当該入力信号を増幅して出力し、当該所定の範囲に含まれない場合は出力信号のレベルを所定の上限値若しくは下限値に固定する増幅部と、
上記増幅部の出力信号から上記振幅変調信号のベースバンド信号に応じた信号成分を分離して出力するフィルタ部と、
上記振幅変調信号のレベルを上記フィルタ部の出力信号に応じて調節し、当該レベル調節した信号を上記増幅部に入力するレベル調節部と
を有し、
上記レベル調節部は、上記増幅部に入力される振幅変調信号の2つの包絡線の一方が上記所定の範囲に含まれるように上記レベル調節を行う、
復調回路。 - 上記レベル調節部は、上記振幅変調信号の振幅及び/又は直流レベルを上記フィルタ部の出力信号に応じて調節する、
請求項1に記載の復調回路。 - 上記レベル調節部は、
第1抵抗と、
上記フィルタ部の出力信号に応じて抵抗値が変化する可変抵抗と
を含み、
上記第1抵抗と上記可変抵抗とが直列に接続されており、当該直列接続された回路の両端に上記振幅変調信号が入力され、上記可変抵抗の両端から上記レベル調節した信号が出力される、
請求項2に記載の復調回路。 - 上記レベル調節部は、
第1抵抗と、
上記フィルタ部の出力信号に応じて電圧が変化する可変電圧源と、
上記可変電圧源に直列に接続された第2抵抗と
を含み、
上記第1抵抗は、上記可変電圧源及び上記第2抵抗の直列回路と更に直列に接続されており、上記第1抵抗、上記可変電圧源及び上記第2抵抗の直列回路の両端に上記振幅変調信号が入力され、上記可変電圧源及び上記第2抵抗の直列回路の両端から上記レベル調節した信号が出力される、
請求項2に記載の復調回路。 - 上記第2抵抗は、上記フィルタ部の出力信号に応じて抵抗値が変化する可変抵抗を含む、
請求項4に記載の復調回路。 - 上記増幅部は、
第1電圧を供給する第1電源線と第2電圧を供給する第2電源線との間に接続される第1導電型の第1トランジスタと、
上記第1トランジスタと上記第1電源線とを接続する経路に挿入される第3抵抗と
を含み、
上記フィルタ部は、
上記第1電源線と上記第2電源線との間に接続される第2導電型の第2トランジスタと、
上記第1トランジスタと上記第3抵抗とを接続するノードと、上記第2トランジスタの制御端子との間に接続される第4抵抗と、
上記第2トランジスタの制御端子と上記第1電源線又は上記第2電源線との間に接続される第1キャパシタと、
上記第2トランジスタと上記第2電源線とを接続する経路に挿入される第5抵抗と
を含む、
請求項1に記載の復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208232A JP4774845B2 (ja) | 2005-07-19 | 2005-07-19 | 復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208232A JP4774845B2 (ja) | 2005-07-19 | 2005-07-19 | 復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007028258A true JP2007028258A (ja) | 2007-02-01 |
JP4774845B2 JP4774845B2 (ja) | 2011-09-14 |
Family
ID=37788423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208232A Expired - Fee Related JP4774845B2 (ja) | 2005-07-19 | 2005-07-19 | 復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4774845B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5475975A (en) * | 1977-11-30 | 1979-06-18 | Hitachi Ltd | Agc circuit |
JPH05121948A (ja) * | 1991-10-30 | 1993-05-18 | Hitachi Ltd | 復調装置及びそれを用いた受信機 |
JPH0621980A (ja) * | 1992-07-03 | 1994-01-28 | Fujitsu Ltd | 光信号復調方式 |
JPH08125697A (ja) * | 1994-10-27 | 1996-05-17 | Nec Corp | Ask変調における復調回路 |
JP2003125012A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Agc付きask復調装置 |
JP2004056458A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Ind Co Ltd | Ask受信機 |
JP2004350079A (ja) * | 2003-05-23 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 検波回路 |
-
2005
- 2005-07-19 JP JP2005208232A patent/JP4774845B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5475975A (en) * | 1977-11-30 | 1979-06-18 | Hitachi Ltd | Agc circuit |
JPH05121948A (ja) * | 1991-10-30 | 1993-05-18 | Hitachi Ltd | 復調装置及びそれを用いた受信機 |
JPH0621980A (ja) * | 1992-07-03 | 1994-01-28 | Fujitsu Ltd | 光信号復調方式 |
JPH08125697A (ja) * | 1994-10-27 | 1996-05-17 | Nec Corp | Ask変調における復調回路 |
JP2003125012A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Agc付きask復調装置 |
JP2004056458A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Ind Co Ltd | Ask受信機 |
JP2004350079A (ja) * | 2003-05-23 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 検波回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4774845B2 (ja) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2498398B1 (en) | Amplifier circuit and method | |
US7643805B2 (en) | Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit | |
US8040187B2 (en) | Semiconductor integrated circuit device | |
US8502603B2 (en) | Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier | |
US8067958B2 (en) | Mitigating side effects of impedance transformation circuits | |
JPWO2010100741A1 (ja) | 光通信装置 | |
US11901868B2 (en) | Amplifier circuit, adder circuit, reception circuit, and integrated circuit | |
KR102117470B1 (ko) | 전력 증폭기 | |
JP7115065B2 (ja) | トランスインピーダンスアンプ | |
US8994457B2 (en) | Transimpedance amplifier | |
JP4481314B2 (ja) | 信号変換回路 | |
JP2009010640A (ja) | 信号変換回路及びレール・ツー・レール回路 | |
JP2013038603A (ja) | 全差動増幅器 | |
JP2006314059A (ja) | 半導体装置 | |
US11362629B2 (en) | Transimpedance amplifier circuit | |
US20230092750A1 (en) | Reception circuit for optical communication | |
US7019588B2 (en) | Method to dynamically control the quiescent current of an operational amplifier arrangement and operational amplifier arrangement performing this method | |
JP4774845B2 (ja) | 復調回路 | |
CN102570989A (zh) | 运算放大器 | |
EP2945286B1 (en) | Amplifier arrangement and amplification method | |
CN108347227B (zh) | 一种ab类放大器 | |
US11664774B2 (en) | Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method | |
US9337789B2 (en) | Differential receiver | |
JP4525295B2 (ja) | 増幅回路 | |
WO2018180111A1 (ja) | ノイズ除去回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |