JP2007025994A - 交流接続コンデンサ制御回路及び交流接続コンデンサ - Google Patents
交流接続コンデンサ制御回路及び交流接続コンデンサ Download PDFInfo
- Publication number
- JP2007025994A JP2007025994A JP2005206107A JP2005206107A JP2007025994A JP 2007025994 A JP2007025994 A JP 2007025994A JP 2005206107 A JP2005206107 A JP 2005206107A JP 2005206107 A JP2005206107 A JP 2005206107A JP 2007025994 A JP2007025994 A JP 2007025994A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- capacitor
- cycle
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 安価で大容量の電解コンデンサを用いた交流接続コンデンサ制御回路及び交流接続コンデンサを提供する。
【解決手段】 交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、交流電源の正サイクル時に交流電源と第1有極性コンデンサとを並列接続しかつ負サイクル時に交流電源と第1有極性コンデンサとを断絶する第1スイッチング手段と、交流電源の正サイクル時に交流電源と第2有極性コンデンサとを断絶しかつ負サイクル時に交流電源と第2有極性コンデンサとを並列接続する第2スイッチング手段とを有する。
【選択図】 図1
【解決手段】 交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、交流電源の正サイクル時に交流電源と第1有極性コンデンサとを並列接続しかつ負サイクル時に交流電源と第1有極性コンデンサとを断絶する第1スイッチング手段と、交流電源の正サイクル時に交流電源と第2有極性コンデンサとを断絶しかつ負サイクル時に交流電源と第2有極性コンデンサとを並列接続する第2スイッチング手段とを有する。
【選択図】 図1
Description
本発明は、交流電源で駆動される誘導性負荷の力率改善に用いられる進相コンデンサの役割を果たす交流接続コンデンサ制御回路及び交流接続コンデンサに関する。
力率は、交流回路の効率を示す値の一つであり、皮相電力に対する有効電力の割合である。電力系統の負荷は一般に誘導性負荷(例えば、電動機)が主であり遅れ力率(印加電圧に対して電流の位相が遅れ状態)となる。これは無効電流が大きくなることを意味し、力率は悪化する。力率が悪いと、発電所から負荷までの送電損失の拡大、電圧降下の増大、設備利用率の低下等、種々の弊害がある。また、電気料金も高くなる。
これは、実際に負荷が必要とする消費電力(実効電力)P(W)=I2×Rである場合に、送電線をI+ΔI(ΔI>0)の電流が流れるため、送電線の電気抵抗をRtとするとΔI2×Rtだけ送電線で余分な電力を消費することを意味する。I+ΔIが皮相電流であり、ΔIが無効電流成分である。この無効電流成分による送電損失は、日本国において一つの電力会社の発電量に匹敵するほどである。
力率改善とは、無効電流成分を小さくして力率を向上させることすなわち値をできるだけ1に近づけるこという。従来、力率改善には、誘導性負荷と並列に(送電線とも並列に)容量性素子であるコンデンサを接続する手法が用いられており、このようなコンデンサを「進相コンデンサ」と称している(特許文献1、2等参照)。
大電力を必要とする誘導性負荷の場合、流れる電流の値及び位相の遅れ共に大である。従って、この位相の遅れを進相する進相コンデンサの容量も必然的に大容量が要求される。尚、進相コンデンサには交流電圧が印加されるため、通常は極性のない交流対応コンデンサが用いられる。そして、このタイプのコンデンサを小型大容量とすることは、現状では実現不可能である。また、従来の交流対応進相コンデンサは非常に高価である。
そこで、安価で大容量が得られる電解コンデンサを進相コンデンサとして利用することが考えられる。電解コンデンサ、特にアルミニウム電解コンデンサでは非常に大きな容量が得られるという利点があるが、正負の極性があるため通常は交流−直流変換電源回路の平滑や直流電位の保持の用途に限られる。交流が印加される用途にはほとんど用いられていないのが現状である。
特開平7−104873号公報
特開2000−166094号公報
図7は、電解コンデンサを交流用途である進相コンデンサとして用いた従来例の回路図である。2つの電解コンデンサC1とC2が互いに逆極性となるように直列接続され、さらに各電解コンデンサの逆極性電圧に対して順方向となるように2つのダイオードD11及びD12をそれぞれ並列接続している。図8は、図7のA点とB点の間に印加される交流電源電圧(図示の例では実効値100V)の一周期の波形を示す。
正常状態における動作は次の通りである。電解コンデンサC1及びC2が充電されていない状態(通電していない)から通電を開始する初期状態のとき、図8の交流電源の正サイクル(0°〜180°)がAB間に印加されると、順方向電圧となる電解コンデンサC1は電圧尖塔値までの0°〜90°の区間で充電され、交流電源の電圧が降下する90°〜180°の区間で放電される。この正サイクルの間、電解コンデンサC2には逆極性電圧が印加されるので、これに対する耐圧が必要である。もっとも、電解コンデンサC2の逆極性電圧がダイオードD12の順方向電圧に達したならば、ダイオードD12を通じて電流が流れて電圧が制限されるため電解コンデンサC2への負担は軽減される。
同様に、交流電源の負サイクル(180°〜360°)がAB間に印加されると、順方向電圧となる電解コンデンサC2は180°〜270°の区間で充電され、270°〜360°の区間で放電される。この間、電解コンデンサC1には逆極性電圧が印加されるので、やはりこれに対する耐電圧が必要である。そして同様に、電解コンデンサC1の逆極性電圧がダイオードD11の順方向電圧に達したならば、ダイオードD11を通じて電流が流れて電圧が制限されるため電解コンデンサC1への負担は軽減される。
図7の回路では、2つの電解コンデンサC1とC2は直列接続されているため、双方のコンデンサ容量が等しくCであったとしても、全体の容量は半分のC/2しか得られないという問題がある。
次に、図7の回路図の電解コンデンサC2が劣化(容量抜け)した場合に問題となる現象を説明する。容量抜けしたコンデンサC2では充放電電流が減少するか、ほとんど流れなくなる。この状態におけるAB間の電流路は、A点、電解コンデンサC1、ダイオードD12、B点という経路になる。
このとき、図8の交流電源の正サイクルの0°〜90°の区間で電解コンデンサC1は交流電源の尖塔値141Vまで充電される。そして90°〜180°の区間で、もし電解コンデンサC2が正常であればB点、電解コンデンサC2、電解コンデンサC1、A点という経路で電流が流れて電解コンデンサC1が放電されるはずであるが、電解コンデンサC2が容量抜けしているため電解コンデンサC1は放電できない。従って、電解コンデンサC1は尖塔値141Vに充電されたままとなる。
次に、負サイクル180°〜270°に入り、位相270°で交流電源の尖塔値−141Vが印加される。図9は、電解コンデンサC2が劣化した場合の交流電源位相270°における図7の回路の等価回路である。このとき、電解コンデンサC2に対しては交流電源の尖塔値141VとコンデンサC1の充電電圧141Vを加算した282Vが順方向に印加されることとなる。このことから、理論上、コンデンサ耐圧は、交流電源の電圧実効値×1.41×2の大きさが必要となる。これは極端な場合であるが、多かれ少なかれいずれかの電解コンデンサが容量抜けを起こすと、その電解コンデンサには順方向の過電圧がかかることとなる。従って、設計時には、使用可能な許容される容量抜けの程度を想定し、その場合に要求される耐圧を備えた電解コンデンサを準備しなければならない。高耐圧コンデンサが高価となることはいうまでもない。
図10もまた、電解コンデンサを進相コンデンサとして用いた別の従来例である。図10の回路では、2つの電解コンデンサC1とC2を逆極性に直列接続したのみである。図7の回路のような並列ダイオードを備えていないため、コンデンサC1及びC2が充電されていない状態(通電していない)から通電を開始する初期状態のとき、いずれかのコンデンサに逆極性電圧が印加される。従って、これに対する耐圧が必要である。この回路では、負荷のオン/オフの度に逆極性電圧が印加されることとなる。
また、直列接続した両電解コンデンサの容量が異なる場合には、容量の小さいコンデンサにより大きな逆極性電圧が印加され、寿命が極端に短縮される。また容量の小さい電解コンデンサには順方向においてもより大きな電圧が印加されるため過大電圧に対する耐圧をもつコンデンサを当初から使用しなければならない。電解コンデンサは本来容量のばらつきが大きいことに加え、充放電の繰り返しにより容量の小さい方のコンデンサの容量抜けが加速され、さらに容量差が拡大する傾向がある。
また、図10の場合も、いずれか一方の電解コンデンサが劣化した場合、劣化した電解コンデンサの充放電電流は減少するが電流は流れるため、正常な電解コンデンサにはある程度の電圧が蓄積される。この正常な電解コンデンサの充電電圧と、交流電源の尖塔値とが図9と同様に加算されて劣化した電解コンデンサに印加される。こうして、劣化した電解コンデンサに順方向の過電圧がかかることになる。
以上まとめると、2つの電解コンデンサを逆極性に直列接続して進相コンデンサとして用いる場合には次のような問題点がある。
・いずれかのコンデンサに逆極性電圧が印加され、特に容量抜けしたコンデンサには過大電圧が印加される。
・いずれかのコンデンサ、特に容量抜けしたコンデンサに順方向の過大電圧が印加される。
・容量抜けに対応するために定期的なメンテナンスが必要であり、負担が大きい。
・直列接続のために全体のコンデンサ容量が小さくなり、また容量抜けしたコンデンサの容量が小さくなるほどそれにより全体容量が支配されて全体容量が小さくなる。
尚、上記の問題点は電解コンデンサに限らず、他の有極性コンデンサについても同様である。
・いずれかのコンデンサに逆極性電圧が印加され、特に容量抜けしたコンデンサには過大電圧が印加される。
・いずれかのコンデンサ、特に容量抜けしたコンデンサに順方向の過大電圧が印加される。
・容量抜けに対応するために定期的なメンテナンスが必要であり、負担が大きい。
・直列接続のために全体のコンデンサ容量が小さくなり、また容量抜けしたコンデンサの容量が小さくなるほどそれにより全体容量が支配されて全体容量が小さくなる。
尚、上記の問題点は電解コンデンサに限らず、他の有極性コンデンサについても同様である。
上記の問題点に鑑み、本発明の目的は、安価で大容量の有極性コンデンサを、例えば交流電源の力率改善用進相コンデンサのように交流電源に接続して用いる場合において、いずれのコンデンサに対しても逆極性電圧及び順逆方向過大電圧が印加されることなく、かつ1つのコンデンサのもつ容量をそのまま利用できる交流接続コンデンサ制御回路及び交流接続コンデンサを提供することである。
上記の目的を達成するべく、本発明は以下の構成を提供する。
(1)請求項1に係る交流接続コンデンサ制御回路は、交流電源に使用可能な交流接続コンデンサ制御回路において、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、
前記交流電源の正サイクル時に前記交流電源と前記第1有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第1有極性コンデンサとを断絶する第1スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第2有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第2有極性コンデンサとを並列接続する第2スイッチング手段とを有することを特徴とする。
(1)請求項1に係る交流接続コンデンサ制御回路は、交流電源に使用可能な交流接続コンデンサ制御回路において、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、
前記交流電源の正サイクル時に前記交流電源と前記第1有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第1有極性コンデンサとを断絶する第1スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第2有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第2有極性コンデンサとを並列接続する第2スイッチング手段とを有することを特徴とする。
(2)請求項2に係る交流接続コンデンサ制御回路は、請求項1において、前記第1スイッチング手段が、前記第1有極性コンデンサに直列接続された第1電流路と該第1電流路のオンオフを制御する第1制御端とを有する第1素子を具備し、前記交流電源電圧から生成した第1制御端駆動電圧を該第1制御端に印加することにより前記交流電源の正サイクル時に該第1素子をオン状態としかつ負サイクル時に該第1素子をオフ状態とする一方、
前記第2スイッチング手段が、前記第2有極性コンデンサに直列接続された第2電流路と該第2電流路のオンオフを制御する第2制御端とを有する第2素子を具備し、前記交流電源電圧から生成した第2制御端駆動電圧を該第2制御端に印加することにより前記交流電源の正サイクル時に該第2素子をオフ状態としかつ負サイクル時に該第2素子をオン状態とすることを特徴とする。
前記第2スイッチング手段が、前記第2有極性コンデンサに直列接続された第2電流路と該第2電流路のオンオフを制御する第2制御端とを有する第2素子を具備し、前記交流電源電圧から生成した第2制御端駆動電圧を該第2制御端に印加することにより前記交流電源の正サイクル時に該第2素子をオフ状態としかつ負サイクル時に該第2素子をオン状態とすることを特徴とする。
(3)請求項3に係る交流接続コンデンサ制御回路は、請求項2において、前記第1制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第1分圧点の電位を用いて生成される一方、
前記第2制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第2分圧点の電位を用いて生成されることを特徴とする。
前記第2制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第2分圧点の電位を用いて生成されることを特徴とする。
(4)請求項4に係る交流接続コンデンサ制御回路は、請求項2において、前記第1制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第1の二次コイルの出力電圧を用いて生成される一方、
前記第2制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第2の二次コイルの出力電圧を用いて生成されることを特徴とする。
前記第2制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第2の二次コイルの出力電圧を用いて生成されることを特徴とする。
(5)請求項5に係る交流接続コンデンサ制御回路は、請求項3または4において、前記第1制御端駆動電圧は、前記抵抗分圧回路の前記第1分圧点の電位または前記トランスの第1の二次コイルの出力電圧を用いた電圧を入力される第1トリガー回路の出力電圧として生成される一方、
前記第2制御端駆動電圧は、前記抵抗分圧回路の前記第2分圧点の電位または前記トランスの第2の二次コイルの出力電圧を用いた電圧を入力される第2トリガー回路の出力電圧として生成されることを特徴とする。
前記第2制御端駆動電圧は、前記抵抗分圧回路の前記第2分圧点の電位または前記トランスの第2の二次コイルの出力電圧を用いた電圧を入力される第2トリガー回路の出力電圧として生成されることを特徴とする。
(6)請求項6に係る交流接続コンデンサ制御回路は、請求項5において、前記第1トリガー回路が、所定の第1しきい値に基づいて前記第1素子をオン状態とする一定電圧と該第1素子をオフ状態とする一定電圧とを交互に出力すると共に、該第1素子をオン状態とする一定電圧を前記交流電源が正サイクルに入る直前に発生しかつ該第1素子をオフ状態とする一定電圧を前記負サイクルに入った直後に発生するべく該所定の第1しきい値が設定される一方、
前記第2トリガー回路が、所定の第2しきい値に基づいて前記第2素子をオン状態とする一定電圧と該第2素子をオフ状態とするの一定電圧とを交互に出力すると共に、該第2素子をオン状態とする一定電圧を前記交流電源が負サイクルに入る直前に発生しかつ該第2素子をオフ状態とする一定電圧を前記正サイクルに入った直後に発生するべく該所定の第2しきい値が設定されることを特徴とする。
前記第2トリガー回路が、所定の第2しきい値に基づいて前記第2素子をオン状態とする一定電圧と該第2素子をオフ状態とするの一定電圧とを交互に出力すると共に、該第2素子をオン状態とする一定電圧を前記交流電源が負サイクルに入る直前に発生しかつ該第2素子をオフ状態とする一定電圧を前記正サイクルに入った直後に発生するべく該所定の第2しきい値が設定されることを特徴とする。
(7)請求項7に係る交流接続コンデンサ制御回路は、請求項2〜6のいずれかにおいて、前記第1素子及び/又は第2素子は、FET、バイポーラトランジスタまたはIGBTであることを特徴とする。
(8)請求項8に係る交流電源に使用される交流接続コンデンサは、前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、内蔵される制御回路とを有し、
前記制御回路が、前記交流電源の正サイクル時に前記交流電源と前記第1有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第1有極性コンデンサとを断絶する第1スイッチング手段と、前記交流電源の正サイクル時に前記交流電源と前記第2有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第2有極性コンデンサとを並列接続する第2スイッチング手段とを具備することを特徴とする。
前記制御回路が、前記交流電源の正サイクル時に前記交流電源と前記第1有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第1有極性コンデンサとを断絶する第1スイッチング手段と、前記交流電源の正サイクル時に前記交流電源と前記第2有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第2有極性コンデンサとを並列接続する第2スイッチング手段とを具備することを特徴とする。
(9)請求項9に係る交流接続コンデンサは、請求項8において、前記第1スイッチング手段が、前記第1有極性コンデンサに直列接続された第1電流路と該第1電流路のオンオフを制御する第1制御端とを有する第1素子を具備し、前記交流電源電圧から生成した第1制御端駆動電圧を該第1制御端に印加することにより前記交流電源の正サイクル時に該第1素子をオン状態としかつ負サイクル時に該第1素子をオフ状態とする一方、
前記第2スイッチング手段が、前記第2有極性コンデンサに直列接続された第2電流路と該第2電流路のオンオフを制御する第2制御端とを有する第2素子を具備し、前記交流電源電圧から生成した第2制御端駆動電圧を該第2制御端に印加することにより前記交流電源の正サイクル時に該第2素子をオフ状態としかつ負サイクル時に該第2素子をオン状態とすることを特徴とする。
前記第2スイッチング手段が、前記第2有極性コンデンサに直列接続された第2電流路と該第2電流路のオンオフを制御する第2制御端とを有する第2素子を具備し、前記交流電源電圧から生成した第2制御端駆動電圧を該第2制御端に印加することにより前記交流電源の正サイクル時に該第2素子をオフ状態としかつ負サイクル時に該第2素子をオン状態とすることを特徴とする。
・請求項1に係る交流接続コンデンサ制御回路では、互いに逆極性となる2つの有極性コンデンサがそれぞれ該交流電源に対して並列接続可能に構成されている。よって、有極性コンデンサ同士も並列の関係になる。そして、交流電源の正サイクル時の電圧に対して順方向となる第1有極性コンデンサについては、交流電源の正サイクル時にのみ並列接続され、負サイクル時には断絶される。従って、第1有極性コンデンサは正サイクル時に充放電を行うことにより、例えば進相コンデンサとして働き、負サイクル時には実質的に回路から断絶され機能しない。一方、交流電源の負サイクル時の電圧に対して順方向となる第2有極性コンデンサについては、この逆となる。
本発明の第1有極性コンデンサと第2有極性コンデンサは、交流電源の半サイクル毎に交流電源に対して交互に並列接続されることにより、独立して作用することとなる。従って、第1有極性コンデンサには、交流電源の負サイクル時に逆極性の電圧が印加されることはない。同じく第2有極性コンデンサには、交流電源の正サイクル時に逆極性の電圧が印加されることはない。
また、従来技術で示した直列接続とは異なり、各有極性コンデンサの容量がそのまま寄与することができる。従って、同一容量、数量のコンデンサを使用して、従来技術より2倍の容量が実現できる。
このように、各有極性コンデンサが独立して交流電源に用いられるので、互いに影響を及ぼさない。すなわち、いずれかのコンデンサが劣化した場合にも他方の有極性コンデンサは全く影響を受けない。さらに、劣化したコンデンサに過大電圧が印加されることもない。双方のコンデンサに容量差があっても同様である。
・請求項2に係る交流接続コンデンサ制御回路では、各有極性コンデンサと交流電源との並列接続・断絶を行う第1及び第2のスイッチング手段として、各有極性コンデンサと直列接続した電流路をそれぞれ具備する第1素子及び第2素子をそれぞれ設けている。従って、各素子をオン状態として電流路を導通させることにより交流電源の電圧により有極性コンデンサに対して充放電電流を流すことができ、また各素子をオフ状態として電流路を遮断することにより交流電源と有極性コンデンサとを断絶することができる。また、各素子のオンオフを制御する制御端駆動電圧を、交流電源を用いて生成することにより、各素子のオンオフのタイミングと交流電源の正と負のサイクルの切り替わり(位相0°、180°のとき)のタイミングとを同期させることができる。
・請求項3に係る交流接続コンデンサ制御回路では、請求項2における第1及び第2の制御端駆動電圧を、交流電源と並列接続された抵抗分圧回路の第1及び第2の分圧点の電位を用いてそれぞれ生成する。抵抗分圧回路の分圧点の電位は交流電源と同周期で変位する。従って、分圧点と基準電位(各素子の基準電位)間の電圧から制御端駆動電圧を生成できる。生成においては、制御端駆動電圧として必要な極性とするために適宜極性反転を行えばよい。このようにして生成された制御端駆動電圧により第1及び第2の素子のオンオフを制御すれば、第1及び第2の素子のオンオフのタイミングを交流電源の正と負のサイクルの切り替わりのタイミングに同期させることができる。また、後述のトランスを用いてゲート駆動電圧を発生させる方式よりも回路をコンパクトに構成できる。
・請求項4に係る交流接続コンデンサ制御回路では、請求項2における第1及び第2の制御端駆動電圧を、交流電源に一次側を接続されたトランスの第1及び第2の二次コイルの出力電圧を用いてそれぞれ生成する。トランスの一次側を交流電源に接続することにより、その二次側では交流電源と同周期で同相または逆相のいずれの電圧出力も得ることができる。この二次側における出力電圧のうち、各素子をオンオフさせる制御端駆動電圧として必要な極性の電圧を用いることができる。このようにして生成された制御端駆動電圧により各素子のオンオフを制御すれば、各素子のオンオフのタイミングを交流電源の正と負のサイクルの切り替わりのタイミングに同期させることができる。
・請求項5に係る交流接続コンデンサ制御回路では、請求項3または4において、トランス二次側出力電圧または抵抗分圧回路の分圧点電位を用いた電圧を入力し、各素子の制御端駆動電圧を出力する第1及び第2のトリガー回路をそれぞれ設ける。これらのトリガー回路により、交流電源に同期して各素子をオンオフさせる適切な制御端駆動電圧を生成することができる。
・請求項6に係る交流接続コンデンサ制御回路では、請求項5において、第1及び第2のトリガー回路が、交流電源が負から正または正から負へ入る直前にそれぞれの素子をオン状態する一定電圧、及び正から負または負から正へ入った直後にオフ状態とする一定電圧を発生する。
トリガー回路の第1の効果は、FETをオフ状態から完全なオン状態に速やかに移行させることである。仮にゲート駆動電圧が交流電源電圧と相似波形の場合は、位相0°、180°の近傍ではゲート駆動電圧が0Vの近傍で小さいためにFETが完全にオン状態とならず、完全にオン状態となるまでに若干遅れを生じることになる。これを防止するために、所定のしきい値となった時点で十分なレベルの一定電圧をパルス的に発生することによりFETを直ちに確実にオンさせることができる。また同様に、FETをオン状態から完全なオフ状態に速やかに移行させるために、所定のしきい値となった時点で別の一定電圧をパルス的に発生することによりFETを直ちに確実にオフさせることができる。
また、トリガー回路の第2の効果は、第1FETと第2FETのオンオフ切替時にコンデンサの電流路が瞬断されるのを防止できることである。仮に交流電源の正と負のサイクルの切り替わり時点で第1FETと第2FETのオンとオフが同時に行われるとすると、タイミングによっては瞬間的に双方のFETともオフとなる可能性がある。交流電源の正と負のサイクルの切り替わり時点では有極性コンデンサに流れる電流は最大となっている。従って、第1FETについては交流電源が負から正へ変わる若干手前でオン状態としかつ正から負へ変わった若干後にオフ状態とする。また第2FETについては正から負へ変わる若干手前でオン状態としかつ負から正へ変わった若干後にオフ状態とすることにより、第2FETがオフとなる前に第1FETがオンとなる一方、第1FETがオフとなる前に第2FETがオンとなることが確保される。このように、双方のFETのオン状態の期間が若干重なるようにすることでコンデンサの電流路の瞬断が避けられる。
・請求項7に記載の交流接続コンデンサ制御回路では、第1素子及び/又は第2素子として、FET(field effect transistor)、バイポーラトランジスタまたはIGBT(Insulated Gate Bipolar Transistor)を用いることができ、本回路を使用する交流電源の電圧及び必要な電流容量等に応じて最適な素子を選択することができる。尚、制御端駆動電圧は、FETの場合はゲート駆動電圧であり、バイポーラトランジスタの場合はベース電流を供給するための電圧であり、IGBTの場合はゲート駆動電圧である。
・請求項8に記載の交流接続コンデンサでは、2個の有極性コンデンサにその制御回路を内蔵する。制御回路は、第1有極性コンデンサと第2有極性コンデンサが交流電源の半サイクル毎に交流電源に対して交互に並列接続されるように各スイッチング手段により制御する。これにより、各有極性コンデンサに逆極性の電圧が印加されることはなく、いずれかの有極性コンデンサが劣化した場合にも他方の有極性コンデンサには全く影響を及ぼさない。
・請求項9に係る交流接続コンデンサでは、請求項8において、各有極性コンデンサと交流電源との並列接続・断絶を行う第1及び第2のスイッチング手段として、各有極性コンデンサと直列接続した電流路をそれぞれ具備する第1素子及び第2素子をそれぞれ設け、各素子をオン状態として電流路を導通させることにより有極性コンデンサに充放電電流を流すことができ、また各素子をオフ状態として電流路を遮断することにより交流電源と有極性コンデンサとを断絶することができる。さらに、各素子のオンオフを制御する制御端駆動電圧を、交流電源を用いて生成することにより、各素子のオンオフのタイミングと交流電源の正と負のサイクルの切り替わりのタイミングとを同期させることができる。
以下、図面を参照しつつ本発明の実施の形態を説明する。以下においては、有極性コンデンサとして電解コンデンサを用いた実施形態について説明するが、本発明は、電解コンデンサに限られずいずれの有極性コンデンサにも適用可能である。有極性コンデンサには、例えば、アルミニウム電解コンデンサ、タンタル電解コンデンサ、電気二重層キャパシタ等がある。
(1)第1の実施形態
(1-1)回路構成
図1は、本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第1の実施形態を示す回路図である。本回路は、誘導性負荷を駆動する交流電源ACVと並列に接続される。本回路においては、電解コンデンサC1の負極端子とFET1のソースS1とが接続されており、そして電解コンデンサC1の正極端子を交流電源ACVの一方のX端子へ接続し、FET1のドレインD1を交流電源ACVの他方のY端子へ接続している。FET1は、電解コンデンサC1を充放電する電流路のスイッチング手段として働くため、FET1がオン状態のとき電解コンデンサC1は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。
(1-1)回路構成
図1は、本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第1の実施形態を示す回路図である。本回路は、誘導性負荷を駆動する交流電源ACVと並列に接続される。本回路においては、電解コンデンサC1の負極端子とFET1のソースS1とが接続されており、そして電解コンデンサC1の正極端子を交流電源ACVの一方のX端子へ接続し、FET1のドレインD1を交流電源ACVの他方のY端子へ接続している。FET1は、電解コンデンサC1を充放電する電流路のスイッチング手段として働くため、FET1がオン状態のとき電解コンデンサC1は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。
一方、電解コンデンサC2の負極端子とFET2のソースS2とが接続されており、そして電解コンデンサC2の正極端子を交流電源ACVのY端子へ接続し、FET2のドレインD2を交流電源ACVのX端子へ接続している。FET2は、交流電源ACVにより電解コンデンサC2を充放電する電流路のスイッチング手段として働くため、FET2がオン状態のとき電解コンデンサC2は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。よって、電解コンデンサC1と電解コンデンサC2とは、互いに逆極性で並列の関係にある。
トランスTは、交流電源ACVに対して一次側コイルPCを並列接続されており、2つの二次側コイルSC1及びSC2を具備する。一次側コイルPCの巻き始め端子(黒丸印)は交流電源ACVのX端子へ接続され、巻き終わり端子(黒丸印の反対側)は交流電源ACVのY端子へ接続されている。
二次側コイルSC1の巻き始め端子(黒丸印)はトリガー回路TG1の入力端子と接続され、トリガー回路TG1の出力端子はFET1のゲートG1と接続されている。二次側コイルSC1の巻き終わり端子(黒丸印の反対側)はFET1のソースS1と接続されている。
もう一方の二次側コイルSC2の巻き終わり端子(黒丸印の反対側)はトリガー回路TG2の入力端子と接続され、トリガー回路TG2の出力端子はFET2のゲートG2と接続されている。二次側コイルSC2の巻き始め端子(黒丸印)はFET2のソースS2と接続されている。
図示の例では、FET1及びFET2は、Nチャネル型であるがPチャネル型も用いることができる。また、本回路におけるFET1とFET2のスイッチング動作は互いに独立しているため、一方がNチャネル型、他方がPチャネル型であってもよい。Pチャネル型の場合は、ゲート駆動電圧の極性を逆にするだけでよい。FETを用いた後述する第2の実施形態でも同様である。
FET1、FET2及びトランスTは、電解コンデンサC1及びC2の各々の充放電を制御するために設けられる。より具体的には、トランスTは、FET1及びFET2をそれぞれオンオフさせる各々のゲート駆動電圧を生成するために設けられる。
さらにトリガー回路TG1及びTG2は、トランスTの二次側コイルSC1及びSC2のそれぞれから得られる電圧を好適なタイミング及び好適な電圧値のゲート駆動電圧に変換するために設けられる。トリガー回路TG1の接地点はFET1のソースS1と接続されており、ソースS1の電位がトリガー回路TG1の基準電位となる。トリガー回路TG2の接地点はFET2のソースS2と接続されており、ソースS2の電位がトリガー回路TG2の基準電位となる。これらの動作の詳細については後述する。
図2は、交流電源ACVの電圧波形(Y端子電位を基準としたX端子における波形)と各電解コンデンサC1、C2の充放電状況との関係を模式的に示した図である。図2における電圧波形の一周期の前半(位相0°〜180°)を「正サイクル」と称し、後半(位相180°〜360°)を「負サイクル」と称することとする。図1を参照すると、交流電源ACVのX端子がY端子より高電位となるときが正サイクルであり、X端子がY端子より低電位となるときが負サイクルである。電解コンデンサC1は、正サイクル時に順方向電圧がかかるように接続され、電解コンデンサC2は、負サイクル時に順方向電圧がかかるように接続されている。従って、正サイクル時にFET1がオン状態となることにより、電解コンデンサC1は0〜90°の間に実線矢印で示す充電電流i11が流れて充電され、90°〜180°の間に破線矢印で示す放電電流i12が流れて放電される。一方、負サイクル時にFET2がオン状態となることにより、電解コンデンサC2は180°〜270°の間に実線で示す充電電流i21が流れて充電され、270°〜360°の間に破線で示す放電電流i22が流れて放電される。
(1-2)動作説明
(1-2-1)電解コンデンサC1に関連する動作
図1の回路における電解コンデンサC1に関連する動作は次の通りである。
トランスTの一次側コイルPCの巻き始め端子の電位は、交流電源ACVのX端子と同相で変化する。先ず、正サイクル時において、一次側コイルPCの巻き始め端子が正電位となると、二次側コイルSC1の巻き始め端子も正電位となる(実線丸囲みの+で示す)。つまり、二次側コイルSC1の巻き始め端子も交流電源ACVのX端子と同相で電位変化する。今、トリガー回路TG1を無視すると、二次側コイルSC1の巻き始め端子が正電位となることにより、FET1のゲートG1がソースS1よりも高電位となるため、FET1がオン状態となる。これにより、ドレイン・ソース間が導通し、電解コンデンサC1に充放電電流が流れる。このように、二次側コイルSC1の巻き始め端子の電圧は、FET1のゲート駆動電圧を生成するために用いられる。
(1-2-1)電解コンデンサC1に関連する動作
図1の回路における電解コンデンサC1に関連する動作は次の通りである。
トランスTの一次側コイルPCの巻き始め端子の電位は、交流電源ACVのX端子と同相で変化する。先ず、正サイクル時において、一次側コイルPCの巻き始め端子が正電位となると、二次側コイルSC1の巻き始め端子も正電位となる(実線丸囲みの+で示す)。つまり、二次側コイルSC1の巻き始め端子も交流電源ACVのX端子と同相で電位変化する。今、トリガー回路TG1を無視すると、二次側コイルSC1の巻き始め端子が正電位となることにより、FET1のゲートG1がソースS1よりも高電位となるため、FET1がオン状態となる。これにより、ドレイン・ソース間が導通し、電解コンデンサC1に充放電電流が流れる。このように、二次側コイルSC1の巻き始め端子の電圧は、FET1のゲート駆動電圧を生成するために用いられる。
FET1のオン状態は、基本的に正サイクル時すなわち位相0°〜180°の範囲で持続する。位相0°のとき電解コンデンサC1は放電状態であるので位相0°〜90°で充電され、交流電源ACVの電圧尖塔値(実効値100Vであれば141V)まで充電される。このとき電解コンデンサC1の正極端子の電位はこの正の尖塔値電位となる。位相90°〜180°では、交流電源ACVの電位が降下するので電解コンデンサC1は放電し、位相180°で完全に放電する。
負サイクル時においては、一次コイルPCの巻き始め端子は負電位となり、二次側コイルSC1の巻き始め端子も負電位となる。トリガー回路TG1を無視すると、二次側コイルSC1の巻き始め端子が負電位となることにより、FET1のゲートG1がソースS1より低電位となるため、FET1がオフ状態となる。これにより、電解コンデンサC1は交流電源ACVから断絶される。
(1-2-2)電解コンデンサC2に関連する動作
図1の回路における電解コンデンサC2に関連する動作は次の通りである。
負サイクル時においては、一次側コイルPCの巻き終わり端子が正電位となり、二次側コイルSC2の巻き終わり端子も正電位となる(破線丸囲みの+で示す)。つまり、二次側コイルSC2の巻き終わり端子が交流電源ACVのY端子と同相で電位変化する(Y端子における電圧波形は図2の波形と逆相になる)。今、トリガー回路TG2を無視すると、二次側コイルSC2の巻き終わり端子が正電位となることにより、FET2のゲートG2がソースS2よりも高電位となるため、FET2がオン状態となる。これにより、ドレイン・ソース間が導通し、電解コンデンサC2に充放電電流が流れる。このように、二次側コイルSC2の巻き終わり端子の電圧は、FET2のゲート駆動電圧を生成するために用いられる。
図1の回路における電解コンデンサC2に関連する動作は次の通りである。
負サイクル時においては、一次側コイルPCの巻き終わり端子が正電位となり、二次側コイルSC2の巻き終わり端子も正電位となる(破線丸囲みの+で示す)。つまり、二次側コイルSC2の巻き終わり端子が交流電源ACVのY端子と同相で電位変化する(Y端子における電圧波形は図2の波形と逆相になる)。今、トリガー回路TG2を無視すると、二次側コイルSC2の巻き終わり端子が正電位となることにより、FET2のゲートG2がソースS2よりも高電位となるため、FET2がオン状態となる。これにより、ドレイン・ソース間が導通し、電解コンデンサC2に充放電電流が流れる。このように、二次側コイルSC2の巻き終わり端子の電圧は、FET2のゲート駆動電圧を生成するために用いられる。
FET2のオン状態は、基本的には負サイクル時すなわち位相180°〜270°の範囲で持続する。位相180°のとき電解コンデンサC2は放電状態であるので位相180°〜270°で充電され、交流電源ACVの電圧尖塔値(実効値100Vであれば141V)まで充電される。このとき電解コンデンサC2の正極端子の電位は正の尖塔値電位となる。位相270°〜360°では、交流電源ACVの電位が降下するので電解コンデンサC2は放電し、位相360°で完全に放電する。
正サイクル時においては、一次コイルPCの巻き終わり端子は負電位となり、二次側コイルSC2の巻き終わり端子も負電位となる。トリガー回路TG2を無視すると、二次側コイルSC2の巻き終わり端子が負電位となることにより、FET2のゲートG2がソースS2より低電位となるため、FET2がオフ状態となる。これにより、電解コンデンサC2は交流電源ACVから断絶される。
(1-2-3)トリガー回路に関連する動作
次に、図1及び図3を参照してトリガー回路TG1、TG2の動作について説明する。双方のトリガー回路TG1、TG2とも所定のしきい値電圧を設定されており、入力電圧(二次側コイルSC1、SC2の出力電圧)としきい値電圧を比較してフリップフロップによる2値の出力電圧を生成するシュミットトリガ回路で構成されている。尚、トリガー回路TG1とTG2とは各々独立して働くので、しきい値電圧及び2値の出力電圧は必ずしも等しくなくともよい。
次に、図1及び図3を参照してトリガー回路TG1、TG2の動作について説明する。双方のトリガー回路TG1、TG2とも所定のしきい値電圧を設定されており、入力電圧(二次側コイルSC1、SC2の出力電圧)としきい値電圧を比較してフリップフロップによる2値の出力電圧を生成するシュミットトリガ回路で構成されている。尚、トリガー回路TG1とTG2とは各々独立して働くので、しきい値電圧及び2値の出力電圧は必ずしも等しくなくともよい。
図3(A)は交流電源ACVの波形と、トリガー回路TG1の出力電圧波形の関係を示す図である。第1しきい値−ΔVは、交流電源が負サイクルから正サイクルに入る直前(Δtだけ手前)の電圧値である。例えば交流電源の電圧尖塔値が141Vであるとき第1しきい値−ΔVは−100mV〜−300mV程度とし、−数百mVまでであればよい(トリガー回路等の応答速度を考慮して適宜設定する)。トリガ回路TG1のしきい値は、この第1しきい値に対応する値に設定されている。図1において、二次側コイルSC1の巻き始め端子の電圧は交流電源ACVのX端子と同相で変位する。負サイクル時にはトリガー回路TG1の出力電圧は、FET1はオフ状態に保持するローレベル値である。そして負サイクルから正サイクルに入る直前において、交流電源電圧が第1しきい値−ΔVに達した時点でトリガー回路TG1もそのしきい値に達してフリップフロップが働き、トリガー回路TG1の出力電圧がハイレベル値にパルス的に変化する。このハイレベル値は、FET1を完全にオン状態とするゲート駆動電圧として十分な値とする。従って、FET1は、交流電源ACVが正サイクルに入るより僅か手前(Δt)でオン状態になる。
逆に正サイクルから負サイクルに入るときは、負サイクルに入ってから僅かな時間(Δt)の後、交流電源電圧が第1しきい値−ΔVに達した時点でトリガー回路TG1もそのしきい値に達してフリップフロップが働き、トリガー回路TG1の出力電圧がローレベル値に変化する。これによりFET1はオフ状態となる。つまり、FET1は、交流電源ACVが正サイクルに入る直前に早めにオンとなり負サイクルに入った直後に遅れてオフとなる。
一方、図3(B)は、交流電源ACVの波形と、トリガー回路TG2の出力電圧波形の関係を示す図である。第2しきい値+ΔVは、交流電源が正サイクルから負サイクルに入る直前(Δtだけ手前)の電圧値である。例えば交流電源の電圧尖塔値が141Vであるとき第2しきい値+ΔVは+100mV〜+300mV程度とし、数百mVまでであればよい(トリガー回路等の応答速度を考慮して適宜設定する)。トリガー回路TG2のしきい値は、この第2しきい値に対応する値に設定されている。図1において、二次側コイルSC2の巻き終わり端子の電圧は交流電源ACVのX端子と逆相で変位し、トリガー回路TG2に入力される。そして、正サイクルから負サイクルに入る直前において、交流電源電圧が第2しきい値+ΔVに達した時点でトリガー回路TG2もそのしきい値に達してフリップフロップが働き、トリガー回路TG2の出力電圧がハイレベル値に変化する。また、負サイクルから正サイクルに入った直後に交流電源の電圧が第2しきい値+ΔVに達した時点でトリガー回路TG2もそのしきい値に達してフリップフロップが働き、トリガー回路TG2の出力電圧がローレベル値に変化する。こうして、FET2は、交流電源ACVが負サイクルに入る前に早めにオンとなり、正サイクルに入った後に遅れてオフとなる。
図3に示すように、上記のような双方のトリガー回路TG1、TG2の働きにより、交流電源ACVが負から正へ及び正から負へと変わるときに、FET1とFET2の双方ともオン状態となる期間が存在することとなる。これにより、双方のFETが同時にオフ状態となってコンデンサの電流路が瞬断することが避けられる。この位相0°、180°付近は電流が最大である。
尚、トリガー回路TG1の働きにより、FET1は本来オフ状態となるべき負サイクル時にΔt×2の間だけオン状態となることになる。同様に、トリガー回路TG2の働きにより、FET2は本来オフ状態となるべき正サイクル時にΔt×2の間だけオン状態となることになる。しかしながら、交流電源のしきい値−ΔV及び+ΔVは、電圧尖塔値に比べて0.5%未満程度(例えば交流電源の電圧尖塔値が141V、ΔV=300mVの場合は約0.2%であり、ΔV=600mVの場合は約0.4%である)の大きさとすれば十分であるので、FET1及びFET2のオン状態の延長時間Δt×2も一周期に比べて僅かな時間である(例えば50Hz交流電源で電圧尖塔値141V、ΔV=300mVの場合Δtは約7μSであり、ΔV=600mVの場合Δtは約14μSである)。またこの間、双方の電解コンデンサC1、C2には逆極性の電圧がかかることになるが非常に低電圧かつ短時間であるので問題ない。従って、本回路の動作原理としては、基本的にFET1は正サイクル時にオンとなり、FET2は負サイクル時にオンとなるといって差し支えない。
トリガー回路TG1、TG2の働きは、後述する他の実施形態においても同様である。
トリガー回路TG1、TG2の働きは、後述する他の実施形態においても同様である。
(2)第2の実施形態
(2-1)回路構成
図4は、本発明による交流接続コンデンサ制御回路の第2の実施形態を示す回路図である。第2の実施形態は、交流電源ACVに対しそれぞれ並列接続される逆極性の2つの電解コンデンサC1、C2の各々の充放電を2つのFETを用いてスイッチング制御する動作原理において、第1の実施形態と共通する。すなわち電解コンデンサC1は、交流電源に対して正サイクル時に順方向電圧がかかるように並列接続され、電解コンデンサC2は、負サイクル時に順方向電圧がかかるように並列接続されている。本回路においては、双方のFETのゲート駆動電圧の生成手段が第1の実施形態と異なる。
(2-1)回路構成
図4は、本発明による交流接続コンデンサ制御回路の第2の実施形態を示す回路図である。第2の実施形態は、交流電源ACVに対しそれぞれ並列接続される逆極性の2つの電解コンデンサC1、C2の各々の充放電を2つのFETを用いてスイッチング制御する動作原理において、第1の実施形態と共通する。すなわち電解コンデンサC1は、交流電源に対して正サイクル時に順方向電圧がかかるように並列接続され、電解コンデンサC2は、負サイクル時に順方向電圧がかかるように並列接続されている。本回路においては、双方のFETのゲート駆動電圧の生成手段が第1の実施形態と異なる。
電解コンデンサC1の正極端子とFET1のドレインD1とが接続されており、そして電解コンデンサC1の負極端子を交流電源ACVの一方のY端子へ接続し、FET1のソースS1を交流電源ACVの他方のX端子へ接続している。一方、電解コンデンサC2の正極端子とFET2のドレインD2とが接続されており、そして電解コンデンサC2の負極端子を交流電源ACVのX端子へ接続し、FET2のソースS2を交流電源ACVのY端子へ接続している。
さらに、直列接続された3つの抵抗R1、R2、R3が交流電源ACVに対して並列接続されている(これを「抵抗分圧回路」と称する)。この抵抗分圧回路には、抵抗R1とR2の接続点である第1分圧点Z1と、抵抗R2とR3の接続点である第2分圧点Z2がある。
第1分圧点Z1は、反転回路INV1の入力端子と接続され、反転回路INV1の出力端子は、トリガー回路TG1の入力端子と接続されている。トリガー回路TG1の出力端子はFET1のゲートG1と接続されている。
FET1のゲート駆動電圧は、第1分圧点Z1の電位から生成される。反転回路INV1は、交流電源ACVの正サイクル時にFET1をオン状態とするようなゲート駆動電圧を得るために極性反転を行う回路である。尚、トリガー回路TG1の接地点はFET1のソースS1であり、ソースS1は交流電源ACVのX端子と接続されているためFET1の動作ではX端子の電位が基準電位となる。
また、第2分圧点Z2は、反転回路INV2の入力端子と接続され、反転回路INV2の出力端子は、トリガー回路TG2の入力端子と接続されている。トリガー端子の出力端子はFET2のゲートG2と接続されている。
FET2のゲート駆動電圧は、第2分圧点Z2の電位から生成される。反転回路INV2は、交流電源ACVの負サイクル時にFET2をオン状態とするようなゲート駆動電圧を得るために極性反転を行う回路である。尚、トリガー回路の接地点はFET2のソースS2であり、ソースS2は交流電源ACVのY端子と接続されているためFET2の動作ではY端子の電位が基準電位となる。
(2-2)動作説明
(2-2-1)電解コンデンサC1に関連する動作
図4の回路における電解コンデンサC1に関連する動作は次の通りである。
前述の通り、FET1のソースS1は交流電源ACVのX端子と接続されているためFET1の動作ではX端子の電位が基準電位となる。従って、X端子に対してY端子が相対的に負となるときが正サイクル時であり、正サイクル時には、抵抗分圧回路の第1分圧点Z1も基準電位に対して負電位となる。よって、反転回路INV1の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG1へ入力される。尚、トリガー回路TG1は第1の実施形態と同様であり、交流電源ACVが負サイクルから正サイクルに入る直前に、入力電圧が所定のしきい値に達した時点でFET1をオン状態とする正の一定のゲート駆動電圧を出力する。
(2-2-1)電解コンデンサC1に関連する動作
図4の回路における電解コンデンサC1に関連する動作は次の通りである。
前述の通り、FET1のソースS1は交流電源ACVのX端子と接続されているためFET1の動作ではX端子の電位が基準電位となる。従って、X端子に対してY端子が相対的に負となるときが正サイクル時であり、正サイクル時には、抵抗分圧回路の第1分圧点Z1も基準電位に対して負電位となる。よって、反転回路INV1の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG1へ入力される。尚、トリガー回路TG1は第1の実施形態と同様であり、交流電源ACVが負サイクルから正サイクルに入る直前に、入力電圧が所定のしきい値に達した時点でFET1をオン状態とする正の一定のゲート駆動電圧を出力する。
正サイクル時は、トリガー回路TG1の一定の出力電圧をゲート駆動電圧としてFET1のゲートに印加することによりFET1がオン状態が保持される。これにより、位相0°〜90°で第1電解コンデンサC1に充電電流i11が流れて充電され、位相90°〜180°で放電電流i12が流れて放電される。
負サイクル時には、抵抗分圧回路の第1分圧点Z1は基準電位に対して正電位となる。よって、反転回路INV1の入力端子には正電圧が入力され、極性反転されて負電圧が出力され、トリガー回路TG1へ入力される。この結果、トリガー回路TG1の出力電圧は負の一定電圧となり、FET1はオフ状態となる。尚、第1の実施形態と同様に、トリガー回路TG1のしきい値により、交流電源ACVが正サイクルから負サイクルに入るより若干遅れてFET1はオフ状態となる。
(2-2-2)電解コンデンサC2に関連する動作
図4の回路における電解コンデンサC2に関連する動作は次の通りである。
前述の通り、FET2のソースS2は交流電源ACVのY端子と接続されているためFET2の動作ではY端子の電位が基準電位となる。従って、Y端子に対してX端子が相対的に負となるときが負サイクル時であり、負サイクル時には、抵抗分圧回路の第2分圧点Z2も基準電位に対して負電位となる。よって、反転回路INV2の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG2へ入力される。尚、トリガー回路TG2は第1の実施形態と同様であり、交流電源ACVが正サイクルから負サイクルに入る直前に、所定のしきい値に達した時点でFET2をオン状態とする正の一定のゲート駆動電圧を出力する。
図4の回路における電解コンデンサC2に関連する動作は次の通りである。
前述の通り、FET2のソースS2は交流電源ACVのY端子と接続されているためFET2の動作ではY端子の電位が基準電位となる。従って、Y端子に対してX端子が相対的に負となるときが負サイクル時であり、負サイクル時には、抵抗分圧回路の第2分圧点Z2も基準電位に対して負電位となる。よって、反転回路INV2の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG2へ入力される。尚、トリガー回路TG2は第1の実施形態と同様であり、交流電源ACVが正サイクルから負サイクルに入る直前に、所定のしきい値に達した時点でFET2をオン状態とする正の一定のゲート駆動電圧を出力する。
負サイクル時は、トリガー回路TG2の一定の出力電圧をゲート駆動電圧としてFET2のゲートに印加することによりFET2がオン状態が保持される。これにより、位相180°〜270°で電解コンデンサC2に充電電流i21が流れて充電され、位相270°〜360°で放電電流i22が流れて放電される。
一方、正サイクル時には、抵抗分圧回路の第2分圧点Z2は基準電位に対して正電位となる。よって、反転回路INV2の入力端子には正電圧が印加され、極性反転されて負電圧が出力され、トリガー回路TG2へ入力される。この結果、トリガー回路TG2の出力電圧は負の一定電圧となり、FET2はオフ状態となる。尚、第1の実施形態と同様に、トリガー回路TG2のしきい値により、交流電源ACVが負サイクルから正サイクルに入るより若干遅れてFET2はオフ状態となる。
(3)第3の実施形態
(3-1)回路構成
図5は、本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第3の実施形態を示す回路図である。本回路においては、上記の2つの実施形態とは異なり、2つの電解コンデンサC1及びC2のスイッチング手段としてそれぞれバイポーラトランジスタTR1及びTR2を用いている。電解コンデンサC1の負極端子とTR1のエミッタE1とが接続されており、そして電解コンデンサC1の正極端子を交流電源ACVの一方のX端子へ接続し、TR1のコレクタCL1を交流電源ACVの他方のY端子へ接続している。TR1のベースB1にベース電流が供給されてTR1がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサC1は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。尚、電解コンデンサC1を充電するとき、TR1のエミッタE1からコレクタCL1へ電流を流すため、電流増幅率(hfe)が小さくなる。従って、大きな電流を流すことができないため、ダイオードD1をエミッタE1とコレクタCL1に対して順方向に並列に接続して充電電流路を確保する。
(3-1)回路構成
図5は、本発明による電解コンデンサを用いた交流接続コンデンサ制御回路の第3の実施形態を示す回路図である。本回路においては、上記の2つの実施形態とは異なり、2つの電解コンデンサC1及びC2のスイッチング手段としてそれぞれバイポーラトランジスタTR1及びTR2を用いている。電解コンデンサC1の負極端子とTR1のエミッタE1とが接続されており、そして電解コンデンサC1の正極端子を交流電源ACVの一方のX端子へ接続し、TR1のコレクタCL1を交流電源ACVの他方のY端子へ接続している。TR1のベースB1にベース電流が供給されてTR1がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサC1は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。尚、電解コンデンサC1を充電するとき、TR1のエミッタE1からコレクタCL1へ電流を流すため、電流増幅率(hfe)が小さくなる。従って、大きな電流を流すことができないため、ダイオードD1をエミッタE1とコレクタCL1に対して順方向に並列に接続して充電電流路を確保する。
一方、電解コンデンサC2の負極端子とTR2のエミッタE2とが接続されており、そして電解コンデンサC2の正極端子を交流電源ACVのY端子へ接続し、TR2のコレクタCL2を交流電源ACVのX端子へ接続している。TR2のベースB2にベース電流が供給されてTR2がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサC2は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。よって、電解コンデンサC1と電解コンデンサC2とは、互いに逆極性で並列の関係になる。TR2においても、電解コンデンサC2の充電電流路を確保するためにエミッタE2とコレクタCL2に対して順方向に並列にダイオードD2を接続している。
さらに別の例として、図5の実施形態のバイポーラトランジスタに替えてIGBTを用いることができる。IGBTは、電圧駆動されかつ大電流用途に利用できる素子であり高電圧の電力系統にも適している。但し、IGBTはエミッタからコレクタへは電流が流れないため、図5の実施形態のバイポーラトランジスタと同じくエミッタとコレクタに対してダイオードを順方向並列接続して充電電流路を確保することで本回路に適用できる。
図5において、トランスTは、交流電源ACVに対して一次側コイルPCを並列接続され、2つの二次側コイルSC1及びSC2を具備する。一次コイルPCの巻き始め端子(黒丸印)は交流電源ACVのX端子へ接続され、巻き終わり端子(黒丸印の反対側)は交流電源ACVのY端子へ接続されている。
二次側コイルSC1の巻き始め端子(黒丸印)は定電流ダイオードCRD1のアノード端子と接続され、定電流ダイオードCRD1のカソード端子はTR1のベースB1と接続されている。二次側コイルSC1の巻き終わり端子(黒丸印の反対側)はTR1のエミッタE1と接続されている。
もう一方の二次側コイルSC2の巻き終わり端子(黒丸印の反対側)は定電流ダイオードCRD2のアノード端子と接続され、定電流ダイオードCRD2のカソード端子はTR2のベースB2と接続されている。二次側コイルSC2の巻き始め端子(黒丸印)はTR2のエミッタE2と接続されている。
よって、電解コンデンサC1は、交流電源に対して正サイクル時に順方向電圧が印加されるように接続され、電解コンデンサC2は、負サイクル時に順方向電圧が印加されるように接続されている。
図示の例では、TR1及びTR2は、N型であるがP型も用いることができる。また、本回路におけるTR1とTRT2のスイッチング動作は互いに独立しているため、一方がN型、他方がP型であってもよい。P型の場合はベース電流の向きを逆にするだけでよい。
(3-2)動作説明
(3-2-1)電解コンデンサC1に関連する動作
図5の回路における電解コンデンサC1に関連する動作は次の通りである。
交流電源ACVの正サイクル時において、一次側コイルPCの巻き始め端子が正電位となると、二次側コイルSC1の巻き始め端子も正電位となる(実線丸囲みの+で示す)。二次側コイルSC1の巻き始め端子が正電位となることにより、定電流ダイオードCRD1に順方向電圧が印加されて定電流がTR1のベースB1に供給される。これによりコレクタ・エミッタ間が導通し、電解コンデンサC1に充放電電流が流れる。このように、二次側コイルSC1の巻き始め端子の電圧はTR1のベース電流を供給するために用いられる。
(3-2-1)電解コンデンサC1に関連する動作
図5の回路における電解コンデンサC1に関連する動作は次の通りである。
交流電源ACVの正サイクル時において、一次側コイルPCの巻き始め端子が正電位となると、二次側コイルSC1の巻き始め端子も正電位となる(実線丸囲みの+で示す)。二次側コイルSC1の巻き始め端子が正電位となることにより、定電流ダイオードCRD1に順方向電圧が印加されて定電流がTR1のベースB1に供給される。これによりコレクタ・エミッタ間が導通し、電解コンデンサC1に充放電電流が流れる。このように、二次側コイルSC1の巻き始め端子の電圧はTR1のベース電流を供給するために用いられる。
尚、定電流ダイオードCRD1は、過大なベース電流を制限するために設けている。二次側コイルSC1の電圧が小さい場合はベース電流も小さいため、定電流ダイオードCRD1は不要であるが、そうすると交流電源ACVが小さいとき十分なベース電流が供給されずTR1はオン状態とならない。従って、TR1を完全にオン状態とするだけのベース電流を供給できるように二次側コイルSC1に大きな電圧を発生させ、かつ定電流ダイオードCRD1により電流を制限し、ベース・エミッタ間に過大電流が流れないようにする。これにより、位相0°、180°近傍の電圧が小さい領域でもTR1が安定して完全にオン状態となることを確保する。
TR1のオン状態において位相0°〜90°で電解コンデンサC1は交流電源ACVの電圧尖塔値(実効値100Vであれば141V)まで充電され(充電電流i11)、位相90°〜180°で第1電解コンデンサC1は放電する(放電電流i12)。
負サイクル時においては、一次コイルPCの巻き始め端子は負電位となり、二次側コイルSC1の巻き始め端子も負電位となる。二次側コイルSC1の巻き始め端子が負電位となることにより、定電流ダイオードCRD1がオフとなりベース電流が供給されずTR1はオフ状態となる。これにより、第1電解コンデンサC1は交流電源ACVから断絶される。
(3-2-2)電解コンデンサC2に関連する動作
図5の回路における電解コンデンサC2に関連する動作も、極性が逆になるが電解コンデンサC1と同様である。
負サイクル時においては、交流電源ACVのY端子すなわち一次側コイルPCの巻き終わり端子が正電位となり、二次側コイルSC2の巻き終わり端子も正電位となる(破線丸囲みの+で示す)。二次側コイルSC2の巻き終わり端子が正電位となることにより、定電流ダイオードCRD2がベースB2にベース電流を供給し、TR2がオン状態となり電解コンデンサC2に充放電電流が流れる。
図5の回路における電解コンデンサC2に関連する動作も、極性が逆になるが電解コンデンサC1と同様である。
負サイクル時においては、交流電源ACVのY端子すなわち一次側コイルPCの巻き終わり端子が正電位となり、二次側コイルSC2の巻き終わり端子も正電位となる(破線丸囲みの+で示す)。二次側コイルSC2の巻き終わり端子が正電位となることにより、定電流ダイオードCRD2がベースB2にベース電流を供給し、TR2がオン状態となり電解コンデンサC2に充放電電流が流れる。
TR2のオン状態において位相180°〜270°で電解コンデンサC2は交流電源ACVの電圧尖塔値(実効値100Vであれば141V)まで充電され(充電電流i21)、位相270°〜360°で第2電解コンデンサC2は放電する(放電電流i22)。
正サイクル時においては、一次コイルPCの巻き終わり端子は負電位となり、二次側コイルSC2の巻き終わり端子も負電位となる。二次側コイルSC2の巻き終わり端子が負電位となることにより、定電流ダイオードCRD2がオフとなりベース電流が供給されずTR2はオフ状態となる。これにより、電解コンデンサC2は交流電源ACVから断絶される。
(4)第4の実施形態
(4-1)回路構成
図6は、本発明による交流接続コンデンサ制御回路の第4の実施形態を示す回路図である。第4の実施形態は、交流電源ACVに対しそれぞれ並列接続される逆極性の2つの電解コンデンサC1、C2の各々の充放電を2つのバイポーラトランジスタTR1、TR2を用いてスイッチング制御する動作原理において、第3の実施形態と共通する。すなわち電解コンデンサC1は、交流電源に対して正サイクル時に順方向電圧がかかるように並列接続され、電解コンデンサC2は、負サイクル時に順方向電圧がかかるように並列接続されている。本回路においては、双方のバイポーラトランジスタのベース電流の制御手段が第3の実施形態と異なり、第2の実施形態と同じ抵抗分圧回路を用いている。
(4-1)回路構成
図6は、本発明による交流接続コンデンサ制御回路の第4の実施形態を示す回路図である。第4の実施形態は、交流電源ACVに対しそれぞれ並列接続される逆極性の2つの電解コンデンサC1、C2の各々の充放電を2つのバイポーラトランジスタTR1、TR2を用いてスイッチング制御する動作原理において、第3の実施形態と共通する。すなわち電解コンデンサC1は、交流電源に対して正サイクル時に順方向電圧がかかるように並列接続され、電解コンデンサC2は、負サイクル時に順方向電圧がかかるように並列接続されている。本回路においては、双方のバイポーラトランジスタのベース電流の制御手段が第3の実施形態と異なり、第2の実施形態と同じ抵抗分圧回路を用いている。
電解コンデンサC1の正極端子とTR1のコレクタCL1とが接続されており、そして電解コンデンサC1の負極端子を交流電源ACVの一方のY端子へ接続し、TR1のエミッタE1を交流電源ACVの他方のX端子へ接続している。TR1のベースB1にベース電流が供給されてTR1がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサC1は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。尚、上記第3の実施形態と同様に、電解コンデンサC1を充電するとき、TR1のエミッタE1からコレクタCL1へ電流を流すため、ダイオードD1をエミッタE1とコレクタCL1に対して順方向に並列に接続して充電電流路を確保する。
一方、電解コンデンサC2の正極端子とTR2のコレクタCL2とが接続されており、そして電解コンデンサC2の負極端子を交流電源ACVのX端子へ接続し、TR2のエミッタE2を交流電源ACVのY端子へ接続している。TR2のベースB2にベース電流が供給されてTR2がオン状態となるとコレクタ・エミッタ間が導通して電解コンデンサC2は交流電源ACVに対して並列接続され、交流電圧を印加されることになる。よって、電解コンデンサC1と電解コンデンサC2とは、互いに逆極性で並列の関係になる。TR2においても、電解コンデンサC2の充電電流路を確保するためにエミッタE2とコレクタCL2に対して順方向に並列にダイオードD2を接続している。
さらに別の例として、図6の実施形態のバイポーラトランジスタに替えてIGBTを用いることができる。IGBTはエミッタからコレクタへは電流が流れないため、図6の実施形態のバイポーラトランジスタと同じくエミッタとコレクタに対してダイオードを順方向並列接続して充電電流路を確保することで本回路に適用できる。
図6においてさらに、抵抗分圧回路として直列接続された3つの抵抗R1、R2、R3が交流電源ACVに対して並列接続されている。この抵抗分圧回路には、抵抗R1とR2の接続点である第1分圧点Z1と、抵抗R2とR3の接続点である第2分圧点Z2がある。
第1分圧点Z1は、反転回路INV1の入力端子と接続され、反転回路INV1の出力端子は、トリガー回路TG1の入力端子と接続されている。トリガー回路TG1の出力端子は、ベース電流制限用抵抗R4を介してTR1のベースB1と接続されている。
TR1のベース電流は、第1分圧点Z1の電位から生成される。反転回路INV1は、交流電源ACVの正サイクル時にTR1をオン状態とするベース電流を流すために極性反転を行う回路である。尚、トリガー回路TG1の接地点はTR1のエミッタE1であり、エミッタE1は交流電源ACVのX端子と接続されているためTR1の動作ではX端子の電位が基準電位となる。
また、第2分圧点Z2は、反転回路INV2の入力端子と接続され、反転回路INV2の出力端子は、トリガー回路TG2の入力端子と接続されている。トリガー端子の出力端子はベース電流制限用抵抗R5を介してTR2のベースB2と接続されている。
TR2のベース電流は、第2分圧点Z2の電位から生成される。反転回路INV2は、交流電源ACVの負サイクル時にTR2をオン状態とするベース電流を流すために極性反転を行う回路である。尚、トリガー回路の接地点はTR2のエミッタE2であり、エミッタE2は交流電源ACVのY端子と接続されているためTR2の動作ではY端子の電位が基準電位となる。
(4-2)回路動作
(4-2-1)電解コンデンサC1に関連する動作
図6の回路における電解コンデンサC1に関連する動作は次の通りである。
前述の通り、TR1の動作ではX端子の電位が基準電位となる。従って、X端子に対してY端子が相対的に負となるときが正サイクル時であり、正サイクル時には、抵抗分圧回路の第1分圧点Z1も基準電位に対して負電位となる。よって、反転回路INV1の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG1へ入力される。尚、トリガー回路TG1は第1の実施形態と同様である。交流電源ACVが負サイクルから正サイクルに入る直前に、入力電圧が所定のしきい値に達した時点でTR1のベース電流が流れるような一定の電圧を出力する。
(4-2-1)電解コンデンサC1に関連する動作
図6の回路における電解コンデンサC1に関連する動作は次の通りである。
前述の通り、TR1の動作ではX端子の電位が基準電位となる。従って、X端子に対してY端子が相対的に負となるときが正サイクル時であり、正サイクル時には、抵抗分圧回路の第1分圧点Z1も基準電位に対して負電位となる。よって、反転回路INV1の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG1へ入力される。尚、トリガー回路TG1は第1の実施形態と同様である。交流電源ACVが負サイクルから正サイクルに入る直前に、入力電圧が所定のしきい値に達した時点でTR1のベース電流が流れるような一定の電圧を出力する。
正サイクル時は、トリガー回路TG1の一定の出力電圧によりベース電流が流れることによりTR1がオン状態に保持される。これにより、位相0°〜90°で第1電解コンデンサC1に充電電流i11が流れて充電され、位相90°〜180°で放電電流i12が流れて放電される。
負サイクル時には、抵抗分圧回路の第1分圧点Z1は基準電位に対して正電位となる。よって、反転回路INV1の入力端子には正電圧が入力され、極性反転されて負電圧が出力され、トリガー回路TG1へ入力される。この結果、トリガー回路TG1の出力電圧は負の一定電圧となり、ベース電流が流れないためTR1はオフ状態となる。尚、第1の実施形態と同様に、トリガー回路TG1のしきい値により、交流電源ACVが正サイクルから負サイクルに入るより若干遅れてTR1はオフ状態となる。
(4-2-2)電解コンデンサC2に関連する動作
図6の回路における電解コンデンサC2に関連する動作は次の通りである。
前述の通り、TR2の動作ではY端子の電位が基準電位となる。従って、Y端子に対してX端子が相対的に負となるときが負サイクル時であり、負サイクル時には、抵抗分圧回路の第2分圧点Z2も基準電位に対して負電位となる。よって、反転回路INV2の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG2へ入力される。尚、トリガー回路TG2は第1の実施形態と同様であり、交流電源ACVが正サイクルから負サイクルに入る直前に、所定のしきい値に達した時点でTR2のベース電流を流すような一定電圧を出力する。
図6の回路における電解コンデンサC2に関連する動作は次の通りである。
前述の通り、TR2の動作ではY端子の電位が基準電位となる。従って、Y端子に対してX端子が相対的に負となるときが負サイクル時であり、負サイクル時には、抵抗分圧回路の第2分圧点Z2も基準電位に対して負電位となる。よって、反転回路INV2の入力端子には負電圧が印加され、極性反転されて正電圧が出力され、トリガー回路TG2へ入力される。尚、トリガー回路TG2は第1の実施形態と同様であり、交流電源ACVが正サイクルから負サイクルに入る直前に、所定のしきい値に達した時点でTR2のベース電流を流すような一定電圧を出力する。
負サイクル時は、トリガー回路TG2の一定の出力電圧によりベース電流が流れることによりTR2がオン状態が保持される。これにより、位相180°〜270°で電解コンデンサC2に充電電流i21が流れて充電され、位相270°〜360°で放電電流i22が流れて放電される。
一方、正サイクル時には、抵抗分圧回路の第2分圧点Z2は基準電位に対して正電位となる。よって、反転回路INV2の入力端子には正電圧が印加され、極性反転されて負電圧が出力され、トリガー回路TG2へ入力される。この結果、トリガー回路TG2の出力電圧は負の一定電圧となり、ベース電流が流れなくなるためTR2はオフ状態となる。尚、第1の実施形態と同様に、トリガー回路TG2のしきい値により、交流電源ACVが負サイクルから正サイクルに入るより若干遅れてTR2はオフ状態となる。
(5)第5の実施形態
本発明の実施形態の1つは、交流電源に使用されるコンデンサであって、2つの有極性コンデンサと、それに内蔵される制御回路とを具備するものである。2つの有極性コンデンサは、上記第1〜第4の実施形態における第1及び第2の電解コンデンサに相当し、制御回路はそれらのスイッチング手段に相当する構成である。すなわち、2つの有極性コンデンサは、交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサとからなる。それに内蔵される制御回路は、交流電源の正サイクル時に交流電源と第1有極性コンデンサとを並列接続しかつ負サイクル時にこれらを断絶する第1スイッチング手段と、交流電源の正サイクル時に交流電源と第2有極性コンデンサとを断絶しかつ負サイクル時にこれらを並列接続する第2スイッチング手段とを具備する。制御回路の具体的構成として、上記第1〜第4の実施形態のいずれも適用できる。
本発明の実施形態の1つは、交流電源に使用されるコンデンサであって、2つの有極性コンデンサと、それに内蔵される制御回路とを具備するものである。2つの有極性コンデンサは、上記第1〜第4の実施形態における第1及び第2の電解コンデンサに相当し、制御回路はそれらのスイッチング手段に相当する構成である。すなわち、2つの有極性コンデンサは、交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサとからなる。それに内蔵される制御回路は、交流電源の正サイクル時に交流電源と第1有極性コンデンサとを並列接続しかつ負サイクル時にこれらを断絶する第1スイッチング手段と、交流電源の正サイクル時に交流電源と第2有極性コンデンサとを断絶しかつ負サイクル時にこれらを並列接続する第2スイッチング手段とを具備する。制御回路の具体的構成として、上記第1〜第4の実施形態のいずれも適用できる。
ACV 交流電源
C1、C2 電解コンデンサ
TG1、TG2 トリガー回路
T トランス
PC 一次側コイル
SC1、SC2 二次側コイル
R1、R2、R3 抵抗
INV1、INV2 反転回路
TR1、TR2 トランジスタ
CRD1、CR2 定電流ダイオード
C1、C2 電解コンデンサ
TG1、TG2 トリガー回路
T トランス
PC 一次側コイル
SC1、SC2 二次側コイル
R1、R2、R3 抵抗
INV1、INV2 反転回路
TR1、TR2 トランジスタ
CRD1、CR2 定電流ダイオード
Claims (9)
- 交流電源に使用可能な交流接続コンデンサ制御回路において、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、
前記交流電源の正サイクル時に前記交流電源と前記第1有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第1有極性コンデンサとを断絶する第1スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第2有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第2有極性コンデンサとを並列接続する第2スイッチング手段とを有することを特徴とする交流接続コンデンサ制御回路。 - 前記第1スイッチング手段が、前記第1有極性コンデンサに直列接続された第1電流路と該第1電流路のオンオフを制御する第1制御端とを有する第1素子を具備し、前記交流電源電圧から生成した第1制御端駆動電圧を該第1制御端に印加することにより前記交流電源の正サイクル時に該第1素子をオン状態としかつ負サイクル時に該第1素子をオフ状態とする一方、
前記第2スイッチング手段が、前記第2有極性コンデンサに直列接続された第2電流路と該第2電流路のオンオフを制御する第2制御端とを有する第2素子を具備し、前記交流電源電圧から生成した第2制御端駆動電圧を該第2制御端に印加することにより前記交流電源の正サイクル時に該第2素子をオフ状態としかつ負サイクル時に該第2素子をオン状態とすることを特徴とする請求項1に記載の交流接続コンデンサ制御回路。 - 前記第1制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第1分圧点の電位を用いて生成される一方、
前記第2制御端駆動電圧は、前記交流電源と並列接続された抵抗分圧回路の第2分圧点の電位を用いて生成されることを特徴とする請求項2に記載の交流接続コンデンサ制御回路。 - 前記第1制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第1の二次コイルの出力電圧を用いて生成される一方、
前記第2制御端駆動電圧は、前記交流電源に一次側を接続されたトランスの第2の二次コイルの出力電圧を用いて生成されることを特徴とする請求項2に記載の交流接続コンデンサ制御回路。 - 前記第1制御端駆動電圧は、前記抵抗分圧回路の前記第1分圧点の電位または前記トランスの第1の二次コイルの出力電圧を用いた電圧を入力される第1トリガー回路の出力電圧として生成される一方、
前記第2制御端駆動電圧は、前記抵抗分圧回路の前記第2分圧点の電位または前記トランスの第2の二次コイルの出力電圧を用いた電圧を入力される第2トリガー回路の出力電圧として生成されることを特徴とする請求項3または4に記載の交流接続コンデンサ制御回路。 - 前記第1トリガー回路が、所定の第1しきい値に基づいて前記第1素子をオン状態とする一定電圧と該第1素子をオフ状態とする一定電圧とを交互に出力すると共に、該第1素子をオン状態とする一定電圧を前記交流電源が正サイクルに入る直前に発生しかつ該第1素子をオフ状態とする一定電圧を前記負サイクルに入った直後に発生するべく該所定の第1しきい値が設定される一方、
前記第2トリガー回路が、所定の第2しきい値に基づいて前記第2素子をオン状態とする一定電圧と該第2素子をオフ状態とするの一定電圧とを交互に出力すると共に、該第2素子をオン状態とする一定電圧を前記交流電源が負サイクルに入る直前に発生しかつ該第2素子をオフ状態とする一定電圧を前記正サイクルに入った直後に発生するべく該所定の第2しきい値が設定されることを特徴とする請求項5に記載の交流接続コンデンサ制御回路。 - 前記第1素子及び/又は第2素子は、FET、バイポーラトランジスタまたはIGBTであることを特徴とする請求項2〜6のいずれかに記載の交流接続コンデンサ制御回路。
- 交流電源に使用される交流接続コンデンサにおいて、
前記交流電源の正サイクル時の電圧を順方向に印加されて充放電する第1有極性コンデンサと、
前記交流電源の負サイクル時の電圧を順方向に印加されて充放電する第2有極性コンデンサと、
内蔵される制御回路とを有し、
前記制御回路が、
前記交流電源の正サイクル時に前記交流電源と前記第1有極性コンデンサとを並列接続しかつ負サイクル時に該交流電源と該第1有極性コンデンサとを断絶する第1スイッチング手段と、
前記交流電源の正サイクル時に前記交流電源と前記第2有極性コンデンサとを断絶しかつ負サイクル時に該交流電源と該第2有極性コンデンサとを並列接続する第2スイッチング手段とを具備することを特徴とする交流接続コンデンサ。 - 前記第1スイッチング手段が、前記第1有極性コンデンサに直列接続された第1電流路と該第1電流路のオンオフを制御する第1制御端とを有する第1素子を具備し、前記交流電源電圧から生成した第1制御端駆動電圧を該第1制御端に印加することにより前記交流電源の正サイクル時に該第1素子をオン状態としかつ負サイクル時に該第1素子をオフ状態とする一方、
前記第2スイッチング手段が、前記第2有極性コンデンサに直列接続された第2電流路と該第2電流路のオンオフを制御する第2制御端とを有する第2素子を具備し、前記交流電源電圧から生成した第2制御端駆動電圧を該第2制御端に印加することにより前記交流電源の正サイクル時に該第2素子をオフ状態としかつ負サイクル時に該第2素子をオン状態とすることを特徴とする請求項8に記載の交流接続コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206107A JP2007025994A (ja) | 2005-07-14 | 2005-07-14 | 交流接続コンデンサ制御回路及び交流接続コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206107A JP2007025994A (ja) | 2005-07-14 | 2005-07-14 | 交流接続コンデンサ制御回路及び交流接続コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007025994A true JP2007025994A (ja) | 2007-02-01 |
Family
ID=37786674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206107A Pending JP2007025994A (ja) | 2005-07-14 | 2005-07-14 | 交流接続コンデンサ制御回路及び交流接続コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007025994A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516154A (ja) * | 2009-12-23 | 2013-05-09 | マーベル ワールド トレード リミテッド | スタートアップ電源 |
-
2005
- 2005-07-14 JP JP2005206107A patent/JP2007025994A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516154A (ja) * | 2009-12-23 | 2013-05-09 | マーベル ワールド トレード リミテッド | スタートアップ電源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107733231B (zh) | 开关电源装置 | |
JP3556648B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
CN104300782B (zh) | 电荷泵电路 | |
US9634559B2 (en) | Charge pumping apparatus for low voltage and high efficiency operation | |
JP5945629B2 (ja) | レベルシフト回路 | |
JP5786281B2 (ja) | 駆動回路 | |
Su et al. | Component-efficient multiphase switched-capacitor DC–DC converter with configurable conversion ratios for LCD driver applications | |
KR20130020527A (ko) | 게이트 구동 회로 및 전력 변환 장치 | |
CN104838571A (zh) | 反激式转换器电路 | |
JP2011130521A (ja) | Dcdcコンバータ | |
CN105391280A (zh) | 用于生成备用电压的系统和方法 | |
JP2018074666A (ja) | 電力変換装置 | |
US20150180411A1 (en) | Oscillator and power management apparatus | |
US10447161B2 (en) | Inverting buck-boost power converter | |
CN104953554A (zh) | 针对反向电池连接的保护系统 | |
WO2006057365A1 (ja) | 高電圧パルス発生回路 | |
CN105406715A (zh) | 开关电源装置 | |
KR102155031B1 (ko) | 전원 공급 장치 및 그에 포함되는 게이트 드라이버 | |
JP2007025994A (ja) | 交流接続コンデンサ制御回路及び交流接続コンデンサ | |
US7265527B1 (en) | Direct current multiplier | |
US8644040B2 (en) | Power supply having a charge pump circuit | |
JP5699562B2 (ja) | 駆動回路 | |
TW201233015A (en) | Power converter and gate driver of power transistor thereof | |
CN101483426B (zh) | 输出驱动电路 | |
JP2016220210A (ja) | 信号生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |