JP2007018071A - マルチプロセッサシステム、マルチプロセッサシステムの起動方法、ブートプログラムおよび携帯端末 - Google Patents

マルチプロセッサシステム、マルチプロセッサシステムの起動方法、ブートプログラムおよび携帯端末 Download PDF

Info

Publication number
JP2007018071A
JP2007018071A JP2005196285A JP2005196285A JP2007018071A JP 2007018071 A JP2007018071 A JP 2007018071A JP 2005196285 A JP2005196285 A JP 2005196285A JP 2005196285 A JP2005196285 A JP 2005196285A JP 2007018071 A JP2007018071 A JP 2007018071A
Authority
JP
Japan
Prior art keywords
program
volatile memory
processor
transferred
boot program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005196285A
Other languages
English (en)
Other versions
JP4876459B2 (ja
Inventor
Susumu Kaneko
進 兼子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005196285A priority Critical patent/JP4876459B2/ja
Publication of JP2007018071A publication Critical patent/JP2007018071A/ja
Application granted granted Critical
Publication of JP4876459B2 publication Critical patent/JP4876459B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】 メモリ上のプログラム領域への誤書き込みを防止するマルチプロセッサシステムを提供する。
【解決手段】 メインプロセッサ401が制御するROM403に格納されたプログラムSを、サブプロセッサ501が制御するS_RAM502に転送し、サブプロセッサ501はS_RAM502上でプログラムSを実行するマルチプロセッサシステムであって、プログラムSを転送するためのブートプログラム413をROM403からS_RAM502に転送する転送手段と、転送したブートプログラム413を実行後に消去する実行消去手段とを備える。
【選択図】 図1

Description

本発明は、複数のプロセッサでメモリを共有しながらメモリへの誤書き込みを防ぐマルチプロセッサシステムに関する。
近年、携帯電話など通信機能を有する携帯機器では、通信機能部とアプリケーション機能部とを異なるプロセッサで制御することで、両機能とも高性能化を実現することが可能となってきた。このような複数のプロセッサを保持するシステムでは、各プロセッサが実行するプログラムを格納する不揮発性メモリがプロセッサ毎に必要である。しかしながら、携帯機器という性質上、省電力化、小型化が要求され、且つ販売競争が激化するなかで利益を追求するためにもコストダウンを進める必要がある。よって、上記のような複数のプロセッサを有するシステムではプロセッサ毎に高価な不揮発性メモリが必要となるため、省電力化、小型化、コストダウンの妨げとなっていた。
上記の問題を解決するため、複数のプロセッサでメモリを共有することが進められてきた。中でも、プログラムを格納するための不揮発性メモリを削減するために、不揮発性メモリを特定のプロセッサのみに保有させ、この不揮発性メモリに他のプロセッサが実行するメインプログラムを格納させ、上記他のプロセッサが持つ揮発性メモリに転送してその揮発性メモリ上で実行する方式が用いられることが少なくない。
上記のように、不揮発性メモリを持たない各プロセッサの揮発性メモリにメインプログラムを転送するには、以下のように動作する。まず、不揮発性メモリを持つプロセッサが、メインプログラムを転送するためのブートプログラムを、他のプロセッサの揮発性メモリに転送する。ブートプログラムを転送された各プロセッサはこれを実行することにより、自己の揮発性メモリにメインプログラムを転送する。転送終了後、メインプログラムを実行する。
上記動作を行うマルチプロセッサシステムは、例えば特許文献1に開示される。ここに開示されるマルチプロセッサシステムの起動方式は、複数の中央処理装置と、各中央処理装置ごとに設けられた書込み読出しメモリと、オペレーティングシステムを格納する二次記憶装置とを備え、以下のように動作する。一の中央処理装置のみ起動時にシステムのブートを行うイニシャルローダプログラムを格納した読み出し専用メモリを備え、他の各中央処理装置のそれぞれのイニシャルローダプログラムを二次記憶装置に格納しておき、起動時に前記一の中央処理装置がイニシャルローダプログラムを実行することにより、二次記憶装置内のイニシャルローダプログラムをそれぞれ対応する各書込み読出しメモリに転送する。
以下、図面を参照して具体的に説明する。図3は従来のマルチプロセッサシステムの構成図である。図に示すように、マルチプロセッサシステムは2つのプロセッサA(101)、プロセッサB(201)を有し、プロセッサAはメモリバス110を介して不揮発性メモリ102を制御し、プロセッサBはメモリバス210を介して揮発性メモリ202を制御する。不揮発性メモリ102には、プログラムA(103)、プログラムB(104)、ブートプログラム105が格納される。プログラムA,BはそれぞれプロセッサA,Bが実行するプログラムである。ブートプログラム105は、不揮発性メモリ102から揮発性メモリ202にプログラムBを転送するためのプログラムであり、本システムの起動時に実行される。また、プログラムAは不揮発性メモリ102から揮発性メモリ202にブートプログラム105を転送するプログラム部を含むとする。
システム起動時に、プロセッサAはプログラムAを実行する。これにより、不揮発性メモリ102からメモリバス110,210を介して揮発性メモリ202にブートプログラム105が転送される。続いて、プロセッサBが、転送されたブートプログラム105を実行する。これにより、不揮発性メモリ102からメモリバス110,210を介して揮発性メモリ202にプログラムBが転送される。
図4は上記手順により揮発性メモリ202に格納されたプログラムの配置を説明する図である。図に示すように、揮発性メモリ202の先頭アドレス0x0000番地からブートプログラム、プログラムBが順に格納され、残りの領域はワークエリアとなる。プログラムBの転送終了後、プロセッサBはプログラムBを実行する。
特開平5−242057号
従来のマルチプロセッサシステムは上記のように構成され、プロセッサBの揮発性メモリ上に転送したブートプログラムが残っているので、プロセッサBが誤ってブートプログラムを実行してしまう恐れがあり、その場合は揮発性メモリの内容が破壊されて異常な動作を起こしてしまう可能性があるという課題があった。ここで、もし誤書き込み防止の機能をハードウェアが保持していたとしても、ブートプログラムではメモリへの書き込みを行うためにこの書き込み防止機能を解除するので、誤書き込み防止の機能の効力を失ってしまう。また、プログラムが破壊されてしまうので、異常処理後に再起動をする際は再度ブートプログラムを実行してプログラムの転送をしなければならない。
この発明は上記課題を解決するためになされたものであり、メモリ上のプログラム領域への誤書き込みを防止するマルチプロセッサシステム、マルチプロセッサシステムの起動方法、ブートプログラムおよび携帯端末を提供することを目的とする。
本発明の構成によるマルチプロセッサシステムは、特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、他のプロセッサは揮発性メモリ上でメインプログラムを実行するマルチプロセッサシステムであって、メインプログラムを転送するためのブートプログラムを不揮発性メモリから前記揮発性メモリに転送する転送手段と、転送したブートプログラムを実行後に消去する実行消去手段とを備えたことを特徴とする。
具体的には、実行消去手段は、転送したブートプログラムを、揮発性メモリのワークエリアに格納し、転送したメインプログラムによってワークエリアを初期化することによりブートプログラムを消去することができる。また、実行消去手段は、転送したブートプログラムを、揮発性メモリの先頭アドレスに格納した後にワークエリアにコピーし、当該ワークエリアを初期化することによりブートプログラムを消去することができる。
本発明の構成によるマルチプロセッサシステムの起動方法は、特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、他のプロセッサは揮発性メモリ上でメインプログラムを実行するマルチプロセッサシステムの起動方法であって、メインプログラムを転送するためのブートプログラムを不揮発性メモリから揮発性メモリに転送し、転送したブートプログラムを実行後に消去することを特徴とする。
本発明の構成によるブートプログラムは、特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、他のプロセッサが揮発性メモリ上で前記メインプログラムを実行するにあたり、コンピュータを、メインプログラムを転送するメインプログラム転送手段と、メインプログラム転送手段を揮発性メモリのワークエリアにコピーするコピー手段として機能させることを特徴とする。
本発明の構成による携帯端末は、特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、他のプロセッサは揮発性メモリ上でメインプログラムを実行するマルチプロセッサシステムを備えた携帯端末であって、メインプログラムを転送するためのブートプログラムを不揮発性メモリから揮発性メモリに転送する転送手段と、転送したブートプログラムを実行後に消去する実行消去手段とを備えたことを特徴とする。
以上説明したように、本発明によれば、他のプロセッサにより揮発性メモリ上でメインプログラムを実行するマルチプロセッサシステムであって、メインプログラムを転送するためのブートプログラムを特定のプロセッサが制御する不揮発性メモリから揮発性メモリに転送する転送手段と、転送したブートプログラムを実行後に消去する実行消去手段とを備えたので、揮発性メモリ上のプログラム領域への誤書き込みを防止することができる。
次に図面を参照して本発明の実施の形態を説明する。図1は本発明によるマルチプロセッサシステムの構成図である。図に示すように、このマルチプロセッサシステムは、主機能を司るメインプロセッサ401と、副機能を司るサブプロセッサ501の2つのプロセッサを備える。携帯電話など通信機能を有する携帯機器では、一例として、メインプロセッサがアプリケーション機能部を実行し、サブプロセッサが通信機能部を実行してもよい。
メインプロセッサ401は、揮発性メモリM_RAM(Random Access Memory)402と不揮発性メモリROM(Read Only Memory)403を、メモリバス404を介して制御する。M_RAM402は、ディスク装置(図示せず)等に格納されるOS(Operating System)やアプリケーションプログラム等のデータの一時保存、実行を行うワークメモリとして使用される。
ROM403はプログラムを格納するメモリであり、メインプロセッサ401が実行するプログラムM(411)、サブプロセッサ501が実行するプログラムS(412)、およびプログラムSを転送してS_RAM502に書き込むためのブートプログラム413部を格納する。プログラムSは圧縮されていてもよく、この場合はブートプログラム413はプログラムSを解凍した後にS_RAM502に書き込むプログラムとなる。
サブプロセッサ501は、揮発性メモリS_RAM502をメモリバス504を介して制御する。S_RAM502は、プログラムの一時保存、実行領域であり、先頭アドレス0x0000番地から0x7FFF番地までをプログラム格納エリアとして、0x8000番地から0xFFFFまでをワークエリアとして、マッピングされているとする。この場合、マッピングの番地は一例に過ぎず、他の番地でもよい。
また、メインプロセッサ401とサブプロセッサ501との間は、経路S−RESET422を介して接続される。S−RESET422とは、メインプロセッサ401がサブプロセッサ501に対してリセット制御を行うための信号を送出する経路である。また、メインプロセッサ401側のメモリバス404とサブプロセッサ501側のメモリバス504とは、バスの接続を制御するバスブリッジ421を介して接続される。本発明による実施の形態は、サブプロセッサ501が実行するプログラムSをS_RAM502に転送するためのブートプログラムを、本揮発性メモリのROM403からS_RAM502に転送する転送手段として、プログラムMとバスブリッジ421とメモリバス404,504とを有する。また、本実施の形態は、転送したブートプログラムを実行後に消去する実行消去手段として、プログラムSの初期化プログラムとサブプロセッサ501とを有する。
次に動作について説明する。
本マルチプロセッサシステムを起動すると、まずメインプロセッサ401はサブプロセッサ501にS−RESET422を介してリセット信号を送出する。リセット信号を送出すると、サブプロセッサは初期状態のまま動作を停止する。メインプロセッサ401は、リセット信号を送出した状態で、ROM403内のプログラムMを実行する。プログラムMは、ROM403に格納されるブートプログラム413をS_RAM502に転送するプログラム部を有する。このプログラム部にしたがって、メインプロセッサ401はブートプログラム413を読み出して、メモリバス404、バスブリッジ421およびメモリバス504を介してS_RAM502に転送する。
図2(a)〜(e)は、S_RAM502に格納されるプログラムの配置を説明するメモリマップ図である。通常のプロセッサはリセット状態の解除後先頭アドレスから順にプログラムを実行するので、図2(a)に示すように、転送されたブートプログラム413は先頭アドレス0x0000番地から順に格納される。ブートプログラム413の転送終了後、メインプロセッサ401はS−RESET422を介してサブプロセッサ501のリセット状態を解除して、引き続きROM403内のプログラムMを実行する。
サブプロセッサ501は、リセット状態が解除されると動作を開始する。すなわち、S_RAM502の0x0000番地から順次命令を読み出して実行する。ここでは転送されたブートプログラム413を実行する。上述したように、ブートプログラム413は、ROM403に格納される圧縮されたプログラムSを解凍してS_RAM502に書き込むためのプログラムである。具体的には、この処理を行うための転送プログラム部と、転送プログラム部実行のために必要な初期化処理部とを含む。サブプロセッサ501が0x0000番地から命令を読み出して実行すると、まず初期化処理部が実行される。
ブートプログラム413は転送プログラム部のコピー処理を含む。これは、ワークエリアに転送プログラム部を退避させるためである。ブートプログラム413には転送プログラム部のアドレスとコピー先のアドレスが記載されるので、初期化処理部の実行が完了するとこれに従ってサブプロセッサ501は転送プログラム部を図2(b)のようにワークエリアの先頭アドレスである0x8000番地以降にコピーする。
続いて、サブプロセッサ501は図2(c)のように実行アドレスを0x8000番地にジャンプし、コピーした転送プログラム部を実行する。これにより、ROM403に格納されたプログラムSが、メモリバス404、バスブリッジ421およびメモリバス504を介して読み出され、解凍されてS_RAM502の先頭アドレス0x0000番地からその容量分書き込まれる。
プログラムSの転送終了後、サブプロセッサ501はバスブリッジ421を制御して、メモリバス404とメモリバス504とを切断する。これによりサブプロセッサ501での動作がメインプロセッサ401に影響することを防ぐことができる。続いて、サブプロセッサ501は、図2(d)のように実行アドレスを0x0000にジャンプして、プログラムSを実行する。プログラムSは、初期化プログラムとしてワークエリア0x8000番地から0xFFFF番地の領域に“0x00“を書き込む初期化プログラムを有する。したがって、サブプロセッサ501がプログラムSを実行すると図2(e)のようにワークエリアに“0x00“が書き込まれ、これにより転送プログラム部が消去される。
以上のように、この実施の形態によるマルチプロセッサシステムでは、プログラムSを転送するためのブートプログラムをメインプロセッサ401のROM403からサブプロセッサ501のS_RAM502に転送し、そのブートプログラムを実行後に消去するようにしたので、S_RAM502への誤書き込み、およびそれによるプログラムの破壊を防止できる効果が得られる。また、プログラムの破壊の防止によりプログラム領域が保護されるので、再起動時のブート処理を削減できる効果が得られる。
本発明によるマルチプロセッサシステムの構成図である。 本発明のマルチプロセッサシステムによりS_RAMに格納されるプログラムの配置を説明する図である。 従来のマルチプロセッサシステムの構成図である。 従来のマルチプロセッサシステムにより揮発性メモリに格納されるプログラムの配置を説明する図である。
符号の説明
101 プロセッサA
102 不揮発性メモリ
103 プログラムA
104 プログラムB
105 ブートプログラム
110,210,404,504 メモリバス
201 プロセッサB
202 揮発性メモリ
402 M_RAM
403 ROM
411 プログラムM
412 プログラムS
421 バスブリッジ
422 S−RESET
501 サブプロセッサ
502 S_RAM

Claims (8)

  1. 特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、前記他のプロセッサは前記揮発性メモリ上で前記メインプログラムを実行するマルチプロセッサシステムであって、
    前記メインプログラムを転送するためのブートプログラムを前記不揮発性メモリから前記揮発性メモリに転送する転送手段と、
    前記転送したブートプログラムを実行後に消去する実行消去手段とを備えたことを特徴とするマルチプロセッサシステム。
  2. 前記実行消去手段は、転送したブートプログラムを、前記揮発性メモリのワークエリアに格納し、転送したメインプログラムによって前記ワークエリアを初期化することにより前記ブートプログラムを消去することを特徴とする請求項1記載のマルチプロセッサシステム。
  3. 前記実行消去手段は、転送したブートプログラムを、前記揮発性メモリの先頭アドレスに格納した後にワークエリアにコピーし、当該ワークエリアを初期化することにより前記ブートプログラムを消去することを特徴とする請求項2記載のマルチプロセッサシステム。
  4. 特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、前記他のプロセッサは前記揮発性メモリ上で前記メインプログラムを実行するマルチプロセッサシステムの起動方法であって、
    前記メインプログラムを転送するためのブートプログラムを前記不揮発性メモリから前記揮発性メモリに転送し、転送したブートプログラムを実行後に消去することを特徴とするマルチプロセッサシステムの起動方法。
  5. 転送したブートプログラムを、前記揮発性メモリのワークエリアに格納し、転送したメインプログラムによって前記ワークエリアを初期化することにより前記ブートプログラムを消去することを特徴とする請求項4記載のマルチプロセッサシステムの起動方法。
  6. 転送したブートプログラムを、前記揮発性メモリの先頭アドレスに格納した後にワークエリアにコピーし、当該ワークエリアを初期化することにより前記ブートプログラムを消去することを特徴とする請求項5記載のマルチプロセッサシステムの起動方法。
  7. 特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、前記他のプロセッサが前記揮発性メモリ上で前記メインプログラムを実行するにあたり、
    コンピュータを、
    前記メインプログラムを転送するメインプログラム転送手段と、
    前記メインプログラム転送手段を前記揮発性メモリのワークエリアにコピーするコピー手段として機能させるブートプログラム。
  8. 特定のプロセッサが制御する不揮発性メモリに格納されたメインプログラムを、他のプロセッサが制御する揮発性メモリに転送し、前記他のプロセッサは前記揮発性メモリ上で前記メインプログラムを実行するマルチプロセッサシステムを備えた携帯端末であって、
    前記メインプログラムを転送するためのブートプログラムを前記不揮発性メモリから前記揮発性メモリに転送する転送手段と、
    前記転送したブートプログラムを実行後に消去する実行消去手段とを備えたことを特徴とする携帯端末。
JP2005196285A 2005-07-05 2005-07-05 マルチプロセッサシステム、マルチプロセッサシステムの起動方法、および携帯端末 Expired - Fee Related JP4876459B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005196285A JP4876459B2 (ja) 2005-07-05 2005-07-05 マルチプロセッサシステム、マルチプロセッサシステムの起動方法、および携帯端末

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005196285A JP4876459B2 (ja) 2005-07-05 2005-07-05 マルチプロセッサシステム、マルチプロセッサシステムの起動方法、および携帯端末

Publications (2)

Publication Number Publication Date
JP2007018071A true JP2007018071A (ja) 2007-01-25
JP4876459B2 JP4876459B2 (ja) 2012-02-15

Family

ID=37755212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005196285A Expired - Fee Related JP4876459B2 (ja) 2005-07-05 2005-07-05 マルチプロセッサシステム、マルチプロセッサシステムの起動方法、および携帯端末

Country Status (1)

Country Link
JP (1) JP4876459B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310060A (ja) * 1987-06-12 1988-12-19 Yaskawa Electric Mfg Co Ltd マルチプロセツサシステム
JPH03111961A (ja) * 1989-09-27 1991-05-13 Fujitsu Kiden Ltd マルチcpuのプログラムロード方式
JPH05242057A (ja) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd マルチプロセッサシステムの起動方式
JP2002244857A (ja) * 2001-02-15 2002-08-30 Toyoda Mach Works Ltd 制御装置
JP2004078483A (ja) * 2002-08-15 2004-03-11 Meidensha Corp ファームウェアプログラムの変更方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310060A (ja) * 1987-06-12 1988-12-19 Yaskawa Electric Mfg Co Ltd マルチプロセツサシステム
JPH03111961A (ja) * 1989-09-27 1991-05-13 Fujitsu Kiden Ltd マルチcpuのプログラムロード方式
JPH05242057A (ja) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd マルチプロセッサシステムの起動方式
JP2002244857A (ja) * 2001-02-15 2002-08-30 Toyoda Mach Works Ltd 制御装置
JP2004078483A (ja) * 2002-08-15 2004-03-11 Meidensha Corp ファームウェアプログラムの変更方法

Also Published As

Publication number Publication date
JP4876459B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
JP4554900B2 (ja) Nandフラッシュメモリをシステム駆動用及びデータ貯蔵用として使用する装置
US20140325496A1 (en) Apparatus and method for firmware upgrade using usb
US20140304497A1 (en) Electronic device having function of booting operating system by bootloader, method of performing the same function, and storage medium
JP2008016020A (ja) Biosの実行を加速化する方法
US7711941B2 (en) Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit
JP2006502482A (ja) 非線形メモリからのブーティング
JP2008262294A (ja) マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式
JP2001195241A (ja) コンピュータ
KR100604877B1 (ko) 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법
EP3084593B1 (en) Updatable integrated-circuit radio
JP2010500682A (ja) フラッシュメモリアクセス回路
JP2009009232A (ja) コンピュータとカーネル保護方法並びにコンピュータソフトウエア
JP2007299249A (ja) Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法
JP3918434B2 (ja) 情報処理装置
JP6192089B2 (ja) 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP4471947B2 (ja) データ処理装置及びデータ処理方法
KR20110078171A (ko) 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
JP4876459B2 (ja) マルチプロセッサシステム、マルチプロセッサシステムの起動方法、および携帯端末
JP2008065725A (ja) Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
JP4452158B2 (ja) 不揮発性メモリシステム
JPH09146774A (ja) パーソナルコンピュータシステム
US20220147343A1 (en) Tranistionary firmware packages
JP2005107608A (ja) 電子機器、不揮発性メモリ及び不揮発性メモリのデータ書き換え方法
JP3702233B2 (ja) 情報処理システムおよびプログラム実行モード制御方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees