JP2007005489A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007005489A JP2007005489A JP2005182472A JP2005182472A JP2007005489A JP 2007005489 A JP2007005489 A JP 2007005489A JP 2005182472 A JP2005182472 A JP 2005182472A JP 2005182472 A JP2005182472 A JP 2005182472A JP 2007005489 A JP2007005489 A JP 2007005489A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- drain region
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】 仮のゲート電極をマスクにして低濃度ドレイン領域の形成を行い、層間絶縁膜を成膜した後に仮のゲート電極を除去して層間絶縁膜をマスクにして低濃度ドレイン領域に自己整合的にチャネルドープイオン注入を行う。
【選択図】 図1
Description
先ず半導体基板表面1にWell領域2を形成し、次に素子分離のためのField酸化膜3を形成する。次に半導体基板表面を清浄にした後にゲート酸化膜4を形成する。次に多結晶シリコン膜を成膜し、フォトリソグラフィー法を用いてゲート電極の形状に形成する。このゲート電極の形状に形成された多結晶シリコン5を仮のゲート電極と便宜的に呼ぶ。この仮のゲート電極5をマスクにして、5E11(cm-2)〜2E13(cm-2)程度のイオン注入6を行い、濃度2E16(cm-3)〜1E18(cm-3)程度の低濃度ドレイン領域7を形成する。このようにすれば、低濃度ドレイン領域はチャネル領域に対して自己整合的に形成される。次にフォトレジストを成膜し、フォトリソグラフィー法によりゲート電極から0.2um〜3.0umオフセットさせて、高濃度拡散領域を形成するところのフォトレジストを除去する。このフォトレジストをマスクにして5E15(cm-2)程度のイオン注入を行い、ソース/ドレイン領域8を形成する。次に3000Å〜10000Å程度の層間絶縁膜9を成膜した後に、CMP(Chemical Mechanical Polishing)法を用いて仮のゲート電極5と同等の厚さまで研磨して、層間絶縁膜9に埋まっていた仮のゲート電極5を露出させる。この仮のゲート電極5を選択的エッチング法により除去し、この層間絶縁膜9をマスクにして、自己整合的にVth制御のためのチャネルインプラ10を行う。このようにすれば、低濃度ドレイン領域の不純物濃度には全く影響を及ぼさずに、チャネル領域のみに均一なチャネルドープイオン注入を行うことができる。次に厚さ4000Å程度の多結晶シリコンを成膜して、低抵抗化する。この多結晶シリコンをエッチバック法により、層間絶縁膜の凹部にのみ残るようにエッチングする。この多結晶シリコンが実際に用いられるゲート電極12となる。次に層間絶縁膜13を成膜して、コンタクト14を設け、メタル配線15を形成し、パッシベーション膜16を成膜する。以上により、Vth制御のためのチャネルドープイオン10はチャネル領域のみに自己整合的に注入され、また、低濃度ドレイン領域7形成のためのイオン注入はチャネル以外の領域のみに自己整合的に注入されたMOSトランジスタが得られる。
2:Well領域
3:フィールド酸化膜
4:ゲート酸化膜
5:仮のゲート電極
6:低濃度ドレイン領域形成のための不純物注入
7:低濃度ドレイン
8:高濃度のソースとドレイン
9:層間絶縁膜
10:チャネルドープイオン注入
11:チャネルドープイオン注入領域
12:ゲート電極
13:層間絶縁膜
14:コンタクト
15:メタル配線
16:パッシベーション膜
Claims (6)
- 半導体基板表面にゲート絶縁膜を形成する第1の工程と、前記ゲート絶縁膜上に仮のゲート電極を形成する第2の工程と、前記仮のゲート電極をマスクとして不純物注入を行うことで基板表面に低濃度拡散領域を形成する形成する第3の工程と、前記仮のゲート電極以外の領域に絶縁膜を形成する第4の工程と、前記仮のゲート電極を除去する第5の工程と、前記絶縁膜をマスクとして前記仮のゲート電極が除去されることによって形成された絶縁膜の開口部にMOSトランジスタのVthを制御するためのチャネルドープイオン注入を行う第6の工程と、前記絶縁膜の開口部に実際に用いるゲート電極とを形成する第7の工程から成る半導体装置の製造方法。
- 前記第5の工程の後に、チャネル領域の半導体基板表面を露出し、新たなゲート酸化膜を形成する工程を有する請求項1記載の半導体装置の製造方法。
- 前記第6の工程の後に、チャネル領域の半導体基板表面を露出し、新たなゲート酸化膜を形成する工程を有する請求項1記載の半導体装置の製造方法。
- 前記第4の工程において、一旦、全領域に絶縁膜を形成した後に、前記仮のゲート電極上面の絶縁膜を除去することによって、仮のゲート電極以外の領域に絶縁膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記絶縁膜をマスクにして、絶縁膜の開口部にパンチスルー防止イオン注入を行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記絶縁膜の厚さは1000Å以上である請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182472A JP2007005489A (ja) | 2005-06-22 | 2005-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182472A JP2007005489A (ja) | 2005-06-22 | 2005-06-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005489A true JP2007005489A (ja) | 2007-01-11 |
Family
ID=37690822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182472A Withdrawn JP2007005489A (ja) | 2005-06-22 | 2005-06-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005489A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293862A (ja) * | 1996-04-30 | 1997-11-11 | Sony Corp | Mosトランジスタの製造方法およびcmosトランジスタの製造方法 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002190592A (ja) * | 2000-12-22 | 2002-07-05 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
JP2002289840A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 半導体装置及びその製造方法 |
JP2002539638A (ja) * | 1999-03-17 | 2002-11-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Mis電界効果型トランジスタの製造方法 |
JP2003517209A (ja) * | 1999-12-17 | 2003-05-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイスの製造方法 |
-
2005
- 2005-06-22 JP JP2005182472A patent/JP2007005489A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293862A (ja) * | 1996-04-30 | 1997-11-11 | Sony Corp | Mosトランジスタの製造方法およびcmosトランジスタの製造方法 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002539638A (ja) * | 1999-03-17 | 2002-11-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Mis電界効果型トランジスタの製造方法 |
JP2003517209A (ja) * | 1999-12-17 | 2003-05-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイスの製造方法 |
JP2002190592A (ja) * | 2000-12-22 | 2002-07-05 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
JP2002289840A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443750B (zh) | 以高效率轉移應力之形成接觸絕緣層之技術 | |
JPH10150195A (ja) | Mosfet及びその製造方法 | |
JP4489467B2 (ja) | 半導体装置の形成方法 | |
JP2009021502A (ja) | 半導体装置およびその製造方法 | |
US8877575B2 (en) | Complementary junction field effect transistor device and its gate-last fabrication method | |
JPS6055665A (ja) | 半導体装置の製造方法 | |
US7396727B2 (en) | Transistor of semiconductor device and method for fabricating the same | |
JP2004146825A (ja) | Mosトランジスター及びその製造方法 | |
US7575989B2 (en) | Method of manufacturing a transistor of a semiconductor device | |
JP2007005489A (ja) | 半導体装置の製造方法 | |
KR100262456B1 (ko) | 반도체 소자 제조방법 | |
TW201523881A (zh) | 終止區結構及其製造方法 | |
TW201431007A (zh) | 半導體裝置結構及形成互補式金屬氧化物半導體積體電路結構之方法 | |
KR20080029266A (ko) | 반도체 소자의 제조방법 | |
JP2005142528A (ja) | モストランジスタ及びその製造方法 | |
JP2004158697A (ja) | 半導体装置及びその製造方法 | |
KR100935249B1 (ko) | 고전압 소자 및 그의 제조 방법 | |
KR100823451B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
US20070148841A1 (en) | Method for forming transistor in semiconductor device | |
US20080042198A1 (en) | Demos structure | |
KR100702833B1 (ko) | 고속 트랜지스터의 제조방법 | |
KR100625392B1 (ko) | 반도체소자의 제조방법 | |
JP2011176113A (ja) | Mos型半導体装置およびその製造方法 | |
KR100818403B1 (ko) | 모스 트랜지스터 제조 방법 | |
KR20100074479A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080408 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100908 |