JP2006521778A - 高電圧オフセット検出回路および方法 - Google Patents

Abstract

高電圧オフセット検出回路は、ハーフブリッジにおけるハードスイッチングを防止するため、中間点の電圧が所定値にいつ到達したかを判断するためにスイッチングハーフブリッジの中間点における電圧を記録する。スイッチングハーフブリッジの中間点の電圧を反映する電圧を生成するために、スイッチングハーフブリッジの中間点の電圧がバッファを介して電流が制限されたＭＯＳＦＥＴに印加される。ハードスイッチングを防止するためにスイッチングハーフブリッジのスイッチがいつターンオンされたかを示す信号を得るために、ＭＯＳＦＥＴによって生成された電圧は閾値入力とともにコンパレータに供給される。ＭＯＳＦＥＴは選択的に電圧を検出可能である。バッファは、低電位側供給電圧と低電位側帰還との間でＩＣにおける短絡を防止するために、ＭＯＳＦＥＴに印加される電圧が低電位側帰還電圧より低くなることを防止するように動作する。

Description

本発明は、概してスイッチングハーフブリッジの動作に関し、より詳細には高電圧オフセット検出を有するハーフブリッジゲートドライバに関する。

本出願は、発明の名称を集積高電圧オフセット検出回路として２００３年３月２４日に出願された米国仮出願第６０／４５７，８２０号に基づくとともに利益を主張し、これによって優先権を主張する。

高電圧ハーフブリッジドライバ回路は、様々な応用、例えば、電動部、蛍光灯の電子安定器および電源装置に用いられる。ハーフブリッジ回路は、高電圧直流電源供給を横切って配置されるトーテムポール接続された一組のトランジスタを用いる。図１は簡単なハーフブリッジ回路を表わす。トランジスタＭ１、Ｍ２は、負荷に接続される出力を設けた中間接続点であるノード“Ａ”を有する電力素子である。各トランジスタＭ１、Ｍ２は、トランジスタＭ１、Ｍ２をオンまたはオフするゲート信号を供給するゲート駆動バッファ（それぞれＤＲＶ１、ＤＲＶ２）を有する。

様々な応用において、ノードＡがハイ状態からロー状態へ、または、ロー状態からハイ状態へいつ遷移したかを判断するために、ハーフブリッジ出力の中間点であるノードＡを監視することが好ましい。典型的な応用が蛍光灯の電子安定器である。電子安定器２０の簡単な回路図を図２に示す。安定器２０は、ノードＡにおいてハーフブリッジに接続された負荷に電力を供給し、その負荷はインダクタＬ１、キャパシタＣ１および蛍光灯ＬＡＭＰ１を含む共振回路を具備する。動作の間、安定器２０は、交互にスイッチをオンおよびオフするためにトランジスタＭ１、Ｍ２を駆動して、ノードＡに接続された共振負荷回路に電流を流す。例えば、トランジスタＭ１がターンオンされると、ノードＡの電圧が上位直流バス電圧の電位まで引っ張られるとともに、電流が共振負荷に流れ始める。トランジスタＭ１がオフに切り換えられると、共振負荷に流れる電流はノードＡの電圧を低い電位の方へ落ち込ませる。負荷回路の共振周波数より高い周波数においてハーフブリッジが切り換えられると仮定する。いくらかの“デッドタイム”遅延の後、トランジスタＭ２がターンオンされるとともに、ノードＡの電圧が典型的にはゼロボルトである下位直流バス電圧に引っ張られる。デッドタイム遅延は、トランジスタＭ１、Ｍ２が同時に両方ともオンとなり、短絡を引き起こすことを防止する。

トランジスタＭ２のターンオンに先立つノードＡの電圧の落ち込みは、上位直流バス電圧からの下位直流バス電圧への十分な遷移のために、ある有限な量の時間を要する。ある条件の下で、ノードＡの電圧は、トランジスタＭ２がターンオンされたときに下位の電位へ十分に遷移していない可能性がある。この場合、トランジスタＭ２はノードＡの電圧を下位直流バス電圧に引っ張る（pull）。このいわゆる“ハードスイッチング”はスイッチング損失の原因であるとともに、結局はトランジスタＭ１、Ｍ２の故障につながる可能性のあるハーフブリッジトランジスタＭ１、Ｍ２の加熱を引き起こす。

前記スイッチング損失は、トランジスタＭ２のターンオンに先立って、ノードＡの電圧が下位直流バス電圧に十分に遷移することを確実にすることによって最小化することが可能である。ノードＡの電圧の十分な遷移を確実にすることによってハードスイッチングを排除する１つの方法は、トランジスタＭ１（Ｍ２）のターンオフとトランジスタＭ２（Ｍ１）のターンオンとの間のデッドタイムを増加させることである。

ハードスイッチングを排除するためのもう１つの可能性は、ノードＡにおける実効容量負荷を減少させることである。しかし、上述したこれら２つの選択肢は、スイッチング速度が潜在的に低下し、またはランプ定格出力が潜在的に低下する点において重大な欠点がある。

本発明によれば、ハーフブリッジスイッチング回路の中間点における電圧の電位を検出するための回路および方法が提供される。一実施形態によれば、本方法はランプ安定器を制御するためのモノリシックなソリューションに集積される。集積回路は追加の外部素子を必要とせず、従って最終的な応用回路を簡単にする。前記集積回路は高電圧ハーフブリッジゲートドライバＩＣに組み込むことが可能である。高電圧ハーフブリッジゲートドライバＩＣの例は、ハーフブリッジを駆動するための高電圧自己発振回路を含むInternational Rectifier Corporation IR2153チップである。IR2153はモノリシック集積回路において高電圧ハーフブリッジゲート駆動バッファリングおよびレベル変換を有する。IR2153において、ノード“Ａ”を参照する高電位側ゲート駆動バッファＤＲＶ１は、上位直流バス電位に上昇することが可能である絶縁された高電位側ウェル（well）において実現される。

本発明の１つの特徴によれば、スイッチングのための安全な閾値を示す信号は、ハーフブリッジにおけるハードスイッチングを防止するために供給される。前記信号は、特定の応用における特定のスイッチパラメータのために選択的に供給され得るプログラム可能な閾値レベルとの比較に基づいて供給することが可能である。

本発明のもう１つの特徴によれば、高電圧スイッチは、ハーフブリッジのノードＡの電圧を感知するために設けられる。前記高電圧スイッチは、ハーフブリッジノードＡの電圧を測定するためにターンオンまたはオフを制御することが可能である。

本発明のもう１つの特徴によれば、ハーフブリッジノードＡの電圧は、高電圧に耐えることが可能な低電圧感知回路が設けられ、ハーフブリッジの低電位側電圧が供給される高電圧感知回路に伝達される。

本発明のもう１つの特徴によれば、電圧測定回路は、スイッチのターンオンと閾値の比較とに基づいて電圧を感知し、かつハーフブリッジにおけるスイッチの交互切り換えに関するデッドタイムに影響を与えず、かつハーフブリッジ回路の中間点の容量負荷に影響を与えない。

本発明の他の特徴および効果は、添付図面とともに後述の本発明の詳細な説明から明らかになる。

図３を参照すると、高電圧オフセット検出回路は破線で囲まれ回路３０として表わされている。ノードＡは直流高電圧電源の電圧を受け入れる可能性があるため、ノードＡの電圧オフセット検出は、高電圧に耐えることが可能な素子を必要とする。従って、トランジスタＭ１２は、ノードＡに現れる高電圧に耐えることが可能な高電圧側方拡散ＭＯＳＦＥＴ（ＬＤＭＯＳ）トランジスタである。電圧オフセット検出は、トランジスタＭ１２を横切る（across）電圧を感知することによって動作し、かつその電圧をハードスイッチングに起因するスイッチング損失なしに低電位側スイッチングに適した閾値と比較することによって行われる。従って、トランジスタＭ１２は、トランジスタＭ２のターンに先立って、ノードＡの電圧を検出するために高電位側トランジスタＭ１がターンオフされたときのみ動作する。例えば、バッファＤＲＶ１への入力ＨＩＮの適切な信号を介してトランジスタＭ１がターンオフされると、インバータＩＮＶ１のセンスイン入力に印加されるロー論理レベルを介してインバータＩＮＶ１がトランジスタＭ１２のゲートにハイ論理レベルを供給し、トランジスタＭ１２がターンオンされる。トランジスタＭ１がターンオンされると、ハイ論理レベルがインバータＩＮＶ１へのセンスイン入力に印加され、トランジスタＭ１２のゲートにロー論理レベル信号が供給され、トランジスタＭ１２がターンオフされる。

前記高電位側トランジスタＭ１がオンされると、ノードＡの電圧は実際、直流高電圧電源と同じである。トランジスタＭ１がターンオンされている間にトランジスタＭ１２がターンオンされると、トランジスタＭ１２は電力を放散し、不要な電力損失につながる。トランジスタＭ１がターンオフされているとき、ノードＡの電圧は直流高電圧電源と直流低電位側帰還との間のいずれかのレベルにある可能性がある。直流低電位側帰還は典型的にゼロボルトの共通電位であるが、どのような低電位側の電位も本発明によるハーフブリッジ回路および電圧オフセット検出において用いることが可能であることは明らかである。ノードＡに接続された負荷は、例えば、図２に示すような共振構成部品のために低電位側帰還に対してノードＡの電圧が負となることを引き起こす可能性がある

本発明において、ノードＡの電圧はトランジスタＭ１２を介して低電位側の領域にシフトしたレベルであり、スイッチＭ１２がターンオンされているときノードＤはノードＡの電圧をエミュレーションする。ノードＤの電圧は、低電位側帰還ノードの電圧からＶＣＣすなわち低電位側トランジスタＭ２を駆動するために用いられる低電位側ウェル供給電圧までの範囲の値を有する。トランジスタＭ１２は低電位側供給電圧を参照する（is referenced）ので、ノードＤの電圧は低電位側供給電圧ＶＣＣより高くない。従って、トランジスタＭ１がターンオフされ、かつノードＡの電圧が低電位側供給電圧ＶＣＣより高いとき、トランジスタＭ１２がターンオンされたノードＤの電圧は低電位側供給電圧ＶＣＣを示す。

一旦、トランジスタＭ１がターンオフされ、かつノードＡの電圧が低電位側供給電圧ＶＣＣより下に落ち込むと、ノードＤの電圧はノードＡの電圧と並ぶ。ノードＤの電圧の落ち込みは、重大なスイッチング損失なしにトランジスタＭ２を切り換えるために、すなわち、ハードスイッチングを防止するために、ノードＡの電圧が適切なレベルにいつ降下したかを判断するために測定することが可能である。

回路３０は、ノードＤに接続された非反転入力を有するシュミットトリガコンパレータＣＯＭＰ１を表わす。コンパレータＣＯＭＰ１は、ノードＤの電圧とコンパレータＣＯＭＰ１の反転入力に接続された閾値電圧とを比較する。コンパレータＣＯＭＰ１は、トランジスタＭ２にゲート信号を供給するために駆動バッファＤＲＶ２に与える信号を出力する。ノードＡの電圧が実際にハードスイッチングを防止するために十分低いレベルに到達したことを合図するためにコンパレータＣＯＭＰ１の出力が用いられると、トランジスタＭ２はノードＡの電圧を低電位側帰還電圧に引っ張るために安全に切り換えられる。コンパレータＣＯＭＰ１の出力は、通常の高速動作またはフォールトモードにおいて発生する可能性があるハーフブリッジトランジスタにおけるハードスイッチング損失を防止または最小化するために、ハーフブリッジドライバを駆動するための制御ロジックにおいて用いることが可能である。すなわち、ノードＡの電圧を検出することによって、電圧オフセット検出回路は、例えば、図２に示す電子安定器またはランプにおいて発生する可能性がある故障に対処することが可能である。

コンパレータＣＯＭＰ１は本発明を実現するために必須ではなく、かつトランジスタＭ１２は本発明の目的を達成するために低電位側供給電圧を参照する必要はないことは明らかである。例えば、トランジスタＭ１２は、低電位側供給電圧より高い値を有する電圧を検出するために別個の供給電圧を参照することが可能である。さらに、トランジスタＭ１２の動作は、トランジスタＭ１がターンオフされたときにターンオンされることに限定する必要はなく、例えば故障状態におけるように、むしろノードＡの電圧を測定するために選択的にターンオンされることも可能である。

ノードＤにおけるノードＡの電圧のエミュレーションは、次のように電圧オフセット検出回路３０によって達成される。インバータＩＮＶ１へのセンスイン入力がハイ論理レベルにセットされると、インバータＩＮＶ１を介してロー論理レベルがトランジスタＭ１２のゲートに供給される。選択的に、トランジスタＭ１２のゲートはゼロボルトまたは直接にロー論理レベルに接続することが可能である。また、センスイン入力はトランジスタＭ１３のゲートにも印加され、トランジスタＭ１３は、トランジスタＭ１２のノードＤにおける電圧を低電位側帰還電圧レベルに引っ張るためにターンオンする。この状態において、トランジスタＭ１２はオフされ、かつトランジスタＭ１２のドレインには電流が流れず、それによって、トランジスタＭ１がターンオンされるときにトランジスタＭ１２における放散損失を防止する。

ノードＡの電圧オフセット検出は、センスイン入力がロー論理レベルに引っ張られるかまたはロー論理レベルにセットされると開始し、インバータＩＮＶ１の動作を介してトランジスタＭ１２のゲートがハイ論理レベルまたはＶＣＣにセットされる。また、トランジスタＭ１３は、ノードＤが電流源Ｉ１の動作によって低電位側帰還電圧レベルにセットされるようにターンオフされる。トランジスタＭ１３のターンオフとトランジスタＭ１２のターンオンとの間に、信号がインバータＩＮＶ１を流れるため小さな遅延が生じる可能性があることに留意すべきである。

トランジスタＭ１２がターンオンされたとき、ノードＣの電圧の高さは低電位側帰還電圧の高さより高いと仮定すると、電流はターンオンされたトランジスタＭ１２においてノードＣからノードＤへ流れる。ノードＣの電圧の高さは低電位側帰還電圧の高さより高いので、トランジスタＭ１２はソースフォロワとして接続され、かつターンオンされると、ノードＤの電圧はノードＣの電圧とほぼ同じ電圧に上昇する。ノードＣの電圧に等しいノードＤの電圧を実現するために、電流源Ｉ１における電流の大きさによって決定される通りに、電流源Ｉ１はトランジスタＭ１２における電流量を制限する。

ノードＣの電圧が低電位側供給電圧ＶＣＣより高いならば、ノードＤの電圧は低電位側供給電圧ＶＣＣの電圧まで上昇する。ノードＤの電圧がＶＣＣからトランジスタＭ１２のターンオン閾値電圧を引いた電圧に近づくに従って、トランジスタＭ１２は、電流源Ｉ１によって供給される電流量に等しい電流量を有する動作の飽和領域に入る。該飽和領域における動作は、ノードＤの電圧を低電位側供給電圧ＶＣＣより低い電圧レベルに制限する。ノードＣの電圧とノードＤの電圧との間の電圧の高さの違いは、トランジスタＭ１２を横切って現れ、かつ高電圧レベルである可能性がある。しかし、Ｍ１２は側方拡散金属酸化物半導体（ＬＤＭＯＳ）のような高電圧素子のため、高電圧を扱うための要求が満たされる。

回路３０におけるノードＣの電圧は、トランジスタＭ１０が接続されたソースフォロワによって供給される。ノードＣの電圧は、ノードＢの電圧からトランジスタＭ１０のターンオン閾値を引いた電圧に等しい。ノードＢの電圧は、ダイオード接続されたトランジスタＭ１１から出力される。トランジスタＭ１１はノードＡへのソース／ボディ接続を有する。トランジスタＭ１１のゲート／ドレイン接続における電圧であるノードＢは、電流源Ｉ２によって高く引っ張られている。従って、ノードＢの電圧はノードＡの電圧にトランジスタＭ１１のターンオン閾値を加えた電圧に等しい。電流源Ｉ１、Ｉ２の大きさは、等しく選択されることが好ましく、かつトランジスタＭ１０、Ｍ１１はそれらの特性が整合される。従って、トランジスタＭ１０、Ｍ１１のドレインにおいて等しい電流が流れ、かつトランジスタＭ１０、Ｍ１１のターンオン閾値は等しい。外挿によって、これらの状況においてノードＣの電圧はノードＡの電圧に等しいと見ることが可能である。高電位側ウェル供給は、ノードＡの電圧にほぼ等しいので、トランジスタＭ１０を横切って高電圧が現れる可能性がある。従って、ダイオードＤ１は、トランジスタＭ１０を横切って現れる最大電圧を制限するツェナークランプとしてトランジスタＭ１０に設けられる。トランジスタＭ１０は、これらの状況において、高電圧に耐えることが可能である必要はなく、かつ回路３０の大きさおよびコストを縮小するためにより低い定格出力を有するように選択することが可能である。

トランジスタＭ１０、Ｍ１１、ダイオードＤ１および電流源Ｉ２の結合の機能は、ノードＡにトランジスタＭ１２のドレインを直接接続することを避けることである。ハーフブリッジ回路の動作において、ノードＡの電圧が低電位側帰還電圧の電位より下に引っ張られ、寄生ＮＰＮトランジスタＱ１のターンオンを引き起こし、実際上、低電位側供給電圧が低電位側帰還に短絡する可能性がある。トランジスタＱ１は、ハーフブリッジゲートドライバＩＣのモノリシック構造の一部である寄生ＮＰＮトランジスタである。従って、低電位側供給電圧が低電位側帰還に短絡することを防止するために、トランジスタＭ１２のドレインは低電位側帰還ノードの電位より下に引っ張られることから保護されなければならない。トランジスタＭ１０、Ｍ１１、ダイオードＤ１および電流源Ｉ２の結合は、この問題を防止するためにノードＡからトランジスタＭ１２のドレインに供給される電圧のバッファを形成する。従って、ノードＡの電圧オフセットを検出するために、トランジスタＭ１２のドレインの電圧は、ほぼ低電位側供給と低電位側帰還との間に維持される。

本発明の開示に従って高電圧オフセット検出回路の多数の他の可能な実施形態を達成し得る。例えば、低電位側供給電圧の短絡を防止しつつノードＡからトランジスタＭ１２のドレインへの電圧レベルを遷移させるために他の回路を用いることが可能である。さらに、レベルがシフトされた電圧オフセット検出回路を得るために、ＬＤＭＯＳトランジスタＭ１２以外の高電圧素子を用いることが可能である。本発明に従う回路３０は、ハーフブリッジゲートドライバＩＣのモノリシック構造に集積されることが好ましいが、回路３０はハーフブリッジゲートドライバＩＣの外部に独立した回路として実現することも可能である。

本発明は、特定の実施形態に関して記載されたが、この技術分野の当業者には多くの他の変形、改良および他の利用が明らかである。従って、本発明はここでの特定の開示によって限定されるのではなく、添付の特許請求の範囲によってしか限定されないことが好ましい。

負荷に接続されたスイッチングハーフブリッジ回路の抜粋回路図である。 ランプに接続されたスイッチングハーフブリッジを有する電子安定器の抜粋回路図である。 本発明による高電圧オフセット検出回路の回路図である。

符号の説明

２０ 電子安定器
３０ 回路
Ａ、Ｂ、Ｃ、Ｄ ノード
Ｃ１ キャパシタ
ＣＯＭＰ１ コンパレータ
Ｄ１ ダイオード
ＤＲＶ１、ＤＲＶ２ ゲート駆動バッファ
Ｉ１、Ｉ２ 電流源
ＩＮＶ１ インバータ
Ｌ１ インダクタ
ＬＡＭＰ１ 蛍光灯
Ｍ１、Ｍ２、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３、Ｑ１ トランジスタ

Claims (20)

1. スイッチングハーフブリッジの中間点における電圧を検出するための電圧オフセット検出回路であって、
   前記スイッチングハーフブリッジの中間点における電圧に関する検出電圧を記録する前記スイッチングハーフブリッジの中間点に接続された高電圧素子と、
   前記検出電圧を受信するとともに、ハーフブリッジ回路の中間点における電圧に基づいてハードスイッチングを防止するために前記ハーフブリッジ回路の動作に与える信号を出力するために前記高電圧素子に接続された電圧検出出力回路と、
   を具備する回路。
2. 前記高電圧素子は前記スイッチングハーフブリッジの低電圧帰還リファレンスを参照する請求項１に記載の回路。
3. 前記高電圧素子はＭＯＳＦＥＴである請求項１に記載の回路。
4. 前記検出電圧を記録するように前記高電圧素子を動作させるために前記高電圧素子に入力される制御信号をさらに有する請求項１に記載の回路。
5. 前記制御信号は、前記スイッチングハーフブリッジにおける高電位側スイッチがターンオフされるとき、前記高電圧素子を動作可能である請求項４に記載の回路。
6. 前記高電圧素子に接続された入力を有するコンパレータをさらに具備し、
   前記コンパレータの出力は、前記スイッチングハーフブリッジにおける低電位側スイッチがターンオンされるとき、前記スイッチングハーフブリッジの中間点における電圧がハードスイッチングを防止するための値にいつ到達したかを示す請求項１に記載の回路。
7. 前記高電圧素子に印加される電圧を前記低電圧帰還リファレンスより高く維持するために、前記高電圧素子と前記スイッチングハーフブリッジの中間点との間に接続されたバッファ回路をさらに具備する請求項２に記載の回路。
8. 前記ＭＯＳＦＥＴのオンおよびオフを切り換えるために前記ＭＯＳＦＥＴのゲートに接続されたインバータをさらに具備する請求項３に記載の回路。
9. 前記高電圧素子と前記低電圧帰還リファレンスとの間に接続されたスイッチをさらに具備し、前記スイッチがオンされたときに前記高電圧素子を前記低電圧帰還リファレンスに接続する請求項２に記載の回路。
10. 前記高電圧素子がターンオンされたときに前記高電圧素子を通して供給される電流を制限するために、前記高電圧素子と前記低電圧帰還リファレンスとの間に接続された電流源をさらに具備する請求項２に記載の回路。
11. スイッチングハーフブリッジの中間点における電圧オフセットを検出するための方法であって、
    前記スイッチングハーフブリッジの中間点における電圧オフセットに関する検出電圧を記録するために高電圧素子を前記スイッチングハーフブリッジの中間点に接続する過程と、
    前記スイッチングハーフブリッジの低電位側スイッチがターンオンされたときに、前記スイッチングハーフブリッジの中間点における電圧がハードスイッチングを防止するために十分な値にいつ到達したかを示すために、前記高電圧素子に記録された検出電圧に基づいて信号を供給する過程と、
    を有する方法。
12. 前記スイッチングハーフブリッジにおける高電位側スイッチがターンオフされるとき、検出電圧を記録するために前記高電圧素子を動作させる過程をさらに有する請求項１１に記載の方法。
13. 前記スイッチングハーフブリッジの中間点における電圧から前記高電圧素子をバッファリングする過程をさらに有する請求項１１に記載の方法。
14. 前記高電圧素子に印加される電圧が、前記高電圧素子が接続された共通リファレンスより低いレベルに到達することから保護する過程をさらに有する請求項１１に記載の方法。
15. 前記高電圧スイッチング素子としてＭＯＳＦＥＴを設ける過程をさらに有する請求項１１に記載の方法。
16. 前記検出電圧を記録するために前記高電圧素子を流れる電流を制限する過程をさらに有する請求項１１に記載の方法。
17. 請求項１に記載の素子を利用する過程を有する電子安定器のためのスイッチングハーフブリッジにおける電圧オフセットを検出するための方法。
18. 請求項１に記載の電圧オフセット検出回路を具備する電子安定器。
19. ハードスイッチングを防止するためにスイッチングハーフブリッジにおける状態を検出するための回路であって、
    前記スイッチングハーフブリッジの中間点における検出電圧を記録するために、前記スイッチングハーフブリッジの高電圧と前記スイッチングハーフブリッジの低電位側帰還電圧との間において参照される高電圧素子と、
    前記高電圧素子において記録された前記検出電圧が故障状態を示しまたは故障状態を防止するための所定値にいつ到達したかを示すために前記高電圧素子に接続された検出電圧レベル検出器と、
    を具備する回路。
20. 前記高電圧素子は選択的に前記検出電圧を記録することが可能である請求項１９に記載の回路。

Images