JP2007037257A - Rcc方式スイッチング電源 - Google Patents
Rcc方式スイッチング電源 Download PDFInfo
- Publication number
- JP2007037257A JP2007037257A JP2005215649A JP2005215649A JP2007037257A JP 2007037257 A JP2007037257 A JP 2007037257A JP 2005215649 A JP2005215649 A JP 2005215649A JP 2005215649 A JP2005215649 A JP 2005215649A JP 2007037257 A JP2007037257 A JP 2007037257A
- Authority
- JP
- Japan
- Prior art keywords
- control transistor
- transistor
- output
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】制御トランジスタがオープン状態となるときにも、不具合の発生を防止する。
【解決手段】自励発振を行うことによって一次コイルL1に流れる電流をスイッチングするスイッチングトランジスタ2と、二次側直流出力21の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラ4と、フォトカプラ4を介して帰還された誤差信号に従ってスイッチングトランジスタ2の制御端子の入力を制御する第1の制御トランジスタQ1とを備えた構成において、第1の制御トランジスタQ1に並列に接続された第2の制御トランジスタQ2を備えている。
【選択図】 図1
【解決手段】自励発振を行うことによって一次コイルL1に流れる電流をスイッチングするスイッチングトランジスタ2と、二次側直流出力21の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラ4と、フォトカプラ4を介して帰還された誤差信号に従ってスイッチングトランジスタ2の制御端子の入力を制御する第1の制御トランジスタQ1とを備えた構成において、第1の制御トランジスタQ1に並列に接続された第2の制御トランジスタQ2を備えている。
【選択図】 図1
Description
本発明は、二次側直流出力の電圧誤差を示す誤差信号に従ってスイッチングトランジスタのスイッチングを制御する第1の制御トランジスタに、第2の制御トランジスタを並列に接続したRCC方式スイッチング電源に関するものである。
構成が簡単となることから多くの機器において使用されるRCC方式スイッチング電源について、図2を参照して説明する。一次コイルL1に流れる電流をスイッチングするFET2のゲートには、コンデンサC2を介して、補助コイルL3に発生した出力が帰還される。このため、FET2は自励発振を行うこととなり、一次コイルL1に流れる電流がスイッチングされる。また、二次コイルL2の出力を整流平滑して得られた二次側直流出力21の電圧誤差を示す誤差信号が、フォトカプラ4を介して、制御トランジスタQ1のベースに帰還される。このため、FET2のゲート電圧は、二次側直流出力21の電圧誤差に対応したレベルに制御される。その結果、FET2は、二次側直流出力21の電圧が目標電圧となるようにスイッチングを行う。
上記した動作中に、例えば、ダイオードD5がオープン破壊されるという不具合が生じたとする。このようなときでも、誤差信号は、ダイオードD6を介して、制御トランジスタQ1のベースに帰還されるので、二次側直流出力21の電圧は目標電圧に安定化される(ダイオードD6がオープンとなる場合は、ダイオードD5を介して誤差信号が制御トランジスタQ1のベースに帰還される)。また、ダイオードD2がショート破壊されるという不具合が生じたときでも、ダイオードD3の逆流防止作用により、誤差信号が抵抗R7の側に流れることが防止され、二次側直流出力21の電圧は目標電圧に安定化される(ダイオードD3がショートとなる場合では、ダイオードD2が逆流防止を行う)(第1の従来技術とする)。
また、以下に示す技術が提案されている(第2の従来技術とする)。すなわち、この技術では、二次側直流出力の電圧が所定値を超えたときには、電圧誤差を帰還するフォトカプラとは別のフォトカプラを介して、二次側直流出力の電圧が所定値を超えたことを示す信号を一次側に帰還し、制御トランジスタをオフ状態に移行させている。このため、二次側直流出力の電圧を目標電圧に制御するための制御ループに不具合が生じ、二次側直流出力の電圧が異常な上昇を示すときには、制御トランジスタがオフとなるので、スイッチングを行うFETのゲート電位が高くなり、FETはオフすることができない状態となる。その結果、一次コイルに流れる電流が増加を続け、トランスに磁気飽和が生じて、一次コイルが短絡と等価な状態となる。その結果、FETに流れる電流が急激に増加し、一次側に設けられた遮断素子であるヒューズが溶断する。従って、制御ループの不具合による二次側直流出力の電圧の異常な上昇による不具合の拡大が防止される(例えば、特許文献1参照)。
また、以下に示す技術が提案されている(第3の従来技術とする)。すなわち、この技術では、RCC方式スイッチング電源において、トランスに一次コイルとともに巻回された補助コイルの出力電圧を監視している。そして、スイッチング用FETがオフ時の補助コイルの出力電圧が所定電圧を超えるときには、二次側直流出力の電圧が異常上昇しているとして、2つのトランジスタからなるサイリスタ回路をオン状態にし、FETのゲート電位を0V近傍として、FETのスイッチング動作を停止させている。従って、二次側直流出力の電圧の異常上昇を示す信号を一次側に帰還するための専用のフォトカプラを用いることなく、二次側直流出力の電圧が異常上昇するときには、スイッチングを停止させることができるようになっている(例えば、特許文献2参照)。
特開2004−32936号公報(第0030〜0036段落)
特開2004−32979号公報
しかしながら、第1の従来技術を用いる場合には、以下に示す問題を生じていた。すなわち、制御トランジスタQ1がオープン破壊された場合に、どのような不具合が生じるかを調べる試験(制御トランジスタQ1のコレクタを、その他の回路部の経路から切り離す試験)を行った場合、二次側直流出力21の電圧誤差がFET2のスイッチング動作に反映されなくなり、二次側直流出力21の電圧が異常上昇する。従って、このときにはツェナーダイオードZD21がショート破壊され、保護回路6が動作するので、ダイオードD11,D12のカソードから保護出力が送出されて、制御トランジスタQ1をオン状態に移行させる。
しかし、制御トランジスタQ1のコレクタの経路がオープンとなっているので、制御トランジスタQ1がオン状態となるときでも、FET2のゲート電圧は高いままとなり、スイッチング動作が継続される。このため、二次コイルL2やダイオードD21の過熱といったような、発火の恐れのある不具合が生じる。また、二次側直流出力21の電圧が異常に上昇したとき、時には、ツェナーダイオードZD21がオープン破壊される場合があり、このようなときでは、電解コンデンサC21が破壊され、金属箔が飛び散るという危険な事態を招く恐れがある。また、二次側直流出力21が導かれた負荷回路に異常な電圧が印加されることになって、発火等の恐れが生じる。
第2の従来技術は、二次側直流出力の電圧が異常な上昇を示すときには、制御トランジスタをオフとする技術となっている。すなわち、制御トランジスタQ1がオープン破壊されたと想定したときの試験時と同等の状態を生じさせる技術となっている。このような場合、一次側に設けられた遮断素子であるヒューズが、即座に溶断すれば不具合の拡大は防止されることになるが、ヒューズの溶断のタイミングはばらつきが多い。従って、ヒューズの溶断が遅れる事態が生じ、このようなときでは、負荷回路に過熱の恐れが生じる。このため、第1の従来技術における問題を解決しようとする観点からは、第2の従来技術は適用することが困難な技術となっている。
第3の従来技術は、スイッチングトランジスタがオフとなるときの補助コイルの出力電圧が所定電圧を超えるときには、2つのトランジスタからなるサイリスタ回路をオン状態に移行させ、スイッチングトランジスタのゲート電位を0V近傍まで降下させるための回路を必要とする。このため、部品点数の大幅な増加を招く。
本発明は、上記の問題点を解決するため創案されたものであり、その目的は、誤差信号に従ってスイッチング用のFETのゲート電圧を制御する制御トランジスタを、並列に接続された2つのトランジスタを用いて形成することにより、FETをスイッチング素子に用いた構成において、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することのできるRCC方式スイッチング電源を提供することにある。
また本発明の目的は、誤差信号に従ってスイッチングトランジスタの制御端子の入力を制御する制御トランジスタを、並列に接続された2つのトランジスタを用いて形成することにより、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することのできるRCC方式スイッチング電源を提供することにある。
上記の課題を解決するため、本発明に係るRCC方式スイッチング電源は、一次コイルと補助コイルと二次コイルとが巻回されたトランスと、補助コイルの出力がゲートに導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするFETと、二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、ベースにはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってFETのゲート電位を制御する第1の制御トランジスタとを備えたRCC方式スイッチング電源に適用している。そして、第1の制御トランジスタに並列に接続された第2の制御トランジスタを備え、第1の制御トランジスタと第2の制御トランジスタとは互いに異なるパッケージに形成されている。
すなわち、第1の制御トランジスタと第2の制御トランジスタとは並列に接続されている。従って、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第1の制御トランジスタがオープンとなるときでは、第2の制御トランジスタのみが接続された状態と等価となり、第2の制御トランジスタがオープンとなるときでは、第1の制御トランジスタのみが接続された状態と等価となる。従って、FETのゲート電位は誤差信号に従って制御される。また、第2の制御トランジスタを追加するのみでよい。
また本発明に係るRCC方式スイッチング電源は、一次コイルと補助コイルと二次コイルとが巻回されたトランスと、補助コイルの出力が制御端子に導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするスイッチングトランジスタと、二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、制御端子にはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってスイッチングトランジスタの制御端子の入力を制御する第1の制御トランジスタとを備えたRCC方式スイッチング電源に適用している。そして、第1の制御トランジスタに並列に接続された第2の制御トランジスタを備えている。
すなわち、第1の制御トランジスタと第2の制御トランジスタとは並列に接続されている。従って、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第1の制御トランジスタがオープンとなるときでは、第2の制御トランジスタのみが接続された状態と等価となり、第2の制御トランジスタがオープンとなるときでは、第1の制御トランジスタのみが接続された状態と等価となる。従って、スイッチングトランジスタの制御端子の入力は誤差信号に従って制御される。また、第2の制御トランジスタを追加するのみでよい。
本発明によれば、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第1の制御トランジスタがオープンとなるときでは、第2の制御トランジスタのみが接続された状態と等価となり、第2の制御トランジスタがオープンとなるときでは、第1の制御トランジスタのみが接続された状態と等価となる。従って、FETのゲート電位は誤差信号に従って制御される。また、第2の制御トランジスタを追加するのみでよい。このため、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することができる。
また本発明によれば、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第1の制御トランジスタがオープンとなるときでは、第2の制御トランジスタのみが接続された状態と等価となり、第2の制御トランジスタがオープンとなるときでは、第1の制御トランジスタのみが接続された状態と等価となる。従って、スイッチングトランジスタの制御端子の入力は誤差信号に従って制御される。また、第2の制御トランジスタを追加するのみでよい。このため、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することができる。
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明に係るRCC方式スイッチング電源の一実施形態の電気的接続を示す回路図であり、図2に示す従来技術と同一となる素子には、図2における符号と同一符号を付与している。
図において、トランス3には一次コイルL1と二次コイルL2と補助コイルL3とが巻回されている。そして、ダイオードブリッジ1とコンデンサC1とは、商用電源を整流平滑することによって、一次側プラス電源(以下では、プラス電源と称する)P1を生成する(G1は一次側接地レベルであり、以下では、接地レベルG1と称する)。プラス電源P1は一次コイルL1の一方の端子に接続されており、一次コイルL1の他方の端子は、FET(スイッチングトランジスタ)2のドレインに接続されている。そして、FET2のソースは、ソース電流を検出する抵抗R7を介して、接地レベルG1に接続されている。また、FET2のドレインとソースとの間には、一次コイルL1の共振周波数を合わせ込むためのコンデンサC6が接続されている。
また、一次コイルL1の一方の端子には、抵抗R6の一方の端子とコンデンサC4の一方の端子とが接続され、抵抗R6の他方の端子とコンデンサC4の他方の端子とは互いに接続されている。また、抵抗R6の他方の端子にはダイオードD1のカソードが接続され、ダイオードD1のアノードは一次コイルL1の他方の端子に接続されている。また、ダイオードD1には、コンデンサC5が並列に接続されている。従って、コンデンサC4,C5、抵抗R6、ダイオードD1からなるブロックは、FET2がオフとなるときに一次コイルL1に発生するスパイク電圧を吸収する。
プラス電源P1は、起動時において、FET2をオン状態とするための電圧をFET2のゲート(制御端子)に与える起動抵抗R1,R2を介して、抵抗R3の一方の端子に導かれている。そして、抵抗R3の他方の端子はFET2のゲートに導かれている。また、コンデンサC2の一方の端子は、補助コイルL3の一方の端子に接続され、コンデンサC2の他方の端子は抵抗R3の一方の端子に接続されている。また、補助コイルL3の他方の端子は接地レベルG1に接続されている。このため、FET2のゲートには、コンデンサC2と抵抗R3とを介して、補助コイルL3に発生した電圧が帰還される。
FET2のゲートと接地レベルG1との間には、FET2のゲートのインピーダンスの上昇を抑制する抵抗R4が接続されている。また、FET2のゲートには、第1および第2の制御トランジスタQ1,Q2のコレクタが接続され、第1および第2の制御トランジスタQ1,Q2のエミッタは接地レベルG1に接続されている。また、第1および第2の制御トランジスタQ1,Q2のベースは互いに接続されている。
また、第1および第2の制御トランジスタQ1,Q2のベースには、ダイオードD2のカソードが接続されており、ダイオードD2のアノードはダイオードD3のカソードに接続され、ダイオードD3のアノードは、FET2のソースに接続されている。また、第1および第2の制御トランジスタQ1,Q2のベースと接地レベルG1との間には、不要高周波成分を除去するためのコンデンサC3と、ベースインピーダンスの上昇を抑制するための抵抗R5とが接続されている。
ダイオードD4のアノードは補助コイルL3の一方の端子に接続されており、ダイオードD4のカソードは、電流を制限する抵抗R9を介して、フォトトランジスタQ3のコレクタに導かれている。そして、フォトトランジスタQ3のエミッタは、ダイオードD5,D6のアノードに接続されている。また、ダイオードD5,D6のカソードは、互いに接続されるとともに、抵抗R8を介して、第1および第2の制御トランジスタQ1,Q2のベースに導かれている。
二次コイルL2の一方の端子にはダイオードD21のアノードが接続されており、ダイオードD21のカソードと二次側接地レベルとの間には、コンデンサC21とツェナーダイオードZD21とが接続されている。そして、二次コイルL2の他方の端子は二次側接地レベルに接続されている。また、ダイオードD21のカソードは、二次側直流出力21として、外部に設けられた負荷回路(図示を省略)に導かれている。また、二次側直流出力21は誤差検出回路5に導かれている。誤差検出回路5は、二次側直流出力21の電圧誤差を検出し、検出結果に対応した電流でもって発光ダイオードD22を駆動する。
保護回路6は、二次側直流出力21にショートが生じ、フォトトランジスタQ3がオフ状態に近似した状態となるときには、第1および第2の制御トランジスタQ1,Q2のベースに電圧を印加することによって、第1および第2の制御トランジスタQ1,Q2をオン状態にし、FET2のスイッチング動作を停止させる。このため、トランジスタQ11、ダイオードD11〜D13、抵抗R11〜R15、および、コンデンサC11,C12を備えている。
詳細には、抵抗R11の一方の端子はプラス電源P1に接続されており、抵抗R11の他方の端子は、抵抗R12の一方の端子とコンデンサC12の一方の端子とに接続されている。そして、抵抗R12の他方の端子は、ダイオードD11,D12のアノードに接続されている。また、ダイオードD11,D12のカソードは第1および第2の制御トランジスタQ1,Q2のベースに導かれている。また、抵抗R12の他方の端子にはトランジスタQ11のコレクタが接続され、トランジスタQ11のエミッタは接地レベルG1に接続されている。また、トランジスタQ11のコレクタとエミッタとの間にはコンデンサC11が接続されている。
ダイオードD13のアノードにはフォトトランジスタQ3のエミッタが接続されており、ダイオードD13のカソードは、抵抗R13を介して、トランジスタQ11のベースに導かれている。また、ダイオードD13のカソードには、抵抗R14,R15の一方の端子が接続されている。そして、抵抗R14の他方の端子は接地レベルG1に接続され、抵抗R15の他方の端子はコンデンサC12の他方の端子に接続されている。
以下に補足的な説明を行うと、第1の制御トランジスタQ1と第2の制御トランジスタQ2とは、互いに別のパッケージに形成されている。また、トランス3には、その他の二次コイルが巻回されるとともに、対応する整流平滑回路が設けられているが、これらは図示が省略されている。
上記構成からなる実施形態の動作について説明する。なお、以下における説明では、説明を簡明なものとするため、第1の制御トランジスタQ1のhfeと第2の制御トランジスタQ2のhfeとは同一であり、且つ、ベース電位が同一であるときには、ベース電流は同一であるとする。
本実施形態は、第1および第2の制御トランジスタQ1,Q2のうち、一方のトランジスタを除いたときには従来技術と同一となっている。すなわち、フォトトランジスタQ3のエミッタ電流は、二次側直流出力21の電圧が上昇するときには増加し、下降するときには減少する。このため、第1および第2の制御トランジスタQ1,Q2のベース電流の総和は、二次側直流出力21の電圧が上昇するときには増加し、下降するときには減少する。また、第1および第2の制御トランジスタQ1,Q2のコレクタ電流の総和は、第1および第2の制御トランジスタQ1,Q2のベース電流の総和に対応した値となる。
従って、二次側直流出力21の電圧が上昇するときにはFET2のゲート電圧が下降し、二次側直流出力21の電圧を下降させるようにスイッチング動作が行われる。また、二次側直流出力21の電圧が下降するときにはFET2のゲート電圧が上昇し、二次側直流出力21の電圧を上昇させるようにスイッチング動作が行われる。その結果、二次側直流出力21の電圧は目標電圧に安定化される。
いま、第1の制御トランジスタQ1のコレクタをFET2のゲートから切り離すオープン試験を行ったとする。このときでは、第1の制御トランジスタQ1は、第2の制御トランジスタQ2のベースから見るときでは、アノードがベースに接続され、カソードが接地レベルG1に接続されたダイオードと等価となる。また、第2の制御トランジスタQ2のベースに流れる電流は、抵抗R8から送出される電流のうちの半分となる。従って、二次側直流出力21の電圧を、第1の制御トランジスタQ1をオープン状態とする以前と同じ電圧とするためには、フォトトランジスタQ3の出力電流を2倍とする必要がある。
一方、誤差検出回路5の増幅率と抵抗R8,R9の値とにより定まるループ制御のゲインを充分とするときでは、フォトトランジスタQ3に流れる電流がAとなるときの二次側直流出力21の電圧と、前記電流が2×Aとなるときの二次側直流出力21の電圧との差異は微少となる。従って、第1の制御トランジスタQ1をオープン状態とするときでも、二次側直流出力21の電圧は、第1の制御トランジスタQ1をオープン状態としないときの電圧と等しいと見なせる電圧に安定化される。
上記した動作は、第1の制御トランジスタQ1を正常状態(オープンとはならない状態)とし、第2の制御トランジスタQ2をオープン状態とするときにも同様となる。従って、オープン・ショート試験において、第1の制御トランジスタQ1のみをオープン状態とするとき、および、第2の制御トランジスタQ2のみをオープン状態とするときの双方において、二次側直流出力21の電圧の異常上昇を防止できる。このことは、ユーザの元における実使用状態において、第1および第2の制御トランジスタQ1,Q2の一方がオープン破壊されるという不具合が生じる場合であっても、二次側直流出力21の電圧が目標電圧に安定化されることを意味している。従って、オープン・ショート試験において、制御トランジスタQ1,Q2の一方をオープン状態としたときの試験結果を良好とすること(従来技術における課題を解決する)ができるとともに、ユーザの元で使用される場合において、信頼性を高めることができるという効果も併せて得られるようになっている。
以下に補足的な説明を行うと、電源投入時等において、FET2に流れる電流が所定値を超えたときには、抵抗R7の端子間電圧が上昇し、ダイオードD2,D3を介して、第1および第2の制御トランジスタQ1,Q2のベースに電流が流れる。このため、FET2に流れる電流の増加が抑制される。
また、保護回路6におけるトランジスタQ11は、不具合の発生しない状態では、フォトトランジスタQ3から出力される電流が、ダイオードD13と抵抗R13とを介してベースに供給されるため、オン状態にある。従って、ダイオードD11,D12には電流が流れない。この状態において、フォトカプラ4の不具合やダイオードD4のオープンが生じる(このときでは、誤差信号が帰還されなくなる)と、フォトトランジスタQ3から電流が送出されなくなるため、トランジスタQ11はオン状態からオフ状態に移行する。
トランジスタQ11がオフ状態に移行したときには、抵抗R11,R12と並列接続されたダイオードD11,D12とを介して、プラス電源P1が第1および第2の制御トランジスタQ1,Q2のベースに流れる。このため、第1および第2の制御トランジスタQ1,Q2がオン状態となって、FET2のゲート電位を0V近傍の電圧とする。このため、スイッチング動作が停止され、このスイッチングの停止状態は、電源がオフとなるまで維持される。
また、既に説明したように、ツェナーダイオードZD21がショート破壊されるときにも、発光ダイオードD22の駆動電流が0となるので、フォトトランジスタQ3から送出される電流が0となり、上記と同様の動作が生じる。すなわち、FET2のゲート電位が0V近傍となり、スイッチング動作が停止される。そして、この状態が電源がオフとなるまで維持される。
なお、コンデンサC12と抵抗R15とからなる回路は、電源投入時において、二次側直流出力21の電圧が目標電圧の近傍となり、フォトトランジスタQ3から電流が送出されるまでの期間において、トランジスタQ11をオン状態に維持する。また、抵抗R12とコンデンサC11とは、ノイズ等によって、トランジスタQ11が瞬間的にオフとなるときにも、トランジスタQ11のコレクタの電位を0V近傍に維持し、ノイズによる誤動作を防止する。
なお、本発明は上記実施形態に限定されることなく、第1の制御トランジスタQ1と第2の制御トランジスタQ2とについては、同じパッケージ内に形成された素子を用いる構成とすることができ、この場合では、少なくとも、第1の制御トランジスタQ1のコレクタ端子と、第2の制御トランジスタQ2のコレクタ端子とが異なる端子となっていればよい。すなわち、第1の制御トランジスタQ1と第2の制御トランジスタQ2とについては、それぞれを個別にオープン状態とすることができるようになっていればよい。
2 FET(スイッチングトランジスタ)
3 トランス
4 フォトカプラ
6 保護回路
21 二次側直流出力
L1 一次コイル
L2 二次コイル
L3 補助コイル
Q1 第1の制御トランジスタ
Q2 第2の制御トランジスタ
3 トランス
4 フォトカプラ
6 保護回路
21 二次側直流出力
L1 一次コイル
L2 二次コイル
L3 補助コイル
Q1 第1の制御トランジスタ
Q2 第2の制御トランジスタ
Claims (2)
- 一次コイルと補助コイルと二次コイルとが巻回されたトランスと、
補助コイルの出力がゲートに導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするFETと、
二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、
ベースにはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってFETのゲート電位を制御する第1の制御トランジスタとを備えたRCC方式スイッチング電源において、
第1の制御トランジスタに並列に接続された第2の制御トランジスタを備え、
第1の制御トランジスタと第2の制御トランジスタとは互いに異なるパッケージに形成されていることを特徴とするRCC方式スイッチング電源。 - 一次コイルと補助コイルと二次コイルとが巻回されたトランスと、
補助コイルの出力が制御端子に導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするスイッチングトランジスタと、
二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、
制御端子にはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってスイッチングトランジスタの制御端子の入力を制御する第1の制御トランジスタとを備えたRCC方式スイッチング電源において、
第1の制御トランジスタに並列に接続された第2の制御トランジスタを備えたことを特徴とするRCC方式スイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215649A JP2007037257A (ja) | 2005-07-26 | 2005-07-26 | Rcc方式スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215649A JP2007037257A (ja) | 2005-07-26 | 2005-07-26 | Rcc方式スイッチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007037257A true JP2007037257A (ja) | 2007-02-08 |
Family
ID=37795827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215649A Pending JP2007037257A (ja) | 2005-07-26 | 2005-07-26 | Rcc方式スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007037257A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011087370A (ja) * | 2009-10-14 | 2011-04-28 | Smk Corp | 自励式スイッチング電源回路 |
-
2005
- 2005-07-26 JP JP2005215649A patent/JP2007037257A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011087370A (ja) * | 2009-10-14 | 2011-04-28 | Smk Corp | 自励式スイッチング電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979536B2 (ja) | スイッチング電源装置 | |
US20110110129A1 (en) | Circuit arrangement and control circuit for a power-supply unit, computer power-supply unit and method for switching a power-supply unit | |
TW201320517A (zh) | 保護開路和/或短路狀況下電源變換系統的系統和方法 | |
JP2008228538A (ja) | スイッチング電源装置 | |
US20160181789A1 (en) | Protection circuit for an inverter as well as inverter system | |
US7489531B2 (en) | Inverter with improved overcurrent protection circuit, and power supply and electronic ballast therefor | |
JP2004312901A (ja) | スイッチング電源の過電流保護回路 | |
JP2006521778A (ja) | 高電圧オフセット検出回路および方法 | |
JP2009124880A (ja) | 高電圧電源装置 | |
US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
JP2009296790A (ja) | スイッチング電源装置 | |
JP2020054079A (ja) | 判定回路および電源装置 | |
JP2001314083A (ja) | 力率改善回路 | |
JP2008072830A (ja) | スイッチング電源装置 | |
JP2016021297A (ja) | 漏電遮断器 | |
JP2010093887A (ja) | 電源装置 | |
JP2007037257A (ja) | Rcc方式スイッチング電源 | |
JP3564694B2 (ja) | 突入電流抑止装置 | |
EP1058373A1 (en) | Protection circuit for a switch, and a switched-mode power supply | |
JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
JP6344086B2 (ja) | 制御装置 | |
KR101558957B1 (ko) | 방전 램프 점등 장치 | |
US8120270B2 (en) | Circuit arrangement and method for operating a discharge lamp with preheatable electrodes | |
JP2012133939A (ja) | 発光ダイオード点灯装置及び該発光ダイオード点灯装置を用いた照明装置 | |
JP2007116873A (ja) | 電源装置 |