JP2006516364A - 小さなフィーチャーを生成する半導体製造方法 - Google Patents

Abstract

半導体製造方法であって、半導体基板（１０２）上に像形成層（１１２）及び下層（１１０）を含む薄膜（１０９）を形成する工程を含む。像形成層（１１２）は、印刷寸法（１２４）を有する印刷フィーチャーを作成するべくパターニングされる。下層（１１０）はその後処理され、下層（１１０）中にテーパー状の側壁を有する空孔（１２０）を作成する。ここで、空孔（１２０）は前記印刷寸法よりも小さく、下方に位置する前記基板に最も近接した位置に完成寸法（１２６）を有する。下層（１１０）を処理する工程は、当該ウェハを高密度低圧Ｎ_２プラズマに暴露する工程を含んでもよい。

Description

本発明は、一般的には半導体の製造の分野に関し、より具体的には、本発明は半導体デバイスの中の小さなフィーチャーを作製する分野に関する。

半導体製造製造の分野において、いかなる製造工程においても重要な特性としては、その工程において信頼できるものとして製造され得る最小フィーチャーサイズである。前記最小フィーチャーサイズは、かなりの程度、集積回路デバイスの性能又は速度のみならず、前記デバイスのサイズに影響する。集積回路デバイスのサイズ及び速度は極めて重要なパラメータである。従って、より小さいフィーチャーを製造できることは、いかなる製造設備においても概して望ましいことである。

フィーチャーサイズを小さくする従来からの一方法は、現有のフォトリソグラフィー装置（一般にステッパーと称する）を次世代ステッパーに置換することであった。この取り組みの明らかな不都合は、新式のステッパーを購入し、設置し、適応させるのに巨額の資金を要することである。よって、現有装置の置換はしばしばコストがかかりすぎる。そこで製造者は、彼らのステッパーの有効寿命を延伸する製造技術を実行することに、常に関心がある。

小さなフィーチャーの製造に関する他の問題は、欠陥の起き易さに関係する。その製造設備において同一水準の欠陥が生じるならば、最小の形状が縮小されるにつれ、致命的な欠陥の数が増大することは良く知られている。フォトレジストの使用及びフォトレジスト処理は、比較的多量の粒子を発生させる傾向があるので、フォトリソグラフィーの分野ではこれは特に真実である。フィーチャーの最終の寸法、又は、エッチング後の寸法が、それと対応するフォトリドグラフィー・フィーチャーの印刷寸法よりも、確実に小さくなるようにした工程を実行することがのぞましい。

本発明においては、特定された問題について、半導体基板上に像形成層及び下層を含む二重層レジストを形成する工程を好ましくは含む半導体製造方法によって対処する。印刷寸法を有する印刷フィーチャーを製造、又は、画定するべく、前記像形成層がパターニングされる。その後前記下層に存する傾斜した側壁を有する空孔を製造するべく、前記下層が処理される。前記空孔は前記印刷寸法よりも小さく、下方に位置する前記基板に最も近接した位置において、完成寸法を有する。この方法によって、前記下層の空孔は、前記像形成層に印刷されたフィーチャーのサイズよりも小さい下方に位置する前記基板上の形状を露出させ、それにより、画像形成装置又は露光工程を変えることなく、前記フィーチャーを効果的に縮小することができる。前記下層を処理する工程は、前記ウェハを、１０℃未満の温度で維持されている高密度低圧なＮ_２系プラズマに暴露する工程を含んでよい。

本発明は、本発明の更なる利点と共に、以下の説明と添付の図面と合わせて参照することにより、極めて良く理解されるであろう。
本発明の好ましい実施態様はここに詳細に言及され、その実施例は添付の図面に例示されている。図面は簡略化されており、尺度は正しくはないことは留意されるべきである。以下の説明は前記例示した実施態様に言及しているが、これらの実施態様は、例として提
示されるのであって、限定を目的としたものではないことは理解されるべきである。以下の詳細な説明は、添付の特許請求の範囲にて定義されている本発明の精神及び範囲に属する全ての改変、代替、及び等価なるものを包含することを意図している。

ここに説明されている処理工程及び構造は、集積回路の製造の為の完全な工程フローを包含するものではないことは、理解され、充分に認識されるべきである。本発明は、当業者に通常用いられている種々の集積回路製造技術と組み合わせて実施されてよく、本願には通常実施されている処理工程が本発明を理解してもらう為に必要な数のみ含まれている。それと同様にして、例えば以下の説明は、形成された前記トランジスタの相互接続、又は、他の一般に「バックエンド」処理工程と称される処理工程には言及していない。

概して言えば、本発明は、フィーチャーが使い捨ての薄膜上のフォトレジスト薄膜上に印刷又は画定される、半導体製造製造技術について考察している。前記使い捨て薄膜はその後処理され、テーパー状の側壁を有する開口又は空孔を形成する。前記テーパー状の側壁は、下方に位置する前記基板界面における前記開口の寸法が、前記印刷フィーチャーの寸法よりも小さくなるように、下方に位置する基板にて終結する。前記テーパー状の側壁を形成する為の使い捨て薄膜の処理工程は、高密度低圧Ｎ_２系プラズマエッチングを含んでよい。前記使い捨て薄膜の処理工程の後、前記処理された使い捨て層を用いて、前記基板は適切にエッチングされて、前記基板にエッチングフィーチャーを形成する。前記エッチングされたフィーチャーは、前記基板界面での前記開口の寸法とほぼ等しい寸法を有する、即ち、前記印刷寸法よりも小さい寸法を有する。

この様にして、少なくとも２つの製造上の改善が実現される。第１には、現有のフォトリソグラフィー工程にて印刷でき得る最小フィーチャーサイズよりも小さいフィーチャーサイズを形成する為の処理技術が、用いられ得ることである。第２には、前記処理技術は、製造者がより欠陥を生じにくい小さなフィーチャーを形成できるようにすることである。より具体的には、ここに開示される工程は完成したフィーチャーのサイズを拡大することなく、フォトリソグラフィー・フィーチャーのサイズを拡大する為に用いられ得る。フォトリソグラフィー処理工程を緩和することによって、欠陥が少ない結果が得られるであろう。

図１乃至図８は、本発明の重要な態様を強調している半導体製造のプロセスシーケンスを示している。図１は、集積回路の製造における中間段階での半導体ウェハ１００の部分断面図である。図１に示す如く、ウェハ１００は基板１０２を有し、基板１０２上には、エッチング停止層（ＥＳＬ）１０４及び誘電体層１０６が形成されている。基板１０２は、単結晶シリコン、又は、ｐチャネル及びｎチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、並びに、離間されたトランジスタ分離構造を典型的に有する複数の電子デバイスを備えるように予め処理された他の半導体基板からなる。更に、基板１０２は半導体製造の当業者には良く知られているであろうが、１つ以上の相互接続層及び１つ以上の層間絶縁膜層（ＩＬＤ）を備えていてよい。誘電体層１０６及びＥＳＬ１０４も又、基板１０２の一部をなすとみなされてもよい。

一実施態様において、ＥＳＬ１０４は約５００オングストロームの厚さを有する窒化珪素（ＳｉＮ）又は炭素ドープ窒化珪素（ＳｉＣＮ）層である。前記窒化珪素は、約３００から５００℃の範囲の温度に維持されたＣＶＤ反応槽内においてアンモニア及びシランからプラズマを形成する工程によって得られる、プラズマ助長化学気相成長法（ＰＥＣＶＤ）による窒化珪素を含んでいてよい。低誘電率を有する材料が望ましい場合には、従来の窒化珪素の代わりに、炭素ドープ窒化珪素を用いてもよい。

誘電体層１０６は、約３０００から９０００オングストロームの、例えば、酸化珪素（
ＳｉＯ_２）又は炭酸化酸化珪素（ＳｉＣＯＨ）のような電気絶縁材料を有してよい。誘電体層１０６は同様に、誘電体層１０６の上方及び下方に配置されている、一組の相互接続（図示せず）の間のＩＬＤとして作用する。層１０６を酸化珪素とする実施態様において、前記酸化珪素は、オルソ珪酸テトラエチル（ＴＥＯＳ）の分解、シランと酸素との反応、ジクロロシランと亜酸化窒素との反応、又は、他の適切なＣＶＤ酸化技術によるＣＶＤによって形成され得る。層１０６がＳｉＣＯＨである実施形態は、約３．０未満の低い誘電率を有する材料である低Ｋの誘電体として採用されてよく、これは層内及び層間の容量性カップリング効果を減じるのに望ましい。

図２に転じると、キャッピング層１０８が誘電体層１０６上に形成されている。キャッピング層１０８は、少なくとも２つの理由から、前記工程に組み込まれてよい。誘電体層１０６はＩＬＤとして作用する場合には、典型的には、化学機械研磨（ＣＭＰ）工程のような何らかの平坦化工程に供される。前記平坦化に続いて、ＩＬＤの所望の最終的な厚さを達成するように、キャッピング層１０８の成膜がなされる。この場合、最終的なＩＬＤは誘電体層１０６及びキャッピング層１０８を含む。誘電体層１０６がＳｉＣＯＨのような低Ｋ材料であるか、又は、低Ｋ材料を含む実施態様においては、比較的薄いキャッピング層１０８が、その上に次の層を形成できるような安定な薄膜を供することが可能である。一実施態様において、キャッピング層１０８は約８００オングストロームのＴＥＯＳ系酸化珪素からなる。

図３及び図４を参照すると、薄膜１０９がキャッピング層１０８上に形成されている。薄膜１０９は暫定的な薄膜であり、製造工程の完了前には除去されるであろう。一実施態様において、薄膜１０９は二重層フォトレジスト（ＢＬＲ）であり、該二重層フォトレジスト（ＢＬＲ）は、比較的厚膜の光吸収性ポリマー下層、即ち使い捨て薄膜（ＵＬ）１１０と、比較的薄層の像形成層（ＩＬ）１１２とを有している。一実施態様において、ＩＬ１１２は、珪素含量が約６から１５重量パーセントである珪素含有フォトレジスト像形成層であり、一方、ＵＬ１１０は非感光性ポリマーである。二重層レジストは、短い像形成波長（２４８ｎｍ以下）及び大きな開口数（ＮＡ）のレンズを用いるフォトリソグラフィー・システムにおける浅い深度の焦点特性を補償する為に使用される。このようなシステムは、１００ｎｍ以下の形状を製造する為にほとんど例外なく用いられている。このようなシステムにおいては、浅い焦点深度を補償する為にフォトレジストの厚さを減らすことは限られた効果しか奏さない。前記レジストが薄過ぎると、ウェハの後続のエッチングの間に、パターン転写マスクとして機能できない。二重層レジストは、薄膜像形成層及び厚膜非感光性下層を供することにより、この問題に取り組んだものである。像形成層をパターニングした後、得られたパターンは特別なエッチング工程を用いて前記厚膜下層に転写される。前記特別なエッチング工程は、前記像形成層又はその下方に位置する前記基板を実質的にエッチングすることなく、前記下層をエッチングする。市販されている二重層レジストの例は、シプレイ・カンパニー・エルエルシー（Ｓｈｉｐｌｅｙ Ｃｏｍｐａｎｙ，ＬＬＣ）のＳｉＢＥＲ（商標）レジストシステムである。

図３及び図４に示されている実施態様において、薄膜１０９は、ウェハ１００をポリマーＵＬ１１０で先ず被覆することにより形成される。ＵＬ１１０の厚さは、好ましくは３５００から１５０００オングストロームの範囲にある。被覆したＵＬについて、約１５０から２５０℃の範囲の温度にてベーキングを行ない、前記ポリマー材料の架橋をさせ、前記薄膜を機械的に硬化させる。ＵＬ１１０のベーキングに続いて、ＩＬ１１２がＵＬ１１０上に被覆される。ＩＬ１１２の厚さは、好ましくは約５００から３０００オングストロームの範囲である。前記像形成層でウェハを被覆した後、図４に示されているような薄膜１０９を形成する為、ＩＬ１１２が、好ましくは９０から１４０℃の範囲の温度でベーキングされる。

ＩＬ１１２はその後、ＩＬの一部を選択的に除去して、図５に示されるようなパターニングされたＩＬ１１４を形成する為、従来のフォトマスクを介して像形成用放射線で露光され、適当なフォトレジスト現像液中に浸漬される。ＩＬ１１２の前記露光は、例えば、２４８ｎｍ又は１９３ｎｍ用リソグラフィー装置にて行われてよい。パターニングされたＩＬ１１４は、空孔、即ち、印刷フィーチャー１１６を画定している。パターニングされたＩＬ１１４を形成する為の前記像形成層のフォトリソグラフィー処理工程は、ＵＬ１１０が非感光性であるので、ＵＬ１１０を実質的に無傷のままにしておく。

図６を参照すると、パターニングされたＩＬ１１４にある印刷フィーチャー１１６は、ＵＬ１１０を処理することにより、ＵＬ１１０に転写されて、ＵＬ１１０にテーパー状の側壁ビア１２０と称される空孔を生成する。一実施態様において、ここではドライ現像工程と称される処理工程が、印刷フィーチャー１１６をＵＬ１１０に転写する為に用いられる。ＵＬ１１０の前記ドライ現像処理工程は、ＵＬ１１０にテーパー状の側壁ビア１２０を形成する化学薬品及び処理条件を用いる。尚、テーパー状の側壁ビア１２０は、その名が示唆するように、テーパー状の、又は、勾配を有する側壁１２２によって特徴付けられている。本発明によれば、側壁１２２は、およそ７０°から８９°（下方に位置する前記の基板の上面に対して）の間の角度で、断面で示されるように実質的に直線状に特徴的に傾斜している。ビア１２０のテーパー状の側壁１２２は、対応する印刷フィーチャー１１６よりも小さい集積回路フィーチャーを効果的に画定する機構を有利に提供する。言い換えれば、ＵＬ１１０の処理工程は、前記印刷フィーチャーのサイズに対して、集積回路フィーチャーの形状を効果的に縮小するテーパー状の側壁ビア１２０を形成する。

一実施態様において、ＵＬ１１０の前記ドライ現像処理工程は、酸化珪素のドライエッチングに用いられる槽のような、従来のプラズマエッチング槽にて行われてよい。好ましい実施態様において、ＵＬ１１０のドライ現像処理工程に用いられるエッチング装置は、このような処理工程に専用のものであり、前記製造設備内の他のエッチング処理工程には用いられない。この専用槽の実施態様においては、槽をドライ現像処理工程専用にすることによって欠陥が低減され、前記ドライ現像工程の効率が向上されるものと考えられる。従来の二重層処理工程においては、下層は、直立した側壁を有する空孔、又は、悪くとも、湾曲した側壁を有する空孔を形成する傾向があるＯ_２薬品を用いて現像又はエッチングされる。直立した側壁を有する空孔では、上記したフィーチャーサイズが減少する利点を得ることができない。湾曲した側壁を有する空孔は、ドライ現像中に、曲がった側壁を有する空孔の薄い張り出し部分において下層材料の現像進行が遅いのが特徴であるので、効果が無い。

本発明の一実施態様では、図６に示されているようなテーパー状の側壁ビア１２０の製造を目的としたＵＬ１１０のドライ現像処理工程の為に、高密度Ｎ_２プラズマを低圧で用いる。本開示の目的の為には、高密度プラズマとは約１０^１１イオン／ｃｍ^３より大きいイオン密度を有するプラズマを意味し、低圧とは１５ｍＴ以下の圧力を意味する。一実施態様において、ＵＬ１１０の前記ドライ現像処理工程は、ＲＦ電源電力は５００Ｗより大きく、ＲＦバイアス電力は５０Ｗより大きく、Ｎ_２流速は少なくとも２０ｓｃｃｍ（他のガスは前記槽内には導入されない場合）、圧力は１５ｍＴ未満、及び、ウェハ（チャック部）温度は１０℃未満の誘導結合型プラズマリアクタ内にて行われる。前記ドライ処理工程は、例えば、ＲＦ電源電力は５００から２５００Ｗ、ＲＦバイアス電力は５０から２００Ｗ、Ｎ_２流は２０から１００ｓｃｃｍ、槽内圧力は３から１５ｍＴ、及び、ウェハ温度は−１０から１０℃を用いる。前記高密度、低圧であるプラズマエッチングの条件と合わせて、Ｎ_２ドライ現像薬品は、匹敵するＮＨ_３／Ｏ_２プラズマよりも高濃度の窒素中性種を生成すること、及び、豊富な窒素中性種によって、テーパー状の側壁ビア１２０にテーパー状の側壁１２２が形成されるものと考えられる。約５０００オングストロームのＵＬの厚さにおいて、先に開示されたドライ現像技術によって側壁１２２をテーパー状に形成
することによって、おおよそ４０から７０ｎｍのフィーチャーサイズの縮小が得られる。この様に、ここに開示されたＢＬＲドライ現像処理工程技術を用いて、約１７０ｎｍの印刷寸法（参照番号１２４）と、約１０５ｎｍの最終の、即ち、より小さい寸法１２６とを有するテーパー状の側壁ビア１２０を生成することができる。

テーパー状の側壁ビア１２０の形成には、少なくとも２つの重要な利点を有する。第１に、テーパー状の側壁ビア１２０を用いて、前記フォトリソグラフィーが印刷できる最小フィーチャーサイズよりも小さな最小フィーチャーサイズを有する最終フィーチャーを形成し得る。パターニングされたＩＬ１１４にある印刷フィーチャー１１６が、前記ステッパーが印刷できる最小フィーチャーサイズにおおよそ等しい寸法を有する場合には、テーパー状の側壁ビア１２０は、印刷可能な最小寸法よりも小さい最小寸法を有する、下方に位置する前記ウェハに形成された集積回路フィーチャーを与えるであろう。本開示の利点を得るフォトリソグラフィー分野の当業者は、このようにして、テーパー状の側壁ビア１２０は、印刷フィーチャーのサイズを縮小する代替手段を用意することによって、前記フォトリソグラフィー装置の有効寿命を延伸できることを充分に理解するであろう。テーパー状の側壁ビア１２０は又、完成デバイスの性能、又は、ダイサイズに影響を与えずに、フォトリソグラフィー条件を緩和することができるので、致命的な欠陥数を減少させるのに使用できる。更に具体的には、テーパー状の側壁ビアは、フィーチャー１１６にて特定されている最小寸法よりも大きい寸法を有するフィーチャー１１６を印刷するフォトリソグラフィー工程と組み合わせて使用され得る。前記ウェハエッチング処理工程を完了後には、前記ウェハに製造された前記フィーチャーは、フィーチャー１１６にて特定される最小フィーチャーと比較し得る最小フィーチャーを有するであろう。

図７を参照すると、ＵＬ１１０のドライ現像処理工程の後、ＵＬ１１０（及びＩＬ１１２）をエッチング・マスクとした等方性エッチング工程を用いて、前記集積回路のフィーチャー１２８がウェハ１００に形成される。典型的には、フッ素系反応性イオンエッチング（ＲＩＥ）工程を用いて、集積回路フィーチャー１２８を形成する。図示されている実施態様において、フィーチャー１２８は、下方に位置する誘電体１０６とキャッピング層１０８とに形成されているビアである。他の実施態様においては、同様に処理された空孔が、ダマシン工程を用いて相互接続が形成され得る溝の役目をすることができる。珪素含有のＩＬ１１４の実施態様では、図７に示されるように、フィーチャー１２８を有するウェハ１００の上のＵＬ１１０だけ残すエッチング工程中には、典型的にはＩＬ１１４はエッチングして除去される。使用される前記エッチング工程は、望ましくは、実質的に直立した側壁を形成するであろう。これにより、空孔１２０の完成寸法は下方に位置する薄膜に転写される。この様にして、図７に示されるように、フィーチャー１２８は、ＵＬ１１０におけるテーパー状の側壁ビア１２０の完成寸法と実質的に等しい完成フィーチャーサイズ（１２６）を有する。

図８を参照すると、ＵＬ１１０の残余部分は、従来のフォトレジスト剥離溶液を用いて、ウェハ１００から剥離される。この段階では、ウェハ１００は、接続又は相互接続として作用し得る電導性材料にて、フィーチャー１２８を満たす金属成膜処理工程のような、次の処理工程（図示せず）のための条件下にある。

この様に、本発明によって、先に提示された利点を達成するフォトリソグラフィー画像形成工程又は装置を実質的に変えずに、より小さなフィーチャーサイズを製造する工程が提供されたことは、本開示の利点を有する当業者にとって明らかである。本発明は、本発明の具体的な図示された実施態様を参照しつつ説明し、例示してきたが、本発明がそれらの図示された実施態様に限定されることを意図したものではない。本発明の精神から逸脱することなく、変更及び改変が可能であることは、当業者は認識するであろう。従って、添付の特許請求の範囲及びそれと等価のものに属する全てのこのような変更及び改変は、
本発明の中に含まれると解される。

エッチング停止層及び誘電体層が既に形成された半導体基板の部分断面図。 誘電体キャッピング層が前記誘電体層上に形成された、図１に続く処理工程を示す部分断面図。 二重層レジスト構造の下層が前記ウェハ上に塗布された、図２に続く処理工程を示す部分断面図。 前記二重層レジスト構造の像形成層が形成された、図３に続く処理工程を示す部分断面図。 前記像形成層が、フォトリソグラフィー画像形成法によってパターニングされた、図４に続く処理工程を示す部分断面図。 テーパー状の側壁ビアが、前記二重層レジストの前記下層に形成された、図５に続く処理工程を示す部分断面図。 前記テーパー状の側壁ビアによって画定されるフィーチャーが、下方に位置する前記誘電体に形成された、図６に続く処理工程を示す部分断面図。 前記下層が前記ウェハから剥離された、図７に続く処理工程を示す部分断面図。

Claims (10)

1. 半導体基板上に使い捨て薄膜を形成する工程と、
   前記使い捨て薄膜上のフォトレジスト薄膜に、印刷寸法を有するフィーチャーを画定する工程と、
   傾斜した側壁を有することを特徴とする空孔を形成するように、前記印刷フィーチャーの下方に位置する前記使い捨て薄膜を処理する工程とを備え、基板に最も近接した位置における前記空孔の寸法は、前記印刷寸法よりも小さいことを特徴とする半導体製造方法。
2. 前記フォトレジスト薄膜は、約５００から３０００オングストロームの厚さを有する珪素含有フォトレジストを含み、前記フォトレジスト層の珪素含量は約６から１５重量パーセントの範囲にあり、前記使い捨て薄膜は約３５００から１５０００オングストロームの厚さを有するポリマー層を含む、請求項１に記載の方法。
3. 前記使い捨て薄膜を処理する工程は、前記薄膜を高密度低圧プラズマに暴露する工程を備え、前記プラズマは窒素（Ｎ_２）プラズマであり、前記半導体基板は、前記使い捨て薄膜の処理工程中に１０℃未満の温度に維持されている、請求項１に記載の方法。
4. 半導体基板上に像形成層及び下層を含む二重層レジストを形成する工程と、
   印刷寸法を有する印刷フィーチャーを形成するように、前記像形成層をパターニングする工程と、
   下方に位置する基板に最も近接した位置において、前記印刷寸法よりも小さい完成寸法を有する空孔を、前記下層に形成するように前記下層を処理する工程と、
   前記下層の空孔の完成寸法によって決定される寸法を有する集積回路フィーチャーを前記基板に形成するように、前記下層をエッチング・マスクとして用いて前記基板をエッチングする工程とを備えることを特徴とする半導体製造方法。
5. 前記像形成層は、約５００から３０００オングストロームの厚さを有する珪素含有フォトレジストを含み、前記像形成層の珪素含量は約６から１５重量パーセントの範囲にあり、前記下層は約３５００から１５０００オングストロームの厚さを有するポリマーを含む、請求項４に記載の方法。
6. 前記下層を処理する工程は、プラズマリアクタ槽にて前記ウェハをＮ_２系プラズマに暴露する工程を備え、Ｎ_２は前記下層の処理工程中に前記槽に導入される唯一のガスであり、前記半導体基板は１０℃未満の温度に維持され、前記リアクタは１５ｍＴより小さい圧力に維持されている、請求項４に記載の方法。
7. 前記下層の空孔は傾斜したほぼ直線的な側壁を備え、該側壁は前記基板の上面に対して約７０°から８９°の傾斜を有する、請求項４に記載の方法。
8. 半導体基板上に使い捨て薄膜を形成する工程と、
   前記使い捨て薄膜上のフォトレジスト薄膜に印刷寸法を有する開口を画定する工程と、
   傾斜した側壁を特徴とする空孔を形成するように、前記開口の下方に位置する前記使い捨て薄膜を高密度窒素プラズマにて処理する工程であって、前記基板に最も近接した位置における前記空孔の寸法は、前記印刷寸法よりも小さい工程と、
   前記基板に最も近接した位置における前記空孔の寸法によって決定される寸法を有する集積回路フィーチャーを前記基板に形成するように、前記処理された使い捨て層をエッチング・マスクとして用いることにより、前記基板をエッチングする工程とを備えることを特徴とする、半導体製造方法。
9. 前記使い捨て薄膜はポリマー薄膜を含み、前記フォトレジスト薄膜は珪素含有フォトレジストを含み、前記珪素含有フォトレジストの厚さは約５００から３０００オングストロームの範囲にあり、前記ポリマー薄膜の厚さは３５００から１５０００オングストロームの範囲にある、請求項８に記載の方法。
10. 前記使い捨て層を処理する工程は、１０^１１イオン／ｃｍ^３より大きいプラズマ密度で、１５ｍＴより小さい圧力で、１０℃より低い温度のプラズマにて、前記使い捨て層を処理する工程であることを更に特徴とする請求項８に記載の方法。

Images