JP2006516359A - ウェハ反り制御向上のための方法及び装置 - Google Patents

ウェハ反り制御向上のための方法及び装置 Download PDF

Info

Publication number
JP2006516359A
JP2006516359A JP2006500770A JP2006500770A JP2006516359A JP 2006516359 A JP2006516359 A JP 2006516359A JP 2006500770 A JP2006500770 A JP 2006500770A JP 2006500770 A JP2006500770 A JP 2006500770A JP 2006516359 A JP2006516359 A JP 2006516359A
Authority
JP
Japan
Prior art keywords
layer
silicon
boron
germanium
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006500770A
Other languages
English (en)
Inventor
ホーニング,ロバート・ディー
スカラード,ティモシー・ルイス
マクドナルド,ロビンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2006516359A publication Critical patent/JP2006516359A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065Mechanical properties
    • B81C1/00666Treatments for controlling internal stress or strain in MEMS structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161Controlling physical properties of the material
    • B81C2201/0163Controlling internal stress of deposited layers
    • B81C2201/0167Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T74/00Machine element or mechanism
    • Y10T74/12Gyroscopes

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Gyroscopes (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ウェハにおける反りをドープ層を利用して制御する方法を提供する。かかる方法は、基板(14)上にシリコン−ゲルマニウム層を堆積させ、該シリコン−ゲルマニウム層上にアンドープバッファ層(56)を堆積させ、該アンドープ層上にシリコン−ボロン層を堆積させることを含む。

Description

米国政府は、空軍によって発行されたコンタクト番号F33615-01-02-5705に準じて本発明の所定の権利を取得した。
本発明は、一般的にはマイクロエレクトロメカニカルシステム(MEMS)デバイスの製造に関し、特に、エッチストップとしてシリコンに高濃度ドープするのに利用するMEMSに関する基板層の製造に関する。
MEMSデバイスを製造するためのある方法は、高濃度ドープシリコン基板ウェハに非常に高濃度のボロンドープシリコン層を堆積させることを含む。種々のパターンニングステップの後、基板の一部は、水酸化カリウム又はエチレン−ジアミン−ピロカテコール(EDP)のようなアルカリ性エッチャント、及び、ピラジンを加えた水によってエッチングされる。高濃度ドープシリコン層は、これらのエッチャントによっては影響を受けず、自然にエッチングは停止する。別の方法では、シリコンウェハは、ガラスウェハにつけられる。つける前に、シリコンウェハをパターンニングすることができる。追加のパターンをガラスウェハに施すことができる。次いで、全体的に低濃度ドープの基板を、パターン人津されたものだけ残してエッチングし、高濃度ドープ層はガラスに取り付けられる。ドープ層におけるボロンドーパント濃度は、>1×1020cm-3である。ボロン原子のこの濃度は、シリコン原子よりも小さく、シリコン格子の収縮を生じさせる。従って、ドープされた層は、基板と比べて引っ張り歪みを有し、ウェハを反らせる原因となる。反りは製造装置の多くの部品がウェハを取り扱うことができないくらい深刻なものである。それ故、ウェハの反りを制御し、比較的平坦なウェハを生成するのに、追加の層又はプロセスが要求される。ボロン−ゲルマニウム共ドーピング及び裏面張力層化(backside tensile layer)という2つの方法が、ウェハの反りを制御するのに広く用いられてきた。ゲルマニウム共ドーピング及び裏面張力層化は、図2及び3のそれぞれを参照して詳細に記載する。
ボロン−ゲルマニウム共ドーピングには2つの負の問題があり、このアプローチはいくつかのデバイスに関して使用できない。1つの負の問題は、高ゲルマニウム濃度(>1×1021cm-3)は、シリコンの機械的な特性を低減させる。この例は、MEMS共鳴器における高レベルの内部ダンピングである。他の負の問題は、シリコン中のボロンとゲルマニウムの拡散係数の相違により基板とドープ層との間の界面で分離が生じることである。この分離は、ドープ層のエッジで望ましくない応力勾配を生じる。
裏面張力層により、高濃度ボロンドープ層が低濃度ドープ基板上に堆積されたとき、結果として生じたウェハは、上述のようにひどく反ったものになる。裏面張力層は、フラットウェハに影響を与えやすく、ウェハの表側の応力の平衡をとる。しかしながら、かかるプロセスは、より高価な両面研磨基板、より高価な両面堆積、より注意深い取り扱い、及び、デバイス製造が始まる前であってエピタキシャル成長後にすることが必要なウェハ準備を要求する。
ある態様では、ドープ層を利用したウェハの反りを制御する方法を提供する。かかる方法は、基板上にシリコン−ゲルマニウム層を堆積させ、該シリコン−ゲルマニウム層上にアンドープバッファ層を堆積させ、該アンドープ層上にボロンドープ層を堆積させることを有する。
他の態様では、基板層と、該基板層上に堆積されたシリコン−ゲルマニウム層と、該シリコン−ゲルマニウム層上に堆積されたアンドープバッファ層と、該アンドープ層上に堆積されたボロンドープシリコン層とを有するウェハを提供する。
更に別の態様では、ハウジングと、該ハウジングに接続されたマイクロマシンとを有するマイクロエレクトロメカニカルシステムを提供する。マイクロマシンの少なくとも一部は、基板層と、該基板層上に堆積されたシリコン−ゲルマニウム層と、該シリコン−ゲルマニウム層上に堆積されたアンドープバッファ層と、該アンドープバッファ層上に堆積されたシリコン−ボロン層とを有するウェハからエッチングされたボロンドープシリコンを有する。
更に別の態様では、少なくとも一つのプルーフマスと、少なくとも一つのモータドライブコームと、少なくとも一つのモータピックオフコームとを有するジャイロスコープを提供する。プルーフマスと、モータドライブコームと、モータピックオフコームとは、基板層と、該基板層上に堆積されたシリコン−ゲルマニウム層と、該シリコン−ゲルマニウム層上に堆積されたアンドープバッファ層と、該アンドープバッファ層上に堆積されたシリコン−ボロン層とを有するウェハからエッチングされたボロンドープシリコンを有する。
更に別の態様では、堆積されドープされたシリコン層から形成されたウェハにおける反りを低減し、制御するための方法を提供する。かかる方法は、堆積されたシリコン層内に応力解放転移を生成することを有する。
図1は、ボロンを高濃度ドープしたシリコン層12がシリコン基板14上に堆積されるときの、ウェハ10の構造における反りの問題を図示する。示した実施形態では、高濃度ボロンドープ層12は、シリコン基板14上に堆積される。ある知られたシナリオでは、ドープ層12におけるボロンドーパント濃度は、>1×1020cm-3である。かかる濃度では、シリコン原子より小さいボロン原子により、ボロンドープされたシリコン層12内でシリコン格子の収縮を引き起こす。かくして、ドープ層12は、基板14と比較して高い引っ張り応力を有し、これにより、ウェハ10を反らせることになる。反りは、例えば、MEMSジャイロスコープの製造などの更なる製造プロセスに関して製造装置の多くの部品についてウェハ10を取り扱うことができないのに十分なほど厳しいものである。
図2は、図1の反りの問題をボロン−ゲルマニウム共ドーピングにより解消することを図示する。ボロン−ゲルマニウム共ドーピングは、ウェハの反りを制御することに関して周知の一つの方法である。図を参照すると、ボロン−ゲルマニウム共ドーピング層20は、基板14上に堆積され、その結果、ウェハ22は比較的に平坦になる。ゲルマニウムは、シリコンよりも大きな原子であるが、周期表においてシリコンと同じ列に属する。それ故、シリコンにゲルマニウムとボロンが一緒にドープされたとき、より大きなゲルマニウム原子が、より小さなボロン原子を補償するが、いかなる電子的な変化も生じない。上述のように、ボロン−ゲルマニウム共ドーピングを介してウェハの反りを低減させることに関する負の問題は、基板14と共ドープ層20との間の界面での分離と、シリコンの機械的特性の低減を含む。この分離は、共ドープ層20において望ましくない応力勾配を生成する。
図3は、図1に関するウェハの反りの問題に関する別の周知のソリューションを図示する。図3を参照すると、ボロンを高濃度ドープしたシリコン層12は、シリコン基板14の第1の側30上に堆積される。ドープされた層12のものよりも小さな応力を適用する裏面張力層32が、ウェハ36の反りを制御するためにシリコン基板14の第2の側34に堆積される。基板14の第1の側34のものよりも小さな応力で、基板14の第2の側34に層32を適用することにより、ウェハ36を平らにすることができ、例えば、上述したMEMSジャイロスコープの製造オペレーションで使用することができ得る高い品質のドープ材料を提供することができ得る。ある実施形態では、裏側層32は、層12と同様に、高濃度ボロンドープシリコンである。別の実施形態では、裏側層32は、異なる材料である。裏面張力層32の利用が、ウェハの反りの問題に関して実用可能なソリューションであるならば、プロセスにわたる制御は、ゲルマニウム共ドーピングプロセスを超える制御と同様ではない。更に、裏側層32の体積は、ゲルマニウム共ドーピングよりも著しく多いプロセスステップ及び/又は堆積ステップを含む。また、一般的に片側研磨された基板より高価である両側研磨された基板が、裏側層32の堆積のために必要となる。
図4は、反りの量をも制御するウェハ50の改良された構造を図示する。ウェハ50の構造では、ゲルマニウムドーピングおよびボロンドーピングは、空間的に別々の層になされるが、ゲルマニウム−シリコン層が、高濃度にボロンがドープされた層によって生成された応力を補償するために使用される。特に図4を参照すると、シリコン−ゲルマニウム(Si−Ge)エピタキシャル層52は、シリコン基板14上に堆積される。シリコン基板上へのSi−Ge層52の堆積により、シリコン基板14の裏面54に対して凹状の方向にウェハを反らせる(図1に例示した反りとは反対方向)。しかしながら、反りは限定されている。シリコン基板14とSi−Ge層52との間の応力が生じるので、それによりSi−Ge層52に転位が生じる。該転位は、応力の緩和を生じさせる。かかる緩和は、反りを低減させる。シリコンの薄い、ドープされていないバッファ層56は、バッファ層56に堆積されたシリコン−ボロン(Si−B)層58とSi−Ge層52の混合を防止するために、Si−Ge層52の頂部に堆積される。ある実施形態では、層58は、非常に高濃度にドープされたシリコン−ボロンエッチング停止層56である。特定の実施形態では、Si−B層58のボロンの濃度は、約0.1パーセントと約1.0パーセントとの間である。シリコン−ボロン層58は、約1000℃と約1200℃の間の温度で成長し、ボロン濃度は約5×1019と約5×1020cm-3の間であり、厚さは約5と50μmの間である。
Si−B層58が、バッファ層56とSi−Ge層52との上に堆積されたとき、応力ビルドアップが、Si−Ge層52の堆積によって生成された応力から反対の方向に生成される。応力は、表面60に向かってウェハ50を凹状に反らせるように試みる。再び、転位がSiGe層52に生成され、それにより、ウェハ50の反りを低減させビルドアップされた応力を緩和する。言い換えれば、周知の方法で、応力を平衡させることの代わりに応力を緩和することにより反りを低減させる。
転位の生成は、ウェハ50の粗い表面に導入される。たとえば、温度、ゲルマニウム濃度、及び、Si−Ge層52及びSi−B層58の厚さなどの成長パラメータの適切なレンジが、ウェハ50に関する滑らかな表面54,60及び低い反りの歩留まりを同時に決定してきた。シリコン−ゲルマニウム層52は、約2と約20原子パーセントの間のゲルマニウム濃度で、約600℃と約1000℃との間の温度で成長させる。シリコン−ゲルマニウム層52は、約0.1と約0.5μmの間の厚さで成長される。
ゲルマニウムドープ層52は、ボロンドープ層58によって生成された応力を補償するように利用され、ゲルマニウムドーピング及びボロンドーピングは、空間的に別々の層になされる。シリコン−ゲルマニウム層52の厚さ及び濃度は、ボロンドープ層58に関する補償を達成するように調整されうる。シリコン−ゲルマニウム層52が、最終的にエッチングされうる基板の本質的な一部であるので、ゲルマニウム濃度は、エッチングと干渉しないように十分低くなければならない。
デバイス(例えば、MEMSジャイロスコープ)が形成される層は、ボロンだけがドープされ、上述したボロン−ゲルマニウム共ドーピングに固有の材料減損問題を排除する。ノンドープバッファ層56は、ゲルマニウムをボロンから分離し、それにより、偏析の影響はまったく現れない。更に、すべての堆積は、シリコン基板の表面側でなされ、裏面のプロセスのためにウェハをひっくり返す必要を排除する。かかるウェハ濃度がまた、裏面プロセスステップからの表面側の損傷の可能性を排除し、低価格、単一側研磨の基板の使用を可能にする。
図5は、(図4に示した)ウェハ50と同様なウェハを作り出すための方法を図示するフローチャート70である。シリコン−ゲルマニウムエピタキシャル層52は、シリコン基板ウェハ14上に堆積される72.アンドープシリコンバッファ層56は、シリコン−ゲルマニウムエピタキシャル層52上に堆積される74。非常に高濃度のボロンがドープされたシリコン層58が、アンドープシリコンバッファ層上に堆積される76。応力がボロンドープシリコン層58に形成されるので、シリコン−ゲルマニウム層52に転位が生成し、それによりシリコン基板14またはボロンドープ層58に関してその応力を緩和する。緩和は、ウェハの反りを低レベルに低減させる。このフローチャート70によって示された方法は、例えば、(図3に示したような)裏面張力層のような、先の反り制御の方法と対比し、ここで追加の層は、ウェハの2つの側で応力を平衡させる。ところが、図4及び5にそれぞれ図示したウェハ及び方法では、応力は、ウェハの一方の側で緩和(すなわち、低減)され、それゆえ、基板他の側の平衡層(裏側層32)は必要でない。
図6は、(図4に示した)ウェハ50を利用して構築されたマイクロエレクトロメカニカルシステム(MEMS)100のひとつの実施形態の図である。図6は(図7に関して更に記載されるような)MEMSジャイロスコープを図示し、他のセンサもまた同様にウェハ50を利用して構築されうる。例えば、加速度計、共鳴器、圧力センサ、温度センサ、空気フローセンサ、及び、ガラスに付ける必要のない高濃度ボロンドープ層を使用した他のデバイスが、ウェハ50を使用して構築されうるデバイスの例である。それゆえ、図6に図示し、ここで記載するMEMS100は、例示の目的のみであり、他の変更及びエレメントを変わりに使用することができ、いくつかのエレメントは、消費者の選択及び/又は製造に依存して、完全になおざりにされうることを理解すべきである。
MEMS100は、カバー(図示せず)が密閉キャビティを形成するために最後に取り付けられるハウジング102を含む。導線106は、ハウジング102に接続されるマイクロマシン108チップに電気的な接続を提供する。マイクロマシンチップ108は、マイクロマシン110を含む。少なくともマイクロマシン110の一部は、(図4に示した)ボロンドープ層58からエッチングされたボロンドープシリコン112を含む。例えば、MEMSチューニングフォークジャイロスコープの場合では、シリコン112は、プルーフ手段114、モータドライブコーム116、及びモータピックオフコーム118を含む。マイクロマシン110は更に、プルーフ手段114を備えた平行プレートキャパシタを形成するセンスプレート120を含む。ある実施形態では、センスプレート120は、堆積及びパターンニングされた金属フィルムである。マシンカバー122は、例えば、モータドライブコーム116及びモータピックオフコーム118をつける複数ボンドを使用してマイクロマシンチップ108に接続される。マシンカバー122内に機械加工されたキャビティに取り付けられたマシンカバー122に関するかかるボンディングコンフィグレーションは、マシンカバー122とマイクロマシンチップ108との間にオープンスペース124を提供する。オープンスペース124により、マイクロマシン110のコンポーネントをより自由にすることができる。例えば、プルーフマス114は、マシンチップ108に可動に接続することができ、オープンスペース124内で発振することができる。
MEMS100は、記載されていないより多い又はより少ないコンポーネントを有していても良い。例えば、2つの電極106が図示されているが、2つより多くの電極及び/又は同様の押し出しピンを有して良いことは当業者にとって認識されるであろう。更に、より多い又はより少ない部材が、上述のこれらのコンポーネントの他にMEMS100に存在しても良い。更に、MEMS100のコンポーネントは、複数の機能を有しうる。MEMS100のマシンカバー122は、シリコン、ガラス、又は、セラミック材料のような材料からなって良い。マイクロマシン110は、MEMS及びMEMSベースデバイスによって使用されるどんな電気機械的マシンであっても良い。更に、別のパッケージが、MEMS100に関するハウジングを提供するのと同様に使用することができ得る。
図7は、図6に記載したコンポーネントによるジャイロスコープのコンポーネントを図示したMEMSジャイロスコープ140の概略図である。ジャイロスコープ140は、上述したような所定のコンポーネントの構造体に、例えば(図4で示したような)ウェハ50のようなウェハを利用することができる。特に図を参照すると、MEMSジャイロスコープ140は、チューニングフォークジャイロスコープ(TFG)144を内部に含むハウジング142を有する。ハウジング142は、プラスチックパッケージ、スモールアウトライン集積回路(SOIC)パッケージ、プラスチックリードチップキャリア(PLCC)パッケージ、クォド・フラット・パッケージ(QFP)、又は、当該技術分野で知られた他のハウジングであって良い。ハウジング142は、TFG144の共配置エレメント及び/又はハウジング142内に他の近接した他のエレメントを配置するための構造を提供することができる。ある実施形態では、TFG144は、(図6に示した)ハウジング102に(図6に示した)ボンディングカバー104によって形成された実質的にシールされたキャビティ105内に配置される。
ある実施形態では、TFG144は、プルーフマス114、モータドライブコーム116、モータピックオフコーム118、例えば(図4に示した)ウェハ50のようなウェハに構成されたセンスプレート120を包含して良い。プレアンプ146は、ハウジング142内に包含されて良く、各プルーフマス114及びセンスプレート120の組み合わせに電気的に接続又は結合されて良い。プレアンプ146及びTFG144はともに、胸中の基板に形成されて良く、ある実施形態では、電気的に接続されうる。他の実施形態では、プレアンプ146は、プルーフマス114に電気的に接続されうる。プレアンプ146の出力は、センスエレクトロニクス148に送信され、他の実施形態では、プレアンプ146は、センスエレクトロニクス148内に組み込まれうる。
更に、モータピックオフコーム118の出力は、フィードバックモニタ152に転送される。フィードバックモニタ152は、モータドライブコーム116に動力を供給する、駆動エレクトロニクス156に出力信号154を提供する。別の実施形態では、フィードバックモニタ152は、駆動エレクトロニクス156内に組み入れられ得る。MEMSジャイロスコープ140はまた、システムパワーソース、及び、図7の概略図には示されていない他の作動エレクトロニクスを含んでも良い。
モータドライブコーム116は、プルーフマス114の電極に電圧を印加することにより静電力を用いるプルーフマス114を励起させる。モータビックオフコーム118は、プルーフマス114の電極の電圧信号を監視することによりプルーフマス114の冷気又は発振を監視する。モータピックオフコーム118は、フィードバック信号をフィードバックモニタ152に出力する。フィードバックモニタ152は、駆動エレクトロニクス156に入力する出力154を提供する。プルーフマス114が、早すぎる又は遅すぎる発振をはじめるならば、駆動エレクトロニクス156は、プルーフマス114が、共鳴周波数で振動するような発振周波数に調整する。かかる周波数での励起は、生成されうる出力信号をより高く増幅することができ得る。
ジャイロスコープ140を全体的に記述してきたが、例えば図1に示したようなウェハ10のようなボロンドープウェハが製造ステージ注に反るならば、かかる作動はありそうにない。上述したように、かかる反りは、余分なマシンステップを要求するのに十分であり、それにより製造時間及び追加の費用が増大する。(図4に示した)ウェハ50に具現されたようなウェハ製造技術の利用が、反りを小さくまたはなくするセンサを提供し、それによりジャイロスコープ140の製造を可能にする。かかるウェハは更に、上述したような他のセンサベースデバイスに利用可能である。
図2について上述したように、反りを低減させるためにゲルマニウム−ボロン共ドープ層を使用した負の結果は、シリコンの機械的特性の低減、及び、基板と共ドープ層との間の界面での分離を含む。それ故、現在の反り低減のアプローチは、図3に関して上述したような、シリコン基板の両側のエピタキシャル成長を利用する。図4及び5に関して記述したウェハ反り低減の方法は、シリコン基板の片側だけに層の堆積を要求し、それにより、裏面張力層の費用に関しておよそ半分だけの堆積に関する費用を低減する。それゆえ、図示された方法により、研磨されうる基板の片側だけ、低価格のシリコン基板の使用をすることができる。
更に、裏面張力層アプローチでは、エピタキシャル層がシリコン基板の両側に成長(堆積)されるので、保護層がシリコン−ボロン層にわたって堆積されうる。この保護層は、製品(即ち、MEMSジャイロスコープ)製造のまえに、シリコン−ボロン層を除去する必要があり、ウェハ製造においてより多くの時間と費用がかかる。最後に、エピタキシャル層の厚さは、図4及び図5にそれぞれ図示した方法及びウェハを使用してより容易に制御することができ、高温にかける総時間を短くし、それにより、エピタキシャル層と、拡散を低減させることによるアンドープバッファ層との間の界面を先鋭にすることができる。それ故、ここに記載した利点は、単一側のエピタキシャル層堆積のための低廉ウェハコスト、成長後のウェハ準備の限定、及び、改良された厚さの測定及び制御を含む。ここに記載したウェハ製造方法及びそれによって作られたウェハは、種々のMEMS製品に利用されるが、MEMS内部ガイダンス製品、ジャイロスコープ、及び、加速度計に限定されるものではない。
本発明を種々の特定の実施形態に関して記載してきたが、特許請求の範囲の精神及び範囲内での修正で実施されうることは当業者に認識されうるであろう。
ウェハの構造のために基板上にボロンドープ層が堆積されときに、反りの問題を図示したものである。 図1の反りの問題に関するひとつのソリューションを例示したものである。 図1の反りの問題に関して別のソリューションを例示したものである。 反りの量を制御するウェハの構造を図示したものである。 図4に図示したウェハを製造するための方法を図示したフローチャートである。 図4に記載したウェハを利用する例示のMEMSの側面図である。 図4に示したウェハを利用して製造することができるMEMSジャイロスコープの概略図である。

Claims (22)

  1. 基板(14)上にシリコン−ゲルマニウム層(52)を堆積させ、
    前記シリコン−ゲルマニウム層上にアンドープバッファ層(56)を堆積させ、
    前記アンドープ層上にボロンドープ層(58)を堆積させる、
    ステップを有することを特徴とするドープ層を利用したウェハ(50)における反りの制御に関する方法。
  2. 約600℃乃至約1000℃の温度で、前記シリコン−ゲルマニウム層(52)を堆積させるステップを更に有することを特徴とする請求項1に記載の方法。
  3. シリコン−ゲルマニウム層(52)を堆積させるステップが、約0.1乃至約5.0マイクロメートルの間の厚さを備えたシリコン−ゲルマニウム層を堆積させることを特徴とする請求項1に記載の方法。
  4. アンドープバッファ層(56)を堆積させるステップが、約0.1乃至約5.0マイクロメートルの間の厚さを備えたアンドープバッファ層を堆積させることを特徴とする請求項1に記載の方法。
  5. ボロンドープ層(58)を堆積させるステップが、約5.0乃至約50.0マイクロメートルの間の厚さを備えたシリコン−ボロン層を堆積させることを特徴とする請求項1に記載の方法。
  6. シリコン−ゲルマニウム層(52)におけるゲルマニウムの濃度が、約2.0パーセントと20.0パーセントとの間であることを特徴とする請求項1に記載の方法。
  7. ボロンドープ層(58)におけるボロンの濃度が、約5×1019と約5×1020cm-3の間であることを特徴とする請求項1に記載の方法。
  8. 基板層(14)と、
    前記基板層上に堆積されたシリコン−ゲルマニウム層(52)と、
    前記シリコン−ゲルマニウム層上に堆積されたアンドープバッファ層(56)と、
    前記アンドープバッファ層上に堆積されたボロンドープシリコン層(58)と、
    を有することを特徴とするウェハ(50)。
  9. 前記シリコン−ゲルマニウム層(52)が、約0.1と約5.0マイクロメートルの間の厚さを有することを特徴とする請求項8に記載のウェハ(50)。
  10. 前記アンドープバッファ層(56)が、約0.1と約5.0マイクロメートルの間の厚さを有することを特徴とする請求項8に記載のウェハ(50)。
  11. 前記シリコン−ボロン層(58)が、約5.0と約50.0マイクロメートルの間の厚さを有することを特徴とする請求項8に記載のウェハ(50)。
  12. 前記シリコン−ゲルマニウム層(52)におけるゲルマニウムの濃度が、約2.0パーセントと20.0パーセントとの間であることを特徴とする請求項8に記載のウェハ(50)。
  13. 前記シリコン−ボロン層(58)におけるボロンの濃度が、約5×1019と約5×1020cm-3の間であることを特徴とする請求項8に記載のウェハ。
  14. ハウジング(102)と、
    前記ハウジングに結合されたマイクロマシン(108)とを有し、前記マイクロマシンの少なくとも一部が、基板層(14)を備えたウェハ(50)からエッチングされたボロンドープシリコン(112)を備え、
    前記基板層上に堆積されたシリコン−ゲルマニウム層(52)と、
    前記シリコン−ゲルマニウム層上に堆積されたアンドープバッファ層(56)と、
    前記アンドープバッファ層上に堆積されたシリコン−ボロン層(58)と、
    を有することを特徴とするマイクロエレクトロメカニカルシステム(MEMS)(100)。
  15. ボロンドープシリコンが、チューニングフォークジャイロスコープに関するモータピックオフコーム(118)、プルーフマス(114)、モータドライブコーム(116)を有することを特徴とする請求項14に記載のMEMS(100)。
  16. 前記シリコン−ボロン層(58)におけるボロンの濃度が、約0.1パーセントと約1.0パーセントの間であることを特徴とする請求項14に記載のMEMS(100)。
  17. 前記シリコン−ボロン層(58)が、約5.0と約50.0マイクロメートルの間の厚さを有することを特徴とする請求項14に記載のMEMS(100)。
  18. 前記マイクロマシン(108)が、1又はそれ以上の加速度計、共振器、圧力センサ、温度センサ、及び、エアーフローセンサを有することを特徴とする請求項14に記載のMEMS(100)。
  19. 少なくとも1つのプルーフマス(114)と、
    少なくとも1つのモータドライブコーム(116)と、
    少なくとも1つのモータピックオフコーム(118)とを有し、
    前記プルーフマス、前記モータドライブコーム、及び前記モータピックオフコームは、基板層(14)と、前記基板層上に堆積されたシリコン−ゲルマニウム層(52)と、前記シリコン−ゲルマニウム層上に堆積されたアンドープバッファ層(56)と、前記アンドープバッファ層上に堆積されたシリコン−ボロン層(58)とを備えたウェハからエッチングされたボロンドープシリコン(112)を備えることを特徴とする、ジャイロスコープ(140)。
  20. 堆積されたシリコン層内に応力解放転移を生成するステップを有することを特徴とする、堆積されドープされたシリコン層から形成されたウェハに関する反りの低減及び制御に関する方法。
  21. 前記堆積されたシリコン層内に応力解放転移を生成するステップが、ドープ層をシリコン−ゲルマニウムアロイと空間的に分離するステップを有することを特徴とする請求項20に記載の方法。
  22. 前記堆積されたシリコン層内に応力解放転移を生成するステップが、シリコン−ゲルマニウム層(52)及びシリコン−ボロン層(58)をアンドープシリコン層(56)と空間的に分離するステップを有することを特徴とする請求項20に記載の方法。
JP2006500770A 2003-01-06 2004-01-05 ウェハ反り制御向上のための方法及び装置 Pending JP2006516359A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/337,011 US6770504B2 (en) 2003-01-06 2003-01-06 Methods and structure for improving wafer bow control
PCT/US2004/000021 WO2004064090A2 (en) 2003-01-06 2004-01-05 Methods and structure for improving wafer bow control

Publications (1)

Publication Number Publication Date
JP2006516359A true JP2006516359A (ja) 2006-06-29

Family

ID=32681142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006500770A Pending JP2006516359A (ja) 2003-01-06 2004-01-05 ウェハ反り制御向上のための方法及び装置

Country Status (6)

Country Link
US (2) US6770504B2 (ja)
EP (1) EP1592642A2 (ja)
JP (1) JP2006516359A (ja)
AU (1) AU2004204858A1 (ja)
CA (1) CA2512699A1 (ja)
WO (1) WO2004064090A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027176A (ja) * 2007-07-23 2009-02-05 Honeywell Internatl Inc 微小電気機械システムに使用するためのウェーハを製造する方法
JP2014505894A (ja) * 2011-02-16 2014-03-06 シリコン マイクロストラクチャーズ, インコーポレイテッド 圧力センサの素子に対する応力効果の補償
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
JP4367393B2 (ja) * 2005-09-30 2009-11-18 日立電線株式会社 透明導電膜を備えた半導体発光素子
FR2894661B1 (fr) * 2005-12-13 2008-01-18 Thales Sa Gyrometre vibrant equilibre par un dispositif electrostatique
KR101276317B1 (ko) 2006-12-29 2013-06-18 주식회사 엘지실트론 SiGe층의 증착에 의해 웨이퍼의 휨을 조절하는 방법 및이 방법에 의해 제조된 웨이퍼
JP2009295697A (ja) * 2008-06-03 2009-12-17 Sumco Corp 半導体ウェーハ
US8187902B2 (en) 2008-07-09 2012-05-29 The Charles Stark Draper Laboratory, Inc. High performance sensors and methods for forming the same
JP2013542599A (ja) 2010-09-30 2013-11-21 フリースケール セミコンダクター インコーポレイテッド 半導体ウェハを処理するための方法、半導体ウェハおよび半導体デバイス
EP2541589B1 (en) * 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
US8623768B2 (en) * 2011-12-02 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming MEMS devices
US9613842B2 (en) * 2014-02-19 2017-04-04 Globalfoundries Inc. Wafer handler and methods of manufacture
US9761539B2 (en) 2015-06-29 2017-09-12 Globalfoundries Inc. Wafer rigidity with reinforcement structure
US10818611B2 (en) * 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
JP6437404B2 (ja) 2015-09-09 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法
CN117955450A (zh) * 2022-10-21 2024-04-30 广州乐仪投资有限公司 半导体器件及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794408A (ja) * 1990-04-13 1995-04-07 Thomson Csf 2つの結晶化半導体材料を整合させる方法及び半導体素子

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8905511D0 (en) * 1989-03-10 1989-04-19 British Telecomm Preparing substrates
US5349855A (en) * 1992-04-07 1994-09-27 The Charles Stark Draper Laboratory, Inc. Comb drive micromechanical tuning fork gyro
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5492596A (en) * 1994-02-04 1996-02-20 The Charles Stark Draper Laboratory, Inc. Method of making a micromechanical silicon-on-glass tuning fork gyroscope
US5437739A (en) * 1994-04-19 1995-08-01 Rockwell International Corporation Etch control seal for dissolved wafer micromachining process
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US5725729A (en) * 1994-09-26 1998-03-10 The Charles Stark Draper Laboratory, Inc. Process for micromechanical fabrication
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
IL116536A0 (en) * 1995-12-24 1996-03-31 Harunian Dan Direct integration of sensing mechanisms with single crystal based micro-electric-mechanics systems
US6403975B1 (en) * 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US5866469A (en) * 1996-06-13 1999-02-02 Boeing North American, Inc. Method of anodic wafer bonding
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
US5854122A (en) * 1997-03-13 1998-12-29 The Boeing Company Epitaxial layer for dissolved wafer micromachining process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6143583A (en) * 1998-06-08 2000-11-07 Honeywell, Inc. Dissolved wafer fabrication process and associated microelectromechanical device having a support substrate with spacing mesas
US6286166B1 (en) 1998-06-19 2001-09-11 Hill-Rom Services, Inc. Modular foam mattress
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
DE19848298B4 (de) * 1998-10-12 2008-08-07 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung
WO2000042231A2 (en) * 1999-01-15 2000-07-20 The Regents Of The University Of California Polycrystalline silicon germanium films for forming micro-electromechanical systems
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US6444138B1 (en) * 1999-06-16 2002-09-03 James E. Moon Method of fabricating microelectromechanical and microfluidic devices
US6277666B1 (en) * 1999-06-24 2001-08-21 Honeywell Inc. Precisely defined microelectromechanical structures and associated fabrication methods
US6337027B1 (en) * 1999-09-30 2002-01-08 Rockwell Science Center, Llc Microelectromechanical device manufacturing process
US6428713B1 (en) * 1999-10-01 2002-08-06 Delphi Technologies, Inc. MEMS sensor structure and microfabrication process therefor
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6346453B1 (en) * 2000-01-27 2002-02-12 Sige Microsystems Inc. Method of producing a SI-GE base heterojunction bipolar device
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6440766B1 (en) * 2000-02-16 2002-08-27 Analog Devices Imi, Inc. Microfabrication using germanium-based release masks
US6313487B1 (en) * 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Vertical channel floating gate transistor having silicon germanium channel layer
US6544655B1 (en) * 2000-08-08 2003-04-08 Honeywell International Inc. Methods for reducing the curvature in boron-doped silicon micromachined structures
JP4799786B2 (ja) * 2001-10-02 2011-10-26 ルネサスエレクトロニクス株式会社 電力増幅用電界効果型半導体装置およびその製造方法、ならびにパワーモジュール
US6927454B2 (en) * 2003-10-07 2005-08-09 International Business Machines Corporation Split poly-SiGe/poly-Si alloy gate stack

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794408A (ja) * 1990-04-13 1995-04-07 Thomson Csf 2つの結晶化半導体材料を整合させる方法及び半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027176A (ja) * 2007-07-23 2009-02-05 Honeywell Internatl Inc 微小電気機械システムに使用するためのウェーハを製造する方法
JP2014505894A (ja) * 2011-02-16 2014-03-06 シリコン マイクロストラクチャーズ, インコーポレイテッド 圧力センサの素子に対する応力効果の補償
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法

Also Published As

Publication number Publication date
AU2004204858A1 (en) 2004-07-29
EP1592642A2 (en) 2005-11-09
US20050050971A1 (en) 2005-03-10
CA2512699A1 (en) 2004-07-29
WO2004064090A3 (en) 2004-09-10
US6770504B2 (en) 2004-08-03
US20040132227A1 (en) 2004-07-08
WO2004064090A2 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US6770504B2 (en) Methods and structure for improving wafer bow control
US11685650B2 (en) Microelectromechanical structure with bonded cover
CN110266285B (zh) 一种微机械谐振器、其制备及频率微调校正方法
US7578186B2 (en) Inertial sensor and fabrication method of inertial sensor
US9084067B2 (en) Method of manufacturing resonant transducer
US7805821B2 (en) Method of making capacitance sensor
JP2002522248A (ja) マイクロメカニックセンサ及びそれを製作する方法
JP5720152B2 (ja) 振動子の作製方法、振動子および発振器
EP1629255A1 (en) Methods and apparatus for shielding mems devices
US6927098B2 (en) Methods and apparatus for attaching MEMS devices to housing
IT201900017552A1 (it) Dispositivo risonatore microelettromeccanico di tipo piezoelettrico e relativo procedimento di fabbricazione
JPS6068710A (ja) 圧電薄膜共振子
CN118765485A (zh) 谐振器、谐振装置以及谐振器制造方法
CN117559950A (zh) 一种复合结构微机械谐振器及其加工方法
TW202403905A (zh) 微機電裝置及其製造方法
JP2014170999A (ja) 振動素子、振動子、発振器、振動素子の製造方法、電子機器、及び移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301