CN117955450A - 半导体器件及电子设备 - Google Patents

半导体器件及电子设备 Download PDF

Info

Publication number
CN117955450A
CN117955450A CN202211296632.8A CN202211296632A CN117955450A CN 117955450 A CN117955450 A CN 117955450A CN 202211296632 A CN202211296632 A CN 202211296632A CN 117955450 A CN117955450 A CN 117955450A
Authority
CN
China
Prior art keywords
layer
semiconductor device
temperature compensation
compensation layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211296632.8A
Other languages
English (en)
Inventor
庞慰
杨清瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Leyi Investment Co ltd
Original Assignee
Guangzhou Leyi Investment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Leyi Investment Co ltd filed Critical Guangzhou Leyi Investment Co ltd
Priority to CN202211296632.8A priority Critical patent/CN117955450A/zh
Priority to PCT/CN2023/136908 priority patent/WO2024083266A1/zh
Publication of CN117955450A publication Critical patent/CN117955450A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请实施例提供一种半导体器件及电子设备,该半导体器件包括层叠设置的多个层结构,多个层结构包括依次设置的衬底、薄膜硅层和器件层,衬底具有空腔,薄膜硅层设置于衬底的上表面,器件层设置于薄膜硅层上,且器件层形成换能器结构,至少一个层结构设置有温补层,且在层叠方向上,温补层位于薄膜硅层的上方,其中,温补层为掺杂氧化硅层,温补层的掺杂物包括氟、氢、甲基、亚甲基、氯、碳、氮、磷、硫中的至少一种。本申请实施例可以显著的增大温度系数,即可以满足温补效果,提高半导体器件的稳定性。

Description

半导体器件及电子设备
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体器件及电子设备。
背景技术
压电MEMS(Micro-Electro-Mechanical System,微机电系统)硅谐振器是一种以硅为谐振主体利用压电薄膜的压电效应进行机械驱动及电信号检测的MEMS谐振器。
相关技术中,MEMS硅谐振器通常包括带空腔的硅衬底,位于硅衬底上方的薄膜硅层以及位于薄膜硅层上方的压电换能器结构,其中,压电换能器结构至少包括压电层和位于压电层上方的顶电极,还包括位于顶电极上方的钝化层,包括位于压电层下方的底电极,包括位于底电极下方的隔离层或种子层等。
然而,普通掺杂浓度的硅(掺杂浓度小于1019cm-3)以及常用的压电材料(如氮化铝、氧化锌、PZT、铌酸锂、钽酸锂等)、金属电极材料(如:Mo、W、Ru、Al、Cr、Cu、Ti、Pt、Au)通常为负温度系数材料,使得器件整体的频率温度系数通常在-30ppm/℃左右,即谐振器的频率随着温度升高而降低,导致MEMS硅谐振器的频率温度稳定性差的技术问题。
在现有技术中通常是采用在薄膜硅层下方和/或上方热氧形成氧化硅层(包含二氧化硅或其他硅氧原子比的硅氧化物)作为温补层,主要是因为热氧生长的氧化硅层成膜致密,材料的损耗较低,从而可以保证谐振器Q值不会因引入较厚的温补层而下降,但是采用热氧法生长的氧化硅层会随着氧化硅层厚度增大而速率降低,因此生长的氧化硅层很难达到2um以上,且生长时间较长,不利于高效率低成本生产。而如果采用CVD或者其他溅射法生长氧化硅层,虽然可以容易的实现较厚的氧化硅层,但相比热氧形成的氧化硅层,其成膜质量较疏松,损耗较大,从而导致器件整体Q值会显著下降。因此,本发明主要解决上述问题的至少一个方面。
发明内容
鉴于上述问题,本申请实施例提供一种半导体器件及电子设备,能够显著的增大负频率温度系数,其具体含义如下:使其一阶频率温度系数由负趋近于零,或由负变为正,从而使得其二阶频率温度系数为主导,整体频率温度曲线呈现抛物线形状;或者使其一阶和二阶频率温度系数趋近于零,从而使其三阶频率温度系数为主导。从而能够提高半导体器件的频率温度稳定性。同时保证谐振器的Q值相比无温补层的情况基本不变。
为了实现上述目的,本申请实施例提供如下技术方案:
本申请实施例第一方面提供一种半导体器件,包括:层叠设置的多个层结构,多个所述层结构包括依次设置的衬底、薄膜硅层和器件层,所述衬底具有空腔,所述薄膜硅层设置于所述衬底的上表面,所述器件层设置于所述薄膜硅层上,且所述器件层形成换能器结构;至少一个层结构设置有温补层,且在层叠方向上,所述温补层位于所述薄膜硅层的上方;其中,所述温补层为掺杂氧化硅层,所述温补层的掺杂物包括氟、氢、甲基、亚甲基、氯、碳、氮、磷、硫中的至少一种。
在一些可选的实施方式中,所述温补层的掺杂物包括氟、氢、甲基、亚甲基、氯、碳、氮、磷、硫中的一种。
在一些可选的实施方式中,所述温补层的掺杂物为氟。
在一些可选的实施方式中,所述温补层中的氟的分子量百分比为大于或等于3%。
在一些可选的实施方式中,所述温补层中的氟的分子量百分比为6%。
在一些可选的实施方式中,所述温补层的厚度小于2μm。
在一些可选的实施方式中,所述温补层的厚度小于1.5μm。
在一些可选的实施方式中,所述温补层设置在至少一个层结构的上表面,或者,所述温补层构成至少部分所述层结构。
在一些可选的实施方式中,所述器件层包括依次层叠设置的压电层和顶电极。
在一些可选的实施方式中,所述温补层设置于以下至少一者:
所述压电层和所述薄膜硅层之间、所述压电层和所述顶电极之间、所述顶电极的上表面。
在一些可选的实施方式中,所述器件层还包括底电极,所述底电极设置于所述压电层和所述薄膜硅层之间。
在一些可选的实施方式中,所述温补层设置于以下至少一者:
所述薄膜硅层和所述底电极之间、所述底电极和所述压电层之间、所述压电层和所述顶电极之间、所述顶电极的上表面。
在一些可选的实施方式中,所述温补层设置于所述顶电极的上表面,并覆盖至少部分所述顶电极。
在一些可选的实施方式中,所述换能器结构包括梁结构,所述温补层覆盖于所述梁结构的上表面。
在一些可选的实施方式中,所述梁结构包括耦合梁和至少两个悬臂梁,所述悬臂梁的第一端连接于所述耦合梁,第二端为自由端,其中,所述耦合梁和所述悬臂梁的至少一者覆盖有所述温补层。
在一些可选的实施方式中,所述温补层覆盖所述悬臂梁的至少部分表面。
在一些可选的实施方式中,所述温补层覆盖所述悬臂梁的第一端。
在一些可选的实施方式中,所述温补层设置于所述梁结构的上表面的第一区域内,其中,所述第一区域为多个,且多个所述第一区域在所述梁结构的上表面呈矩阵分布。
在一些可选的实施方式中,所述温补层设置于所述梁结构的上表面的第二区域内,其中,所述第二区域为多个,且多个所述第二区域沿所述梁结构的延伸方向间隔分布。
在一些可选的实施方式中,多个所述第二区域在所述梁结构的延伸方向的宽度沿所述悬臂梁的第一端至所述悬臂梁的第二端逐渐减小。
在一些可选的实施方式中,所述薄膜硅层为N型掺杂硅层,所述薄膜硅层的掺杂物包括磷、砷中的一种,且掺杂浓度为1x1019cm-3~1x1021cm-3
在一些可选的实施方式中,所述薄膜硅层靠近和/或远离所述衬底的一侧设置有热氧二氧化硅层。
本申请实施例第二方面提供一种电子设备,包括上述半导体器件。
本申请实施提供的半导体器件,包括层叠设置的多个层结构,多个层结构包括依次设置的衬底、薄膜硅层和器件层,薄膜硅层设置于衬底的上表面,器件层设置于薄膜硅层上,且器件层形成换能器结构,至少一个层结构设置有温补层,且在层叠方向上,温补层位于薄膜硅层的上方,其中,温补层为掺杂氧化硅层,温补层的掺杂物包括氟、氢、甲基、亚甲基、氯、碳、氮、磷、硫中的至少一种。上述方案中,通过将温补层设置为掺杂氧化硅层,这样,可以显著的增大半导体器件整体的负频率温度系数,从而实现对半导体器件的温补效果,能够提高半导体器件的频率温度稳定性;另外,通过将温补层设置为掺杂氧化硅层,相比不掺杂的氧化硅层,可以减小所需温补层的厚度,使得半导体器件的品质因数Q基本保持不变;同时,由于采用溅射的方式形成掺杂氧化硅层,因此相比热氧生长法,可以减小生长氧化层的时间,提高生产效率,进而降低生产成本。
本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a为本申请实施例提供的半导体器件的一种结构剖面示意图;
图1b为本申请实施例提供的半导体器件的另一种结构剖面示意图;
图1c为本申请实施例提供的半导体器件的又一种结构剖面示意图;
图2为本申请实施例提供的半导体器件中溅射生长的温补层薄膜弹性系数的温度系数随掺杂物F掺杂浓度的变化趋势示意图;
图3为本申请实施例提供的温补层的厚度与掺杂物质F的掺杂原子比的示意图;
图4为本申请实施例提供的温补层的厚度与掺杂物质F的掺杂原子比的另一示意图;
图5为本申请实施例提供的半导体器件的一种结构的俯视示意图;
图6为本申请实施例提供的半导体器件的另一种结构的俯视示意图;
图7为本申请实施例提供的半导体器件的另一种结构的俯视示意图;
图8为本申请实施例提供的半导体器件的另一种结构的俯视示意图;
图9为本申请实施例提供的半导体器件的另一种结构的俯视示意图;
图10为本申请实施例提供的半导体器件的另一种结构的剖面示意图。
附图标记:
10-半导体器件;100-衬底;111-空腔;201-二氧化硅层;204-温补层;
300-薄膜硅层;500-压电层;600-顶电极;400-底电极;701-悬臂梁;702-耦合梁;703-支撑结构。
具体实施方式
相关技术中,半导体器件(例如压电MEMS硅谐振器)包括:带空腔的硅衬底,位于空腔上方的薄膜硅层,以及位于薄膜硅层上方的压电换能器结构,其中,压电换能器结构至少包括压电层和位于压电层上方的顶电极,顶电极的上方还可以设置有钝化层,压电层下方还可以设置有底电极,以及位于底电极下方的隔离层或种子层等。然而,由于硅、压电以及电极材料通常为负温度系数材料,因此半导体器件的频率会随着温度升高而降低,使得半导体器件存在温漂现象,而这种温漂现象会导致半导体器件的频率温度稳定性差。
为了解决上述问题,本申请实施例提供一种半导体器件,通过将温补层设置为掺杂氧化硅层,这样,可以显著的增大半导体器件整体的负频率温度系数,从而实现对半导体器件的温补效果,能够提高半导体器件的频率温度稳定性;另外,通过将温补层设置为掺杂氧化硅层,相比不掺杂的氧化硅层,可以减小所需温补层的厚度,使得半导体器件的品质因数Q基本保持不变;同时,由于采用溅射的方式形成掺杂氧化硅层,因此相比热氧生长法,可以减小生长氧化层的时间,提高生产效率,进而降低生产成本。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本申请保护的范围。
本申请实施例提供的半导体器件可以是谐振器、换能器、驱动器等,在本申请中,以半导体器件为MEMS谐振器(例如压电MEMS硅基谐振器)为例进行介绍。
压电MEMS硅基谐振器的结构可以为悬臂梁、简支梁、音叉结构等具有多个梁组合结构的形式,其振动模式可以为in-plane flexural mode(面内弯曲振动模式)、out-of-plane flexural mode(面外弯曲振动模式)、torsional mode(扭转模式)等,也可以为振膜形式,其振动模式可以为Lamé(拉梅)模式、Lamb(兰姆波)模式、flexural(弯曲)模式、wineglass(酒杯模式)等。
请参照图1a,本申请实施例提供一种半导体器件10,其包括层叠设置的多个层结构,多个层结构包括依次设置的衬底100、薄膜硅层300和器件层,薄膜硅层300设置于衬底100的上表面,器件层设置于薄膜硅层300上,且器件层形成换能器结构;至少一个层结构设置有温补层204,且在层叠方向上,温补层204位于薄膜硅层300的上方;其中,温补层204为掺杂氧化硅层,温补层204的掺杂物包括氟(F)、氢(H)、甲基(CH3)、亚甲基(CH2)、氯(Cl)、碳(C)、氮(N)、磷(P)、硫(S)中的至少一种。
其中,衬底100可以为衬底100上的结构层提供支撑基础。该衬底100可以为晶体半导体材料制成,衬底100可以为硅(Si)衬底,衬底100还可以为锗化硅(SiGe)衬底、碳化硅(SiC)衬底、绝缘体上硅(silicon-on-insulator,简称SOI)衬底等,其中,衬底100可以为单层结构,也可以为多层复合结构,具体根据实际需求进行适应性设计,在此不做具体限制,在本申请实施例中,以衬底100为单晶硅衬底为例进行介绍。
在一些实施例中,衬底100面向薄膜硅层300的一侧设置有空腔111,其中,空腔111的截面形状可以为矩形、梯形等任意形状,空腔111可以设置在100衬底内,即通过刻蚀衬底100形成空腔,如图1a和1b所示,也可以设置在100衬底上,即通过刻蚀键合层(也可以是SOI晶圆中的埋氧层)形成空腔,其中,键合层可以是二氧化硅层201,如图1c所示。
衬底100与薄膜硅层300可以直接键合,如图1b所示,也可以通过键合层(一般为介质层,如二氧化硅、氧化铝等,也可以为金属层,或有机化合物)进行键合,如图1a和1c所示。
温补层204为掺杂氧化硅层,即在生长氧化硅的同时对氧化硅做掺杂,其掺杂物可以为F、H、Cl、C、N、P、S等元素中的至少一者,或者掺杂物也可以为有机物,例如CH3、CH2等。
上述方案中,通过在至少一个层结构上设置温补层204,且温补层204位于薄膜硅层300的上方,并将温补层204设置为掺杂氧化硅层,其掺杂物为氟(F)、氢(H)、甲基(CH3)、亚甲基(CH2)、氯(Cl)、碳(C)、氮(N)、磷(P)、硫(S)中的至少一种,可以显著的增大半导体器件10的整体频率温度系数,实现零漂温,所谓零温漂一般是指一阶温度系数接近于零,而二阶温度系数为主导项,或者一阶和二阶温度系数接近于零,三阶温度系数为主导项,从而能够提高半导体器件10的温度稳定性;另外,相比采用不掺杂氧化硅层做温补层,本方案可以减小温补层204的厚度,从而能够保证几乎不会降低半导体器件10的品质因数Q;此外,掺杂氧化硅层可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition,简称PECVD)或者化学气相沉积(Chemical Vapor Deposition,简称CVD)等溅射工艺在薄膜硅层300以上的任意一结构层上生长,因此,可以根据不同谐振器的振动模式灵活设置温补层的位置;同时,在满足半导体器件10的温补效果的同时,溅射方法可以提高生产效率,从而降低成本。
在一些实施例中,温补层204的掺杂物为氟(F)、氢(H)、甲基(CH3)、亚甲基(CH2)、氯(Cl)、碳(C)、氮(N)、磷(P)、硫(S)中的一种,示例性的,温补层204的掺杂物为氟(F)。
在一些实施例中,温补层中的氟的分子量百分比可以大于或等于3%,优选的,温补中的氟的分子量百分比为6%。
通过上述方案,可以显著增大温度系数的同时,可以减小温补层的厚度,示例性的,掺杂物为氟的温补层的厚度可以小于2μm,优选的,掺杂为为氟的温补层的厚度可以制备为小于1.5μm,这样,可以在满足温补要求的同时,基本不会降低半导体器件的品质因数Q。
在一些实施例中,薄膜硅层靠近衬底的一侧设置有通过热氧生长的方式形成的热氧二氧化硅层;或者,薄膜硅层背离衬底的一侧设置有通过热氧生长的方式形成的热氧二氧化硅层;或者,薄膜硅层靠近和背离衬底的一侧均设置有通过热氧生长的方式形成的热氧二氧化硅层;其中,热氧二氧化硅层可以作为温补层。
图2为溅射生长的温补层薄膜弹性系数(或杨氏模量)的温度系数随F掺杂浓度变化趋势示意图。在图2中,A点对应湿法热氧生长的二氧化硅薄膜(SiO2层)对应的温度系数值(大约为180ppm/℃),B点对应干法热氧生长的SiO2薄膜对应的温度系数值(大约为195ppm/℃)。可以看到,F掺杂浓度为0时,溅射生长的SiO2杨氏模量的温度系数大约为140ppm/℃,低于热氧法生长的SiO2层,而当F掺杂浓度大于3%时,掺杂SiO2杨氏模量的温度系数大于热氧法生长的SiO2层,当F掺杂浓度大于6%时,掺杂SiO2杨氏模量的温度系数大于非掺杂SiO2层的2倍,当F掺杂浓度大于10%时,SiO2杨氏模量的温度系数大于热氧生长的SiO2层的2倍。由此可见,通过对温补层204进行掺杂,可以显著的提高温补层204的正温度系数,从而能够以更薄的厚度来实现对半导体器件的温度补偿。
以压电驱动的悬臂梁701式MEMS谐振器为例,其振动模式为面振动模式时,当采用普通Si(如硼掺杂5×1018cm-3)时,从上到下Mo(顶电极600)-AlN(压电层500)-Mo(底电极400)-Si(衬底100)厚度分别为1000A-1um-1000A-8um时,谐振器一阶温度系数为0时,所需不同掺杂浓度温补层204的厚度如图3所示。可以看到,当F掺杂浓度为0时,温补层204所需厚度大约为3.25um;当F掺杂浓度为3%时,温补层204所需厚度大约为2.4um(约为非掺杂厚度的74%);当F掺杂浓度为6%时,温补层204所需厚度大约为2um(约为非掺杂厚度的61.5%);当F掺杂浓度为10%时,温补层204所需厚度大约为1.6um(约为非掺杂浓度的49%),由此可见,采用掺杂氧化硅层可以以更薄的厚度来实现对谐振器一阶温度系数的零温度补偿,而减小温补层在整体器件厚度中的占比,可以保持器件的Q值与未增加温补层时基本不变。
而当温补层204采用高掺杂的n-type Si(如磷或砷掺杂浓度为8×1019cm-3)时,从上到下Mo(顶电极600)-AlN(压电层500)-Mo(底电极400)-Si(衬底100)厚度分别为:1000A-1um-1000A-8um时,谐振器一阶温度系数为0时,所需不同掺杂浓度温补层204的厚度如图4中所示。可以看到,当F掺杂浓度为0时,所需厚度大约为1um;当F掺杂浓度为3%时,所需厚度大约为0.76um(约为非掺杂厚度的76%);当F掺杂浓度为6%时,所需厚度大约为0.64um(约为非掺杂厚度的64%);当F掺杂浓度为10%时,所需厚度大约为0.5um(约为非掺杂浓度的50%)。由此可见,当采用高掺杂薄膜硅层时,掺杂类型为N型,掺杂剂为磷、砷等五族元素,掺杂浓度在1x1019cm-3到1x1021cm-3之间,此时,可以进一步减小所需掺杂氧化硅层厚度。通过进一步减小温补层在整体器件厚度中的占比,可以保持器件的Q值与未增加温补层时基本不变。
在一些实施例中,温补层204设置在至少一个层结构的上表面。可以理解的是,由于温补层204设置在不同结构层上所产生的温补效果不同,与采用热氧法生长的二氧化硅层201必须位于衬底100上表面或者衬底100的下表面相比,本实施例中的温补层204可以设置在薄膜硅层300的上方的至少一个层结构的上表面,这样温补层204的设置位置可以更灵活,从而能够达到理想的温补效果。
请继续参照图1a,在一些实施例中,器件层包括依次层叠设置的压电层500和顶电极600。其中,压电层500可以的材料可以包括PZT、ZnO、AlN以及掺杂AlN等。位于压电层500上方的顶电极600的材料可以为Mo、W、Ru、Al、Cr、Cu、Ti、Pt、Au、Ir、Ta、Rh中的至少一种。
可选的,温补层204可以设置于以下至少一者:例如,温补层204可以设置在压电层500和薄膜硅层300之间、温补层204还可以设置于压电层500和顶电极600之间、温补层204设置于顶电极600的上表面等。通过将温补层204设置在不同的位置,以达到不同的温补效果,因此,温补层204的设置位置具体可根据实际需要进行适应性调整,在此不做具体限制。
在另一些实施例中,温补层204还可以构成至少部分层结构,例如,温补层204设置在顶电极600中,即温补层204作为顶电极600的一部分;或者,温补层204设置于薄膜硅层300中,即温补层204作为薄膜硅层300的一部分;又或者,温补层204设置于压电层500中等。
在一些实施例中,器件层还包括底电极400,底电极400设置于压电层500和薄膜硅层300之间,其中,底电极400的材料也可以为Mo、W、Ru、Al、Cr、Cu、Ti、Pt、Au、Ir、Ta、Rh中的至少一种。
当器件层包括底电极400时,温补层204可以设置于以下至少一者:例如:温补层204位于薄膜硅层300和底电极400之间、温补层204位于底电极400和压电层500之间、温补层204位于压电层500和顶电极600之间或者温补层204位于顶电极600的上表面等,温补层204的设置位置具有可根据实际需要进行适应性调整,以通过将温补层204设置在不同的位置,达到不同的温补效果,从而提高半导体器件10的稳定性。
在一些实施例中,温补层204设置于顶电极600的上表面,并覆盖至少部分顶电极600,例如,温补层204可以完全覆盖顶电极600,也可以覆盖部分顶电极600,具体可根据需求的温补效果进行调整。
在一些实施例中,换能器结构包括梁结构,温补层204覆盖于梁结构的上表面。示例性的,梁结构包括耦合梁702和至少两个悬臂梁701,悬臂梁701的第一端连接于耦合梁702,第二端为自由端,其中,耦合梁702和悬臂梁701的至少一者覆盖有温补层204,以通过温补层204满足温补效果,提高半导体器件10的稳定性。
图5为一种以悬臂梁701为基础结构的音叉型MEMS谐振器的俯视图;图5中A-A处的剖面示意图可参照图1a;需要说明的是,本申请实施例提供的MEMS谐振器的结构不局限于图5,但其剖面的叠层结构可参照图1a。在图5中,梁结构包括两个悬臂梁701、连接两个悬臂梁701的耦合梁702,耦合梁702的一端设置有支撑结构703,在图5中,温补层204覆盖整个器件的上表面,以满足温补需求,实现零漂温的目的,从而提高半导体器件10的稳定性。
请返回参照图1a,衬底100为带空腔111的单晶硅衬底,衬底100上具有空腔111的一侧设置有用于键合的键合层,其中,键合层可通过热氧法生长在衬底100一侧,其中,键合层的材料可以为二氧化硅,即衬底100的空腔111底壁上具有二氧化硅层201,而在用作器件层的薄膜硅层300的下方不再生长热氧的温补层204,在本申请实施例中,为了实现温补效果,可以在顶电极600上方通过PECVD或CVD等工艺生长掺杂氧化硅层,以形成温补层204,从而满足温补需求,提高半导体器件10的频率温度稳定性。
在一些实施例中,温补层204的上方或者温补层204与顶电极600之间,还可以设置有钝化层或者其它功能层,例如,在温补层204和顶电极600之间设置钝化层,可以通过钝化层使得温补层204与顶电极600之间实现电隔离。
在另一些实施例中,请参照图6至图9,温补层204覆盖悬臂梁701的至少部分表面,例如,温补层204只覆盖悬臂梁701的第一端;或者,温补层204只覆盖悬臂梁701的部分以及部分耦合梁702;又或者,温补层204覆盖悬臂梁701、耦合梁702以及支撑结构703等,通过使得温补层204覆盖不同的区域,则获得的不同的温补效果,具体可根据实际温补需求进行设置。
在一些实施例中,温补层204设置于梁结构的上表面的第一区域内,其中,第一区域为多个,且多个第一区域在梁结构的上表面呈矩阵分布。示例性的,第一区域可以只覆盖悬臂梁701或者悬臂梁701的部分,或者,第一区域可以覆盖部分或全部悬臂梁701以及部分(或全部)耦合梁702等。
而通过将温补层204进行图形化处理,这样,图形化后的温补层204为多个,且多个温补层204可以在梁结构的上表面呈规则图形阵列排布,例如,呈矩阵分布,并使得温补层204覆盖对应的第一区域,这样,可通过温补层204的排布密度调节半导体器件10的整体温度系数,以满足半导体器件10的温补需求,提高半导体器件10的稳定性。
其中,温补层204可以与第一区域的形状、大小相匹配。
在一些实施例中,请参照图7,温补层204设置于梁结构的上表面的第二区域内,其中,第二区域为多个,且多个第二区域沿梁结构(例如悬臂梁701)的延伸方向(例如悬臂梁701的长度方向)间隔分布。也就是说,图形化后的多个温补层204设置于梁结构的上表面,并沿梁结构(例如悬臂梁701)的延伸方向间隔排布,且温补层204覆盖与其对应的第二区域,这样,可通过温补层204在梁结构的延伸方向上的排布密度调节半导体器件10的整体温度系数,以满足半导体器件10的温补需求,提高半导体器件10的稳定性。
在一些实施例中,可以根据谐振器的应力分布情况图形化温补层204,使其主要覆盖应力较大的区域。例如,对于悬臂梁701式的结构而言,其应力最大区域为第一端的固定端,或者是振幅最小端,其应力沿悬臂梁701的延伸方向逐渐减小,应力最小点为第二端(即自由端)或者振幅最大端,因此,图形化的温补层204使其部分的覆盖悬臂梁701的第一端到第二端的一部分,优选的,如图8所示,温补层204覆盖悬臂梁701的第一端到第二端的总长度的50%,以对半导体器件10的整体温度系数进行调控。
示例性的,由于对于悬臂梁701而言,其应力沿第一端向第二端逐渐减小,因此,多个第二区域在梁结构(如悬臂梁701)的延伸方向的宽度也可以沿悬臂梁701的第一端至悬臂梁701的第二端逐渐减小,因此,设置在梁结构的上表面的温补层204宽度也从悬臂梁701的第一端至第二端逐渐减小,也就是是,在应力大的区域覆盖温补层204的面积比例大,在应力小的区域覆盖温补层204的面积比例小,如图9中所示。
或者,多个第二区域在梁结构(如悬臂梁701)的延伸方向的分布密度可以沿悬臂梁701的第一端至悬臂梁701的第二端逐渐减小,这样,覆盖在第二区域上的温补层204的分布密度也从悬臂梁701的第一端至第二端逐渐减小,也就是说,在应力大的区域温补层204分布密集,在应力小的区域分布稀疏,从而实现对半导体器件10的整体温度系数的灵活调控,以满足温补需求,提高半导体器件10的稳定性。
请参照图10,在一些实施例中,温补层204位于换能器结构的上表面,同时还可以在薄膜硅层300的下表面通过热氧生长方式形成二氧化硅层201,通过热氧生长方式形成的二氧化硅层201还可以作为衬底100与薄膜硅层300的键合层,以使得衬底100与薄膜硅层300通过键合层进行键合,这样,通过在半导体器件10中设置掺杂的温补层204和通过热氧生长方式形成的二氧化硅层201,可以共同调节半导体器件10的整体温度系数,以满足半导体器件10的温补需求,提高半导体器件10的稳定性。
当然,掺杂氧化硅层的温补层204和通过热氧生长方式获得二氧化硅层201可以任意组合设置在不同位置,只要能够显著的增大半导体器件10的整体温度系数,满足温补效果,提高半导体器件10的稳定性即可,在此不做具体限制。
本申请实施例还提供一种电子设备,包括上述实施例中提供的半导体器件。
本申请实施例提供的半导体器件,包括层叠设置的多个层结构,多个层结构包括依次设置的衬底、薄膜硅层和器件层,薄膜硅层设置于衬底的上表面,器件层设置于薄膜硅层上,且器件层形成换能器结构,至少一个层结构设置有温补层,且在层叠方向上,温补层位于薄膜硅层的上方,其中,温补层为掺杂氧化硅层,温补层的掺杂物包括F、H、CH3、CH2、Cl、C、N、P、S中的至少一种。上述方案中,通过将温补层设置为掺杂氧化硅层,这样,可以显著的增大温度系数,即可以满足温补效果,提高半导体器件的稳定性;另外,还可以减小温补层的厚度,降低生产成本、提高生产效率,且能使得半导体器件的品质因数Q不降低。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (23)

1.一种半导体器件,其特征在于,包括层叠设置的多个层结构,多个所述层结构包括依次设置的衬底、薄膜硅层和器件层,所述衬底具有空腔,所述薄膜硅层设置于所述衬底的上表面,所述器件层设置于所述薄膜硅层上,且所述器件层形成换能器结构;至少一个层结构设置有温补层,且在层叠方向上,所述温补层位于所述薄膜硅层的上方;
其中,所述温补层为掺杂氧化硅层,所述温补层的掺杂物包括氟、氢、甲基、亚甲基、氯、碳、氮、磷、硫中的至少一种。
2.根据权利要求1所述的半导体器件,其特征在于,所述温补层的掺杂物包括氟、氢、甲基、亚甲基、氯、碳、氮、磷、硫中的一种。
3.根据权利要求2所述的半导体器件,其特征在于,所述温补层的掺杂物为氟。
4.根据权利要求3所述的半导体器件,其特征在于,所述温补层中的氟的分子量百分比为大于或等于3%。
5.根据权利要求4所述的半导体器件,其特征在于,所述温补层中的氟的分子量百分比为6%。
6.根据权利要求3所述的半导体器件,其特征在于,所述温补层的厚度小于2μm。
7.根据权利要求6所述的半导体器件,其特征在于,所述温补层的厚度小于1.5μm。
8.根据权利要求1-7中任一项所述的半导体器件,其特征在于,所述温补层设置在至少一个层结构的上表面,或者,所述温补层构成至少部分所述层结构。
9.根据权利要求8所述的半导体器件,其特征在于,所述器件层包括依次层叠设置的压电层和顶电极。
10.根据权利要求9所述的半导体器件,其特征在于,所述温补层设置于以下至少一者:
所述压电层和所述薄膜硅层之间、所述压电层和所述顶电极之间、所述顶电极的上表面。
11.根据权利要求9所述的半导体器件,其特征在于,所述器件层还包括底电极,所述底电极设置于所述压电层和所述薄膜硅层之间。
12.根据权利要求11所述的半导体器件,其特征在于,所述温补层设置于以下至少一者:
所述薄膜硅层和所述底电极之间、所述底电极和所述压电层之间、所述压电层和所述顶电极之间、所述顶电极的上表面。
13.根据权利要求12所述的半导体器件,其特征在于,所述温补层设置于所述顶电极的上表面,并覆盖至少部分所述顶电极。
14.根据权利要求13所述的半导体器件,其特征在于,所述换能器结构包括梁结构,所述温补层覆盖于所述梁结构的上表面。
15.根据权利要求14所述的半导体器件,其特征在于,所述梁结构包括耦合梁和至少两个悬臂梁,所述悬臂梁的第一端连接于所述耦合梁,第二端为自由端,其中,所述耦合梁和所述悬臂梁的至少一者覆盖有所述温补层。
16.根据权利要求15所述的半导体器件,其特征在于,所述温补层覆盖所述悬臂梁的至少部分表面。
17.根据权利要求16所述的半导体器件,其特征在于,所述温补层覆盖所述悬臂梁的第一端。
18.根据权利要求16所述的半导体器件,其特征在于,所述温补层设置于所述梁结构的上表面的第一区域内,其中,所述第一区域为多个,且多个所述第一区域在所述梁结构的上表面呈矩阵分布。
19.根据权利要求16所述的半导体器件,其特征在于,所述温补层设置于所述梁结构的上表面的第二区域内,其中,所述第二区域为多个,且多个所述第二区域沿所述梁结构的延伸方向间隔分布。
20.根据权利要求19所述的半导体器件,其特征在于,多个所述第二区域在所述梁结构的延伸方向的宽度沿所述悬臂梁的第一端至所述悬臂梁的第二端逐渐减小。
21.根据权利要求1-7中任一项所述的半导体器件,其特征在于,所述薄膜硅层为N型掺杂硅层,所述薄膜硅层的掺杂物包括磷、砷中的一种,且掺杂浓度为1x1019cm-3~1x1021cm-3
22.根据权利要求1-7中任一项所述的半导体器件,其特征在于,所述薄膜硅层靠近和/或远离所述衬底的一侧设置有热氧二氧化硅层。
23.一种电子设备,其特征在于,包括权利要求1-22中任一项所述的半导体器件。
CN202211296632.8A 2022-10-21 2022-10-21 半导体器件及电子设备 Pending CN117955450A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211296632.8A CN117955450A (zh) 2022-10-21 2022-10-21 半导体器件及电子设备
PCT/CN2023/136908 WO2024083266A1 (zh) 2022-10-21 2023-12-06 半导体器件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211296632.8A CN117955450A (zh) 2022-10-21 2022-10-21 半导体器件及电子设备

Publications (1)

Publication Number Publication Date
CN117955450A true CN117955450A (zh) 2024-04-30

Family

ID=90737030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211296632.8A Pending CN117955450A (zh) 2022-10-21 2022-10-21 半导体器件及电子设备

Country Status (2)

Country Link
CN (1) CN117955450A (zh)
WO (1) WO2024083266A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
CN109831175B (zh) * 2018-12-26 2023-10-20 天津大学 一种薄膜体声波谐振器
CN111010130B (zh) * 2019-12-19 2020-09-15 诺思(天津)微系统有限责任公司 带温补层和电学层的体声波谐振器、滤波器及电子设备
CN114070231A (zh) * 2020-08-03 2022-02-18 诺思(天津)微系统有限责任公司 带温补层的体声波谐振器、滤波器及电子设备

Also Published As

Publication number Publication date
WO2024083266A1 (zh) 2024-04-25

Similar Documents

Publication Publication Date Title
US11909380B2 (en) Acoustic resonator and method of manufacturing the same
US10291202B2 (en) Vibration device and manufacturing method of the same
US7586239B1 (en) MEMS vibrating structure using a single-crystal piezoelectric thin film layer
EP3188366B1 (en) Bulk acoustic device and method for fabricating
KR100799391B1 (ko) 박막 음향공진기 및 그 제조방법
Pan et al. Thin-film piezoelectric-on-substrate resonators with Q enhancement and TCF reduction
US7609132B2 (en) Hybrid resonant structure
JP7432518B2 (ja) マルチプルレイヤシステム、製造方法およびマルチプルレイヤシステム上に形成されるsawデバイス
US20170288121A1 (en) Acoustic resonator including composite polarity piezoelectric layer having opposite polarities
US20040021403A1 (en) Piezoelectric on semiconductor-on-insulator microelectromechanical resonators and methods of fabrication
US9831416B2 (en) Piezoelectric member that achieves high sound speed, acoustic wave apparatus, and piezoelectric member manufacturing method
US20130015747A1 (en) Resonator device including electrode with buried temperature compensating layer
US20150180449A1 (en) Vibrating device and manufacturing method therfor
CN112134540B (zh) 一种复合电极的体声波谐振器及其制备方法
US11495726B2 (en) Piezoelectric element, and resonator using piezoelectric element
CN212163290U (zh) 一种钪掺杂氮化铝兰姆波谐振器
CN117955450A (zh) 半导体器件及电子设备
TWI775603B (zh) 聲波共振器濾波器
US20230231538A1 (en) Mems resonator and manufacturing method
JP3493315B2 (ja) 圧電共振子
CN113824420A (zh) 具有双环形结构电极的单晶薄膜体声波谐振器制备方法
CN113301484A (zh) 一种mems结构及其制造方法
JP2012205465A (ja) 振動発電素子
US20230412140A1 (en) Mems resonator with high quality factor and its use
CN113472309B (zh) 压电mems硅谐振器以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination