JP2006512679A - 診断自己検査モードを有するフィールド送信機 - Google Patents

Abstract

処理変数を表す信号を送信するフィールド送信機（１０）は、通常動作モード及び診断自己検査モードの双方を有する。フィールド送信機（１０）は、処理変数を感知し、この処理変数を表す物理センサ信号を発生する物理センサ（１２，１４）を有する。信号処理回路（２２，２４）はセンサ信号を測定値へ変換し、この測定値は制御室に送信される。フィールド送信機（１０）は、処理変数に依存しない代用センサ信号を発生する代用センサ（１６，１８）をも有する。診断自己検査モード中、代用センサは、物理センサ（１２，１４）の代わりに信号処理回路（２２，２４）に接続される。信号処理回路（２２，２４）の出力が期待値に対応しなければ、診断コードが発生される。

Description

（発明の背景）
本発明は、処理制御システムに関する。特に、本発明は、通常動作または測定モード、並びに診断自己検査モードを有するフィールド送信機に関する。

フィールド送信機は、検知素子で測定された処理変数に応答し、この変数を、測定された変数の関数である標準送信信号（例えば、電気または光信号）に変換するトランスデューサである。「処理変数」とは、物体の物理的または化学的状態、あるいはエネルギーの変換を意味する。処理変数の例は、圧力、温度、流量、伝導率、ｐＨ及びその他の特性を含む。

フィールド送信機は、処理変数を監視し、化学、石油、ガス、製薬及びその他の流体処理工場内の制御室に測定値を戻すのに典型的に用いられる。しばしば、これら現場用途は、苛酷で、かつ変化する環境状況にさらされる。

フィールド送信機の物理センサ及び信号処理回路を含むすべての電気部品は、誤動作または故障する可能性がある。このような誤動作は、フィールド送信機により制御室へ送信される測定値に誤りをもたらすおそれがある。更に、回路ドリフトは、送信機の信頼性をも損なうおそれがある。熟練の技術者による定期試験は、送信機に関する問題を検出できるが、技術者が送信機に身体的に近づくように要求される。かなりの数の分散されたフィールド送信機を有する施設では、技術者がどのくらい頻繁に各送信機を訪れ、試験できるかに関して実際的な限界が存在する。

（発明の概要）
本発明は、処理変数を表す信号を送信するフィールド送信機である。フィールド送信機は、処理変数を検知し、処理変数を表す物理センサ信号を発生する物理センサを有する。フィールド送信機は、処理変数に依存しない代用センサ信号を発生する代用センサも有する。物理センサ信号または代用センサ信号を測定値に変換する信号処理回路が含まれている。フィールド送信機は、通常動作モード及び診断自己検査モードを有する。物理パラメータセンサは、通常動作モード中、信号処理回路に接続され、代用センサは、診断モード中、信号処理回路に接続される。診断モード中の測定値が、代用センサにより発生された期待値でなければ、送信機は、誤動作を検出し、それを報告できる。

（詳細な説明）
（フィールド送信機１０（図１））
図１には、本発明の診断自己検査モードを特徴とするフィールド送信機１０を示す。この実施形態では、差圧伝送器である送信機１０は、差圧センサ１２、温度センサ１４、代用センサ１６，１８、マイクロプロセッサ２０、キャパシタンス・デジタル（Ｃ／Ｄ）変換器２２、電圧・デジタル（Ｖ／Ｄ）変換器２４、スイッチ制御器２６及びインターフェース２８を含む。マイクロプロセッサ２０は、キャパシタンス・デジタル（Ｃ／Ｄ）変換器２２、電圧・デジタル（Ｖ／Ｄ）変換器２４及びスイッチ制御器２６に接続され、それらの動作を制御する。マイクロプロセッサ２０による制御の下、スイッチ制御器２６は、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６を制御して、通常動作モードまた診断自己検査モードのどちらかを選択する。スイッチＳＷ１，ＳＷ２は、通常動作モード中、差圧センサ１２をＣ／Ｄ変換器２２に接続し、一方、スイッチＳＷ３，ＳＷ４は、診断自己検査モード中、代用センサ１６をＣ／Ｄ変換器２２に接続する。スイッチＳＷ５は、通常モード中、温度センサ１４をＶ／Ｄ変換器２４に接続し、一方、スイッチＳＷ６は、診断モード中、代用センサ１８をＶ／Ｄ変換器２４に接続する。Ｃ／Ｄ変換器２２及びＶ／Ｄ変換器２４の各々は、シグマデルタアナログ・デジタル変換器回路を典型的に含む。

マイクロプロセッサ２０は、Ｃ／Ｄ変換器２２及びＶ／Ｄ変換器２４により発生されたデジタル測定値を受信する。通常動作モード中、マイクロプロセッサ２０はデジタル測定値を用いて、温度補正された差圧信号を発生し、この差圧信号は、インターフェース２８により通信媒体３０上に送信される。差圧信号をアナログ電流レベル、アナログ電圧レベルまたはデジタル信号として送信できる。マイクロプロセッサ２０は、診断コードと同様に二次的なパラメータ値（温度）をもインターフェース２８によりデジタル的に伝送できる。

通常動作モード中、圧力測定は、スイッチ制御器２６を用いてスイッチＳＷ１，ＳＷ２を選択することにより達成される。このことは、差圧センサ１２のメインキャパシタＣＨ，ＣＬをＣ／Ｄ変換器２２に接続する。差圧センサ１２は、歪み可能な検知用ダイヤフラムと、キャパシタＣＨ，ＣＬを形成する２つのセンサ電極とを含む。このダイヤフラムは、その両側に加えられた圧力に応答して歪む導電性の伸張膜である。キャパシタ電極とダイヤフラムとの間には、誘電性の充填液が用いられている。プロセス流体と相互作用する分離用ダイヤフラムと用いられる充填液は、時には、荒くなり、腐食し、汚れまたは汚染される場合があるプロセス液体を、検知素子の部品と相互作用させないようにし、場合により、これら部品に損傷を与えないようにする。各キャパシタＣＨ，ＣＬのキャパシタンスは、キャパシタプレートとダイヤフラムとの間の距離の逆数に比例して変化する。従って、ダイヤフラムが、加えられた圧力に応答して歪むにつれて、各キャパシタＣＨ，ＣＬのキャパシタンスが変化する。差圧センサ１２はダイヤフラムでセンサ励磁信号ＳＥＮＥＸを受信し、ＣＨ及びＣＬの関数であるアナログ信号をＣ／Ｄ変換器２２のＣＨＩＮ及びＣＬＩＮ入力端にそれぞれ供給する。Ｃ／Ｄ変換器２２はアナログ信号を、Ｃ／Ｄ変換器２２の入力端で受信されたＣＨＩＮ及びＣＬＩＮアナログ信号の差の関数であるデジタル信号に変換する。公称伝達関数は、

である。

通常動作モード中の温度測定は、スイッチ制御器２６を用いてスイッチＳＷ５を選択することにより達成される。スイッチＳＷ５は、温度センサ１４の出力端をＶ／Ｄ変換器２４に接続させる。温度センサ１４は、バイアス抵抗器ＲＢ及び温度感応抵抗器ＲＴＤを含む。温度感応抵抗器ＲＴＤの抵抗は、温度の関数として変化する。これらの変化は、Ｖ／Ｄ変換器２４のＶＩＮ入力端で検出される。Ｖ／Ｄ変換器２４は、入力電圧ＶＩＮを、検知された温度の関数であるデジタル値に変更する。

診断モード動作は、スイッチ制御器２６を用いてスイッチＳＷ３，ＳＷ４，ＳＷ６を選択することにより達成される。診断モードは、記憶されたスケジュールに基づいて、または、通信媒体３０上で受信された命令に基づいてマイクロプロセッサ２０により選択される。

スイッチＳＷ３，ＳＷ４の閉鎖は代用センサ１６を選択し、メインセンサキャパシタＣＨ，ＣＬを代用キャパシタＣＳＨ，ＣＳＬと置換えする。Ｃ／Ｄ変換器２２は、ＣＨ及びＣＬの関数というよりはむしろ、ＣＳＨ及びＣＳＬの関数としてデジタル出力を発生する。代用センサ１６と接続されたＣ／Ｄ変換器２２の出力は、Ｃ／Ｄ変換器２２が正確に機能するかを決定する基準として作用する。マイクロプロセッサ２０は、診断モード中のＣ／Ｄ変換器２２の出力を、（製造中の送信機１０の検査中、典型的に決定される）記憶された期待出力値と比較する。不一致が存在すれば、マイクロプロセッサ２０は診断コードを発生し、この診断コードは、インターフェース２８により通信媒体３０を越えて制御室へ伝送される。

差圧センサ１２に対して半分のセンサ測定を実行するのにも代用センサ１６を用いることができる。例えば、マイクロプロセッサ２０が、スイッチ制御器２６を介してスイッチＳＷ１，ＳＷ４を選択すると、キャパシタＣＳＬのキャパシタンスが公知であるから、ＣＨのキャパシタンス量を決定できる。同様に、スイッチＳＷ２，ＳＷ３が選択されると、キャパシタＣＳＨのキャパシタンスが公知であるから、ＣＬのキャパシタンス量を決定できる。この情報を、静的ライン圧及びモジュール周囲温度に関する推測を行うのに用いることができる。ある状況では、セル半分の１つからの油損失を検出するのにもこの情報を用いることができる。特に、セル半分の１つ（例えば、ＣＨ）が、キャパシタ電極の一方とダイヤフラムとの間に挿入された導電性のプロセス液体により短絡され、別のセル半分（この場合、ＣＬ）が通常の読取り値を呈する場合、油損失を推測できる。

診断モード中、スイッチＳＷ６は、代用センサ１８の出力をＶ／Ｄ変換器２４に接続する。代用センサ１８は、２つの抵抗器ＲＳ１，ＲＳ２を有する。代用センサ１８と接続されたＶ／Ｄ変換器２４のデジタル出力は、Ｖ／Ｄ変換器２４が正確に機能するかを決定する基準として作用する。マイクロプロセッサ２０はＶ／Ｄ変換器２４のデジタル出力を、記憶された期待値と比較し、大きすぎる偏差が存在すれば、診断コードを発生する。

もっと多くのスイッチ及び基準抵抗器をシステム（図示せず）に加えて、零及びフルスケール入力条件をシミュレートすることも可能であり、これにより、様々な入力条件の下、Ｖ／Ｄ変換器２４及びマイクロプロセッサ２０の自己検査機能を可能にする。

（フィールド送信機１００（図２〜５））
図２には、本発明の診断自己試験機能の別の実施形態を含む差圧送信機１００を示す。送信機１００は、キャパシタンスに基づく差圧伝送器であり、メインセンサキャパシタＣＨ，ＣＬ、リングキャパシタＣＨＲ，ＣＬＲ、温度センサＲＴＤ、キャパシタンス・デジタル（Ｃ／Ｄ）変調器１１０、電圧・デジタル（Ｖ／Ｄ）変調器１１２、デジタル区分１１４、マイクロプロセッサ１１６及びインターフェース１１８を含む。送信機１００と制御室との間の通信は、インターフェース１１８を通って通信媒体１２０を越えて行われる。図２では、アナログ、デジタル、または、アナログ及びデジタル通信の組み合わせが用いられる２線ループとして通信媒体１２０を示す。

混成信号特定用途向け集積回路（ＡＳＩＣ）チップ１３０内には、Ｃ／Ｄ変調器１１０、Ｖ／Ｄ変調器１１２及びデジタル区分１１４が組み込まれている。

圧力センサキャパシタＣＨ，ＣＬ，ＣＨＲ，ＣＬＲは、導電性の中央のダイヤフラム、２つのメインキャパシタプレート、並びに２つのリングキャパシタプレートを有する差圧センサを意味する。この種類の差圧センサは、米国特許第６，２９５，８７５号明細書（フリック（Ｆｒｉｃｋ）など著）に示されている。

センサキャパシタＣＨ，ＣＬ，ＣＨＲ，ＣＬＲは、Ｃ／Ｄ変調器１１０へのアナログ入力である。センサ励磁（ＳＥＮＥＸ）信号は、Ｃ／Ｄ変調器１１０により発生され、センサキャパシタＣＨ，ＣＬ，ＣＨＲ，ＣＬＲの共通プレート（すなわち、中央のダイヤフラム）に供給される。Ｃ／Ｄ変調器１１０は、センサキャパシタの入力キャパシタンス比を１ビットデータストリームＰＤＡＴＡに変換する。

Ｃ／Ｄ変調器１１０は、リングキャパシタＣＨＲ，ＣＬＲの開放リード線を検出する開放リング検出器をも含む。Ｃ／Ｄ変調器１１０からの出力信号ＣＨＯＲは、高側リングキャパシタＣＨＲが開いているかを示す。出力信号ＣＬＯＲは、低側リングキャパシタＣＬＲが開いているかを示す。

Ｃ／Ｄ変調器１１０は、クロック信号ＰＣＬＫ及び幾つかの制御信号をデジタル区分１１４から受信する。制御信号ＬＨ，ＬＬは、高側及び低側センサのプログラム可能な線形化キャパシタの値を選択する。制御信号ＫＨ，ＫＬは、高側及び低側リングキャパシタ入力のプログラム可能なゲイン係数をそれぞれ選択する。制御信号ＳＭＯＤ，ＤＭＯＤは、Ｃ／Ｄ変調器１１０が通常動作モードで動作するか、診断自己検査モードで動作するかを選択する。

温度センサＲＴＤは、正入力電圧ＶＩＮＰ及び負入力電圧ＶＩＮＮをＶ／Ｄ変調器１１２へ与える抵抗タイプの温度センサである。更に、基準電圧ＶＲＥＦＰ，ＶＲＥＦＮが入力としてＶ／Ｄ変調器１１２へ与えられる。

Ｖ／Ｄ変調器１１２は、変調器クロック信号ＴＣＬＫ及びアナログリセット信号ＡＲＳＴをデジタル区分１１４から受信する。更に、Ｖ／Ｄ変調器１１２が通常モードで動作するか、診断自己検査モードで動作するかを決定する制御信号ＶＤＢＩＴをＶ／Ｄ変調器１１２が受信する。

Ｖ／Ｄ変調器１１２の出力は、パルスコード変調信号である１ビットデータストリームＴＤＡＴＡであり、このパルスコード変調信号は、（温度センサＲＴＤの両端間の電圧降下である）入力電圧降下ΔＶＩＮ＝ＶＩＮＰ−ＶＩＮＮと差分基準電圧ΔＶＲＥＦ＝ＶＲＥＦＰ−ＶＲＥＦＮとの間の入力電圧比を表す。

デジタル区分１１４は、Ｃ／Ｄ変調器１１０及びＶ／Ｄ変調器１１２のアナログ回路と、マイクロプロセッサ１１６との間にインターフェースを構成する。好ましい実施形態では、変調器１１０，１１２及びデジタル区分１１４は、特定用途向け集積回路（ＡＳＩＣ）チップ１３０内に実装されている。

デジタル区分１１４は、クロック及び制御信号を変調器１１０，１１２に供給し、変調器１１０，１１２からそれぞれ１ビットデータストリーム信号ＰＤＡＴＡ，ＴＤＡＴＡを受信する。デジタル区分１１４は、１ビットデータストリームを高分解能データにろ波し、このデータを、マイクロプロセッサ１１６がアクセスできるレジスタ内に記憶する。

デジタル区分１１４は、マイクロプロセッサ１１６により設定されると共にＣ／Ｄ変調器１１０及びＶ／Ｄ変調器１１２の動作パラメータを規定するコンフィギュレーションレジスタをも含む。このコンフィギュレーションレジスタには、動作モードを選択する値であるデータが含まれ、そのため、マイクロプロセッサ１１６が動作の通常動作モードまたは診断自己検査モードを選択できる。

マイクロプロセッサ１１６は、デジタル区分１１４と相互作用する。マイクロプロセッサ１１６は、基本的な動作パラメータを設定し、デジタル区分１１４から受信されたデータを圧力及び温度読取り値へマップする。

マイクロプロセッサ１１６は、インターフェース１１８及び通信媒体１２０を介して制御室と交信する。例えば、圧力読取り値及び温度読取り値に基づいて、マイクロプロセッサ１１６は、温度に対して補正される差圧を表す出力を発生する。２線ループ（通信媒体１２０）に流れる電流が差圧出力を表すようにこの電流をマイクロプロセッサ１１６によりインターフェース１１８が変化できる。マイクロプロセッサ１１６は、インターフェース１１８を介してデジタル通信プロトコルによっても制御室と交信できる。このプロトコルを用いて、マイクロプロセッサ１１６は、診断コード及びその他の情報と同様に、二次的なパラメータ（温度）に関する情報を送信できる。通信媒体１２０を２線ループとして示すが、センサ読取り値、診断コード及びその他のデータを、無線伝送により、または、その他の種類の伝送線にわたって伝達できる。

好適な実施形態では、変調器１１０，１１２は、低周波測定用途用に設計された二次シグマデルタアナログ変調器を同時に動作する。各変調器１１０，１１２はトランスデューサから低レベル入力信号を受信し、直列化されたデジタル出力を発生する。Ｃ／Ｄ変調器１１０の場合では、トランスデューサは、ＣＨ，ＣＬ，ＣＨＲ，ＣＬＲにより形成され、キャパシタンスに基づく金属セル差圧センサである。Ｖ／Ｄ変調器１１２の場合では、トランスデューサは、抵抗タイプの温度センサＲＴＤまたは、ダイオード接合のような非抵抗性電圧出力温度感知装置である。変調器出力ＰＤＡＴＡ，ＴＤＡＴＡは、デジタル区分１１４内に含まれるオンチップデジタルフィルタにより処理される。これらフィルタを、デジタルフィルタノッチ周波数、カットオフ周波数及び出力データ速度の調節を可能にするようにプログラムできる。

Ｃ／Ｄ変調器１１０は、約２３ｋＨｚ〜６６ｋＨｚの周波数レート範囲にわたって動作する。Ｃ／Ｄ変調器１１０は、４つのキャパシタンス入力ＣＨ，ＣＬ，ＣＨＲ，ＣＬＲを金属セル差圧センサから受信する。各入力信号は、１０ｐＦ〜１００ｐＦの範囲を有する。Ｃ／Ｄ変調器１１０は、４つのキャパシタ、すなわちＣＨ，ＣＬ，ＣＨＲ，ＣＬＲに基づくレシオメトリック測定値を発生する。Ｃ／Ｄ変調器１１０は、センサ励磁信号ＳＥＮＥＸを４つのキャパシタの共通プレートに供給する。ＳＥＮＥＸ信号は、２つの電圧レベルＶＰとＶＮとの間で切り換えられる。

Ｖ／Ｄ変調器１１２は完全差動装置であり、ＲＴＤタイプの温度・電圧センサに接続されている。ＲＴＤセンサの励磁は、外部的にＡＳＩＣチップ１３０から生じる。Ｖ／Ｄ変調器１１２は、約１０ｋＨｚ〜２０ｋＨｚの周波数範囲にわたって動作する。Ｖ／Ｄ変調器１１２は、シリアルＰＣＭデータをＴＤＡＴＡ信号の形態でデジタル区分１１４へ供給する。

デジタル区分１１４は、変調器１１０，１１２からＰＣＭシリアルデータＰＤＡＴＡ及びＴＤＡＴＡ信号をそれぞれ受信し、シンクフィルタリング技術を用いてろ波を行う。シンクフィルタは、変換器分解能のトレードオフ及びデータ更新レートの調節を可能にするようにプログラムできる。また、デジタル区分１１４は、変調器クロック及び構成設定値を変調器１１０，１１２へ供給する。変換されたＣ／Ｄ及びＶ／Ｄデータワードは、ＳＰＩシリアルインターフェースによる読取りのため、マイクロプロセッサ１１６に対して使用可能である。

ＳＰＩインターフェースを支持するシリアル通信ポートを介してマイクロプロセッサ１１６により、デジタル区分１１４のデータ及びコンフィギュレーションレジスタにアクセスできる。マイクロプロセッサ１１６は、デジタル区分１１４内のコンフィギュレーションレジスタにリード／ライトアクセスし、ステータス／割り込み、ＣＤデータ並びにＶＤデータレジスタにリードアクセスする。

パワーオンリセットが生じた後、マイクロプロセッサ１１６はデジタル区分１１４内のコンフィギュレーションレジスタをセットアップする。このことにより、デジタル区分１１４が変調器クロック及び構成設定値を変調器１１０，１１２へ供給し、デジタルフィルタを介して変調器１１０，１１２から送信されたデータ信号ＰＤＡＴＡ，ＴＤＡＴＡの処理を開始する。更新されたデータが得られると、デジタル区分１１４はマイクロプロセッサ１１６に割込み、マイクロプロセッサ１１６は変換データを読取り、割込みを取り除く。次に、マイクロプロセッサ１１６は、新たな変換データを得たら、この変換データを読取るために次の割込みを待つ。デジタル区分１１４は有効データのみを返還し、従って、最初の割込み時間がその後の割込み時間よりも長い。

送信機１００は、幾つかの診断機能を有する。Ｃ／Ｄ変調器１１０及びＶ／Ｄ変調器１１２は、正確な動作を検証する診断自己検査機能を有する。更に、Ｃ／Ｄ変調器１１０は、リングキャパシタのリード線のいずれかが開き、従って、Ｃ／Ｄ変調器１１０に接続されていないかを決定する回路を含む。レジスタビットのいずれかが壊れていれば、マイクロプロセッサ１１６に警告する冗長方式を用いてデジタル区分１１４内のコンフィギュレーションレジスタが保護されている。変調器クロック及びデジタルビットストリームはデジタル区分１１４のデジタル検査ポートから出力できて高度な診断を可能にする。

選択された時間では、Ｃ／Ｄ変調器１１０及びＶ／Ｄ変調器１１２の自己検査が行われるようにマイクロプロセッサ１１６がデジタル区分１１４のレジスタ内のコンフィギュレーションビットを設定する。

Ｃ／Ｄ変調器１１０の場合では、診断自己検査モードが、デジタル区分１１４からのＤＭＯＤ制御信号により選択される。診断自己検査モードが選択されると、センサメインキャパシタＣＨ，ＣＬが切断され、センサリングキャパシタＣＨＲ，ＣＬＲが、Ｃ／Ｄ変調器１１０に内在する公知値（ＣＲ＝３５ｐＦ）のオンチップキャパシタにより置き換えられる。ＣＲは、Ｃ／Ｄ変調器１１０への代用センサ入力として作用する。Ｃ／Ｄ変調器１１０は動作し続けるが、代用キャパシタＣＲは変調器クロック信号により付勢されている。その結果、Ｃ／Ｄ変調器１１０のＰＤＡＴＡ出力信号は、Ｋ_Ｈ，Ｋ_Ｌの高及び低ゲイン係数、線形補償キャパシタンスＣ_Ｌｌｉｎ，Ｃ_Ｈｌｉｎ、並びに代用センサキャパシタＣＲの関数である。ゲイン係数及び線形補償キャパシタンス値は、デジタル区分１１４のレジスタ内に含まれるコンフィギュレーション情報に基づいて選択可能である。このことにより、診断自己検査モードが、幾つかの異なるセットのゲイン係数及び線形補償キャパシタンス値でＣ／Ｄ変調器１１０を検査できる。従って、Ｃ／Ｄ変調器１１０のデジタル出力は、圧力センサの状態に依存せず、加えられる圧力に依存しないと特徴付けできる。選択可能なゲイン及び線形化キャパシタの複数の値は、入力圧力の範囲を表す多数の異なる公知の入力条件でＣ／Ｄ変調器１１０及びデジタル区分１１４を検査する能力を備える。

診断自己検査モードがフィールドで動作中に用いられるやり方と同じように、ＡＳＩＣチップ１３０の製造及び送信機１００の製造中、診断自己検査モードが用いられる。診断自己検査モードは、ＡＳＩＣチップ１３０を検査するのにファウンドリで用いられる。チップ上に発生される代用センサ信号のみを用いて検査を実行できるので、検査が速く、正確であり、かつ信頼性がある。送信機１００の製造中の自己検査の結果はマイクロプロセッサ１１６により記憶され、このため、診断自己検査モードがフィールドで実行される際、これら結果を比較のために用いることができる。自己検査モード中、デジタル区分１１４のレジスタ内に記憶された自己検査データの結果が、製造検査中に発生された記憶値の許容範囲外であれば、マイクロプロセッサ１１６はエラーをフラグする。このエラー状態を診断エラーコードとして、インターフェース１１８及び通信媒体１２０を通して伝達し、制御室へ戻すことができる。

診断自己検査モード中、デジタル区分１１４は、ＶＤＢＩＴ制御信号をも用いてＶ／Ｄ変調器１１２を制御する。診断自己検査モード中、温度センサＲＴＤは、Ｖ／Ｄ変調器１１２内のスイッチを用いてＶ／Ｄ変調器回路から切断されている。センサからの差分入力電圧ΔＶＩＮは、自己検査に用いる代用センサ信号を表す零（０）ボルトのような公知の値に設定される。変調器１１２が零入力条件に対して零出力を発生するとしても、変調器１１２は、シグマデルタ電荷平衡構造のため、代用センサ信号（ΔＶＩＮ＝０）により検査されている。変調器１１２が零出力を発生するため、零でない入力条件に対して平衡に結合された電荷量と量の面で同じ電荷を結合し、平衡にする必要がある。Ｖ／Ｄ変調器１１２の機能ブロックのいずれかの故障は、Ｖ／Ｄ変調器１１２が零入力条件を測定しないようにする。

その他の公知の入力電圧値を代用センサ信号として診断自己検査モード中のＶ／Ｄ変調器１１２へ供給して、複数の検査レベルを自己検査中のＣ／Ｄ変調器１１０の動作に類似するように発生できる。デジタル区分１１４によりマイクロプロセッサ１１６へ戻される値が自己検査モード中のＶ／Ｄ変調器１１２の誤動作を示せば、マイクロプロセッサ１１６は、失敗した検査を診断コードとして、インターフェース１１８及び通信媒体１２０を通して伝達する。

診断自己検査モードを、マイクロプロセッサ１１６により維持されるスケジュールの下で周期的に実行できる。更に、制御室が適切な信号を通信媒体１２０上に送信し、この適切な信号がインターフェース１１８により受信され、マイクロプロセッサ１１６へ供給されることにより自己検査を開始できる。いずれにしても、送信機１００は、送信機１００に身体的に近づくサービス員を必要とせず、重要な部品の検査を実行する。送信機１００は、別のやり方で実用的となるよりも頻繁に定期的な検査を可能にする。

図３には、Ｃ／Ｄ変調器１１０のブロック図を示す。図３に示すように、Ｃ／Ｄ変調器１１０は、タイマ１５０、第１段積算器１５２、第２段積算器１５４、量子化器１５６、励磁信号発生器１５８、逆励磁回路１６０、メイン入力制御器１６２、リング入力制御器１６４、線形キャパシタ制御器１６６、ゲイン制御器１６８、開放リング検出器１７０及びバイアス回路１７２を含む。

タイマ１５０は、ＰＣＬＫクロック信号及びＡＲＳＴリセット信号をデジタル区分１１４から受信し、８つのタイミング信号、すなわち、ｉ，ｉｄ，ｚ，ｚｄ，ｓｍｐ１，ｓｍｐ２，ｓｍｐ３，Ｒｅｓｅｔを発生するタイミング信号発生器である。

ｉ及びｉｄ信号はそれぞれ、積算位相信号及び遅延積算位相信号である。ｚ及びｚｄ信号はそれぞれ、予備位相信号及び遅延予備位相信号である。信号ｓｍｐ１は比較器決定トリガ信号であり、ｓｍｐ２は比較器ラッチ信号であり、ｓｍｐ３は比較器出力同期信号である。ＲｅｓｅｔはＣ／Ｄ変換器リセット信号である。

第１段積算器１５２は、メイン入力キャパシタ制御器１６２、線形キャパシタ制御器１６６及びリングキャパシタゲイン制御器１６８により積算器１５２に接続された入力キャパシタンスの合計の関数である出力電圧ＶＯＵＴ１を発生する。メイン制御器１６２により与えられた入力キャパシタンスは、センサ励磁信号ＳＥＮＥＸにより駆動されるメインキャパシタＣＨ，ＣＬである。線形キャパシタ制御器１６６により与えられた線形補償キャパシタンスは信号ＬＨ，ＬＬにより選択され、線形化キャパシタ励磁信号ＬＩＮＥＸにより駆動される。ゲイン制御器１６８により与えられたキャパシタンスは、信号ＫＨ，ＫＬに基づいて選択され、リングキャパシタンスＣＨＲ，ＣＬＲの関数である逆励磁信号ＲＥＶＥＸにより駆動される。

第２段積算器１５４のメイン機能は、第１段積算器１５２の出力電圧の現在値ＶＯＵＴ１（ｎ）を−１／２の重みを用いて積算でき、一方、第１段積算器出力の前値ＶＯＵＴ１（ｎ−１）を＋１／４の重みを用いて積算できるように動作を実行することである。第２段積算器１５４の出力は、量子化器１５６の入力端に供給される電圧ＶＯＵＴ２である。

量子化器１５６の機能は、第２段積算器１５４のアナログ出力ＶＯＵＴ２を１ビットデジタル信号へ変換することである。量子化器１５６のメイン部品は、比較器及びフリップフロップである。ＶＯＵＴ２は、比較器により中点電圧ＶＭＩＤと比較される。ＶＯＵＴ２の電圧がＶＭＩＤよりも低ければ、比較器は「１」を出力し、そうでなければ、「０」を出力する。Ｄフリップフロップは、比較器出力信号を同期する。

量子化器１５６は、Ｄフリップフロップの出力から派生された２つの出力を有する。量子化器出力ｙは、励磁信号の極性を決定するのに励磁信号発生器１５８により用いられる。更に、メイン制御器１６２、リング制御器１６４及びゲイン制御器１６８も論理出力ｙを利用する。

出力信号ＰＤＡＴＡはｙの逆数である。ＰＤＡＴＡは、Ｃ／Ｄ変調器１１０の出力としてデジタル区分１１４に供給される１ビットデジタル信号である。

励磁信号発生器１５８は、３つの励磁信号、すなわち、センサ励磁信号ＳＥＮＥＸ、線形補償キャパシタ励磁信号ＬＩＮＥＸ及び診断自己検査励磁信号ＤＧＮＥＸを発生する。３つの励磁信号の各々は、２つの電圧レベルＶＰ，ＶＮ間で切り換わる。ＶＰはＶＭＩＤより高い電圧であり、ＶＮはＶＭＩＤより低い電圧である。

励磁信号発生器１５８により発生される３つの励磁信号の各々を正の励磁または負の励磁として用いることができる。正の励磁信号はタイミング信号ｉｄに追随する。負の励磁信号はタイミング信号ｚｄに追随する。

ＳＥＮＥＸ信号は、通常動作モード中に発生される。ＳＥＮＥＸ信号は、診断自己検査モード中、有効でない。量子化器論理出力ｙ＝１であれば、ＳＥＮＥＸ信号の次の励磁は正でなければならない。量子化器論理出力ｙ＝０であれば、ＳＥＮＥＸ信号の次の励磁は負でなければならない。

ＬＩＮＥＸ信号は、通常動作モード及び診断自己検査モードの双方で有効である。ＬＩＮＥＸ信号の次の励磁が正であるか、負であるかの決定は、量子化器論理出力ｙと、線形化キャパシタコードＬＨ，ＬＬの符号ビットとの関数である。量子化器論理出力ｙ＝１であり、ＬＨコードの符号ビットが０に等しければ、ＬＩＮＥＸ信号の次の励磁は負でなければならない。量子化器論理出力ｙ＝０であり、ＬＨ符号が１に等しければ、次の励磁は正でなければならない。量子化器論理出力ｙ＝０であり、ＬＬコードの符号ビットが０に等しければ、次の励磁は正でなければならない。量子化器論理出力ｙ＝０であり、符号ビットＬＬ符号＝１であれば、次の励磁は負でなければならない。

診断励磁信号ＤＧＮＥＸは、（ＤＭＯＤ＝１の場合、）診断自己検査モードでのみ有効である。量子化器論理出力ｙ＝１であれば、ＤＧＮＥＸの次の励磁は負でなければならない。量子化器論理出力ｙ＝０であれば、ＤＧＮＥＸの次の励磁は正でなければならない。

逆励磁信号発生器１６０は、逆励磁信号ＲＥＶＥＸを発生する。ＲＥＶＥＸの励磁極性は、センサ励磁信号ＳＥＮＥＸと反対である。ＲＥＶＥＸの振幅は、リング制御器１６４により逆励磁信号発生器１６０の入力端に与えられた入力キャパシタンスに比例する。ＲＥＶＥＸ信号は、ゲイン制御器１６８及び開放リング検出器１７０の双方へ入力として供給される。

メイン制御器１６２はメインセンサキャパシタ入力経路制御として作用する。メイン制御器１６２は、選択されたモードと、現在の量子化器論理出力ｙの状態とに基づいてメインセンサキャパシタＣＨ，ＣＬを第１段積算器１５２の入力端に選択的に接続できる。

通常モード中、ｙ＝１であれば、次のサンプリング期間中、センサキャパシタＣＨはメイン制御器１６２により第１段積算器１５２の入力端へ接続される。センサキャパシタＣＬは第１段積算器１５２の入力端から切断される。

通常モード中、ｙ＝０であれば、次のサンプリング期間中、センサキャパシタＣＬはメイン制御器１６２により積算器１５２の入力端へ接続される。センサキャパシタＣＨは積算器１５２の入力端から切断される。

送信機１００が診断自己検査モード中（ＤＭＯＤ＝１）、メイン制御器１６２はＣＨ及びＣＬの双方を積算器１５２から切断する。言い換えれば、診断自己検査モード中、メインセンサキャパシタＣＨ，ＣＬは用いられない。

リング入力制御器１６４はリングキャパシタ入力経路制御として作用する。リング入力制御器１６４への入力はリングキャパシタＣＨＲ，ＣＬＲであり、出力は、逆励磁信号発生器１６０の入力端に供給される信号ＲＭＵＸである。

リング入力制御器１６４は、通常動作モード及び診断自己検査モードの双方で動作する。通常動作モードでは、センサ励磁信号ＳＥＮＥＸは有効であり、診断励磁信号ＤＧＮＥＸは無効である。現在の量子化器出力ｙ＝１であれば、次のサンプリング期間中、リングキャパシタＣＨＲは逆励磁ユニット１６０に接続され、一方、リングキャパシタＣＬＲは逆励磁ユニット１６０から切断される。現在の量子化器出力ｙ＝０であれば、次のサンプリング期間中、リングキャパシタＣＬＲは逆励磁ユニット１６０に接続され、一方、リングキャパシタＣＨＲは逆励磁ユニット１６０から切断される。

診断自己検査モードでは、診断励磁信号ＤＧＮＥＸは有効であり、センサ励磁信号ＳＥＮＥＸは無効である。リング入力制御器１６４はリングキャパシタＣＨＲ，ＣＬＲを切断する。それらの箇所では、ＤＧＮＥＸにより駆動される代用センサキャパシタＣＲがリング入力制御器１６４により接続されている。

線形補償キャパシタ入力制御器１６６は、０．５ｐＦ、１．０ｐＦ、２．０ｐＦ及び４．０ｐＦの値を有する４つの線形補償キャパシタのアレイを含む。キャパシタアレイは、線形化励磁信号ＬＩＮＥＸに接続されている共通プレートを有する。第１段積算器１５２に接続された特定の１つまたは複数のキャパシタは、現在の量子化器出力信号ｙと、高及び低側線形キャパシタコードＬＨ，ＬＬとに基づいてスイッチ論理学により選択される。

線形補償キャパシタを、アナログコンフィギュレーションレジスタ内に記憶された５ビットデジタルコードで独立してプログラムできる。５ビットコードの最高ビットは符号制御用であり、励磁信号発生器１５８により用いられる。最低の４ビットは線形化キャパシタ値を設定し、線形化キャパシタ制御器１６６により用いられる。符号ビットが１であれば、線形化キャパシタンス値は負である。符号ビットが０であれば、線形化キャパシタンス値は正である。好適な実施形態では、キャパシタンス値を選択するのに用いられる４ビットは、０．０ｐＦ〜７．５ｐＦの範囲内にある１６個の異なるキャパシタンス値を発生する。

線形キャパシタアレイは、通常動作モード及び診断モードの双方で有効である。現在の量子化器出力ｙ＝１であれば、高側線形キャパシタコードＬＨはスイッチ制御信号として用いられて、線形補償キャパシタのどれが第１積算器１５２の入力端に接続されるかを決定する。現在の量子化器出力ｙ＝０であれば、低側線形キャパシタコードＬＬはスイッチ制御信号として用いられて、どの線形補償キャパシタが第１段積算器１５２に接続されるかを決定する。

ゲイン制御器１６８は、プログラム可能なキャパシタアレイの形態をしたプログラム可能な入力制御ユニットである。好適な実施形態では、４４．７５ｐＦ、１．２５ｐＦ、２．５０ｐＦ、５．０ｐＦ及び１０．０ｐＦを有する５つのキャパシタが、プログラム可能なゲイン段キャパシタアレイを形成する。５つのキャパシタの各々は、逆励磁信号ＲＥＶＥＸを受信するために接続された１つのプレートを有する。スイッチアレイは、高側ゲインコードＫＨまたは低側ゲインコードＫＬに従って各キャパシタの反対プレートを第１段積算器１５２の入力端へ選択的に接続する。現在の量子化器出力ｙ＝１であれば、高側ゲインコードＫＨはスイッチ制御信号として選択される。現在の量子化器出力ｙ＝０であれば、低側ゲインコードＫＬはスイッチ制御信号として選択される。ゲイン制御器１６８内のゲイン段キャパシタアレイは、通常動作モード及び診断モードの双方で有効である。

リングキャパシタゲイン係数ＫＨ，ＫＬは、デジタル区分１１４のアナログコンフィギュレーションレジスタ内に記憶された４ビットデジタルコードで独立してプログラムされる。４ビットコードを用いて、１６個の異なるゲイン係数を選択できる。好適な実施形態では、ゲイン係数は、０．３９から０．５４まで変化する。

開放リング検出器１７０は、ＲＥＶＥＸ信号を逆励磁発生器１６０から受信する。開放リング検出器１７０の機能は、リングキャパシタＣＨＲ，ＣＬＲの開放リード線を検出することである。リングキャパシタのリード線の１つが開いていれば、リングキャパシタンスは、あるしきい値レベルまで減少する。高側サンプリング中、ＣＨＲがリング入力制御器１６０により選択されている場合、ＲＥＶＥＸ信号の電圧Ｖ_{ＲＥＶＥＸ}が積算位相の端部でしきい値電圧Ｖ_ＴＨより大きいと、高側リングキャパシタＣＨＲは開いている。これにより、信号ＣＨＯＲを「１」に設定する。

低側サンプリング期間中、ＣＬＲがリング入力制御器１６４により逆励磁発生器１６２に接続される。Ｖ_{ＲＥＶＥＸ}が積算位相の端部で低側しきい値Ｖ_ＴＬよりも小さければ、低側リングキャパシタＣＬＲは開いている。信号ＣＬＯＲは「１」に設定される。

Ｃ／Ｄ変調器１１０は、２つの動作モード、すなわち、通常動作モード及び診断自己検査モードを有する。動作モードは、デジタル区分１１４のアナログコンフィギュレーションレジスタ内に記憶された論理信号ＳＭＯＤ，ＤＭＯＤにより選択される。ＳＭＯＤ＝１、かつ、ＤＭＯＤ＝０であれば、Ｃ／Ｄ変調器１１０は通常動作モードで動作される。ＳＭＯＤ＝０、かつ、ＤＭＯＤ＝１であれば、Ｃ／Ｄ変調器１１０は診断モードで動作される。これら２つの動作モードに対する伝達関数を以下の通りに指定する。

通常モードでは、測定下のキャパシタンス比は、

であり、ここで、ｋ_Ｈは高側リングキャパシタンスゲイン係数であり、ｋ_Ｌは低側リングキャパシタンスゲイン係数であり、Ｃ_Ｌｌｉｎ及びＣ_Ｈｌｉｎは、高側及び低側の線形補償キャパシタンスである。通常モードで動作するＣ／Ｄ変調器の伝達関数を、

と指定する。ここで、Ｎ_１はＣ／Ｄシンクフィルタのデジタル出力であり、Ｎ＝２^２４である。この比の範囲は［−１，１］であり、Ｎ_１の範囲は［０，Ｎ］である。

診断モードでは、センサメインキャパシタは切断され、センサリングキャパシタはオンチップキャパシタ（Ｃ_Ｒ＝３５ｐＦ）により置き換えられる。測定下のキャパシタンス比は、

である。

異なるゲイン係数ｋ_Ｈ，ｋ_Ｌ、または、線形構成キャパシタンスＣ_Ｌｌｉｎ，Ｃ_Ｈｌｉｎを選択することにより、異なるキャパシタンス比を達成できる。

診断自己検査モードで動作するＣ／Ｄ変調器の伝達関数を、

と指定する。ここで、Ｎ_１はＣ／Ｄシンクフィルタのデジタル出力であり、Ｎ＝２^２４である。この比の範囲は［−１，１］であり、Ｎ_１の範囲は［Ｏ，Ｎ］である。

図４には、４つの機能ブロック、すなわち、積算器１９０、量子化器１９２、タイマ１９４、バイアス回路１９６及び検査マルチプレクサ１９８を含むＶ／Ｄ変調器１１２のブロック図を示す。

Ｖ／Ｄ変調器１１２は二次シグマデルタ変調器である。積算器１９０は、入力値ＶＩＮＰ，ＶＩＮＮ及び基準値ＶＲＥＦＰ，ＶＲＥＦＮに基づいて２段積算を実行する。積算器１９０の出力は量子化器１９２に供給される。量子化器１９２の機能は、１ビットアナログ・デジタル変換器として作用することである。出力は、ΔＶＩＮをΔＶＲＥＦで割った比の関数であるパルスコード変調信号ＴＤＡＴＡである。

診断モードでは、積算器回路１９０は、ΔＶＩＮ＝０であるように入力端子を短絡し、あたかも入力が零であるかのようにデジタル出力端はデータを送信する。診断自己検査モード中のデジタル出力が、零でない値であれば、このことは、Ｖ／Ｄ変調器１１２の誤動作を示す。

Ｖ／Ｄ変調器１１２は、第１及び第２段の積算器１９０の積算器出力をアナログ検査ピンへ送信できる検査マルチプレクサ１９８をも有する。このことは、技術者により実行されるフィールドでの診断を可能にする。

図５には、デジタル区分１１４のブロック図を示す。デジタル区分１１４は、クロック発生器２００、Ｃ／Ｄシンク（Ｓｉｎｃ）＾ｘフィルタ２０２、Ｖ／Ｄシンク＾２フィルタ２０４、レジスタ２０６Ａ〜２０６Ｋ、ＣＰＩインターフェース２０８、診断及び検査ピンマルチプレクサ２１０及びその他のチップ回路２１２を含む。

クロック発生器２００は、マスタクロック入力ピンＩ＿ＣＬＫからデジタル区分１１４により用いられるクロック信号を派生する。これらクロック信号はデジタル区分１１４により用いられる。クロック信号ＰＣＬＫ，ＴＣＬＫ及びリセット信号ＡＲＳＴはクロック発生器２００により変調器１１０，１１２へ供給される。

Ｃ／Ｄシンク＾ｘフィルタ２０２は、高分解能圧力読取り値を派生するという最終目標を持って、キャパシタンス比を測定するためにＣ／Ｄ変調器１１０と連動して用いられる。シンク＾ｘフィルタは高度にプログラム化できる。シンクフィルタは、出力データ速度を減らしながら、データ変換器の分解能を増大させるためにシグマデルタ変調器と一緒に用いられる。フィルタ２０２はシリアルデータストリームＰＤＡＴＡをＣ／Ｄ変調器１１０から取り出し、データをろ波し、２４ビット結果をＣＤデータレジスタ２０６Ａ内に記憶する。

Ｖ／Ｄシンク＾２フィルタ２０４は、低分解能電圧測定を行うためにＶ／Ｄ変調器１１２と連動して用いられる。Ｖ／Ｄシンク＾２フィルタ２０２は、デシメーションレート及びスケーリングにプログラム可能である。Ｖ／Ｄシンク＾２フィルタ２０４の出力は、ＶＤデータレジスタ２０６Ｂ内に記憶される２４ビット結果である。

レジスタ２０６Ａ〜２０６Ｋは、ＳＰＩインターフェース２０８を介してマイクロプロセッサ１１６によりアクセスできる１１個のレジスタである。これらレジスタは、２つのデータレジスタ、すなわちＣＤデータレジスタ２０６Ａ及びＶＤデータレジスタ２０６Ｂと、４つのコンフィギュレーションレジスタ、すなわちＣＤコンフィギュレーションレジスタ２０６Ｃ、ＶＤコンフィギュレーションレジスタ２０６Ｄ、その他のコンフィギュレーションレジスタ２０６Ｅ及びアナログコンフィギュレーションレジスタ２０６Ｆと、４つのシャドウレジスタ、すなわちＣＤシャドウレジスタ２０６Ｇ、ＶＤシャドウレジスタ２０６Ｈ、その他のシャドウレジスタ２０６Ｉ及びアナログシャドウレジスタ２０６Ｊと、ステータス／割り込みレジスタ２０６Ｋとを含む。

マイクロプロセッサ１１６は、コンフィギュレーションレジスタ２０６Ｃ〜２０６Ｆ及びシャドウレジスタ２０６Ｇ〜２０６Ｊに対して読取り及び書込みできる。マイクロプロセッサ１１６は、ＣＤデータレジスタ２０６Ａ、ＶＤデータレジスタ２０６Ｂ及びステータス／割り込みレジスタ２０６Ｋから読取りだけできる。

ＣＤデータレジスタ２０６Ａは、Ｃ／Ｄ圧力チャネルからの２４ビット結果を含む。その値は、新たな値を得た時にシンク＾ｘフィルタ２０２により自動的に更新される。次のデータが得られる前にマイクロプロセッサ１１６が新たなデータを読取ることができなければ、ＣＤ＿Ｏｖｅｒｒｕｎステータスビットはステータスレジスタ２０６Ｋ内に設定される。マイクロプロセッサ１１６がＣＤデータレジスタ２０６Ａを読取りながら、更新が生じれば、読取っているデータが壊れないように新たなデータが破棄される。ＣＤデータレジスタ２０６Ａがオール０または１を戻すことが決してないようにＣＤデータレジスタ２０６Ａが構築されている。マイクロプロセッサ１１６がこれら２つの値のいずれか（オール０またはオール１）をＣＤデータレジスタ２０６Ａから読取れば、このことは、シリアル通信に関する問題をマイクロプロセッサ１１６に示している。

ＶＤデータレジスタ２０６Ｂは、Ｖ／Ｄ温度チャネルの２４ビット結果を含む。その値は、新たな値を得た時にＶ／Ｄシンク＾２フィルタ２０４により自動的に更新される。次のデータが得られる前にマイクロプロセッサ１１６が新たなデータを読取ることができなければ、ＶＤ＿Ｏｖｅｒｒｕｎステータスビットはステータスレジスタ２０６Ｋ内に設定される。マイクロプロセッサ１１６がレジスタ２０６Ｂを読取りながら、更新が生じれば、読取っているデータが壊れないように新たなデータが破棄される。ＣＤデータレジスタ２０６Ａと同様に、ＶＤデータレジスタ２０６Ｂがオール０またはオール１を戻すことが決してないようにＶＤデータレジスタ２０６Ｂが構築されている。マイクロプロセッサ１１６がこれら２つの値のいずれかをＶＤデータレジスタ２０６Ｂから読取れば、シリアル通信に関する問題がマイクロプロセッサ１１６により検出される。

ＣＤコンフィギュレーションレジスタ２０６ＣはＣ／Ｄフィルタ２０２の動作を制御する。レジスタ２０６Ｃの内容は、フィルタ２０２のデシメーションを収容するフィールドと、フィルタ２０２のスケーリング係数を収容するフィールドと、シンク＾３フィルタまたはシンク＾２フィルタのどちらかにフィルタ２０２のフィルタ次数を設定するビットと、ＣＤデータレジスタ２０６Ａを更新する前にフィルタ２０２が自動的に２つのＣ／Ｄデータ値を平均するかしないかを決定するビットとを含む。平均化は、Ｃ／Ｄチャネルに対する更新間の期間を２倍にする。

ＶＤコンフィギュレーションレジスタ２０６ＤはＶ／Ｄフィルタ２０４の動作を制御する。このＶＤコンフィギュレーションレジスタ２０６Ｄは、Ｖ／Ｄシンク＾２フィルタ２０４のデシメーションレートを規定するフィールドと、フィルタ２０４のスケーリング係数を規定するフィールドとを含む。

その他のコンフィギュレーションレジスタ２０６Ｅは、ＣＤ変調器クロックＰＣＬＫの速度を決定するためにクロック発生器２００により用いられるフィールドと、クロックＰＣＬＫのデューティサイクルを決定するためにクロック発生器２００により用いられるフィールドと、ＶＤ変調器クロックＴＣＬＫのクロック速度を設定するフィールドとを含む。更に、その他のコンフィギュレーションレジスタ２０６Ｅは、割り込みをマイクロプロセッサ１１６へ与える時を決定するビットと、マルチプレクサ２１０のデジタル検査ピンをイネーブルするビットとを含む。

アナログコンフィギュレーションレジスタ２０６Ｆは、Ｃ／Ｄ変調器１１０及びＶ／Ｄ変調器１１２の動作を制御するコンフィギュレーションビットを含む。レジスタ２０６Ｆは、高側及び低側リングゲインＫＨ，ＫＬ、並びに、高側及び低側線形化キャパシタ値ＬＨ，ＬＬを設定するフィールドを含む。このレジスタ２０６Ｆは、高側及び低側線形化キャパシタの符号を規定するビットと、通常または診断自己検査モードを選択するために変調器１１０，１１２に供給されるＳＭＯＤ、ＤＭＯＤ及びＶＤＢＩＴモード選択信号の状態を決定するビットと、検査ピンで有効にさせる内部アナログ信号をイネーブルするアナログ検査モードを規定するビットとをも含む。最後に、アナログコンフィギュレーションレジスタ２０６Ｆは、Ｃ／Ｄ及びＶ／Ｄ変調器１１０，１１２並びに対応のフィルタ２０２，２０４を再設定するフィルタリセットフィールドを含む。

コンフィギュレーションレジスタ２０６Ｃ〜２０６Ｆの各々に対して、対応のコンフィギュレーションレジスタの反転コピーを含む必要がある対応のシャドウレジスタ２０６Ｇ〜２０６Ｊが存在する。マイクロプロセッサ１１６は、コンフィギュレーションレジスタ及びシャドウレジスタへデータを正確に書き込む責任がある。シャドウレジスタの内容は、対応のコンフィギュレーションレジスタの内容と継続的に比較される。いかなる時点でも、相違が検出されると、冗長エラーがステータス／割り込みレジスタ２０６Ｋに送信される。

ステータス割り込みレジスタ２０６Ｋは、現バージョンのＡＳＩＣチップ１３０を識別するチップ識別フィールドを含む。このステータス／割り込みレジスタ２０６Ｋは、多数のステータスまたは割り込みビットをも含む。これらビットは、新たなＶ／Ｄ及びＣ／Ｄデータが得られた時と、レジスタが新たなデータで上書きされる前にレジスタが読取られていないので、Ｖ／ＤまたはＣ／Ｄデータの超過が生じた時と、冗長検査が冗長エラーを検出すれば設定される冗長エラービットと、開放リング検出器１７０が、高側または低側センサで開放リングを検出したかを示すステータスビットとを示す。

マイクロプロセッサ１１６は、ＳＰＩインターフェース２０８を介してレジスタ２０６Ａ〜２０６Ｋと交信する。マイクロプロセッサ１１６が診断自己検査を開始する場合、アナログコンフィギュレーションレジスタ２０６Ｆ内の適切なビットを設定することにより診断自己検査を行う。次に、診断自己検査モードは、Ｃ／Ｄ変調器１１０及びＶ／Ｄ変調器１１２の双方で実行され、マイクロプロセッサ１１６は、ＣＤデータレジスタ２０６Ａ及びＶＤデータレジスタ２０６Ｂからの結果を読取る。次に、マイクロプロセッサ１１６はこれら結果を、工場検査中に記憶された期待値と比較する。診断自己検査の結果が許容範囲外であれば、マイクロプロセッサ１１６はエラー状態にフラグし、インターフェース１１８を介して制御室と交信する。

診断自己検査モードが実行されている間、マイクロプロセッサ１１６は、診断自己検査直前に行われた通常モード測定に基づいて通信媒体１２０上に出力を送信し続ける。従って、診断自己検査モードは制御室に対して透明であり、代用センサ読取り値を制御室へ与えることなしに実行される。

好ましくは、診断自己検査が実行されるスケジュールをマイクロプロセッサ１１６内に記憶する。このことは、制御室からのいかなる介入または指示の必要性をも持たずに診断自己検査を定期的に実行できるようにする。マイクロプロセッサ１１６は、自己検査手続き内に制御室回路を含む必要性を持たずに診断自己検査の結果を報告する。

あるいは、制御指示を、通信媒体１２０を越えてマイクロプロセッサ１１６へ送信することにより診断自己検査モードを制御室から開始できる。また、マイクロプロセッサ１１６は、マイクロプロセッサ１１６により行われた代用センサ読取り値の評価に加えてこれら代用センサ読取り値を制御室へ送信できる。

要するに、本発明の診断自己検査モードは、技術者によるフィールド検査を必要とせず、フィールド送信機の精度及び性能を定期的に検査する能力を備える。診断自己検査モードは、信号処理回路（例えば、ＡＳＩＣチップ１３０）をエラー源として識別できるため、修理及び交換が容易である。更に、自己検査モードは、フィールド送信機の製造中と同様に、ＡＳＩＣチップ１３０を製造中のファウンドリにおいて有益な検査である。

本発明をキャパシタンス差圧伝送器の文脈で説明したが、本発明をいかなるフィールド送信機にも適用できる。例えば、別の実施形態では、フィールド送信機は、歪みゲージのような抵抗圧力センサを用いて、感知圧力の関数である電圧を発生する。この電圧を、電圧・デジタルシグマデルタ変換器により、または、別の種類のアナログ・デジタル変換器によりデジタル値へ変換できる。代用センサ信号は、送信機１０，１００を参照して説明した信号と同じように発生される。

好適な実施形態を参照して本発明を説明したが、当業者は、本発明の精神及び範囲を逸脱することなく詳細に変形形態を構成できると理解するであろう。

図１は、本発明の診断自己検査機能の第１実施形態を含むフィールド送信機のブロック図である。 図２は、本発明の診断自己検査機能の第２実施形態を含むフィールド送信機のブロック図である。 図３は、図２に示す送信機のキャパシタンス・デジタル（Ｃ／Ｄ）変調器のブロック図である。 図４は、図２に示す送信機の電圧・デジタル（Ｖ／Ｄ）変調器のブロック図である。 図５は、図２に示す送信機のデジタル区分のブロック図である。

Claims (35)

1. 処理変数を表す信号を送信するフィールド送信機であって、該フィールド送信機が、以下：
   処理変数を感知し、該処理変数を表す物理センサ信号を発生する物理センサと、
   該処理変数に依存しない代用センサ信号を発生する代用センサと、
   入力信号を測定値に変換する信号処理回路と、
   通常モード中、物理パラメータセンサを該入力信号として該信号処理回路に供給し、診断モード中、該代用センサを該入力信号として該信号処理回路に供給する手段と、
   該通常モード中に発生された測定値の関数として出力信号を通信リンク上に送信する手段と、
   該診断モード中に発生された測定値に基づいて診断的評価を実行する手段と
   を備える、フィールド送信機。
2. 請求項１に記載のフィールド送信機であって、前記通常モード中では前記物理センサに、前記診断モード中では前記代用センサに励磁信号を供給する手段を更に備える、フィールド送信機。
3. 前記物理センサが容量圧力センサを備える、請求項１に記載のフィールド送信機。
4. 前記代用センサが基準キャパシタを備える、請求項３に記載のフィールド送信機。
5. 前記代用センサが複数の基準キャパシタを備える、請求項３に記載のフィールド送信機。
6. 前記物理センサが温度センサを備える、請求項１に記載のフィールド送信機。
7. 前記代用センサが基準電圧源を備える、請求項６に記載のフィールド送信機。
8. 前記代用センサが零電圧入力信号を発生する、請求項７に記載のフィールド送信機。
9. 前記物理センサが、前記処理変数の関数として可変キャパシタンスを発生する、請求項１に記載のフィールド送信機。
10. 前記信号処理回路が、キャパシタンス・デジタル（Ｃ／Ｄ）変換器を備える、請求項９に記載のフィールド送信機。
11. 前記Ｃ／Ｄ変換器がシグマデルタ変調器を含む、請求項１０に記載のフィールド送信機。
12. 前記物理センサが、前記処理変数の関数として可変電圧を発生する、請求項１に記載のフィールド送信機。
13. 前記信号処理回路が、電圧・デジタル（Ｖ／Ｄ）変換器を備える、請求項１２に記載のフィールド送信機。
14. 前記Ｖ／Ｄ変換器がシグマデルタ変調器を含む、請求項１３に記載のフィールド送信機。
15. 請求項１に記載のフィールド送信機であって、
    前記診断モード中の前記測定値の期待値を記憶する手段を更に備える、フィールド送信機。
16. 前記診断的評価を実行する手段が、前期診断モード中の前記測定値と前記期待値との比較に基づいて診断コードを発生する、請求項１５に記載のフィールド送信機。
17. 前記信号処理回路と、前記供給する手段とが集積回路内に組み込まれている、請求項１に記載のフィールド送信機。
18. 前記代用センサが前記集積回路内に組み込まれている、請求項１７に記載のフィールド送信機。
19. フィールド送信機であって、以下：
    センサと、
    このセンサからの入力の関数として測定出力を発生する信号処理器と、
    該測定出力の関数として送信機出力を発生する通信インターフェースと、
    診断モード中、診断入力を該センサからの入力の代わりに該信号処理器に供給する診断自己検査回路と、
    該診断入力に応答して、該信号処理器の該測定出力に基づく診断出力を発生する手段と
    を備える、フィールド送信機。
20. 前記センサが、可変キャパシタンス入力を感知パラメータの関数として前記信号処理器へ供給する、請求項１９に記載のフィールド送信機。
21. 前記診断自己検査回路が、前記診断モード中、基準キャパシタンス入力を前記信号処理器へ供給する、請求項２０に記載のフィールド送信機。
22. 前記診断自己検査回路が、複数の選択可能なゲイン及び線形化キャパシタを含む、請求項２１に記載のフィールド送信機。
23. 前記信号処理器が、シグマデルタキャパシタンス・デジタル（Ｃ／Ｄ）変調器である、請求項２０に記載のフィールド送信機。
24. 前記センサが、可変電圧入力を感知パラメータの関数として前記信号処理器へ供給する、請求項１９に記載のフィールド送信機。
25. 前記診断自己検査回路が、前記診断モード中、前記信号処理器へ基準電圧入力を供給する、請求項２４に記載のフィールド送信機。
26. 前記信号処理器及び前記診断自己検査回路が、集積回路内に組み込まれている、請求項１９に記載のフィールド送信機。
27. 前記診断自己検査回路が、前記診断入力を前記集積回路内に発生する、請求項２６に記載のフィールド送信機。
28. 通常動作モードを有するフィールド送信機であって、センサが、感知パラメータの関数であるセンサ信号を発生し、信号処理器が、該センサ信号を測定値へ変換し、通信インターフェースが、該測定値の関数として送信出力を送信し、以下：
    診断モード中、代用信号を該センサ信号の代りにする診断自己検査回路と、
    該診断モード中、該信号処理器により発生された該測定値に基づいて診断出力を発生する手段と
    により特徴付けられる、フィールド送信機。
29. 前記信号処理器及び前記診断自己検査回路が、集積回路内に組み込まれている、請求項２８に記載のフィールド送信機。
30. 前記診断自己検査回路が、前記集積回路内で前記代用信号を発生する、請求項２９に記載のフィールド送信機。
31. 通常モード及び診断自己検査モードを有するフィールド送信機であって、該フィールド送信機が、以下：
    パラメータを感知し、センサ信号を発生するセンサと、
    該通常モード中には該センサ信号の関数として、また、該診断自己検査モード中には代理信号の関数としてデータ信号を発生するシグマデルタ変調器と、
    該通常及び診断自己検査モードを選択し、該通常モード中に発生された該データ信号の関数として送信出力を送信することを制御し、該診断自己検査モード中に発生された該データ信号が誤作動を示せば診断コードの送信を引き起こすデータ処理器と
    を備える、フィールド送信機。
32. 診断自己検査を行うためにフィールド送信機を動作する方法であって、該方法が、以下：
    代用入力が該フィールド送信機の信号処理回路へのセンサ入力に代わる診断自己検査モードを開始する工程と、
    該信号処理回路の出力を、該代用入力に基づく期待出力と比較する工程と
    を包含する、方法。
33. 請求項３２に記載の方法であって、
    前記信号処理回路の出力と前記期待出力との比較に基づく前記診断自己検査の結果を表す診断コードを発生する工程を更に包含する、方法。
34. センサにより感知されたパラメータの関数として出力を発生するフィールド送信機に用いる集積回路であって、該集積回路が、以下：
    該センサからの入力の関数として測定出力を発生する信号処理器と、
    診断モード中、該信号処理器の該測定出力が診断入力の関数であるように、該診断モード中、該診断入力を該センサからの入力の代わりに該信号処理器へ供給する診断自己検査回路と
    を備える、集積回路。
35. 請求項３４に記載の集積回路であって、該集積回路内で該診断自己検査回路が該診断入力を発生する、集積回路。

Images