JP2006511090A - 電子回路を自己組織化させる方法及びその方法によって形成された回路 - Google Patents

Abstract

回路を組み立てる方法が、テンプレートを準備するステップと、半導体材料が該テンプレート上に自己組織化することを可能にするステップと、回路を形成するために、該半導体材料と該テンプレートとの間における接続の自己組織化を可能にするステップとを含む。

Description

本発明は、一般に、電子回路を組み立てる方法及びその方法を用いて形成された電子回路に関する。より特定的には、本発明は、電子回路の自己組織化（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ）を可能にする方法及び自己組織化した電子回路に関する。

リソグラフィ技術を用いる電子回路の形成がよく知られている。しかしながら、これらの回路の形成は、多数の層形成ステップを必要とする。例えば、リソグラフィ技術を用いて電子回路を形成するために、２５ものマスキング・ステップを有する場合がある。これらのプロセスは実施するのに多くの費用がかかり、各々の層は、電子回路をリソグラフィによって形成する製造プロセスのコストを増大させる。

回路を形成する電子的要素のサイズを小さくすることも望ましい。デバイスは、サイズが小さくなればなるほど製造するのが難しくなり、したがって、デバイスを製造するのにより費用がかかるようになる。この傾向は、デバイスが分子スケールに近づくと、分解能及びアライメントによってもたらされるリソグラフィ制約条件のために多段階のリソグラフィ方式がまったく使えない場合があるという事実によって、さらに顕著になる。したがって、分子スケールにあるようなこれらの微小デバイス要素を、最小限のリソグラフィ処理で形成できることが望ましい。

本出願人は、特許文献１及び特許文献２の全体を引用によりここに組み入れる。

米国特許第６，２６２，１２９号明細書 米国特許第６，２６５，０２１号明細書 ｔｈｅ ｒｅｖｉｅｗ ｐａｐｅｒ ｂｙ Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｓ ａｎｄ Ｐ．Ｒ．Ｌ．Ｍａｌｅｎｆａｎｔ，Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ，Ｖ１４，ｐ９９，２００２ Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ａｓｓｅｍｂｌｙ ｏｆ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｆｕｎｃｔｉｏｎａｌ Ｍｉｃｒｏｗｉｒｅｓ ｆｒｏｍ Ｎａｎｏｐａｒｔｉｃｅ Ｓｕｓｐｅｎｓｉｏｎｓ，Ｓｃｉｅｎｃｅ，Ｖ２９４，ｐ１０８２，２００１ Ｔｈｅ "Ｍｉｌｌｉｐｅｄｅ" − Ｍｏｒｅ ｔｈａｎ ｏｎｅ ｔｈｏｕｓａｎｄ ｔｉｐｓ ｆｏｒ ｆｕｔｕｒｅ ＡＦＭ ｄａｔａ ｓｔｏｒａｇｅ，ｂｙ Ｖｅｔｔｉｇｅｒ ｅｔ ａｌ ＩＢＭ Ｊ．Ｒｅｓ．Ｄｅｖ．Ｖ４４，３２３，２０００

従来の方法及び構造体における前述の及び他の問題、欠点、及び不利益を考慮すると、本発明の目的は、原子を所望の形に組織化させる駆動力を用いて電子回路を組み立てる方法及び構造体を提供することである。

本発明の目的は、リソグラフィ・ステップ数を最小にすることである。本発明者らは、これを１つのリソグラフィ・ステップでどのように行って、省力化できるようになるかを示す。

本発明の第１の態様においては、回路を組み立てる方法が、テンプレートを準備するステップと、半導体材料が該テンプレート上に自己組織化されるようにするステップと、該半導体材料と該テンプレートとの間に接続を自己組織化させて回路を形成するステップとを含む。

本発明の第２の態様においては、回路を組み立てる方法が、基板上に第１の金属層を形成するステップと、該第１の金属層上に絶縁層を形成するステップと、該絶縁層上に第２の金属層を形成するステップと、該第１の金属層の一方の側に第１導電型材料を自己組織化させるステップと、該第１の金属層の他方の側に第２導電型材料を自己組織化させてアセンブリを形成するステップとを含む。

本発明の第３の態様においては、回路が、テンプレートと、該テンプレート上に自己組織化した半導体材料と、該半導体材料と該テンプレートとの間にあって回路を形成する自己組織化した接続とを含む。

本発明の例示的な実施形態は、少なくとも１つの自己組織化ステップを用いて電子デバイスを形成するものである。本発明の例示的な方法は、電子回路を完成させるトランジスタ及びナノワイヤを原子が形成するようにさせる駆動力を加えることにより、自己組織化プロセスを用いて分子サイズのトランジスタ及び接続ワイヤを形成する。本発明の例示的な方法を用いると、電子デバイスを完成させるのにリソグラフィ・プロセスを用いる必要がなくなる。

本発明の別の例示的な実施形態は、分子次元の電子デバイスを形成するものである。この電子デバイスは、大きさをナノメートル未満から数ナノメートルまでの範囲とすることができる有機分子と、大きさがナノメートル未満から数十ナノメートルまでの範囲のナノ粒子を形成する原子のクラスタとを含む。

本発明の例示的な方法は、原子、分子、又はそれらの微小クラスタ自身が組織化して、電子回路を完成させるナノワイヤになる、いわゆる「自己組織化」する駆動力を与え、原子にナノワイヤを形成させる駆動力を加えることによって電子デバイスが形成されるようにする。自己組織化のための駆動力すなわち場は、分子同士及び表面の局所的相互作用のような原子スケールのものとするか、又は、原子若しくはそのクラスタを所望の位置及び配列に移動させる広範囲のものとすることができる。駆動力すなわち場は、均一なものとするか、又は、空間的及び時間的な変化を有するものとすることができる。例示的な場は電場であり、この電場は、直流電場又は交流電場とすることができる。他の場の例には、光などの電磁場、化学場、又は磁場が含まれる。また、場の組合せとすることもできる。

本発明に係る例示的な方法が、自己組織化する電子回路を作成する。本発明は、多くのステップを伴う高価なフォトリソグラフィを避け、分子トランジスタ要素を利用し、回路要素の間を接続するメタライゼーションのためのナノワイヤ、及び必要に応じてキャパシタを製造するものである。

さらに別の例示的な実施形態においては、本発明の自己組織化方法を用いてワイヤの交差を形成する。

前述の及び他の目的、態様、及び利点は、図面を参照して、本発明の例示的な実施形態に関する以下の詳細な説明からよりよく理解されるであろう。

本発明者らは、２トランジスタ・インバータ回路を構築する方法を教示することによって、本発明の第１の例示的な方法を示す。以下の説明は特定の例を与えるものであるが、当然のことながら、ここで説明される例示的な方法は、例えば生物医学的な用途のためのコンピュータ又はセンサに用いられる多くの種類の回路に適用することができる。

第１の例示的な実施形態
本発明に係る第１の例示的な方法に関する図１ａ〜図１ｄ、図２、及び図４を参照すると、この方法は、ステップＳ４００で始まり、ステップＳ４０２に続き、このステップＳ４０２では、酸化シリコン又は低誘電率絶縁体などの基板（図示せず）が、接地面として用いることができる導電面上に準備される。

ステップＳ４０４において、この基板上に、１つのステップのシャドー・マスク、すなわちリソグラフィによって定められる領域を用いて、金属又は有機物とすることができる導電層を堆積させる。パターン形成された金層１０２（図１ａ）が、この層の例を示す。金層１０２は、Ｔｉなどの接着層（図示せず）の上に形成することができる。金層１０２は、コンタクト１０４と、３つの細長いストリップ１０６と、「場コンセントレータ」としても知られる、外側の２つのストリップから延びる尖形構造体１０８とを含む。ストリップは、ここでは、単なる説明の目的で細長くされている。実際の回路においては、それらの形状及び寸法は、インバータを組み込むことができるシステムの特定の設計に応じて決まることになる。

ステップＳ４０６において、酸化アルミニウムなどの絶縁薄膜１１０（図２）が、金層１０２のストリップ１０６の上に形成される。この例示的な実施形態は、絶縁薄膜１１０として酸化アルミニウムの使用を開示するが、当然のことながら、有機材料を含む他の多くの材料を用いることもできる。

プロセスはステップＳ４０８に続き、ここでは、金属層１１２（例えば、アルミニウム層）が形成される（図１ｂ）。図１ｂ〜図１ｃにおいては、金層１０２は破線で示される。アルミニウム層１１２は、コンタクト１１４と、ストリップ１１６と、場コンセントレータ１１８とを含む。アルミニウム層１１２のストリップ１１６は、金層１０２のストリップ１０６の上に重なり、アルミニウム層１１２の場コンセントレータ１１８は、金層１０２の場コンセントレータ１０８の上に重なる。

金層１０２及びアルミニウム層１１２は、コンタクト領域１０４及び１１４が、絶縁インバータのための検査プローブがアクセスできるように大きいものであるため、低解像度のマスキングを用いて形成することができる。しかしながら、（以下に説明される）コンタクト・アレイを用いる場合には、高解像度リソグラフィ・ステップを用いてコンタクト領域を作成することになる。

ステップＳ４１０及びＳ４１２において、末端にチオールを含む有機分子が、デバイスの活性領域において金膜１０２の一方の縁部のみを露出する角度で、蒸着によって堆積させられる。多数の有機半導体材料が利用可能である（例えば、非特許文献１を参照せよ）。これらの分子の大部分の末端に硫黄を付着させる方法は、当該技術分野においてよく知られている。金属層として金層が選択されたため、ここでは硫黄が選択される。別の導体が選択された場合には、半導体分子の対応する末端基は、硫黄が金、銀、又はプラチナに対して付着する場合と同様に、該末端基自身がこの層の露出面に選択的に付着するように変更されるであろう。

ステップＳ４１０において、末端にチオール（硫黄）を有する第１の型の半導体材料１２０（例えば、ｐ型材料）が形成される。本例の場合には、室温のような適切な温度を選択することによって、接近して来る分子が、金に対しては大きな付着係数を有するが、他の材料に対してはそうではないようにすることができる。結果として、ｐ型半導体材料１２０は、金膜１０２の一方の側にある縁部に適切な向きで堆積し、自己組織化する。チオールのような硫黄含有有機半導体分子を金の上に自己組織化させることは、よく知られており、公開されている。硫黄は、局所的な化学的相互作用によって金の表面に結合する。有機分子が金の表面で相互に近接することによって最密半導体有機膜又は層が生成され、この膜又は層は、結晶におけるような規則的配列、又はガラスにおけるような不規則配列を有することができる。

本発明の別の例示的な実施形態において、硫黄が有機分子の両端に存在するときには、該分子は、金の表面に対して垂直ではなく、金の表面上に横になるものと考えられる。この場合には、一方の末端のみに硫黄を有した状態の有機分子が用いられる。この末端が金の表面に付着し、有機分子自身が自己組織化した後に、該有機分子の他方の末端は、硫黄を付着する化学物質に曝される。

同様に、ステップＳ４１２において、硫黄端を持つ第２の型の材料（例えば、ｎ型有機材料）が、自己組織化したｎ型有機膜１２２を形成するように他方の側から堆積する。

次に、アルミニウム層１１２を、有機面１２０及び１２２の他方の末端（金膜１０２に付着した末端の反対側）に接続する。これは、ステップＳ４１４及びステップＳ４１６において、金属ナノ粒子を含む溶液とアセンブリを接触させ（ステップＳ４１４）、中央の金電極１０２とその中央電極の両側にある２つのアルミニウム線１１２との間に１つ又は複数の場（例えば、電場など）を加えることなどによって、行われる。このように、２つのパッドの間に電場を加えて、ナノ粒子で形成された自己組織化金属ナノワイヤ接続を生成する。金ナノ粒子を用いるこのタイプのワイヤ形成は、科学論文に記載されており、例えばＨｅｒｍａｎｓｏｎらによる文献を参照されたい（非特許文献２）。

線１１２の各々は、電場の空間分布に勾配を与える場コンセントレータを有する。この場は、場コンセントレータ１０８及び１１８上に堆積する尖端１０８及び１１８にナノ粒子を引き付けて、ナノワイヤ１２４を形成する。ナノワイヤ１２４は、場の勾配の強さのため、硫黄含有有機半導体材料１２０及び１２２上で終端し、それにより場コンセントレータに最も近い他の電極の端部を形成することになる。溶液中の粒子が金でできている場合には、有機半導体分子の末端における硫黄は、ナノワイヤ１２４との結合を形成する。これによってステップＳ４１８において作成が完了し、結果として得られる例示的な構造体は、図３において概略的に示されるような２トランジスタ・インバータ回路３００である。

上述の例示的な方法においては、金ワイヤ１２４は、該ワイヤを含むナノ粒子の直径と等しいか、又はそれより多少大きい寸法を持つ半導体材料で終端する。ナノ粒子ワイヤが狭い間隔の２つの電極間をつなぐと、加えられた電場はワイヤによって完全に制限され、ワイヤをさらに成長させる電場が存在しなくなる。しかしながら、オン・オフ切り替えのための電流の大きさを増すためにより大きいコンタクト領域が望ましい場合には、溶液中で負の電荷を有する金ナノ粒子を用いることによって、これを達成することができる。

金層１０２に加えられた正電圧が、金粒子を半導体分子の末端に引き付け、硫黄原子に結合させることになる。ナノ粒子の線が形成された後に、金粒子は中性の金粒子を含む溶液に置き換えられ、ここで上述のように交流電場を用いて、アルミニウム線と半導体材料に付着した金ナノ粒子との間にワイヤを形成する。

この例示的な実施形態では、正電圧が金層に加えられるように説明しているが、当然のことながら、本発明は、いかなる電荷も含むように意図されている。

図３におけるインバータ３００は、６つのコンタクトを持つｐ型トランジスタ３０２及びｎ型トランジスタ３０４を含む。このコンタクトのうちの３つは接地３０６に接続されるが、１つは入力３０８であり、もう１つは出力３１０であり、残りのコンタクトは電源３１２に接続される。結果として、従来型のインバータ３００となる。

単一のトランジスタ及び抵抗を持つインバータが必要な場合には、これを本発明の方法に従って構築することもできる。例えば、上述の金ナノワイヤのような抵抗を、場の勾配の中で組織化させたナノ粒子から作ることができる。この技術を用いて、金属粒子を適切な誘電体で覆うことによって、キャパシタを作ることも可能である。

第２の例示的な実施形態
図５ａ〜図５ｅは、本発明に係る構造体（例えば、（図６に概略的に示される）ＮＡＮＤゲート５００）を形成するための第２の例示的な方法を示す。

図５ａにおいては、金属（例えば金）層５０２が、例えば真空における蒸着によって、基板上に形成される（図５ｃを見よ）。これらの膜の厚さは、数十ナノメートルの範囲である。これらの図において、金属（例えば金）線は、実線及び破線の両方で示される。実線は、インバータ回路で用いられたものと同様であり、破線は、後述のように、接続及び交差を規定するのに用いられることになる。

この金属（例えば金）層５０２の上に絶縁層を堆積させ、続いて、図５ｂに示されるように、第１の金属（例えばアルミニウム）層５０４を堆積させる。正方形の箱型は、接続線Ｃ１並びに交差線Ｃ２、Ｃ３、Ｃ４、及びＣ５が形成される場所を示す。

次いで、図５ｃの断面図に示されるように、第２の絶縁層５０５に続いて、第２の金属（例えばアルミニウム）の層５０６が形成される。この時点で、絶縁層５０３及び５０５によって隔てられた、金属（例えば金）層５０２、第１の金属（例えばアルミニウム）層５０４、及び第２の金属（例えばアルミニウム）層５０６を含む３つの金属層が存在する。

これらの異なる材料のすべては、よく知られている蒸着技術によって堆積させることができる。絶縁層及び導電層の厚さは、すべてが数十ナノメートルの範囲である。用いられる正確な厚さは、金属（例えば金）ナノ粒子の直径と、デバイスに要求される電流量によって決定することができる。例えば、より大きい電流が望ましい場合には、より厚い金属（例えば金）層が用いられ、より大きい直径の金属（例えば金）ナノ粒子が用いられる。

接続Ｃ１について、金属（例えば金）ナノ粒子の存在下で、２つの適切な線の間に１つ又は複数の場（例えば、交流電場）を加えることによって、線Ｌ２の金属（例えば金）層５０２は、線Ｌ４の金属（例えば金）層５０２に接続され、線Ｌ６の金属（例えば金）層は、線Ｌ６の金属層５０４に接続される。用いられる適切な場の種類は、線の間の間隔によって決定される。この間隔は、次に、デバイス設計者が求める所望のデバイス寸法によって決定することができる。

交差Ｃ２においては、線Ｌ１の金属（例えば金）層５０２は、第２の金属（例えばアルミニウム）層５０６に接続され、次に線Ｌ３の金属（例えば金）層５０２に接続されて、線Ｌ２を交差することになる。

交差Ｃ３においては、線Ｌ２の第１の金属（例えばアルミニウム）層５０４は、線Ｌ３の第２の金属（例えばアルミニウム）層５０６に接続され、該第２の金属（例えばアルミニウム）層５０６は、次にＬ４に接続される。交差Ｃ４においては、線Ｌ３の第２の金属（例えばアルミニウム）層５０６は、線Ｌ４の第２の金属（例えばアルミニウム）層５０６を介して、線Ｌ５の第２の金属（例えばアルミニウム）層５０６に接続される。最後の交差Ｃ５は、線Ｌ４の第２の金属（例えばアルミニウム）層５０６を、線Ｌ５の第２の金属（例えばアルミニウム）層５０６を介して、線Ｌ６の第１の金属（例えばアルミニウム）層５０４に接続する。

第１の例示的な方法に従って説明された方法と同様に、末端に硫黄原子を含む第１及び第２の型（例えば、ｐ型およびｎ型）の有機半導体分子が、デバイスの活性領域において金属（例えば金）膜５０２の一方の縁部のみを露出する角度で、蒸着によって堆積させられる。

図５ｄに示されるように、末端にチオール（硫黄含有）分子を有する第１の型（たとえばｐ型）の半導体材料５２０が形成される。上述のように、第１の型（例えばｐ型）の半導体材料５２０は、金属（例えば金）膜５０２の一方の側にある縁部に適切な向きで堆積し、自己組織化する。この場合も同様に、硫黄端を持つ第２の型（例えばｎ型）の有機材料が、金属（例えば金）膜５０２上に自己組織化した第２の型（例えばｎ型）の有機膜５２２を形成するように、他方の側から堆積させられる。

次に、金属（例えばアルミニウム）層５０４を、有機面５２０及び５２２の他方の末端（金属（例えば金）膜５０２に付着した末端の反対側）に接続する。上述のように、これは、金属ナノ粒子を含む溶液中にアセンブリを配置し、金属（例えば金）膜５０２と金属（例えばアルミニウム）層５０４との間に電場を加えることによって、行われる。この電場は、尖端５０８上に堆積する（図５ａに示される）尖端５０８に金属（例えば金）ナノ粒子を引き付け、硫黄含有有機半導体材料５２０及び５２２上で終端することになるナノワイヤ５２４（図５ｅ）を形成する。溶液中の粒子が金でできている場合には、硫黄は、ナノワイヤ５２４との結合を形成する。これによって作成が完了し、結果として得られる例示的な構造体は、図６において概略的に示されるようなＮＡＮＤゲート６００である。

線Ｌ４及び線Ｌ６の左側にあるパッド５１０は、図６に示される入力Ａ及びＢを与え、一方、線Ｌ４の右側にあるパッド５１１は、ＮＡＮＤゲートを形成する接地に対する出力であることが理解できる。

図７は、本発明の１つの例示的な実施形態に従って電気回路の自己組織化を可能にする電場である駆動力を加えるための１つの例示的な装置７００を示す。装置７００は、金属（例えば金）ナノ粒子（図示せず）を含む溶液７０４が入っている容器７０２を含む。図１ｃに示されるようなパターン形成された回路７１４が、溶液７０４の中に配置される。コンタクト１０４及び１１４が、ワイヤ７０６に接続される。ワイヤ７０６を、抵抗７０８、電流計７１０、及び交流電源７１２に接続して、パターン形成された回路７１４上の電子デバイスの自己組織化を可能にするための駆動力を加える回路を形成する。交流電源７１２は、パターン形成された回路７１４上の電子デバイスの形成が電流計７１０によって検出されるまで、交流電力を該回路に供給する。抵抗７０８は、形成過程にあるナノワイヤに供給される電流量を制限して、該ナノワイヤに対する損傷を防止する働きをする。

図８は、本発明の１つの例示的な実施形態に従って電気回路の自己組織化を可能にする電場である駆動力を加えるための別の例示的な装置８００を示す。装置は、パターン形成された基板８０４を含み、この基板は、上に電子デバイスが自己組織化されることになるパターン形成された回路８０２上のパッド８０８と接するように位置決めされるプローブ８０６を含む。上述のように、パターン形成された回路８０２は、コンタクト８０８の間にナノワイヤを形成するナノ粒子を含む溶液内に配置される。プローブ８０６は、ナノワイヤ８１０を自己組織化させるために、電場をコンタクト８０８に与える。パターン形成された基板８０４に二次元アレイ状の多数のプローブ８０６（図示せず）を設けて、パターン形成された回路８０２上の対応する多数のコンタクト８０８（図示せず）に電場を加えることもできる。このようにして、多数のナノワイヤを、同時に又は逐次的に、自己組織化させることができる。このようなナノスケールのプローブを持つパターン形成された基板が、近年、記憶装置に関連して示された（非特許文献３）。当業者であれば、個別デバイスについて本明細書で説明された本発明に係る例示的な方法を用いて構築される大規模複合回路において、逐次的に又は同時にいずれかの２点間に電場を与えるようにこれらの基板を変更することができる。

第３の例示的な実施形態
本発明を実施するさらなる第３の例示的な方法（図示せず）においては、局所的に、かつ、直接的な接触なしに、電場を加えることができる。この例示的な方法においては、電子線を収束させて、場コンセントレータを含むテンプレートの線に当てる。電子線は、電子線装置によって生成され、幅をナノメートルにまで収束させることができる。電子線は、電荷をテンプレートの線に与え、その結果、該線の周囲に場を生成することになる。テンプレートの別の線が接地されている場合には、帯電した線と接地線との間に場の勾配が形成される。場の勾配は、コンセントレータ及び接地線上の最近点に集中する。この場が、ナノ粒子を移動させて自己組織化させ、コンセントレータと接地線上の最近点との間で２つの線を接続するワイヤにする。

本発明は、他の構造体（例えば、ＮＯＲゲートなど）を作成するように、容易に調整することができる。ＮＯＲゲートが望ましい場合には、ｐ型及びｎ型有機材料をＮＡＮＤゲートの場合とは反対側に堆積させること以外は、同じ手順に従う。

上述した自己組織化電子論理ゲートの例は、自己組織化技術を用いて構造体を上に構築したテンプレートを使用した。大きさ及び形状を含むこのテンプレートの設計は、あらゆる自己組織化回路において重要になる。実際の自己組織化は、回路と比較してはるかに大きい真空システム及び／又は溶液槽の中で行われ、さらに、テンプレート及びその材料の選択によって、適切な場を加えたときに、原子、分子、及び原子のクラスタが、機能する回路を生じさせる。リソグラフィの専門的技術は、必要に応じて、テンプレートを作成する際にのみ要求される。

上述のように、本発明の目的は、リソグラフィ・ステップ数を最小にすることである。上で示した例において、本発明は、単一のリソグラフィ・ステップを用いることによって多額の費用を節約するものであることを示した。

上記の説明は微小デバイスに重点を置いているが、当然のことながら、本発明に係る自己組織化の方法は、より大規模なデバイスに用いることもできる。

さらに当然のことながら、ここで説明した接続方法は、微小デバイスを大規模デバイスに接続するのに用いることもできる。例えば、本発明は、分子スケールのデバイスを、リソグラフィによって生産されるより大きい構造のデバイスに接続するのに用いることができる。この例は、リソグラフィによって生産され、メモリに読み書きする命令を送出する検出デバイスに、分子スケールのメモリ・デバイスを接続する場合であろう。

幾つかの例示的な実施形態に関して本発明を説明したが、当業者であれば、変更を加えて本発明を実施できることを理解するであろう。
さらに、出願人の意図は、後の審査手続きの際に補正された場合であっても、すべての請求項における要素の均等物を包含することであることに留意されたい。

本発明に従って電子インバータを形成するための第１の例示的な方法を示す。 本発明に従って電子インバータを形成するための第１の例示的な方法を示す。 本発明に従って電子インバータを形成するための第１の例示的な方法を示す。 本発明に従って電子インバータを形成するための第１の例示的な方法を示す。 図１Ａ〜図１Ｄのインバータの断面図を示す。 図１Ａ〜図１Ｄの第１の例示的な方法を用いて形成されたインバータの回路図を示す。 図１Ａ〜図１Ｄの第１の例示的な方法のフローチャートを示す。 本発明にしたがって電子論理ＮＡＮＤゲートを形成するための第２の例示的な方法を示す。 本発明に従って電子論理ＮＡＮＤゲートを形成するための第２の例示的な方法を示す。 本発明に従って電子論理ＮＡＮＤゲートを形成するための第２の例示的な方法を示す。 本発明に従って電子論理ＮＡＮＤゲートを形成するための第２の例示的な方法を示す。 本発明に従って電子論理ＮＡＮＤゲートを形成するための第２の例示的な方法を示す。 図５Ａ〜図５Ｅの第２の例示的な方法を用いて形成されたＮＡＮＤゲートの回路図を示す。 本発明の例示的な実施形態に従って、電場である駆動力を加える第１の例示的な方法を示す。 本発明の例示的な実施形態に従って、電場である駆動力を加える第２の例示的な方法を示す。

Claims (40)

1. テンプレートと、
   前記テンプレート上の自己組織化半導体材料と、
   前記半導体材料と前記テンプレートとの間にあって回路を形成する自己組織化接続と、
   を含む回路。
2. 基板上の第１の金属層と、
   前記第１の金属層上の絶縁層と、
   前記絶縁層上の第２の金属層と、
   前記第１の金属層の一方の側にある自己組織化第１導電型材料と、
   前記第１の金属層の他方の側にある自己組織化第２導電型材料と、
   前記第１の金属層上の場コンセントレータと前記第１導電型材料及び前記第２導電型材料の１つとの間に延びる自己組織化ナノワイヤと、
   を含む回路。
3. 前記第１の金属層は金層である、請求項２に記載の回路。
4. 前記絶縁層は酸化アルミニウム層である、請求項２に記載の回路。
5. 前記第２の金属層はアルミニウム層である、請求項２に記載の回路。
6. 前記第１導電型材料はｐ型材料である、請求項２に記載の回路。
7. 前記第２導電型材料はｎ型材料である、請求項２に記載の回路。
8. 前記自己組織化第１導電型材料は、前記金層の１つの縁部のみが露出する角度で堆積した有機分子を含む、請求項３に記載の回路。
9. 前記第１導電型材料は自己組織化するチオール原子を含む、請求項８に記載の回路。
10. 前記自己組織化第２導電型材料は、前記金層の１つの縁部のみが露出する角度で堆積した有機分子を含む、請求項３に記載の回路。
11. 前記第２導電型材料は自己組織化するチオール原子を含む、請求項１０に記載の回路。
12. トランジスタ、抵抗、及びキャパシタの少なくとも１つを含む、請求項１に記載の回路。
13. 回路を組み立てる方法であって、
    テンプレートを準備するステップと、
    半導体材料が前記テンプレート上に自己組織化されるようにするステップと、
    前記半導体材料と前記テンプレートとの間に接続を自己組織化させて回路を形成するステップと、
    を含む方法。
14. 前記テンプレートは場コンセントレータを含み、前記接続が前記コンセントレータと前記半導体材料との間に確立される、請求項１３に記載の方法。
15. 前記テンプレートは場コンセントレータを含み、前記接続が前記コンセントレータと前記半導体材料の別のコンセントレータとの間に確立される、請求項１３に記載の方法。
16. 自己組織化を可能にする前記ステップは、
    原子源を準備するステップと、
    前記コンセントレータと前記別のコンセントレータとの間で前記原子にナノワイヤを形成させる駆動力を加えるステップと、
    を含む、請求項１５に記載の方法。
17. 前記駆動力を加える前記ステップは電磁場を加えることを含む、請求項１６に記載の方法。
18. 前記電磁場を加える前記ステップは該電磁場を空間的に制御することを含む、請求項１７に記載の方法。
19. 前記駆動力を加える前記ステップは化学的駆動力を加えることをさらに含む、請求項１７に記載の方法。
20. 前記電磁場を加える前記ステップは電子線を供給することを含む、請求項１７に記載の方法。
21. 前記テンプレートは前記回路の位置及び大きさを定める、請求項１３に記載の方法。
22. 前記テンプレートは複数の層を含む、請求項１３に記載の方法。
23. 前記接続は前記複数の層の２つの間に確立される、請求項２２に記載の方法。
24. 前記原子は分子を形成する、請求項１６に記載の方法。
25. 前記原子は分子のクラスタを形成する、請求項１６に記載の方法。
26. 前記回路はインバータである、請求項１３に記載の方法。
27. 前記回路はＮＡＮＤゲートである、請求項１３に記載の方法。
28. 前記回路はＮＯＲゲートである、請求項１３に記載の方法。
29. 回路を組み立てる方法であって、
    基板上に第１の金属層を形成するステップと、
    前記第１の金属層上に絶縁層を形成するステップと、
    前記絶縁層上に第２の金属層を形成するステップと、
    前記第１の金属層の一方の側に第１導電型材料を自己組織化させるステップと、
    前記第１の金属層の他方の側に第２導電型材料を自己組織化させてアセンブリを形成するステップと、
    を含む方法。
30. ナノ粒子を含む溶液に前記アセンブリを接触させるステップをさらに含み、前記第１の金属層は場コンセントレータを含み、電磁場からなる駆動力によって、前記ナノ粒子が前記場コンセントレータと前記第１導電型材料及び前記第２導電型材料の１つとの間に延びるナノワイヤを形成するようにさせる、請求項２９に記載の方法。
31. 前記第１の金属層は金層である、請求項２９に記載の方法。
32. 前記絶縁層は酸化アルミニウム層である、請求項２９に記載の方法。
33. 前記第２の金属層はアルミニウム層である、請求項２９に記載の方法。
34. 前記第１導電型材料はｐ型材料である、請求項２９に記載の方法。
35. 前記第２導電型材料はｎ型材料である、請求項２９に記載の方法。
36. 前記第１導電型材料を自己組織化させる前記ステップは、前記第１の金属層の１つの縁部のみが露出する角度で有機分子を堆積させることを含む、請求項２９に記載の方法。
37. 前記第１導電型材料は、自身の配向によって自己組織化するチオール原子を含む、請求項３６に記載の方法。
38. 前記第２導電型材料を自己組織化させる前記ステップは、前記第１の金属層の１つの縁部のみが露出する角度で有機分子を堆積させることを含む、請求項２９に記載の方法。
39. 前記第２導電型材料は、自身の適切な配向によって自己組織化するチオール原子を含む、請求項３８に記載の方法。
40. 前記ナノ粒子は金属ナノ粒子を含む、請求項３０に記載の方法。

Images