JP2006510026A - １つまたは複数の導体アセンブリを試験するためのアダプタ - Google Patents

Abstract

本発明は、導体アセンブリ、特にチップキャリアを試験するためのアダプタに関する。このような導体アセンブリは、高密度には配列されずにたとえば０．５ｍｍの最小間隔のある接触要素を一側面に有している。アダプタには、それぞれが一組の接触要素を備えた１つまたは複数の接触フィールドがあり、そして各場合に、接触フィールドの接触要素を用いて、あまり高密度に配列されていない接触点において、１つの導体アセンブリに接触可能である。この接触フィールドの各接触要素は、これかまたは別の接触フィールドの接触要素に電気接続されるので、２つの導体アセンブリの導体経路が互いに電気接続され、同時に試験可能である。

Description

本発明は、１つまたは複数の導体アセンブリを試験するためのアダプタに関する。本発明は、特に、回路基板および他の実質的にほぼ基板状の非コンポーネント導体アセンブリを試験するためのアダプタに関する。このような導体アセンブリは、たとえば、集積回路に接続するための接触点が設けられたチップ側と、さらなる導体アセンブリに接続するためのより大きな接触点が設けられた接続側とを有するチップキャリアである。接続側におけるこれらの接触点は、規則的な格子に配列してもよい。

非コンポーネント回路基板を試験するための公知の装置は、原則として２つのグループに分割し得る。第１のグループには、いわゆる並列テスタと呼ばれるアダプタ付き装置が含まれ、これらの装置では、回路基板の全ての接触点に、アダプタを用いて同時に接触し得る。第２のグループには、いわゆるフィンガーテスタが含まれる。これらは、２つ以上の試験フィンガーで個々の接触点を連続して走査する装置である。

アダプタ付きテスタは、たとえば、(特許文献１)、(特許文献２)、(特許文献３)、(特許文献４)および(特許文献５)に開示されている。

このようなアダプタは、基本的には、試験される回路基板における接触点の不均一な配置を、電気テスタの事前設定された基本格子と整合させるために使用される。試験される現代の回路基板において、接触点は、もはや均一な格子には配列されず、その結果、接触格子と接触点との間を接続するアダプタの接触針は、傾斜もしくは偏向して配列されるか、またはいわゆるトランスレータを設けて、均一な接触格子を接触点の不均一な配置に「変換」させる。したがって、これらのアダプタもまた、格子整合アダプタとして知られている。

装置のタイプに関係なく、非コンポーネント回路基板の個々の導体経路は、導体経路の断線（「開回路試験」）および他の導体経路への電気接続（「短絡試験」）に関して試験される。短絡試験には、低インピーダンスおよび高インピーダンス接続の両方の検出を含むことができる。

開回路試験および短絡試験の両方に対して、異なる測定技術が公知である。これには、短絡に関して各導体経路を試験すること、および断線に関して導体経路の各枝路を試験することが含まれるので、多数の導体経路を備えた現代の回路基板に関しては、それに対応して非常に多くの個別測定作業を実施しなければならない。

(特許文献６)から、回路基板の試験方法が公知であるが、この方法では、試験される回路基板が不均等な電界に曝され、不均等な電界が接触点において測定プローブでタップされることによって電位が形成され、そしてその電位が、他の試験ポイントの電位および／または基準値と比較される。この方法はフィールド測定法と呼ばれる。

このフィールド測定法のさらなる展開が、(特許文献７)に説明されている。フィールド測定法のこのさらなる展開では、第１の回路基板を試験する際に、個々の導体経路が、フィールド測定によって短絡に関して試験され、抵抗測定によって断線に関して試験される。結果として得られた測定値からアドミタンスが計算され、これらのアドミタンスが、さらなる回路基板の試験において、基準アドミタンスとして用いられる。さらなる回路基板の試験においてこれらの基準アドミタンスを用いることにより、短絡および断線の両方に関して個々の導体経路を試験することが、フィールド測定によって可能となる。

(特許文献８)が、特許文献６に対応し、(特許文献９)が、(特許文献７)に対応する。これらの開示された文書に対して全面的な参照がなされ、本出願に含まれている。

(特許文献１０)によって、回路基板の試験方法が開示されているが、この方法では、回路基板のいくつかの電力網および／または接地網が短絡され、そして網のこの組合せに対し、高試験電圧の信号網が短絡に関して試験される。これには、第１に網の組合せに高電位を与えること、次にこの組合せに対して個々の信号網を試験することが含まれる。このようにして、高電圧を伴うために非常に時間を消費する試験の回数の徹底的な低減が可能である。なぜなら、各電力および／または接地網に対して個別に、信号網を試験する必要がないからである。

いわゆるチップキャリアの試験では、試験装置に対して特別な要求がなされる。チップキャリアは、一側面すなわちチップ側に接触点を有する小さな回路基板かまたは導体アセンブリであって、１つまたは複数の集積回路を、チップキャリアの接触点にケーシングなしに直接接続すること、および接着剤によって電気接続することが可能である。チップ側の接触点は、それぞれ、チップキャリアの反対側面すなわち接続側の対応する接触点に、導体経路によって電気接続される。チップキャリアは３次元構造であってもよい（たとえば(特許文献１１)を参照）。

チップ側の接触点は一般に小さく、互いに非常に接近して配列されている。これは、専門用語では「高ピッチ」と呼ばれる。接続側の接触点は、通常、より大きく、一般に格子に配列される。典型的には、ＢＧＡ格子（ボール格子配列）が提供される。このようなチップキャリアが、たとえば、(非特許文献１)で説明されている。この出版物は、インターネットを通してｗｗｗ．ｖａｌｔｒｏｎｉｃ．ｃｈで入手可能である。さらなるチップキャリアが、たとえば、(特許文献１２)で開示されている。

チップキャリアのチップ側における接触点は、非常に微細に構成されかつ互いに非常に接近しているので、それらに普通のアダプタで接触することはできない。したがって、並列テスタでこのようなチップキャリアを試験することは不可能である。チップキャリアはとても多量に大量生産される。従来のフィンガーテスタを用いて、チップ側の接触点に接触してもよいが、従来のフィンガーテスタによる試験は、経済的に実行可能ではない。なぜなら、チップキャリアの試験において、全ての接触点の連続走査は、時間がかかりすぎるからである。したがって、チップキャリアの試験のために、特別な試験装置が開発された。これらの試験装置は、接続側と接触するために、接続側におけるチップキャリアの接触点に対応するように配列された接触要素を備えたアダプタを有している。通常、アダプタの接触要素は、所定の格子、特にＢＧＡ格子に配列される。他方で、チップキャリアのチップ側は、自由に横断する接触フィンガーによって接触される。したがって、チップキャリアを試験するための装置は、結合された並列／フィンガーテスタである。この装置を用いれば、チップキャリアの試験で高い処理量を達成し得る。しかしながら、これらの特別な装置は非常に高価である。なぜなら、並列テスタに適した電子評価ユニットだけでなく、フィンガーテスタに適した電子評価ユニットもまた提供することが必要であり、他方で、試験装置は、非常に特別な導体アセンブリ、すなわちチップキャリアにのみ使用可能だからである。

(特許文献１３)から、非コンポーネント回路基板の試験装置が公知である。この装置はアダプタに相当するいわゆるプローブセクションを有しており、このプローブセクションに、多数のプローブ設けられている。試験される回路基板が、このプローブセクションに配置される。試験される回路基板の上には、絶縁被膜がある。プローブ先端を絶縁被膜に接触させる試験ヘッドが設けられ、そして試験ヘッドが、個々の回路基板試験ポイントと接触するように、絶縁被膜上を移動し得る。プローブセクションのプローブは、スイッチングデバイスを介して、電子評価ユニットに接続される。プローブセクション、スイッチング電子回路および評価ユニットで構成されるユニットが、並列テスタを形成する。

(特許文献１４)から、電子回路基板の試験装置が公知である。この試験装置は、電気部品が設けられた回路基板を試験するために設計されている。ここで説明する試験装置は、剣山形状のアダプタを有し、このアダプタ上に試験される基板を配置できる。電気部品を含んでいる基板の上部表面は、基板上を移動可能な接触ピンを有するセンサアレイによって接触される。個別電気部品の機能試験は、上記の結合された並列／フィンガーテスタと類似したこの装置によってなされる。

(特許文献５)から、導電弾性エラストマで作製されたパッド状プラグをその接触領域に有する回路基板のためのアダプタまたは電子テスタが公知である。

(特許文献７)は、フィンガーテスタに関連して用いられる方法に関するが、アダプタの使用は、この文書には開示されていない。
ＤＥ ４２ ３７ ５９１ Ａ１号明細書 ＤＥ ４４ ０６ ５３８ Ａ１号明細書 ＤＥ４３ ２３ ２７６ Ａ号明細書 ＥＰ ２１５ １４６ Ｂ１号明細書 ＤＥ ３８ ３８ ４１３ Ａ１号明細書 ＥＰ ０ ５０８ ０６２ Ｂ１号明細書 ＥＰ ０ ７７２ ０５４ Ａ２号明細書 米国特許第５，２６８，６４５号明細書 米国特許第５，９０３，１６０号明細書 ＤＥ １９７ ００ ５０５ Ａ１号明細書 米国特許第５，００６，０９３号明細書 米国特許第５，０６６，９６３号明細書 米国特許出願第２００１／０１３７８３Ａ１号明細書 ＤＥ ４４ １７ ５８０ Ｃ２号明細書 「ＭＣ２Ｍ（登録商標）ＢＧＡタイプマルチチップモジュール（ＭＣ２Ｍ（登録商標） ＢＧＡ Ｔｙｐｅ Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅｓ）」 インターネット＜ＵＲＬ：ｗｗｗ．ｖａｌｔｒｏｎｉｃ．ｃｈ

したがって、本発明は、従来の試験装置を用いて、チップキャリアかまたはチップキャリアに非常に類似した非コンポーネント導体アセンブリを、非常に迅速に試験する単純で費用効果的な手段を提供する課題に基づいている。

この課題は、請求項１の特徴を備えたアダプタによって解決される。有利な変形例が、従属項で述べられている。

いくつかの導体経路を備えた１つまたは複数の導体アセンブリを、フィンガーテスタにおいて試験するための本発明のアダプタであって、導体アセンブリが、最も近くに隣接する接触点から少なくとも所定の距離にある接触点が設けられた一側面を有し、その結果、導体アセンブリのこの側面が、アダプタによって接触が可能であり、このアダプタが、
− 一組の接触要素を備えた少なくとも１つの接触フィールドであって、接触フィールドの接触要素が、導体アセンブリの接触点に対応するレイアウトで配列された接触フィールド、
を含み、
− 接触フィールドの接触要素が、それぞれ、さらなる接触要素に電気接続されて、１つまたは複数の導体アセンブリの導体経路が結合されて、アダプタによって接触されない、１つまたは複数の導体アセンブリの１つまたは複数の側面に、１つまたは複数の接触点を有する１つの試験網形成するようになっているアダプタ。

このように本発明は、一側面における導体アセンブリに接触するために使用可能なアダプタを作り出すが、この場合、導体アセンブリの導体経路は、これかまたは別の導体アセンブリの１つまたは複数のさらなる導体経路に電気接続される。このようにして形成された試験網には、アダプタによって接触されない、導体アセンブリの側面における少なくとも１つの接触点があるので、これらの試験網は、フィンガーテスタの試験フィンガーによって接触可能である。試験される全ての導体経路は、アダプタが接触できない、導体アセンブリの側面における接触可能な試験網の一部である。

アダプタと１つまたは複数の導体アセンブリとのこのシステムをフィンガーテスタに取り付けて、試験網を走査してもよい。アダプタを介していくつかの導体経路が試験網に結合されるということのために、個々の測定作業は、それぞれ、いくつかの導体経路を同時に試験することを伴うが、それは、フィンガーテスタにおける従来の試験と比較して、試験速度が相当に増加することを意味する。

しかしながら、従来の並列テスタの場合にあるように、アダプタ自体は、電子評価ユニットに直接接続されていないので、容易かつ費用効果的に製造することが可能である。このことは、導体アセンブリの接触点が所定の好ましく標準化された格子で配列されている場合には、特に当てはまる。このような導体アセンブリに関しては、一定の条件の下で、当該の導体アセンブリ用に特別に設計する必要のない標準化されたアダプタを用いることさえ可能である。

本発明の好ましい実施形態によれば、１つまたは複数の導体アセンブリの導体経路は、アダプタを介して電気接続されるので、試験網は、アダプタによって接触されない、１つまたは複数の導体アセンブリの１つまたは複数の側面に少なくとも２つの接触点を有する。試験網に少なくとも２つの接触点を備えることによって、抵抗測定による試験網の開回路試験が可能となる。導体アセンブリのかなり多くの製造業者が、抵抗測定によって、断線に関して導体アセンブリの導体経路を試験することを求めている。なぜなら、これらの業者は、このような抵抗測定が高インピーダンスブレイク(impedance break)の場合に最も信頼できる、という見解だからである。

かくして、このように設計されたアダプタを用いれば、抵抗測定を利用して、断線に関し、導体アセンブリの導体経路を、フィンガーテスタで迅速かつ容易に試験可能である。ここで、電子評価ユニットに接続されるのはアダプタ自体ではなく、試験フィンガーだけである。したがって、本発明によるアダプタは、製造が費用効果的であり、フィンガーテスタの使用分野を拡張する。なぜなら、以前は並列テスタまたは特別に設計された試験装置でのみ試験された一定の導体アセンブリをフィンガーテスタで試験するために、このようなアダプタを用いることが、試験時間の低減により経済的だからである。

本発明によるアダプタによってまた、２つの側面に接触点を有する導体アセンブリを、片面フィンガーテスタで試験することが可能となる。したがって、本発明によるアダプタを用いれば、従来の片面フィンガーテスタの適用範囲が、２つの側面に接触点を備えた導体アセンブリまで拡張可能である。本発明によるアダプタを用いて、異なる導体アセンブリの導体経路を、単一の試験網へ一緒に電気接続してもよい。また、１つのアダプタにいくつかの導体アセンブリを提供することも可能であり、この場合、単一導体アセンブリ内の導体経路はアダプタを介して互いに電気接続され、異なる導体アセンブリの導体経路は、アダプタによって、１つの試験網を形成するように接続される。

多くの導体経路が、アダプタによって一緒に電気接続され、少数の試験網、理想的にはただ２つの試験網を形成するのが好ましい。ここで、いわゆるシールド隣接基準を考慮するのが得策である。すなわち、導体経路であって、導体アセンブリにおけるそれらの位置のために、当該の試験網の他の導体経路と短絡を形成できない（なぜなら、この試験網の一部でないさらなる導体経路がそれらの間に配置されるか、または導体アセンブリにおける別の位置への境界層が形成されるからである）導体経路のみが、アダプタによって一緒に接続される。導体経路を少数の試験網へ連結することによって、短絡試験における測定をほんの少数の測定作業へ低減することが可能となり、このような場合に、個々の試験網を互いに対して測定する必要があるだけである。

最小限の数の試験網を提供することによってまた、大きな時間の浪費なしに、高い試験電圧の使用が可能となる。なぜなら、試験網の数が限られているので、電圧をほんの数回上げなければならないだけだからである。この原理は、(特許文献１０)に説明されており、その内容が全面的に参照されている。

特にフィールド測定法が用いられる場合には、試験網は、短絡に関して、単一の試験サンプルで試験してもよく、適切な基準アドミタンスが利用可能な場合には、試験網は、断線に関してでも試験してもよい。

これらの試験測定値は、公知のフィンガーテスタで得てもよく、その処理量は、チップキャリアの試験のために特別に設計された試験装置に劣らない。フィールド測定を用いるときには、処理量は、増加する可能性さえある。

本発明を、例を介し、概略的に図示する図面の助けを借りて、以下に詳細に説明する。

４つのチップキャリア２を試験するための、本発明によるアダプタ１が、図３に斜視図で概略的に示されている。アダプタはアダプタ本体３を有しているが、アダプタ本体３は、本実施形態では、非導電材料のプラスチックプレートである。アダプタ本体３には、それぞれ接触ピン５を収容できるいくつかのスルーホール４がある。スルーホールは、それぞれ１０×１０のスルーホール４を有する２つのマトリックス形状に配列されている。各場合に、２つの隣接するスルーホール４間の中心間距離は、０．５〜１ｍｍである。このように、スルーホール４は、ボール格子配列（ＢＧＡ）に対応する規則的な矩形格子に並べられている。

接触ピン５は、その２つの端部のそれぞれに、プローブ先端６、７を有している。図面を単純化するために、接触ピン５は、図３において、スルーホール４からいくらか突き出て示されている。特定の実施形態において、接触ピン５は、そのプローブ先端６、７がアダプタ本体３の上部または下部表面８、９から１０分の数ｍｍだけ伸びている。接触ピン５は、弾性要素で作製されたいわゆる弾性接触ピンであるのが好ましく、接触ピン５は弾性手段によって圧縮してもよい。接触ピンには、ほぼ長手方向の中心領域において減摩剤を供給し、接触ピン５がスルーホール４を通して確実に擦れないようにするのが好ましい。

アダプタ本体３における２つの表面８、９のうちの１つの領域における接触ピン５のマトリックスの各々のプローブ先端６および７は、それぞれ、チップキャリア２と接触するための接触フィールド１７、１８を形成する。

本実施形態において、このようなチップキャリア２は、チップ側１０および接続側１１（図１、２）を備えた小さな回路基板である。チップ側１０には小さな接触パッド１２が形成されて、４つの湾曲セグメント１３のリングを平面に形成する。これらの接触パッド１２は、集積回路（図示せず）のボンディングに使用される。これらの接触パッド１２のうちのいくつかから、導体経路１４がビアホール１５に通じている。通常は全ての、または少なくともほぼ全ての接触パッド１２が、導体経路１４によってビアホール１５に接続される。図面では、表現を単純化するために、ほんの少数の導体経路１４が図１〜４に示されている。これらのビアホール１５は、ボール格子配列の格子で、チップキャリア２に形成され、各場合に、チップ側１０から接続側１１へ延伸している。接続側１１において、ビアホール１５は、それぞれ接触点１６を形成する。ビアホール１５は、直径がたとえば０．１ｍｍ未満のスルーホールであり、これらのスルーホールは、導電材料で完全に被覆されるかまたは満たされている。接触点１６の領域において、導電材料は接触パッド１６を形成する。接触パッド１６の直径は、チップ側１０における接触パッド１２の長さまたは幅よりも著しく大きく、たとえば０．５ｍｍに達する。接触点１６は、上記のように規則的な格子（ＢＧＡ格子）に配列されるので、チップ側１０の接触パッド１２と比較して、それらは非常に広く離間され、したがって、アダプタと接触するのがはるかに容易である。

チップ側の高い接触点密度のために、チップキャリアは、一般に、多層回路基板によって形成される。この理由で、このようなチップキャリアの場合に、ビアホールは、必ずしもチップキャリア全体を通して延伸するとは限らない。図１〜４は、この点で概略的に単純化された。

チップキャリアの典型的な特徴として、導体経路の全てまたは少なくとも大多数が、チップ側から接続側へ案内される。本実施形態において、チップ側から接続側への接続はビアホールによって達成される。複雑なチップキャリアの場合にのみ、チップ側のただ２つの接触点を接続して接続側に案内されない導体経路が提供される。しかしながら、このような導体経路の数は、チップ側から接続側へ案内されるそれらと比較すると少ない。

このようなチップキャリア２を試験するために、チップキャリアは、その接触点１６を用いて、それぞれ接触フィールド１７を形成する一組のプローブ先端６に配置される。さらなるチップキャリア２が、その接触点１６を用いて、さらなる接触フィールド１８を形成するプローブ先端７に配置される。接触フィールド１７、１８のプローブ先端６、７は、接触ピン５を介して互いにペアで電気接続されるので、２つのチップキャリア２の接触点１６は互いにペアで電気接続される（図４）。

本実施形態のアダプタ１に、２ペアのチップキャリア２を取り付けることが可能であり、対向するチップキャリア２の接触点１６が、互いにペアで電気接続される。

試験のために、アダプタ１およびチップキャリア２が、フィンガーテスタ２０（図７）に取り付けられる。このようなフィンガーテスタ２０にはいくつかの試験フィンガー２１があり、各試験フィンガーに試験電極２２が一体化されている。試験電極２２は、電子評価ユニットに接続されている。試験フィンガー２１は、チップキャリア２の表面と平行なスライド２３の助けを借りて、アダプタの上部および下部表面と平行に移動することができるので、電極は、チップキャリア２の接触パッド１２によって接触することができる。このようなフィンガーテスタは、たとえば、アダプタ１の上方に８つ、下方に８つで１６の試験フィンガー２１を備えているので、アダプタ１の両側のチップキャリア２に接触が可能である。試験フィンガー２１のそれぞれは、アダプタ１の表面と平行な平面を移動できるスライド２３に固定される。スライド２３には、それぞれ、垂直に並べられた作動シリンダ２４が設けられ、この作動シリンダ２４によって、試験フィンガー２１は、垂直軸を中心に回転し得る。試験フィンガー２１はまた移動装置を組み込んでおり、この装置によって、試験フィンガー２１はチップキャリア２の表面に直角に移動が可能であり、その結果、接触パッド１２は、試験電極２２によって接触が可能である。

アダプタ１による接触点１６のペアでの接続を通して、たとえば、各場合に、２つのチップキャリア２の２つの導体経路２５が、互いに電気接続され、そして本実施形態（図３、４）において接触ピン５の１つを含むアダプタの電気接続と共に、試験網を形成する。各場合に、このような試験網の端部は、接触パッド１２によって形成される。チップキャリアの導体経路２５は一般に分岐されないので、このような試験網には、通常ただ２つの端部しかない。これらの２つの端部および対応する接触パッド１２には、試験電極２２のうちの１つで同時に接触してもよい。試験電極２２によって測定電流が試験網に印加され、試験網の抵抗が測定される場合には、この測定値から、２つのチップキャリア２の２つの導体経路２５が断線しているかいないかを判断することが可能である。これは、断線を試験するための従来の抵抗測定を表わしている。このように、アダプタによる２つのチップキャリアの結合によって、両方のチップキャリアにおける単一の測定値を用い、各場合に１つの導体経路２５、およびしたがって同時に２つの導体経路２５に関して断線を試験することが可能である。アダプタ自体は、電子評価ユニットに接続されない。試験作業中に、試験網は試験フィンガー２１を介してのみ電子評価ユニットに接続される。

抵抗測定により短絡を試験する際に、各場合において、隣接する試験網が試験電極２２によって接触され、これら２つの隣接する試験網間の抵抗が測定される。ここで各場合に、２ペアの導体経路２５が同時に試験される。

このように、本発明によるアダプタ１を用いて、従来のフィンガーテスタでチップキャリアを試験し、１つの試験作業で少なくとも２つのチップキャリアを同時に試験することが可能である。試験されるチップキャリアの処理量は、アダプタおよびまた試験フィンガーの両方を有する、当初説明した特別な試験装置のそれに匹敵する。

本発明によるアダプタのさらなる実施形態が、図５および６に示されている。このアダプタ１は、アダプタ本体３として多層回路基板を有している。上記のプローブ先端６、７の代わりに、アダプタ本体３の表面には、導電ゴム材料で作製された接触ニップル２６、２７が、接触要素として設けられている。今度はこれらの接触ニップル２６、２７が２つの接触フィールド１７、１８を形成し、接触フィールド内の接触ニップル２６、２７が、各場合に、試験されるチップキャリア２の接触点１６に対応する配列に配置され、その結果として、各場合に、各接触ニップル２６は接触点１６と接触する。本実施形態において、２つの接触フィールド１７、１８の接触ニップル２６、２７は、ＢＧＡに対応するマトリックスに配列される。

接触フィールド１７の接触ニップル２６は、電気導体経路２８を介して、接触フィールド１８の、すなわちマトリックスの同じ行および同じ列の接触ニップル２７にペアで接続される。好ましくは、各場合に、それぞれの接触フィールド１７、１８において同じ位置に設けられた接触ニップル−たとえば各場合に、図６において左下−は、互いに電気接続される。接触フィールド１７、１８の接触要素をこのようにペアで連結することには、次のような効果がある。すなわち、２つの同一のチップキャリアが、同じ並びで接触フィールド１７、１８に配置されるときには、各場合に、チップキャリアの同じタイプの導体経路１４が互いに電気接続されるということである。これは、試験アルゴリズムの相当な単純化につながる。なぜなら、各場合に、同じタイプの導体経路１４が一緒に試験される、すなわち、たとえば開回路試験を実施するために、各場合にチップキャリア２の対応する接触パッド１２が接触されることになるからである。

接触フィールド１７、１８の接触要素をペアで接続するための導体経路２８に加えて、アダプタには、フィールド測定プロセス用アンテナとして役立つ１つまたは複数の導体経路２９（図６）がある。フィールド測定プロセスは、(特許文献６)および(特許文献７)に詳細に説明されている。それを実行するために、不均等な電界がアンテナ２９によって発生され、次に、結果として試験網において得られる電位が、試験フィンガー２１によって、各試験網からタップされる。別の試験網の電位および／または基準値との比較を通して、試験網に短絡があるかどうかを判定することが可能となる。このようにフィールド測定により、当該の試験網からのたった１つの測定サンプルを用いて、試験網の短絡を試験することが可能となる。

アドミタンスが個々の試験網のための基準として利用可能な場合には、(特許文献７)による方法に従い、試験網からの単一の試験サンプルだけを必要として、断線をまたこのフィールド測定法によって判定してもよい。

各場合に試験網には、２つのチップキャリア２の少なくとも２つの導体経路が含まれるので、少なくとも２つの導体経路が、単一の測定値によって同時に試験される。フィールド測定法では、断線および／または短絡を試験するために、単一の試験サンプルのみが必要とされるので、各試験サンプルを用いて、いくつかの導体経路が同時に試験される。このようにして、試験されるチップキャリア２の処理量が、チップキャリアを試験するための公知の特別な装置と比較して、相当に増加する。

各場合に接触フィールド１７、１８の接触要素が互いにペアで接続される実施形態の助けを借りて、上記で本発明によるアダプタが説明されている。回路基板で形成されるチップキャリアの場合には、１つの回路基板にいくつかのチップキャリアを設けることが製造においては通例であり、それぞれがいわゆるユース（ｕｓｅ）を表している。たとえば、５または１０のこのようなユースを、１つの回路基板に設けてもよい。このような場合には、アダプタを設け、このアダプタにおいて、各ユースが接触フィールドを割り当てられ、個々の接触フィールドの対応する接触要素が全て、上記の方法で一緒に電気接続されるのが好都合である。回路基板製造業者は、断線の試験のために抵抗測定を必要とすることが多いので、実際に最も好まれる方法には、断線を試験するための抵抗測定法および短絡を試験するためのフィールド測定法が含まれる。断線を試験するためには、試験網の全ての端点は、少なくとも一度は接触されなければならず、短絡を試験するためには、各試験網は、一度だけ試験されなければならないが、個々のユースまたはチップキャリアにおける多数の導体経路を同時に試験できる可能性がある。

図８は、図５および６に示すアダプタと類似した設計の別のアダプタを示している。このアダプタ１は、アダプタ本体３として回路基板を有している。アダプタ本体３の表面に、接触要素として接触ニップル３０が配列されているが、これらの接触ニップル３０は、今度は導電ゴム材料で作製されている。これらの接触ニップルは、単一の接触フィールド３１を形成する。接触ニップルは、それぞれ、試験されるチップキャリア２における接触点１６の配列に対応するように配置されているので、各場合に、各接触ニップル３０によって接触点１６に接触することが可能である。本実施形態において、接触ニップル３０は、ＢＧＡに対応する１０×１０のマトリックスに配列されている。

本実施形態では、マトリックスの個々の行において、接触ニップル３０は、導体経路３２によって互いに接続される。ここで、導体経路３２は、各場合に、一行において１つ置きに接触ニップル３０に接続する。各場合に、２つの導体経路３２が、接触ニップルの一行に設けられる。このような導体アセンブリは、単純な回路基板の表面に直接形成してもよく、この目的のために多層回路基板は必要とされない。

本実施形態において、各場合に、５つの接触ニップル３０が、互いに電気接続される。これは次のことを意味する。すなわち、チップキャリア２の５つの導体経路は、全ての接触点１６が導体経路１４によって接続されるように意図されている限り、互いに電気接続されるということである。

このようなアダプタは、標準化された格子レイアウトに配列された、接続側１１の接触点１６を備えたチップキャリア２の試験に用いてもよい。このことは、接触点１６の格子パターンが接触ニップル３０のレイアウトと一致する限り、このアダプタを異なるチップキャリア２のために用いてもよいということを意味する。これは、次のことを意味する。すなわち、チップキャリア２における接触点１６のレイアウトが標準化され、アダプタ１の接触ニップル３０のレイアウトと一致する限り、フィンガーテスタでチップキャリアを試験するために、そのチップキャリア用の新しいアダプタを設計することが原則として必要ではないということである。

もちろん、異なる方法で接触ニップル３０を相互接続することもまた可能であり、この場合たとえば、異なる行の接触ニップルが互いに電気接続されるか、または互いに電気接続される接触ニップルの数が、より多いかもしくはより少ない。

アダプタにいくつかの接触フィールド３１を設けることも得策となり得るが、その場合には、１つの接触フィールド内において接触要素（ここには接触ニップル３０）が互いに電気接続され、異なる接触フィールドの個々の接触要素もまた互いに電気接続される。たとえば、図８に示すアダプタの場合には、個々の導体経路３２を、対応するさらに別の接触フィールドにおける対応する導体経路に電気接続してもよい。

図９に、概略的かつ非常に単純化した形状でチップキャリア２の導体経路を示すが、それぞれの導体経路はチップ側から接続側へ案内される。図８のアダプタによって、導体経路の一行において１つ置きに導体経路が電気接続される。かくして２つの試験網３３、３４が、各行に形成される。したがって、試験網の２つの隣接した導体経路間に、各場合に、もう１つの試験網の別の導体経路が存在する。このようにして、試験網の２つの隣接した導体経路が短絡を形成すれば、必ず、これら２つの導体経路間に配列された、もう１つの試験網のもう１つの導体経路と短絡を生じるということが確実となる。これは、シールド隣接基準（Ｓｈｉｅｌｄｅｄ Ａｄｊａｃｅｎｃｙ Ｃｒｉｔｅｒｉｏｎ）と呼ばれる。なぜなら、各個別の導体経路は、隣接する導体経路によって、同じ試験網の最も近い隣接した導体経路からシールドされるからである。試験網をこのように形成すれば、次のことが確実となる。すなわち、チップキャリアにおける導体経路間の任意の短絡が、それぞれ多数の導体経路を含ことができる関連する試験網間の短絡試験によって検出可能だということである。さらに、多数の導体経路をこのように相互接続することによって、試験網の数の著しい低減、および結果として測定作業の紛れもない低減が可能となる。図８によるアダプタにおいて、各場合に、５つの導体経路が互いに接続されている。また、さらに多くの導体経路を互いに接続することももちろん可能であり、最大５０の導体経路の相互接続が検知可能である。全ての導体経路を接続してわずか２つの試験網を形成し、結果として、短絡に関してチップキャリアを試験するために単一の測定値を測定するだけでよいのが理想的である。

より単純な実施形態において、たとえば電力または接地導体経路などのより長い、分岐した導体経路をチップキャリアに設ける意図である場合には、これらのより長い導体経路だけを互いに接続し、結果として１つの大きな試験網（それに対して他の導体経路を個別に試験可能な）を得るのが得策であり得る。それから、この試験網に、たとえば高試験電圧を一度印加し、他の全ての導体経路を、短期間この高試験電圧に対して試験することが可能である。この接続では、(特許文献１０)が参照されている。

図１０は本発明によるさらなるアダプタを示すが、このアダプタは、図３に示すアダプタと設計において類似している。したがって、同一の部分には同じ参照符号を付した。

アダプタ１は、各場合に、それぞれ１０×１０のスルーホール４を備えた４つのマトリックスを有し、各スルーホール４が接触ピン５を保持している。結果として８つの接触フィールドが形成され、８つのチップキャリア２を保持している。アンテナ基板３５が各アダプタ本体３に隣接し、そしてアンテナ基板に形成されたアンテナに電位を印加するためのケーブル３６が、アンテナ基板のそれぞれに設けられている。アンテナ基板３５には、接触ピン５の通過のための関連するスルーホールが作られている。アンテナは、アンテナ基板３５のほぼ全体にわたって広がる接触層として形成し、接触ピン５を収容するためのスルーホールの領域においてのみ絶縁してもよい。しかしながら、アンテナはまた、複雑な構造であってもよい。

アダプタ本体３およびアンテナ基板３５と同じ外寸の２つの整列プレート３７がまた設けられている。これらの整列プレート３７には、それぞれ、４つの開口部３８があり、これらの開口部は、試験されるチップキャリア２の輪郭よりもいくらか小さい。開口部３８は、下をいくらか切り取られており、その結果、内側へ突き出ている連続的な境界ウェブ３９が各開口部３８に形成される。各場合にチップキャリアの端部セクションが境界ウェブ３９にぴったり入るような状態で、チップキャリアを各開口部３８に挿入してもよい。

整列プレート３７、アンテナ基板３５およびアダプタ本体３には対応するスルーホール４０があり、これらのスルーホールにねじ接続手段４１すなわち適切なねじおよびナットが置かれ、これらによって、整列プレート３７ならびにアダプタ本体およびその間に位置するアンテナ基板３５が一緒にクランプされてユニットを形成し、他方で、個々のチップキャリアが、整列プレート３７によって、対応する接触フィールドに圧締される。

ねじ接続手段４１は、クランプ装置を表わす。好都合にも、これらのクランプ装置は、アダプタ１の表面にわたって均等に配分されているので、均等に配分された負荷がアダプタ１に加えられる。

このアダプタには整列プレート３７によってチップキャリアがクランプされているが、このアダプタは、ユニットとしてフィンガーテスタに取り付けて試験してもよい。フィンガーテスタ自体には、アダプタおよびチップキャリアを保持するための追加の取付具は必要ではない。

上記のねじ接続手段４１の代わりに、クイックアクション（ｑｕｉｃｋ−ａｃｔｉｏｎ）クランプ要素もまた用いてもよい。

整列プレート３７およびねじ接続手段４１で構成され、アダプタに直接形成される位置決め装置の代わりに、対応する圧力プレートをフィンガーテスタに備えた、プレス形状の位置決め装置を提供することももちろん可能である。

導体アセンブリをアダプタにクランプする際に、相当な力をかけなければならないので、アダプタで試験される導体アセンブリのうちのいくつかだけをクランプしかつ整列させるように準備し、続いて導体アセンブリの別のグループをクランプしかつ試験するのが得策であり得る。これは、１つの回路基板に形成されたいくつかの導体アセンブリ、いわゆるユースの試験に特に当てはまる。なぜなら、全てのユースを同時にクランプすることは、それに伴う強い力のために相当な物理的問題につながる可能性があるからである。したがって、いくつかのユースを備えた回路基板を試験する際に、各場合に、ユースの一行のみをアダプタにクランプするのが得策であり得るが、その場合には、整列プレートの代わりに、２つのクランプビームが提供されて、それぞれが回路基板におけるユースの行の両側に隣接して配列され、アダプタ本体にクランプされる。

多数のユースを備えた回路基板を試験する代替方法によって、ただ１つまたは非常に少数のユースを試験するためのアダプタが提供される。すなわち、このアダプタには、ただ１つまたは少数の接触フィールドがある。このアダプタは、適切なメカニズムによって、アダプタが接触可能な回路基板の側面へ圧締され、関連する測定作業が実施される。この測定作業が完了すると、アダプタは、メカニズムによって回路基板から短距離を移動され、さらなるユースにシフトされて、それに対して圧締される。その後、別の試験測定作業が実行可能である。このように、アダプタは、各場合に、個別ユース間または少数のユースのグループ間を移動する。

本発明の範囲内において、アダプタに特別に設けられたアンテナの代わりに、チップキャリアに形成された導体経路をアンテナとして用いることもまたもちろん可能である。これは、チップキャリアが、たとえば電源用または接地用の導体経路などのより大きくて分岐した導体経路を有しているときに特に当てはまる。

本発明によるアダプタを、チップキャリアを試験するための実施形態の助けを借りて上記で説明してきた。しかしながら、本発明によるアダプタは、チップキャリアを試験するためだけでなく、互いにあまり接近して配列されてなく、たとえば少なくとも０．５ｍｍの間隔を有する接触点を一側面に備えた任意の種類の導体アセンブリを試験するために用いてもよい。もう一方の側面の接触点は、所望の任意の方法で形成してもよい。これらの接触点は、特に、非常に小さくて互いに接近していてもよい。なぜなら、このような接触点は、試験フィンガーで困難なく接触することができるからである。本発明によるアダプタ、およびフィンガーテスタを用いれば、チップ側の領域において３次元の輪郭を備えたチップキャリアを試験することもまた可能である。

本発明は以下のように簡潔に要約できる。

本発明は、導体アセンブリ、特にチップキャリアを試験するためのアダプタに関する。このような導体アセンブリは、高密度には配列されずにたとえば０．５ｍｍの最小間隔のある接触要素を一側面に有している。アダプタには、それぞれが一組の接触要素を備えた少なくとも２つの接触フィールドがあり、そして各場合に、接触フィールドの接触要素を用いて、あまり高密度に配列されていない接触点において、１つの導体アセンブリに接触可能である。接触フィールドの１つにおける各接触要素は、別の接触フィールドの接触要素に電気接続されるので、２つの導体アセンブリの導体経路が互いに電気接続され、同時に試験可能である。

チップ側および接続側をそれぞれ向けている２つのチップキャリアの斜視図である。 エッジ境界と共に、接触点、導体経路およびビアホールのみが示された図１のチップキャリアである。 図１および２のチップキャリアを備えた本発明によるアダプタである。 チップキャリアと共に、図３のアダプタにおける接触ピンのアレイである。 本発明によるさらなるアダプタの斜視図である。 アダプタの個々の導体経路を平面図で示している図５のアダプタである。 本発明によるアダプタが用いられているフィンガーテスタである。 本発明によるさらなるアダプタの平面図である。 極めて単純化された形状における、チップキャリアの連結された導体経路の配列である。 チップキャリアを自身に取り付けたアダプタの斜視図である。

Claims (29)

1. いくつかの導体経路を備えた１つまたは複数の導体アセンブリ（２）を、フィンガーテスタにおいて試験するためのアダプタであって、前記１つまたは複数の導体アセンブリが、最も近くに隣接する接触点から少なくとも所定の間隔で配列された接触点（１６）が設けられた一側面（１１）を有し、その結果、前記導体アセンブリのこの側面が、アダプタによって接触可能であり、
   前記アダプタ（１）が、一組の接触要素（６、７；２６、２７）を備えた少なくとも１つの接触フィールド（１７、１８）を有し、前記接触フィールド（１７、１８）の前記接触要素（６、７；２６、２７）が、前記導体アセンブリの前記接触点（１６）に対応するパターンで配列され、
   接触要素（６；２６）が、各場合に、さらなる接触要素（７；２７）に電気接続されて、前記１つまたは複数の導体アセンブリの前記導体経路が、前記アダプタによって接触されない前記１つまたは複数の側面に少なくとも１つの接触点を有しているいくつかの試験網に結合されるようになっているアダプタ。
2. 前記試験網が、前記アダプタによって接触されない、前記１つまたは複数の導体アセンブリの前記１つまたは複数の側面に少なくとも２つの接触点を有することを特徴とする、請求項１に記載のアダプタ。
3. 前記アダプタ（１）が、一組の接触要素（６、７；２６、２７）をそれぞれ備えた少なくとも２つの接触フィールド（１７、１８）を有し、
   前記接触フィールド（１７）のうちの１つにおける少なくともいくつかの接触要素（６；２６）が、各場合に、別の接触フィールド（１８）の１つの接触要素（７；２７）に電気接続されることを特徴とする、請求項１または２に記載のアダプタ。
4. １つの接触フィールド（１７）の全ての接触要素（６；２６）が、別の接触フィールド（１８）の前記接触要素（７；２７）にペアで接続されることを特徴とする、請求項３に記載のアダプタ。
5. 前記個別接触フィールド（１７、１８）の前記接触要素（２６、２７）が一緒に接続されて、各場合に、接触フィールド（１７）の１つの接触要素（２６）が、前記接触フィールド（１７）の一定のポイントにおいて、別の接触フィールド（１８）の対応するポイントにおける、前記接触フィールド（１８）の接触要素（２７）と電気接続されるようになっていることを特徴とする、請求項３または４に記載のアダプタ。
6. 前記接触フィールド（３１）の接触要素（３０）が、前記接触フィールド（３１）のさらなる接触要素（３０）に電気接続されることを特徴とする、請求項１〜５のいずれか一項に記載のアダプタ。
7. 前記接触要素が互いにペアで電気接続されることを特徴とする、請求項６に記載のアダプタ。
8. 前記接触フィールドのいくつかの接触要素が互いに電気接続され、その結果、試験される導体アセンブリのいくつかの導体経路が、連結されて試験網を形成することを特徴とする、請求項１〜３のいずれか一項または請求項６に記載のアダプタ。
9. 前記導体アセンブリが、さらなる導体アセンブリに接続するための接続側であって、前記接続側における前記接触点にアダプタによって接触可能な接続側と、集積回路へ接続するための接触点（１２）が設けられたチップ側（１０）と、を備えたチップキャリアであることを特徴とする、請求項１〜８のいずれか一項に記載のアダプタ。
10. 前記接触要素（６、７）が、各場合に、接触ピン（５）の先端によって表わされることを特徴とする、請求項１〜９のいずれか一項に記載のアダプタ。
11. 前記接触要素（２６、２７）が、導電ゴム材料のニップル形状であることを特徴とする、請求項１〜９のいずれか一項に記載のアダプタ。
12. 各場合に、前記接触ピン（５）のうちの１つの一端部における先端（６）が、１つの接触フィールド（１７）の前記接触要素のうちの１つを表わし、当該の前記接触ピン（５）のもう１つの端部の先端（７）が、別の接触フィールド（１８）の前記接触要素のうちの１つを表わすことを特徴とする、請求項１０に記載のアダプタ。
13. 前記アダプタ（１）が、前記接触要素を互いに電気接続するために導体経路（２８）が設けられているアダプタ本体（３）を有することを特徴とする、請求項１〜１２のいずれか一項に記載のアダプタ。
14. アダプタによって接触可能な前記接触点（１６）が、少なくとも０．５ｍｍ、好ましくは１ｍｍの距離で離間されていることを特徴とする、請求項１〜１３のいずれか一項に記載のアダプタ。
15. アダプタによって接触可能な前記接触点（１６）が、直径０．５ｍｍ以上であることを特徴とする、請求項１〜１４のいずれか一項に記載のアダプタ。
16. アダプタによって接触可能な前記接触点（１６）が、たとえばボール格子配列などの規則的な格子に配列されていることを特徴とする、請求項１〜１５のいずれか一項に記載のアダプタ。
17. 前記アダプタが、不均等な電界を発生するアンテナ（２９）を有することを特徴とする、請求項１〜１６のいずれか一項に記載のアダプタ。
18. 前記アダプタ（１）が、各場合に、１つの導体アセンブリ（１７、１８）を保持する対向側面に接触フィールドを有することを特徴とする、請求項１〜１７のいずれか一項に記載のアダプタ。
19. 前記アダプタ（１）が、１つまたは複数の導体アセンブリを前記アダプタ（１）に固定するための位置決め装置を有することを特徴とする、請求項１〜１８のいずれか一項に記載のアダプタ。
20. 前記位置決め装置が、固定装置によってアダプタ本体に固定可能な整列プレートを有し、かつ試験される前記導体アセンブリの輪郭よりもいくらか小さな少なくとも１つの開口部を設けられ、その結果、導体アセンブリが、前記開口部の領域において前記アダプタ本体と前記整列プレートとの間に配置されるとき、前記導体アセンブリが前記アダプタに固定され、そして前記アダプタ本体と接触していない、前記導体アセンブリ（２）の前記側面がアクセス可能であることを特徴とする、請求項１９に記載のアダプタ。
21. 前記固定装置がねじ接続部の形状であることを特徴とする、請求項２０に記載のアダプタ。
22. 前記固定装置がクイックアクションクランプの形状であることを特徴とする、請求項２０に記載のアダプタ。
23. 請求項１〜２２のいずれか一項に記載のアダプタにより、フィンガーテスタにおいて導体アセンブリを試験する方法であって、
    − アダプタによって接触可能な接触点を有する一側面を備えた少なくとも１つの導体アセンブリ（２）が、アダプタ（１）と接触させられ、前記アダプタ（１）の接触フィールドにおける接触要素（６、７；２６、２７）が、前記導体アセンブリ（２）の前記対応する接触点と電気接触させられ、
    − 前記導体アセンブリ（２）および前記アダプタ（１）を含むユニットが、前記アダプタ（１）が電子評価ユニットに直接に接続されることなく、前記フィンガーテスタに配置され、
    − 短絡および／または断線に関して前記導体アセンブリ（２）の導体経路（１４）をテストするために、前記アダプタによって接触される前記側面にはない、前記導体アセンブリの前記接触点（１２）が、前記試験フィンガー（２１）によって接触される方法。
24. 前記導体アセンブリ（２）の前記導体経路（１４）が、断線に関して抵抗測定によって試験されることを特徴とする、請求項２３に記載の方法。
25. 前記導体アセンブリ（２）の前記導体経路（１４）が、断線に関してフィールド測定法によって試験されることを特徴とする、請求項２３に記載の方法。
26. 前記導体アセンブリ（２）の前記導体経路（１４）が、短絡に関して抵抗測定によって試験されることを特徴とする、請求項２３〜２５のいずれか一項に記載の方法。
27. 前記導体アセンブリ（２）の前記導体経路（１４）が、短絡に関して前記フィールド測定法によって試験されることを特徴とする、請求項２３〜２５のいずれか一項に記載の方法。
28. 一体型アンテナ（２９）を備えたアダプタ（１）を用いて、前記フィールド測定法を実行することを特徴とする、請求項２５または２７に記載の方法。
29. 各場合に、試験される前記導体アセンブリ（２）の１つの導体経路（１４）をアンテナ（２９）として用いて、前記フィールド測定法を実行することを特徴とする、請求項２５、２７または２８のいずれか一項に記載の方法。

Images