JP2006503263A - アクチブなマルチビームｅｓａデジタルレーダシステム用の効率的な広帯域波形発生および信号処理設計 - Google Patents

Abstract

マルチビームの電子的に走査されたアンテナアレイ（ＥＳＡ）レーダシステム用の効率的なデジタル広帯域波形発生および信号処理システムである。デジタル波形発生器50は最初にＥＳＡにより送信される共通の信号の位相角度に対応して一連の波形位相角度を発生する。その後、各アンテナ素子に対して波形位相角度は時間遅延および位相調節を付加してビームを操縦するため調節される。デジタル信号はその後、余弦関数を調節された位相角度に適用することにより各アンテナ素子で発生される。図示の実施形態では、これは余弦検索表14を使用して行われる。各デジタル余弦波はその後、デジタルへ変換する準備のために直列メモリバッファ16A乃至16Lに記憶される。各デジタル信号は各アンテナ素子でデジタルアナログ変換器18A乃至18LとＲＦフィルタ20A乃至20Lを通過され、結果的なアナログ信号はパワー増幅器20A乃至至20Lで増幅され、その後、広帯域サーキュレータ24A乃至24Lを通してアンテナ素子26A乃至26Lへ送られる。受信するとき、各アンテナ素子26A乃至26Lで、広帯域の線形増幅器30A乃至30LとＲＦフィルタ32A乃至32Lは後続するアナログデジタル変換器34A乃至34Lの振幅および信号調節を行いながら帯域外信号の除去を行う。（各エレメントで１つの）結果的なデジタル信号は各デジタル信号をＮ個の周波数チャンネルに分割する36A乃至36Lを介して送信される。各周波数チャンネルのデジタルビーム成形装置38A乃至38Lはその後、位相調節が付加された各アンテナ素子からの同じ周波数チャンネルを結合することにより多数のデジタルの同時的なビームを成形する。

Description

本発明はレーダシステムに関し、特にマルチビーム電子走査アンテナアレイレーダシステムにおけるデジタル波形発生および受信ビーム成形に関する。

あるレーダ応用はそれらの探索レート能力を強化するために多数の同時的な送信および受信ビームを使用する。多数の同時的なビームの使用は状況的検知の維持を支援し、クラッタ消去および改良された妨害対抗能力のような進歩した処理技術を可能にする。

多数の同時的なビームは電子的に走査されたアンテナアレイ（ＥＳＡ）を使用して発生されることができる。ＥＳＡは所望の全体的なアンテナパターンを形成するために共に動作する幾つかの個々のアンテナ素子のアレイである。各アンテナ素子は位相の変化した共通の信号を放射する。アンテナビームの方向は個々のアンテナ素子を駆動する信号の位相を変化することによって制御されることができる。したがって、信号ソースとアンテナ素子間の各パスに沿った信号が制御された位相を有することが必要とされる。

通常、ＥＳＡは送信モードでアンテナ素子に対する正確な位相調節により放射される信号を分配し、受信モードでアンテナ素子の信号モードをコヒーレントに結合するためにアナログのアンテナマニホルドを使用する。このようなマニホルドはフィードアンテナ、フィード分配ネットワーク、およびコーポレートフィードのような複雑な回路を含んでいる。これらのマニホルドはアンテナアレイの素子数に比例して非常に大きく重くなる。

バトラーマトリックスは多数の同時的なビームを発生するためにアンテナアレイを給電するために使用されている。しかしながら、バトラーマトリックスは現在さらに求められている応用に関して帯域幅が十分ではなく、本質的に複雑で重量の大きい装置である欠点を有する。

したがって、広い帯域幅を有し、廉価であり、重量の軽いマルチビームの電子的に走査されたアンテナアレイのための効率的な波形発生用システムまたは方法が技術において必要とされている。

この技術の必要性は本発明の電子的に走査されたアンテナアレイ（ＥＳＡ）レーダシステムの効率的なデジタル広帯域波形発生および信号処理設計によって解決される。

送信するとき、デジタル波形発生器はアンテナアレイの個々の素子により送信される信号のデジタル形態を発生する。異なる信号が各素子に対して発生される。これらのデジタル信号はそれぞれアンテナ素子のデジタルアナログ変換器（Ｄ／Ａ）と無線周波数（ＲＦ）フィルタを通過する。結果的に得られたアナログ信号はそれぞれパワー増幅器により増幅され、その後、広帯域サーキュレータを通してアンテナ素子へ送信される。

デジタル波形発生器は最初に送信される波形の位相に対応して一連の波形位相角度を発生する。これらは全てのアンテナ素子に共通である。その後、各アンテナ素子では、波形位相角度は時間遅延および位相調節を付加することによりビームを操縦するために調節される。デジタル信号はその後、余弦関数を調節された位相角度に適用することによって各アンテナ素子に対して発生される。図示の実施形態では、これは余弦ルックアップテーブルを使用して実現される。各デジタル余弦波はその後、直列メモリバッファにロードされ、Ｄ／Ａ変換器へ読み出される。

受信するとき、各アンテナ素子で、広帯域の線形増幅器とＲＦフィルタは後続するアナログデジタル変換器（Ａ／Ｄ）の振幅および信号調節を行いながら帯域外信号の除去を行う。（各エレメントに対して１つの）結果的なデジタル信号はデジタル周波数チャンネル化装置を介して送信される。同様の各アンテナ素子からの周波数チャンネルはその後、多数のデジタルの同時的なビームを形成するために結合される。送信チェーンのように、ビーム形成は時間遅延と位相調節の組合わせで行われることができる。

説明する実施形態と例示的な応用を本発明の有効な考察を説明するために添付図面を参照して説明する。
本発明を特定の応用において実施形態を参照してここで説明するが、本発明はそれに限定されないことを理解すべきである。当業者は付加的な変更、応用、実施形態をその技術的範囲内および本発明が非常に有用である付加的な分野で認識するであろう。

本発明は電子的に走査されたアンテナアレイ（ＥＳＡ）レーダシステムにおける効率的なデジタル広帯域波形発生および信号処理設計である。

デジタル技術の進歩、特にアナログデジタル（Ａ／Ｄ）変換器で利用可能な帯域幅を大きくし、プロセッサの処理能力を高くすることにより、デジタルアンテナマニホルドの実用的な構成、特に送信におけるデジタル波形の発生および受信におけるデジタルビーム成形を可能にする。

図１は本発明の考察にしたがって設計された広帯域マルチビームデジタルＥＳＡレーダシステムの送信回路100のブロック図である。デジタル波形発生器50はアンテナアレイの個々の素子26A乃至26Lにより送信される信号のデジタル波形を発生する。異なる信号が各素子に対して発生される。これらの各デジタル信号はＤ／Ａ 18A乃至18LとＲＦフィルタ20A乃至20Lを通過される。結果的なアナログ信号はそれぞれパワー増幅器22A乃至22Lにより増幅され、その後、広帯域サーキュレータ24A乃至24Lを通して対応するアンテナ素子26A乃至26Lへ送信される。アンテナアレイはＬ個の個々の素子26A乃至26Lからなり、Ｌは整数である。説明する例では、アンテナアレイは１０００個の素子を含んでおり、Ｄ／Ａ変換器は４０ＧＨｚのサンプリング周波数で動作し、送信されたエネルギは１０ＧＨzの中心周波数を有する。

送信された信号が余弦波（または正弦波）の形態であると仮定すると、デジタル波形発生器は最初に、送信される波形の位相に対応した一連の位相角度を発生する。これは図１に示されているように波形位相角度発生器10により行われる。波形位相角度発生器10により発生された一連の位相角度は全てのアンテナ素子に共通である。第２に、波形位相角度は各アンテナ素子26A乃至26Lに対して時間遅延と位相調節を付加することによりビームを操縦するためにデジタルビーム操縦装置12により調節される。一連の調節された位相角度はしたがって各アンテナ素子26A乃至26Lに対して発生される。デジタル信号はその後余弦関数を調節された位相角度へ適用することにより各アンテナ素子26A乃至26Lに対して発生される。図１に示されている例示的な実施形態では、これは余弦ルックアップテーブル14を使用して行われる。各デジタル余弦波はその後、シリアルメモリバッファ16A乃至16Lへロードされ、Ｄ／Ａ変換器18A乃至18Lへ読み出される。

波形位相角度発生器10はレーダパルス中に送信される信号の位相に対応して一連の位相角度φ（ｎ）を発生する。これらの位相角度φ（ｎ）はアレイの全てのアンテナ素子に共通である。波形位相角度発生器10はディレクトデジタルシンセサイザー（ＤＤＳ）または類似の装置により構成されることができる。

波形位相角度φ（ｎ）はその後、デジタルビーム操縦装置12へ入力される。ビーム操縦装置12は各アンテナ素子に対して時間遅延および位相調節を付加する。時間遅延は広い帯域幅にわたって均一なビーム指向を可能にし、位相調節は中心周波数の時間遅延量子化を補償する。送信されたレーダービームを操縦するために、各アンテナ素子は共通の波形信号に付加された特定の位相角度をもたなければならない。これはデジタルで実行されることを除いてアナログビーム操縦システムで必要とされる位相シフトと類似している。デジタル遅延はまた送信されたビームの焦点を結ぶために必要とされる。そうでなければビームは周波数でスキントされ、即ちエッジ周波数は中心周波数と同一方向で指向されない。

各素子に対して、異なる位相調節および時間遅延は波形位相角度発生器10により発生される波形位相角度φ（ｎ）と組み合わされて、ｌ＝１乃至Ｌに対して調節された位相角度θ_l（ｎ）を形成し、ここで下付のｌはその信号のアンテナ素子26A乃至26Lを示し、Ｌはアンテナアレイの個々の素子の総数である。

図２は、本発明の考察にしたがって設計されたデジタルビーム操縦装置12のフローチャートである。デジタル操縦装置12への入力は一連の波形位相角度φ（ｎ）である。出力はｌ＝１乃至Ｌに対する調節された位相角度θ_l（ｎ）である。

最初に、ステップＴ１で、時間遅延ｔ_lは次式を使用して計算される。

ここで＾ｕ_Tは送信ビームに沿った単位ベクトルであり、^→ｘ_lはアンテナアレイセンタに関するアンテナ素子ｌの位置であり、ｃは光速度である。

ステップＴ２で、量子化されたサンプルシフトｉ_ｌは次式を使用して計算される。
ｉ_ｌ＝ｒｏｕｎｄ（ｔ_l／ｔ_ｑ） ［２］
ここでｔ_ｑは波形位相角度発生器10の時間量子化である。

ステップＴ３で、残留時間ｔ_ｒｌは次式を使用して計算される。
ｔ_ｒｌ＝ｔ_ｌ−ｉ_ｌｔ_ｑ ［３］
ステップＴ４で、位相シフトγ_ｌは素子ｌに対して計算される。
γ_ｌ＝２πｆ_ｃｔ_ｒｌ ［４］
ここで、ｆ_ｃは送信されたビームの中心周波数である。

最終的に、ステップＴ５で、時間遅延ｔ_ｌおよび位相シフトγ_ｌは波形位相角度φ（ｎ）に適用され、出力信号θ_l（ｎ）を生じる。即ち、
θ_l（ｎ）＝φ（ｎ−ｔ_ｌ）＋γ_ｌ ［５］
これらのステップは全てのアンテナ素子ｌ＝１乃至Ｌに対して反復される。

好ましい実施形態では、デジタルビーム操縦装置12はソフトウェアで構成される。デジタルビーム操縦は単一のコンバータを使用して全てのアンテナ素子に対して行われるか、各素子で別々のプロセッサにより各素子で別々に行われることができる。

図２はデジタルビーム操縦装置12の構成を示しており、それによって時間遅延および位相調節が計算される。その代わりに、時間遅延および位相調節は前もって計算され、ルックアップテーブル中に記憶されることができるか、或いはこれらはあるディスクリートな位置に対して計算され記憶され、補間により中間位置に対して導出されることができる。デジタルビーム操縦装置12はしたがって計算、ルックアップテーブル、またはテーブルと補間の組合わせによって行われることができる。

デジタルビーム操縦の実行後、デジタル信号ｙ_ｌ（ｎ）はｌ＝１乃至Ｌに対して一連の調節された位相角度θ_l（ｎ）のそれぞれに余弦関数を適用することにより各アンテナ素子26A乃至26Lに対して発生される。
ｙ_ｌ（ｎ）＝ｃｏｓ［θ_l（ｎ）］ ［６］
例示された実施形態では、これは余弦ルックアップテーブル14を使用して行われる。
各デジタル余弦波ｙ_ｌ（ｎ）はその後、アナログへの変換に備えてシリアルデュアルメモリバッファ16A乃至16Lにロードされる。波形は典型的に幾つかのパルスにわたって反復的であり、ビーム操縦コマンドは通常、少なくとも１ミリ秒で固定されているので、シリアルメモリは４０ＧＨｚよりも非常に低い速度で更新されることができる。

各パルスでは、シリアルメモリバッファ16A乃至16Lはサンプリング速度（例えば４０ＧＨｚ）でＤ／Ａ変換器18A乃至18Lへ読み出される。ＲＦフィルタ20A乃至20LはＤ／Ａにより発生される帯域外周波数を排除するために各Ｄ／Ａ18A乃至18Lに後続する、パワー増幅がその後パワー増幅器22A乃至22Lにより実行され、信号は広帯域サーキュレータ24A乃至24Lを経てアンテナ素子26A乃至26Lへ送信される。パワー増幅器およびサーキュレータはＥＳＡシステムに共通である。

本発明のデジタルシステムにより、Ｄ／Ａ変換器、ＲＦフィルタ、パワー増幅器だけが各素子で必要とされる。デジタル波形発生器は単一のコンピュータを使用して構成されることができる。当業者に知られているように、高速度クロック信号もまた各素子で全てのデジタル装置を駆動するために必要とされる。アナログシステムの複雑なアンテナマニホルドはもはや必要とされない。

図３は本発明の考察にしたがって設計された広帯域マルチビームデジタルレーダの受信回路200のブロック図である。送信された信号はアンテナ素子26A乃至26Lおよび対応するサーキュレータ24A乃至24Lにより受信される。受信された信号は各アンテナ素子に対して線形増幅器30A乃至30Lにより増幅され、帯域外信号の排除を行うＲＦフィルタ32A乃至32Lと、受信されたアナログ信号をデジタルデータへ変換するアナログデジタル（Ａ／Ｄ）変換器34A乃至34Lがそれに後続する。デジタル化された後、次のステップは単一のコンピュータまたは多数のプロセッサを使用して実行されることができる。

各アンテナ素子26A乃至26Lからのデジタルデータは対応する周波数チャンネル化装置36A乃至36Lへ与えられ、そこで各信号をＮ個の異なる周波数帯域へ分離する。例えば、受信された信号が８Ｇｈｚ乃至１２ＧＨｚの範囲であると仮定すると、各周波数帯域は１００ＭＨｚの帯域幅を有し、それによって第１の周波数チャンネルは８．０乃至８．１ＧＨｚの範囲であり、第２のチャンネルは８．１乃至８．２ＧＨｚの範囲であり、以下同様である。これは高速度フーリエ変換（ＦＦＴ）を使用して実行されることができる。当業者がサイドローブの減少、ゼロパディング等のために振幅加重のような付加的なことをこのステップで行う選択してもよいことが理解されよう。

周波数チャンネル化後、デジタルビーム成形装置38A乃至38Lは各アンテナ素子から同じ周波数チャンネルを取り、多数のデジタルの同時的なビームを成形するためにこれらを結合する。デジタルビーム成形は各周波数チャンネルに対して別々に行われる。Ｎ個のデジタルビーム成形装置38A乃至38Nが存在し、Ｎは周波数チャンネルの総数である。各デジタルビーム成形装置38A乃至38NはＬ個の入力と、Ｍ個の出力を有し、ここでＬはアンテナ素子の総数であり、Ｍは所望されるチャンネル当りのデジタルビームの数である。各アンテナ素子からの同じ周波数チャンネルはデジタルビーム成形装置38A乃至38Nへ入力される。例えば第１の周波数チャンネルに対応するデジタルビーム成形装置38Aは周波数チャンネル化装置36Aから（第１のアンテナ素子26Aから）の第１のチャンネル出力と、周波数チャンネル化装置36Bから（第２のアンテナ素子26Bから）の第１のチャンネル出力を入力し、以下同様に周波数チャンネル化装置36Lから（最後のアンテナ素子26Lから）の第１のチャンネル出力を入力する。各デジタルビーム成形装置38A乃至38Nはその後、Ｍ個の同時的なデジタルビームを出力し、全部でＭ×Ｎのビームを成形する。

図４は本発明の考察にしたがって設計されたデジタルビーム成形装置38のフローチャートである。ｉ番目のデジタルビーム成形装置38への入力は周波数チャンネルｉに対応するＬ個の周波数チャンネル化装置36A乃至36Lからｌ＝１乃至Ｌに対する出力ｚ_i,l（ｎ）である。

最初に、ステップＲ１で、チャンネルｉの中心周波数ｆ_ｃｉが計算される。
ｆ_ｃｉ＝（ｆ_ｓａｍｐｉ／ＮＦＦＴ）＋ｆ_ｏ ［７］
ここでｆ_ｓａｍｐはＡ／Ｄ変換器のサンプリング速度であり、ＮＦＦＴはＦＦＴの大きさであり、ｆ_ｏはＬＯ周波数である。

ステップＲ２で、各受信ビームｋ＝１乃至Ｍおよびチャンネルｉのアンテナ素子ｌ＝１乃至Ｌに対する位相シフトφ_{ｉ，ｋ，ｌ}が以下のように計算される。

ここで^→ｘ_lはアンテナアレイの中心に関するアンテナ素子ｌの位置であり、＾ｕ_ｋはｋ番目の受信ビームに沿った単位ベクトルであり、ｃは光速度である。

ステップＲ３で、チャンネルｉのｋ＝１乃至Ｍの受信ビームｖ_ｉ，ｋ（ｎ）は全ての素子 にわたって位相シフトを提供し、信号を付加することによって計算される。

ここでｚ_ｉ，ｌ（ｎ）は周波数チャンネルｉに対応するｌ番目の周波数チャンネル化装置からの出力である。

これらのステップは全てのチャンネルｉ＝１乃至Ｎに対して反復される。

その代わりに、良好な周波数チャンネル化が実行され、問題のフィルタにわたって十分なビームカバー範囲が必要とされるときに素子におけるＦＦＴが実行されることができる。

各形成されたビームはその後、レーダ、通信またはＥＷ処理装置40A-1乃至40N-Mにより通常通り処理されることができる。これらのシステムは主としてレーダで使用されるが、通信またはＥＷ（電磁波）応用で使用されることもできる。

ここで説明したデジタルレーダ構成はＤ／ＡおよびＡ／Ｄのダイナミック範囲の要求を緩和することに注意すべきである。例えば、１０００素子アレイおよび２０％のデューティ係数の波形で−１４０ｄＢ／Ｈｚスペクトル純度を実現するには４ビットのＤ／Ａが十分である。類似のサイズのアレイで受信するとき、６ビットのＡ／Ｄが、能動的ＥＳＡシステムの線形増幅器のダイナミック範囲に近いダイナミック範囲を実現するのに十分である。

以上、本発明を特定の応用における特定の実施形態を参照してここで説明した。当業者はその技術的範囲内で付加的な変形、応用、実施形態を認識するであろう。

それ故、特許請求の範囲に記載された本発明の技術的範囲は、任意および全てのこのような応用、変形、実施形態をカバーすることを意図している。

本発明の考察にしたがって設計された広帯域マルチビームデジタルレーダの送信回路のブロック図。 本発明の考察にしたがって設計されたデジタルビーム操縦システムのフローチャート。 本発明の考察にしたがって設計された広帯域マルチビームデジタルレーダの受信回路のブロック図。 本発明の考察にしたがって設計されたデジタルビーム成形システムのフローチャート。

Claims (11)

1. 電子的に走査されたアンテナアレイ（ＥＳＡ）の個々の素子を駆動する信号を発生するシステムにおいて、
   第１のデジタル信号を発生する信号発生器（10）と、
   前記アンテナアレイの個々の素子のそれぞれに対する第２のデジタル信号を発生するために前記第１のデジタル信号で動作するデジタルビーム操縦装置（12）とを具備しているシステム。
2. 前記第１のデジタル信号は前記ＥＳＡにより送信される共通の信号の位相角度を表している一連の波形位相角度である請求項１記載のシステム。
3. 前記デジタルビーム操縦装置（12）は前記アンテナアレイの個々の素子のそれぞれに対して前記第１のデジタル信号へ位相調節を付加するコードを含んでいる請求項１記載のシステム。
4. アンテナ素子ｌの前記位相調節γlは式γl＝２πｆ_cｔ_rlから計算され、この式でｆ_cは送信されたビームの中心周波数であり、ｔ_rlは素子ｌの残留時間である請求項３記載のシステム。
5. 前記デジタルビーム操縦装置（12）は前記アンテナアレイの個々の各素子に対して前記第１のデジタル信号へ時間遅延を付加するコードを含んでいる請求項１記載のシステム。
6. アンテナ素子ｌの前記時間遅延ｔ_lは次式から計算され、
   

   

   この式で＾ｕ_Tは送信ビームに沿った単位ベクトルであり、^→ｘ_lはアンテナアレイの中心に関するアンテナ素子ｌの位置であり、ｃは光速度である請求項５記載のシステム。
7. 前記システムはさらに前記アンテナアレイの個々の各素子に対して第３のデジタル信号を発生するためのプログラムを含んでおり、前記第３のデジタル信号は前記第２のデジタル信号の関数である請求項１記載のシステム。
8. 前記関数は余弦である請求項１０記載のシステム。
9. 前記関数はルックアップテーブルの使用により構成される請求項１０記載のシステム。
10. 前記システムはさらにアナログ信号へ変換する前に、前記デジタル信号を記憶するためのシリアルメモリバッファ（16A-16L）を含んでいる請求項１記載のシステム。
11. 前記システムはさらに前記デジタル信号をアナログ信号へ変換するための各アンテナ素子に対するデジタルアナログ（Ｄ／Ａ）変換器（18A-18L）を含んでいる請求項１記載のシステム。

Images