JP2006351126A - ディスク信号解析装置 - Google Patents
ディスク信号解析装置 Download PDFInfo
- Publication number
- JP2006351126A JP2006351126A JP2005177210A JP2005177210A JP2006351126A JP 2006351126 A JP2006351126 A JP 2006351126A JP 2005177210 A JP2005177210 A JP 2005177210A JP 2005177210 A JP2005177210 A JP 2005177210A JP 2006351126 A JP2006351126 A JP 2006351126A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- circuit
- target
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】 ビタビ復号回路の仕様を決定する前に、光学再生系の応答特性の解析が行えるディスク信号解析装置を提供すること。
【解決手段】
PRML信号処理回路を有するディスク信号解析装置において、前記PRML信号処理回路には、任意の参照レベルを設定する手段と、任意の等化目標レベルを設定する手段と、これら参照レベル信号と目標レベル信号のいずれかを適応等化ターゲットとして選択する手段、を設けたことを特徴とするもの。
【選択図】 図1
【解決手段】
PRML信号処理回路を有するディスク信号解析装置において、前記PRML信号処理回路には、任意の参照レベルを設定する手段と、任意の等化目標レベルを設定する手段と、これら参照レベル信号と目標レベル信号のいずれかを適応等化ターゲットとして選択する手段、を設けたことを特徴とするもの。
【選択図】 図1
Description
本発明はディスク信号解析装置に関し、詳しくは、DVDや次世代記録メディアなどのPRML(Partial Response Maximum Likelihood)信号処理機能が搭載された高密度光ディスク信号をはじめとする少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置の改良に関するものである。
PRML信号処理は高密度化を図る再生信号処理方法の一つであって、符合間干渉を意図的に与える方法によって波形を整えるPR方式と、データ間に相関をもたせて記録したデータの列から最も確からしいデータ列を検出するML方式を採用したデータチャンネル技術である。
磁気ディスクや光ディスクにおいて、MRヘッドまたは光ピックアップで検知した信号だけではデータかノイズかの判断が困難である。そこで、この判断を的確に行うために、PRML信号処理を使う。すなわち、記録された符号は、常に前に書き込まれた符号の影響を受ける。そこで、PRML信号処理ではこの符号間干渉を利用し、データを再生する時に再生歪を修正する波形等化方式(PR方式)と、再生したデータの間に相互関係がある時に最も的確な符号を検出する方式(ML方式)とを組み合わせて用いる。磁気ディスク装置だけでなく、光ディスク装置や映像記録用のVTR等でも注目されている。
出願人は、このようなPRML信号処理回路が搭載されたディスク信号解析装置を、例えば特開2003−203429として出願している。
図3は、従来のディスク信号解析装置におけるPRML信号処理回路の一例を示すブロック図であり、高密度光ディスクドライブにおけるPRML信号処理回路部分と同一の構成を有している。なお、PRML信号処理回路の後段には、再生信号を解析する回路や機能ブロックが接続されるが、本発明の説明では不要なため省略する。
PRML信号処理回路100において、アナログ入力回路1は、入力されるRF信号を増幅したり、インピーダンス変換を目的として信号を増幅する。ゲインを平均化するAGC(Auto Gain Control)、RF信号の不要オフセット成分を取り除くオフセットキャンセル回路を具備することもある。
A/D変換回路2は、アナログ入力回路1の出力信号をディジタル信号に変換して量子化する。
等化回路3は、A/D変換回路2でディジタル信号に変換量子化されたRF信号の特性を、PRML信号処理回路の前段に設けられている光ピックアップ光学特性の伝達関数に合致するように目標とするPR特性に近似させる。
参照レベルメモリ4には、等化回路3の出力信号の等化誤差を算出するための参照レベルデータが保持されている。
ビタビ復号回路5は、等化誤差量から、ビタビアルゴリズムを使って2値信号に復号する。
目標波形生成回路6は、ビタビ復号回路5で復号された2値信号から、理想となる目標レベルを決定して出力するものであり、FIRフィルタなどで構成される。
タップ係数制御回路7は、等化誤差が最小になるように等化回路3のフィルタタップ係数を最適化するものであり、目標波形生成回路6から出力される目標レベル信号、等化回路3から出力される等化信号およびA/D変換回路2から出力される量子化信号が入力されている。
図4は、図3における等化回路3の具体的な構成例を示すブロック図である。図4において、等化回路3は、ディジタルトランスバーサルフィルタ300で構成されている。ディジタルトランスバーサルフィルタ300は、入力信号xkをフィルタのタップ数分に応じて逐次遅延させる複数の遅延素子D0〜DN−1よりなる遅延回路301と、入力信号xk〜xk−N−1とフィルタタップ係数C0〜CN−1を乗じる乗算回路302と、乗算回路302の総和を等化信号ykとして出力する加算回路とで構成されている。
図5は、図3における等化回路3とタップ係数制御回路7を実現するために用いるフィルタユニット400のブロック図である。適応等化フィルタ401はタップ係数Ckを有するものであり、入力信号xkが入力されることによって等化信号ykを出力する。
この等化信号ykは加算器402の一方の入力端子に入力される。加算器402の他方の入力端子には、等化信号ykの理想となるトレーニング信号dkが入力される。加算器402は等化信号ykとトレーニング信号dkの誤差信号ekを演算して、演算結果をLMS(Least Mean Square)ブロック403に入力する。
LMSブロック402は、誤差信号ekが最小となるように、(1)式のアルゴリズムを使って適応等化フィルタ401のタップ係数Ckを最適化する。
Cn+1=Cn+μ*xn*en (1)
μ:ステップサイズで、タップ係数の1回の補正量を制御するパラメータ
Cn+1=Cn+μ*xn*en (1)
μ:ステップサイズで、タップ係数の1回の補正量を制御するパラメータ
図6は、図3の動作を説明するフローチャートである。
ステップ(A)
例えば光ピックアップで検出されたRF信号は、PRML信号処理回路100に入力され、アナログ入力回路1によって所望の信号変換が行われる。
ステップ(A)
例えば光ピックアップで検出されたRF信号は、PRML信号処理回路100に入力され、アナログ入力回路1によって所望の信号変換が行われる。
ステップ(B)
アナログ入力回路1から出力されたアナログ出力信号は、A/D変換回路2でディジタル信号に量子化される。なおこのA/D変換回路2のサンプリングクロックは、図示しない後段のPLL回路で再生されて与えられる。
アナログ入力回路1から出力されたアナログ出力信号は、A/D変換回路2でディジタル信号に量子化される。なおこのA/D変換回路2のサンプリングクロックは、図示しない後段のPLL回路で再生されて与えられる。
ステップ(C)
等化回路3は、量子化されたRF信号を畳み込み演算によって等化する。このとき、等化回路3のタップ数N、タップ係数C0〜CN−1は、光ピックアップの光学伝達関数に合致する目標PR応答波形に近似できるような初期値が与えられる。
等化回路3は、量子化されたRF信号を畳み込み演算によって等化する。このとき、等化回路3のタップ数N、タップ係数C0〜CN−1は、光ピックアップの光学伝達関数に合致する目標PR応答波形に近似できるような初期値が与えられる。
ステップ(D)
ビタビ復号回路5は、等化回路3から出力される等化信号と参照レベルメモリ4に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて2値信号に復号する。例えば、PR(1221)を理想応答波形とする場合、参照レベルメモリ4には、7値の理想レベルが格納されている。
ビタビ復号回路5は、等化回路3から出力される等化信号と参照レベルメモリ4に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて2値信号に復号する。例えば、PR(1221)を理想応答波形とする場合、参照レベルメモリ4には、7値の理想レベルが格納されている。
ステップ(E)
目標波形生成回路6は、ビタビ復号回路5で復号された2値信号から、目標となるレベル信号を出力する。例えばPR(1221)を理想応答波形とする場合、概ね1:2:2:1の比のタップ係数をもったFIRフィルタを通過させることにより、目標レベル信号を生成する。
目標波形生成回路6は、ビタビ復号回路5で復号された2値信号から、目標となるレベル信号を出力する。例えばPR(1221)を理想応答波形とする場合、概ね1:2:2:1の比のタップ係数をもったFIRフィルタを通過させることにより、目標レベル信号を生成する。
ステップ(F)
タップ係数制御回路7は、A/D変換回路2から入力される量子化されたRF信号、等化回路3から入力される等化信号、および目標波形生成回路6から入力される目標レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数Ckを等化誤差が最小になる最適値に補正する。A/D変換回路2後段の各回路はA/Dサンプリングに同期したクロックによって動作するものである。これら後段の各回路には、タップ係数制御回路7に入力される等化信号および量子化されたRF信号のデータタイミングを一致させるための遅延回路(フリップフロップ)が適宜配置されている。
タップ係数制御回路7は、A/D変換回路2から入力される量子化されたRF信号、等化回路3から入力される等化信号、および目標波形生成回路6から入力される目標レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数Ckを等化誤差が最小になる最適値に補正する。A/D変換回路2後段の各回路はA/Dサンプリングに同期したクロックによって動作するものである。これら後段の各回路には、タップ係数制御回路7に入力される等化信号および量子化されたRF信号のデータタイミングを一致させるための遅延回路(フリップフロップ)が適宜配置されている。
ステップ(G)
一連のサンプリング処理が終了するまで、ステップ(A)〜(F)がサンプリングクロックのタイミングで逐次行われる。等化回路3のタップ係数は、等化誤差が最小になる最適値に収束するように制御される。
一連のサンプリング処理が終了するまで、ステップ(A)〜(F)がサンプリングクロックのタイミングで逐次行われる。等化回路3のタップ係数は、等化誤差が最小になる最適値に収束するように制御される。
しかし、このような従来のディスク信号解析装置の適応等化機能を用いて光ディスクドライブのPRML信号処理回路を設計する場合、設計対象とするビタビ復号回路の構成が確定していないと目標とする信号レベルが定まらないことから、信号の適正な評価が行えない不便さがある。
また、光学系の伝達特性をどんなPR応答波形に近似させるかを検討する段階では、参照レベルおよび目標レベルをユーザーが任意に設定できないことから、ビタビ復号パラメータについて試行錯誤を繰り返して解析しなければならず、作業工数を要するという問題があった。
本発明は、このような従来の問題点に着目したものであり、その目的は、ビタビ復号回路の仕様を決定する前に、光学再生系の応答特性の解析が行えるディスク信号解析装置を提供することにある。
このような課題を達成する本発明の請求項1記載の発明は、
PRML信号処理回路を有するディスク信号解析装置において、
前記PRML信号処理回路には、
任意の参照レベルを設定する手段と、
任意の等化目標レベルを設定する手段と、
これら参照レベル信号と目標レベル信号のいずれかを適応等化ターゲットとして選択する手段、
を設けたことを特徴とする。
PRML信号処理回路を有するディスク信号解析装置において、
前記PRML信号処理回路には、
任意の参照レベルを設定する手段と、
任意の等化目標レベルを設定する手段と、
これら参照レベル信号と目標レベル信号のいずれかを適応等化ターゲットとして選択する手段、
を設けたことを特徴とする。
請求項2記載の発明は、請求項1記載のディスク信号解析装置において、
前記PRML信号処理回路には、
さらに、LMSアルゴリズムを用いてタップ係数を最適化するタップ係数制御回路を設けたことを特徴とする。
前記PRML信号処理回路には、
さらに、LMSアルゴリズムを用いてタップ係数を最適化するタップ係数制御回路を設けたことを特徴とする。
請求項3記載の発明は、請求項1記載のディスク信号解析装置において、
前記適応等化ターゲット選択手段は、適応等化ターゲットなしも選択することを特徴とする。
前記適応等化ターゲット選択手段は、適応等化ターゲットなしも選択することを特徴とする。
請求項4記載の発明は、請求項3記載のディスク信号解析装置において、
前記タップ係数制御回路は、適応等化ターゲットなしの状態においては、適応等化処理を行わないことを特徴とする。
前記タップ係数制御回路は、適応等化ターゲットなしの状態においては、適応等化処理を行わないことを特徴とする。
請求項5記載の発明は、請求項1記載のディスク信号解析装置において、
前記レベル判定回路は、等化信号レベルから理想のレベルを判定するのにあたり、以下の機能を有することを特徴とする。
a)最も近い参照レベルを理想のレベルと判断する
b)最も近いレベルだけでなく、過去のレベルの遷移を考慮して妥当性のある参照レベルを理想レベルと判断する
c)最も近いレベルだけでなく、符号規則から決まるルールを考慮して、妥当性のある参照レベルを理想レベルと判断する
前記レベル判定回路は、等化信号レベルから理想のレベルを判定するのにあたり、以下の機能を有することを特徴とする。
a)最も近い参照レベルを理想のレベルと判断する
b)最も近いレベルだけでなく、過去のレベルの遷移を考慮して妥当性のある参照レベルを理想レベルと判断する
c)最も近いレベルだけでなく、符号規則から決まるルールを考慮して、妥当性のある参照レベルを理想レベルと判断する
本発明によれば、適応等化ターゲットを選択できることにより、ビタビ復号回路の仕様を決定する前に光学再生系の応答特性の解析を行うことができ、PRML信号処理回路の設計効率を向上させることができる。
また、参照レベル、目標レベルをユーザーが任意に可変できることにより、光学再生系の応答特性が未知な場合でも、ビタビ復号回路の仕様を決定する前に特性の解析が行えるディスク信号解析装置を実現できる。
以下、図面を用いて本発明を詳細に説明する。図1は本発明の一実施例を示すブロック図であり、図3と共通する部分には同一の符号を付けている。図1のPRML信号処理回路500では、図3のPRML信号処理回路100に、レベル判定回路8と適応等化ターゲットメモリ9および目標レベルメモリ10が追加されている。
レベル判定回路8は、参照レベルメモリ4の参照レベルの中から等化回路3の出力信号に対して最も適切な理想レベルを決定し、タップ係数制御回路7に入力する。
具体的には、よりキメ細かな適応制御が行えるように、等化信号レベルから理想のレベルを判定するのにあたり、以下のような複数の機能を搭載している。
a)最も近い参照レベルを理想のレベルと判断する
b)最も近いレベルだけでなく、過去のレベルの遷移を考慮して妥当性のある参照レベルを理想レベルと判断する
c)最も近いレベルだけでなく、符号規則から決まるルールを考慮して、妥当性のある参照レベルを理想レベルと判断する
具体的には、よりキメ細かな適応制御が行えるように、等化信号レベルから理想のレベルを判定するのにあたり、以下のような複数の機能を搭載している。
a)最も近い参照レベルを理想のレベルと判断する
b)最も近いレベルだけでなく、過去のレベルの遷移を考慮して妥当性のある参照レベルを理想レベルと判断する
c)最も近いレベルだけでなく、符号規則から決まるルールを考慮して、妥当性のある参照レベルを理想レベルと判断する
適応等化ターゲットメモリ9は、適応等化の入力レベルを適応等化ターゲットとしてタップ係数制御回路7に入力するものである。レベル判定回路8の出力を使うか、ビタビ復号の結果から決定される目標波形生成回路6の出力を使うか、適応等化ターゲットなしのいずれかの状態を保持していて、ユーザーが必要に応じてこれらの適応等化ターゲットを切り替えて使用する。
目標レベルメモリ10は、ビタビ復号回路5も含めた系で適応等化によって応答を最適化するための理想的なレベルが格納されたものであり、ユーザーが任意に設定する。目標レベルメモリ10の出力信号は、目標波形生成回路6に入力される。
なお、一般的には、目標レベルと参照レベルは同一値になるが、等化信号の収束効果を高めるためには、目標レベルをより厳しい値に設定することが望ましい。そこで、本発明では、図1のように、参照レベルメモリ4と目標レベルメモリ10とを互いに独立させてそれぞれの値を個別に設定できるようにしている。
図1の動作を図2のフローチャートを用いて説明する。
ステップ(A)
はじめに、適応等化ターゲットを、参照レベルを使ったレベル判定回路8の出力とする(レベル判定モード)か、ビタビ復号の結果と目標レベルを使った目標波形生成回路6の出力とする(ビタビ判定モード)か、さらには適応等化ターゲットなしかを決定し、決定したモードを適応等化ターゲットメモリ9に格納する。
なお、適応等化ターゲットなしに決定した場合、タップ係数制御回路7は、適応等化処理を行わないものとする。
ステップ(A)
はじめに、適応等化ターゲットを、参照レベルを使ったレベル判定回路8の出力とする(レベル判定モード)か、ビタビ復号の結果と目標レベルを使った目標波形生成回路6の出力とする(ビタビ判定モード)か、さらには適応等化ターゲットなしかを決定し、決定したモードを適応等化ターゲットメモリ9に格納する。
なお、適応等化ターゲットなしに決定した場合、タップ係数制御回路7は、適応等化処理を行わないものとする。
ステップ(B)
例えば光ピックアップで検出されたRF信号は、PRML信号処理回路500に入力され、アナログ入力回路1によって所望の信号変換が行われる。
例えば光ピックアップで検出されたRF信号は、PRML信号処理回路500に入力され、アナログ入力回路1によって所望の信号変換が行われる。
ステップ(C)
アナログ入力回路1から出力されたアナログ出力信号は、A/D変換回路2でディジタル信号に量子化される。なおこのA/D変換回路2のサンプリングクロックは、図示しない後段のPLL回路で再生されて与えられる。
アナログ入力回路1から出力されたアナログ出力信号は、A/D変換回路2でディジタル信号に量子化される。なおこのA/D変換回路2のサンプリングクロックは、図示しない後段のPLL回路で再生されて与えられる。
ステップ(D)
等化回路3は、量子化されたRF信号を畳み込み演算によって等化する。このとき、等化回路3のタップ数N、タップ係数C0〜CN−1は、光ピックアップの光学伝達関数に合致する目標PR応答波形に近似できるような初期値が与えられる。
等化回路3は、量子化されたRF信号を畳み込み演算によって等化する。このとき、等化回路3のタップ数N、タップ係数C0〜CN−1は、光ピックアップの光学伝達関数に合致する目標PR応答波形に近似できるような初期値が与えられる。
ステップ(E)
適応等化ターゲットがレベル判定モードの場合、レベル判定回路8は、等化回路3から出力される等化信号に対し、参照レベルメモリ4に格納されたレベルの中から最も近いレベルを検出し、検出した信号を参照レベル信号としてタップ係数制御回路7に出力する。
適応等化ターゲットがレベル判定モードの場合、レベル判定回路8は、等化回路3から出力される等化信号に対し、参照レベルメモリ4に格納されたレベルの中から最も近いレベルを検出し、検出した信号を参照レベル信号としてタップ係数制御回路7に出力する。
ステップ(F)
タップ係数制御回路7は、設定されている適応等化ターゲットがレベル判定モードか否かを判定する。
タップ係数制御回路7は、設定されている適応等化ターゲットがレベル判定モードか否かを判定する。
ステップ(G)
タップ係数制御回路7は、レベル判定モードであると判断することにより、参照レベルメモリ4から参照レベル信号を取り込む。そして、A/D変換回路2から入力される量子化されたRF信号、等化回路3から入力される等化信号、および参照レベルメモリ4から入力される参照レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数Ckを等化誤差が最小になる最適値に補正する。
ステップ(H)
これに対し、適応等化ターゲットがビタビ判定モードの場合、ビタビ復号回路5は、等化回路3から出力される等化信号と参照レベルメモリ4に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて2値信号に復号する。例えば、PR(1221)を理想応答波形とする場合、参照レベルメモリ4には、7値の理想レベルが格納されている。
タップ係数制御回路7は、レベル判定モードであると判断することにより、参照レベルメモリ4から参照レベル信号を取り込む。そして、A/D変換回路2から入力される量子化されたRF信号、等化回路3から入力される等化信号、および参照レベルメモリ4から入力される参照レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数Ckを等化誤差が最小になる最適値に補正する。
ステップ(H)
これに対し、適応等化ターゲットがビタビ判定モードの場合、ビタビ復号回路5は、等化回路3から出力される等化信号と参照レベルメモリ4に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて2値信号に復号する。例えば、PR(1221)を理想応答波形とする場合、参照レベルメモリ4には、7値の理想レベルが格納されている。
ステップ(I)
目標波形生成回路6は、目標レベルメモリ10の出力信号とビタビ復号回路5で復号された2値信号から目標となるレベル信号を生成し、タップ係数制御回路7に出力する。例えばPR(1221)を理想応答波形とする場合、概ね1:2:2:1の比のタップ係数をもったFIRフィルタを通過させることにより、目標レベル信号を生成する。
目標波形生成回路6は、目標レベルメモリ10の出力信号とビタビ復号回路5で復号された2値信号から目標となるレベル信号を生成し、タップ係数制御回路7に出力する。例えばPR(1221)を理想応答波形とする場合、概ね1:2:2:1の比のタップ係数をもったFIRフィルタを通過させることにより、目標レベル信号を生成する。
その後、ステップ(F)に移り、タップ係数制御回路7は、設定されている適応等化ターゲットがレベル判定モードか否かを判定する。
ステップ(J)
タップ係数制御回路7は、レベル判定モードではなくビタビ判定モードであると判断することにより、目標波形生成回路6から目標レベル信号を取り込む。そして、A/D変換回路2から入力される量子化されたRF信号、等化回路3から入力される等化信号、および目標波形生成回路6から入力される目標レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数Ckを等化誤差が最小になる最適値に補正する。
タップ係数制御回路7は、レベル判定モードではなくビタビ判定モードであると判断することにより、目標波形生成回路6から目標レベル信号を取り込む。そして、A/D変換回路2から入力される量子化されたRF信号、等化回路3から入力される等化信号、および目標波形生成回路6から入力される目標レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数Ckを等化誤差が最小になる最適値に補正する。
ステップ(K)
一連のサンプリング処理が終了するまで、ステップ(A)〜(J)がサンプリングクロックのタイミングで逐次行われ、等化回路3のタップ係数は、等化誤差が最小になる最適値に収束するように制御される。
一連のサンプリング処理が終了するまで、ステップ(A)〜(J)がサンプリングクロックのタイミングで逐次行われ、等化回路3のタップ係数は、等化誤差が最小になる最適値に収束するように制御される。
ビタビ復号の系も含めた等化応答特性を解析する場合は、目標レベルを可変させながら以上の動作を繰り返し、最適な等化回路を設計する。例えば、目標レベルとして参照レベル以上のレベルに設定することによって、結果的に等化信号を参照レベルに漸近させることができる。
以上説明したように、本発明によれば、ディスク信号解析装置のPRML信号処理回路に、適応等化ターゲットを選択できる機能を持たせたことによって、ビタビ復号回路の仕様を決定する前に光学再生系の応答特性の解析を行うことができ、PRML信号処理回路の設計効率を向上させることができる。
また、参照レベル、目標レベルをユーザーが任意に可変できる構成であることにより、特性が未知な解析においても、柔軟な設計が可能になる。
1 アナログ入力回路
2 A/D変換回路
3 等化回路
4 参照レベルメモリ
5 ビタビ復号回路
6 目標波形生成回路
7 タップ係数制御回路
8 レベル判定回路
9 適応等化ターゲットメモリ
10 目標レベルメモリ
300 ディジタルトランスバーサルフィルタ
400 フィルタユニット
500 PRML信号処理回路
2 A/D変換回路
3 等化回路
4 参照レベルメモリ
5 ビタビ復号回路
6 目標波形生成回路
7 タップ係数制御回路
8 レベル判定回路
9 適応等化ターゲットメモリ
10 目標レベルメモリ
300 ディジタルトランスバーサルフィルタ
400 フィルタユニット
500 PRML信号処理回路
Claims (5)
- PRML信号処理回路を有するディスク信号解析装置において、
前記PRML信号処理回路には、
任意の参照レベルを設定する手段と、
任意の等化目標レベルを設定する手段と、
これら参照レベル信号と目標レベル信号のいずれかを適応等化ターゲットとして選択する手段、
を設けたことを特徴とするディスク信号解析装置。 - 前記PRML信号処理回路には、
さらに、LMSアルゴリズムを用いてタップ係数を最適化するタップ係数制御回路を設けたことを特徴とする請求項1記載のディスク信号解析装置。 - 前記適応等化ターゲット選択手段は、適応等化ターゲットなしも選択することを特徴とする請求項1記載のディスク信号解析装置。
- 前記タップ係数制御回路は、適応等化ターゲットなしの状態においては、適応等化処理を行わないことを特徴とする請求項3記載のディスク信号解析装置。
- 前記レベル判定回路は、等化信号レベルから理想のレベルを判定するのにあたり、以下の機能を有することを特徴とする請求項1記載のディスク信号解析装置。
a)最も近い参照レベルを理想のレベルと判断する
b)最も近いレベルだけでなく、過去のレベルの遷移を考慮して妥当性のある参照レベルを理想レベルと判断する
c)最も近いレベルだけでなく、符号規則から決まるルールを考慮して、妥当性のある参照レベルを理想レベルと判断する
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177210A JP2006351126A (ja) | 2005-06-17 | 2005-06-17 | ディスク信号解析装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177210A JP2006351126A (ja) | 2005-06-17 | 2005-06-17 | ディスク信号解析装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351126A true JP2006351126A (ja) | 2006-12-28 |
Family
ID=37646803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005177210A Pending JP2006351126A (ja) | 2005-06-17 | 2005-06-17 | ディスク信号解析装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351126A (ja) |
-
2005
- 2005-06-17 JP JP2005177210A patent/JP2006351126A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5054791B2 (ja) | Prml検出器 | |
KR100654269B1 (ko) | 적응 등화기 | |
TWI476603B (zh) | 適應目標搜尋之系統及方法 | |
US7466766B2 (en) | Processing servo data having DC level shifts | |
US7872823B2 (en) | AGC loop with weighted zero forcing and LMS error sources and methods for using such | |
JP2005276412A (ja) | 動的な等化器最適化を行うための装置 | |
US7778134B2 (en) | Waveform equalization control device | |
US6819724B2 (en) | Viterbi decoder and Viterbi decoding method | |
US20050219985A1 (en) | Reproduced signal processor and reproduced signal processing method | |
JP2005093053A (ja) | データ再生装置及び方法 | |
JP2005085461A (ja) | データ再生装置及び方法 | |
JP2006351126A (ja) | ディスク信号解析装置 | |
JP4189747B2 (ja) | 信号処理装置 | |
JP2008034025A (ja) | ディスク信号解析装置 | |
JP4776604B2 (ja) | 信号処理装置および信号処理方法 | |
JP2004342290A (ja) | 光学記憶媒体からの読み出し信号を復号するための電子回路、光学記憶媒体を読み出すための電子装置、光学記憶媒体を読み出すための方法及びコンピュータプログラム製品 | |
JP4318028B2 (ja) | 信号処理装置 | |
JP4200113B2 (ja) | 等化器および磁気記録再生装置 | |
JP4234663B2 (ja) | 情報記憶装置及び情報再生装置 | |
JP5138794B2 (ja) | 信号処理装置及び信号処理方法 | |
JPH08321143A (ja) | ビタビ復号装置 | |
JP4612615B2 (ja) | Prml検出器 | |
JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
JPH10255214A (ja) | デジタル信号復号装置、磁気情報再生装置および磁気情報の再生信号の波形歪補正方法 | |
JPH08321783A (ja) | ビタビ復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071211 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080701 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080918 |