JP2006345280A - 相関二重サンプリング回路 - Google Patents

Abstract

【課題】消費電流を低減可能な相関二重サンプリング回路を提供する。
【解決手段】撮像素子１からの出力信号を保持するバッファ４と、バッファ４からの出力信号のフィードスルーレベルとデータレベルをサンプリングして、双方の電圧変化を出力するサンプルホールド回路５とを有する相関二重サンプリング回路であって、バッファ４、サンプルホールド回路５に含まれるバッファ４’，４’’それぞれのバイアス電流Ｉ２，Ｉ３を制御する制御回路６を備える。
【選択図】図１

Description

本発明は、固体撮像素子からの出力信号を保持する第１のバッファと、前記第１のバッファからの出力信号をサンプリングしてホールドするサンプルホールド回路とを有する相関二重サンプリング回路に関する。

ＣＣＤ型やＭＯＳ型イメージセンサ等の撮像素子からの出力信号に含まれるノイズの低減に用いられる相関二重サンプリング回路（以下、ＣＤＳ回路という）には、出力信号のうちのフィードスルー期間をクランプするクランプ回路と、出力信号のうちの信号期間をサンプリングしてホールドするサンプリングホールド回路（以下、Ｓ／Ｈ回路という）とで構成されるのが一般的である。

従来、ＣＤＳ回路のノイズ低減効果を改善するために、クランプ回路内に設けた抵抗の値を可変にする構成が提案されている（特許文献１参照）。

特開２００１−１７７７７２号公報

デジタルカメラ等に搭載される相関二重サンプリング回路では、撮影モード等によって撮像素子の駆動周波数が変動するため、ＣＤＳ回路に含まれるバッファの周波数応答も変動する。しかし、特許文献１記載の構成や一般的なＣＤＳ回路の構成では、バッファの周波数応答が最大でない場合でも、バッファには、周波数応答が最大の場合に必要なバイアス電流が供給されている。このため、周波数応答が小さい場合でのバイアス電流が不必要に大きくなり、消費電流が増加してしまっていた。

本発明は、上記事情に鑑みてなされたものであり、消費電流を低減可能な相関二重サンプリング回路を提供することを目的とする。

本発明の相関二重サンプリング回路は、撮像素子からの出力信号を保持する第１のバッファと、前記第１のバッファからの出力信号のフィードスルーレベルとデータレベルをサンプリングして、双方の電圧変化を出力するサンプルホールド回路とを有する相関二重サンプリング回路であって、前記第１のバッファのバイアス電流と、前記サンプルホールド回路に含まれる第２のバッファのバイアス電流を制御する電流制御手段を備える。

本発明の相関二重サンプリング回路は、前記電流制御手段が、前記第１のバッファ及び前記第２のバッファの周波数応答に応じて前記バイアス電流を制御する。

この構成により、消費電流を低減することができる。

本発明の相関二重サンプリング回路は、前記第１のバッファ及び前記第２のバッファが、それぞれ、入力側の増幅段と、出力側の増幅段と、発振を防止する位相補償回路とを含むボルテージフォロワで構成され、前記バイアス電流は、前記入力側の増幅段のバイアス電流と前記出力側の増幅段のバイアス電流とを含む。

本発明の相関二重サンプリング回路は、前記電流制御手段が、前記バイアス電流がその最大値よりも小さくなるように制御する際、前記出力側の増幅段のバイアス電流の前記最大値からの下げ幅が、前記入力側の増幅段のバイアス電流の前記最大値からの下げ幅よりも小さくなるように、前記入力側の増幅段のバイアス電流と前記出力側の増幅段のバイアス電流の値を制御する。

この構成により、リンギングを抑制することができる。

本発明の相関二重サンプリング回路は、前記電流制御手段が、前記サンプルホールド回路の動作中、前記入力側の増幅段のバイアス電流を、前記周波数応答に応じた値と、前記周波数応答に応じた値よりも大きい値とに交互に切り替える制御を行う。

この構成により、スルーレートを向上させることができる。

本発明の相関二重サンプリング回路は、前記第１のバッファ及び前記第２のバッファが、それぞれ、入力側の増幅段と、出力側の増幅段と、発振を防止する位相補償回路とを含むボルテージフォロワで構成され、前記バイアス電流は、前記入力側の増幅段のバイアス電流と前記出力側の増幅段のバイアス電流とを含み、前記電流制御手段は、前記サンプルホールド回路の動作中、前記入力側の増幅段のバイアス電流を、前記第１のバッファ及び前記第２のバッファの周波数応答が最大のときに必要な値と、該値よりも大きい値とに交互に切り替える制御を行う。

この構成により、スルーレートを向上させることができる。

本発明によれば、消費電流を低減可能な相関二重サンプリング回路を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の実施形態を説明するための相関二重サンプリング回路の概略構成を示す図である。
図１に示す相関二重サンプリング回路は、コンデンサ２と、クランプ回路３と、バッファ４と、Ｓ／Ｈ回路５と、制御回路６とを備える。

コンデンサ２は、ＣＣＤ型やＭＯＳ型イメージセンサ等の撮像素子１からの出力信号をＡＣカップリングするためのものである。

クランプ回路３は、少なくとも基準電位源とスイッチから構成され、撮像素子１からの出力信号を基準電位にクランプする。

バッファ４は、クランプ回路３でクランプされた撮像素子１からの出力信号ＣＤＳＩＮを一時的に保持して出力する。バッファ４は、特許請求の範囲の第１のバッファに該当する。

Ｓ／Ｈ回路５は、バッファ４から出力された出力信号のフィードスルーレベルと、撮像素子の光電変換素子で発生した信号成分であるデータレベルをそれぞれサンプリングしてホールドし、フィードスルーレベルとデータレベルの間の電圧変化のみを出力するものであり、第１のＳ／Ｈ回路と、第２のＳ／Ｈ回路とを備える。

第１のＳ／Ｈ回路は、バッファ４の出力に一端が接続されたスイッチ５１と、スイッチ５１の他端に接続されたコンデンサ５２及びバッファ４’とを備える。コンデンサ５２のスイッチ５１と接続されていない端子は接地されている。スイッチ５１は、バッファ４からの出力信号のフィードスルーレベルをサンプリングするためのものである。バッファ４’は、特許請求の範囲の第２のバッファに該当する。

第２のＳ／Ｈ回路は、バッファ４’の出力に一端が接続されたスイッチ５５と、スイッチ５５の他端に接続されたコンデンサ５６と、バッファ４の出力に一端が接続されたスイッチ５７と、スイッチ５７の他端に接続されたコンデンサ５８と、スイッチ５５，５７それぞれの他端に接続されたバッファ４’’とを備える。コンデンサ５６のスイッチ５５と接続されていない端子は接地されている。コンデンサ５８のスイッチ５７と接続されていない端子は接地されている。スイッチ５７は、バッファ４からの出力信号のデータレベルをサンプリングするためのものである。スイッチ５５は、バッファ４’からのフィードスルーレベルを再度サンプリングするためのものである。バッファ４’’ は、特許請求の範囲の第２のバッファに該当する。

尚、バッファ４、バッファ４’、及びバッファ４’’は、それぞれ同じ構成であるため、以下でバッファと言う場合には、バッファ４、バッファ４’、及びバッファ４’’のそれぞれのことを意味する。

制御回路６は、バッファ４、バッファ４’、及びバッファ４’’それぞれに供給するバイアス電流Ｉ２，Ｉ３を制御する。制御回路は、特許請求の範囲の電流制御手段に該当する。

図２は、図１に示すバッファ４の内部構成例を示す回路図である。
バッファ４は、２段の増幅段で構成されており、図２に示した例では、入力側の増幅段である差動増幅回路（差動段）４１と、出力側の増幅段である能動負荷型ソース接地増幅回路（出力段）４３と、発振を防止するための位相補償回路４２とを備え、差動段４１の反転入力端子ＩＮＮに出力段４３の出力端子ＯＵＴが接続されてボルテージフォロワを構成している。

差動段４１は、端子ＣＣＰ１から入力される電圧によってバイアス電流Ｉ２が制御される電界効果トランジスタ（ＭＯＳＦＥＴ）４１０と、ＭＯＳＦＥＴ４１１，４１２，４１３，４１４とを備え、これらが図示したように接続されている。差動段４１の端子ＩＮＮは反転入力端子、ＩＮＰは入力端子である。

位相補償回路４２は、抵抗値Ｒｃの抵抗４２１と、容量Ｃｃのコンデンサ４２２とを直列接続した構成となっており、差動段４１と出力段４３の間に接続されている。

出力段４３は、端子ＣＣＰ２から入力される電圧によってバイアス電流Ｉ３が制御されるＭＯＳＦＥＴ４３１と、ＭＯＳＦＥＴ４３２とを備え、これらが図示したように接続されている。

バッファ４の端子ＩＮＰには出力信号ＣＤＳＩＮが入力される。バッファ４’の端子ＩＮＰにはコンデンサ５２にホールドされたフィードスルーレベルが入力される。バッファ４’’の端子ＩＮＮにはコンデンサ５６でホールドされたフィードスルーレベルが入力され、端子ＩＮＰにはコンデンサ５８でホールドされたデータレベルが入力される。

図３は、図１に示す制御回路６の内部構成例を示す回路図である。
制御回路６は、基準電流源Ｉ１と、ＭＯＳＦＥＴ６０１〜６１７とを備え、これらが図示したように接続された構成となっており、端子ＣＣＰ１が図２に示す端子ＣＣＰ１に接続され、端子ＣＣＰ２が図２に示す端子ＣＣＰ２に接続される。このような回路構成により、基準電流源Ｉ１で生成された電流がカレントミラーされて、バッファ４、バッファ４’、及びバッファ４’’それぞれにバイアス電流Ｉ２，Ｉ３が供給される。又、図３に示す端子Ｄ１〜Ｄ４に印加する制御信号を制御してＭＯＳＦＥＴ６０３，６０５，６１１，６１３のスイッチングを行うことで、バイアス電流Ｉ２，Ｉ３を任意の値に設定することが可能となっている。

以上のように構成された相関二重サンプリング回路の基本動作を説明する。
撮像素子１からの出力信号は、コンデンサ２を介してＡＣカップリングされ、出力信号ＣＤＳＩＮとしてバッファ４に入力される。このとき、出力信号ＣＤＳＩＮを基準電位にクランプするためクランプ回路３が動作する（クランプスイッチがＯＮ／ＯＦＦ動作を繰り返す）。出力信号ＣＤＳＩＮが基準電位すなわちフィードスルーレベルに安定した後、バッファ４を通った出力信号（以下、ＶＦＯという）は、フィードスルーレベルとデータレベルにそれぞれサンプリングされる。

まず、ＳＨＰパルスによりスイッチ５１がＯＮし、出力信号ＶＦＯのフィードスルーレベルがサンプリングされる。その後、ＳＨＰパルスによりスイッチ５１がＯＦＦし、サンプリングされたフィードスルーレベルがコンデンサ５２にホールドされてバッファ４’から出力される。

次に、ＳＨＤパルスによりスイッチ５７がＯＮし、出力信号ＶＦＯのデータレベルがサンプリングされる。又、このＳＨＤパルスによりスイッチ５５もＯＮし、バッファ４’から出力されたフィードスルーレベルが再度サンプリングされる。このサンプリングは、スイッチ５７でサンプリングされたデータレベルと既にサンプリングされているフィードスルーレベルとの位相を合わせるためのものである。

次に、ＳＨＤパルスによってスイッチ５５，５７がＯＦＦし、フィードスルーレベルがコンデンサ５６にホールドされ、データレベルがコンデンサ５８にホールドされる。そして、ホールドされたフィードスルーレベルとデータレベルがバッファ４’’に入力され、ここで双方の差分が増幅されて出力される。

以上の動作により、撮像素子に含まれる光電変換素子から得られた出力信号の電圧変化のみを出力することができ、ノイズ低減を行うことができる。

本実施形態の相関二重サンプリング回路は、以上のような動作時に、バッファのバイアス電流Ｉ２及びバイアス電流Ｉ３それぞれの値を状況に応じて変更することを特徴としている。以下、バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれの値を変更する手法について第一実施形態と第二実施形態に分けて説明する。

（第一実施形態）
本実施形態では、相関二重サンプリング回路の消費電流を低減するために、制御回路６が、バッファのバイアス電流Ｉ２及びバイアス電流Ｉ３それぞれの値を、該バッファの周波数応答に応じて制御する。具体的には、バッファのバイアス電流Ｉ２及びバイアス電流Ｉ３それぞれの値を、該バッファの周波数応答が最大の場合に必要な利得帯域を確保できる値（以下、最大値という）に設定しておき、周波数応答が最大よりも小さい場合には、制御回路６が、バッファの利得帯域を、その周波数応答に必要な値となるように制御する。利得帯域を狭くするにはバイアス電流Ｉ２とバイアス電流Ｉ３をそれぞれ小さくすれば良い。以下、この理由を説明する。

図４は、ＭＯＳＦＥＴのトランスコンダクタンスｇｍと、ドレイン電流Ｉｄとの関係を示す図である。一般に、ＭＯＳＦＥＴをアナログ回路で用いた場合には、飽和領域で扱い、電流源は弱反転領域と強反転領域の境界付近でバイアスされ、そのときのｇｍとＩｄはｇｍ∝Ｉｄ^１／２の関係となっており、ドレイン電流が増加するとｇｍも増加するといった特性を持っている。

又、図２に示すバッファの利得帯域幅積ＧＢＷは、ＧＢＷ＝ｇｍ４／Ｃｃとなる。ｇｍ４は図２に示す差動段の相互コンダクタンスを示し、Ｃｃは図２に示すコンデンサ４２２の位相補償容量を示す。これらの関係から、ｇｍ４の値を小さくすることで、利得帯域を狭くできることがわかる。ｇｍ４の値を小さくするためには、バイアス電流Ｉ２及びバイアス電流Ｉ３をそれぞれ小さくすれば良い。

図５は、図２に示すバッファのバイアス電流Ｉ２及びバイアス電流Ｉ３を周波数応答に応じてそれぞれ任意に設定した場合のゲイン特性を示す図である。
図中の符号Ａで示す線は、バイアス電流Ｉ２及びバイアス電流Ｉ３をそれぞれ最大値にした場合のオープンループでのゲイン特性を示している。図中の符号Ｂで示す線は、バイアス電流Ｉ２及びバイアス電流Ｉ３をそれぞれ最大値よりも小さくした場合のオープンループでのゲイン特性を示している。図中の符号Ｃで示す線は、線Ａ，Ｂで示す特性において負帰還をかけた場合のゲイン特性を示している。

図５に示すように、線Ａのゲイン特性で線Ｃのゲイン特性となるような負帰還をかけた場合の遮断周波数はｆａとなり、線Ｂのゲイン特性で線Ｃのゲイン特性となるような負帰還をかけた場合の遮断周波数はｆｂとなり、バイアス電流Ｉ２及びバイアス電流Ｉ３をそれぞれ最大値よりも小さくすることで、利得帯域を狭くできていることがわかる。

このように、バイアス電流Ｉ２及びバイアス電流Ｉ３を周波数応答に応じてそれぞれ制御することで、周波数応答が最大でない場合には、バイアス電流Ｉ２及びバイアス電流Ｉ３を低く抑えて動作させることができるため、消費電流を低減することができる。

バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれの値の組み合わせは、周波数応答に応じた利得帯域を確保できるような組み合わせとなるように制御すれば良い。しかし、バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれを、その最大値よりも小さくする際、バッファの第二極は原点側に移動し、位相余裕をやや劣化させてしまう。又、サンプリング期間、ホールドするためのコンデンサの影響により第二極がさらに原点側に移動し、位相余裕を更に劣化させてしまう。このため、バッファの出力はリンギングがひどくなる。バッファの第二極は、ω２＝ｇｍ８／Ｃ（ｇｍ８はバッファの出力段の相互コンダクタンス、Ｃはバッファに接続されるコンデンサの容量）とおけるので、ｇｍ８を大きくすることで、第二極は原点から離れてリンギングが抑制される。ｇｍ８を大きくするためにはバイアス電流Ｉ３を大きくすれば良い。したがって、バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれがその最大値より小さくなるように制御する際には、バイアス電流Ｉ２のその最大値からの下げ幅よりも、バイアス電流Ｉ３のその最大値からの下げ幅が小さくなるように（例えばバイアス電流Ｉ２とバイアス電流Ｉ３の最大値が同じ値の場合、バイアス電流Ｉ２を最大値の１／４にし、バイアス電流Ｉ３を最大値の１／２にする等）して、周波数応答に応じた利得帯域を確保するようにすることで、消費電流を低減しながら、リンギングを抑制することが可能となる。

以上のように、本実施形態の相関二重サンプリング回路によれば、バッファのバイアス電流Ｉ２及びバイアス電流Ｉ３を、バッファの周波数応答に応じて制御するため、消費電流を低減することができる。又、バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれを、その最大値よりも小さくする際、バイアス電流Ｉ３をあまり小さくしないように調整することで、リンギングを抑制することができる。

尚、本実施形態では、Ｓ／Ｈ回路５が２つのＳ／Ｈ回路を含む構成としたが、これに限らず、Ｓ／Ｈ回路５は、例えば特許文献１の図１の符号１１０で示すような構成であっても良い。

（第二実施形態）
本実施形態では、第一実施形態の相関二重サンプリング回路において、出力信号ＶＦＯやサンプリングされたデータレベルのスルーレートを向上させるために、制御回路６が、Ｓ／Ｈ回路５のサンプルホールド動作中に、バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれの値を、第一実施形態で説明した周波数応答に応じた値と、その値よりも大きい値とに交互に切り替える制御を行うものである。

スルーレートは、バッファの差動段４１のバイアス電流Ｉ２が位相補償容量Ｃｃのコンデンサ４２２を充放電するのに要する時間を表しており、その値はＩ２／Ｃｃで決まる。つまり、Ｉ２が大きい程、スルーレートは向上する。

そこで、本実施形態では、周波数応答が最大でない場合でも、スルーレート向上のために、制御回路６が、ＳＨＰパルスによってスイッチ５１がＯＦＦしてフィードスルーレベルがホールドされる期間や、ＳＨＤパルスによってスイッチ５５，５７がＯＦＦしてフィードスルーレベル及びデータレベルがホールドされる期間は、バイアス電流Ｉ２及びバイアス電流Ｉ３が最大値になるように制御する。しかし、このままだと、サンプリング時の折り返しノイズが大きくなってしまう。そこで、ＳＨＰパルスによってスイッチ５１がＯＮしてフィードスルーレベルがサンプリングされる期間の一部や、ＳＨＤパルスによってスイッチ５５，５７がＯＮしてフィードスルーレベル及びデータレベルがサンプリングされる期間の一部では、バイアス電流Ｉ２及びバイアス電流Ｉ３が第一実施形態で説明したような周波数応答に応じた値になるように制御する。

図６は、本実施形態の相関二重サンプリング回路の動作を説明するためのタイミングチャートである。
図６では、周波数応答が最大より小さい場合の該周波数応答に応じたバイアス電流Ｉ２の値をＩ２（ｍｉｎ）（図中のハッチングした部分）とし、バイアス電流Ｉ２の最大値をＩ２（ｍａｘ）とした。

図６に示すように、バイアス電流Ｉ２をＩ２（ｍｉｎ）に固定した第一実施形態の場合では、出力信号ＶＦＯやサンプリングされたデータレベルのスルーレートが破線で示すようになっている。一方、ＳＨＰパルス及びＳＨＤパルスがハイレベルになっているサンプリング期間の一部だけバイアス電流Ｉ２をＩ２（ｍｉｎ）にし、それ以外をＩ２（ｍａｘ）にしている本実施形態の場合では、出力信号ＶＦＯやサンプリングされたデータレベルのスルーレートが、実線で示すように、第一実施形態の場合よりも改善されていることが分かる。本実施形態の制御方法では、バイアス電流Ｉ２及びバイアス電流Ｉ３を周波数応答に応じた値にしている期間が第一実施形態に比べて短いため、第一実施形態よりも消費電流の低減効果は薄れるが、それでも、バイアス電流Ｉ２をＩ２（ｍａｘ）に常に固定しておく従来の方法よりは、消費電流を低減することができる。

尚、上記では、バイアス電流Ｉ２を、Ｉ２（ｍｉｎ）とＩ２（ｍａｘ）で交互に切り替えるものとしたが、これに限らず、Ｉ２（ｍａｘ）はＩ２（ｍｉｎ）よりも大きい値であれば効果を得ることができる。

又、上記では、周波数応答が最大よりも小さい場合を例にしたが、周波数応答が最大の場合は、バイアス電流Ｉ２及びバイアス電流Ｉ３を、サンプリング期間中の一部だけ最大値になるように制御し、それ以外の期間では、最大値よりも大きい値になるように制御することで、スルーレートを向上させることが可能である。

又、本実施形態では、Ｉ２（ｍｉｎ）を周波数応答に応じた値としたが、これに限らない。例えば、周波数応答に関係なく、バイアス電流Ｉ２及びバイアス電流Ｉ３それぞれを、その最大値と、該最大値よりも大きい値とに交互に切り替える制御を行っても良い。この場合は、バイアス電流Ｉ２及びバイアス電流Ｉ３を周波数応答が最大の場合よりも大きくする期間が存在するため、消費電流は増加してしまうが、スルーレートは向上させることができる。

又、本実施形態では、バイアス電流Ｉ２と共にバイアス電流Ｉ３も、周波数応答に応じた値と最大値とで交互に切り替えているが、スルーレートに関係するのはバイアス電流Ｉ２であるため、バイアス電流Ｉ３を周波数応答に応じた値又は最大値で固定しておいても、スルーレートを向上させることは可能である。

本発明の実施形態を説明するための相関二重サンプリング回路の概略構成を示す図 図１に示すバッファの内部構成例を示す回路図 図１に示す制御回路の内部構成例を示す回路図 ＭＯＳＦＥＴのトランスコンダクタンスｇｍと、ドレイン電流Ｉｄとの関係を示す図 図２に示すバッファのバイアス電流Ｉ２及びバイアス電流Ｉ３を周波数応答に応じてそれぞれ任意に設定した場合のゲイン特性を示す図 本実施形態の相関二重サンプリング回路の動作を説明するためのタイミングチャート

符号の説明

１ 撮像素子
２ コンデンサ
３ クランプ回路
４，４’，４’’ バッファ
４１ 差動段
４２ 位相補償回路
４３ 出力段
５ サンプルホールド回路
５１，５５，５７ サンプリング用スイッチ
５２，５６，５８ ホールド用コンデンサ
６ 制御回路
Ｉ２ バッファの差動段のバイアス電流
Ｉ３ バッファの出力段のバイアス電流

Claims (6)

1. 撮像素子からの出力信号を保持する第１のバッファと、前記第１のバッファからの出力信号のフィードスルーレベルとデータレベルをサンプリングして、双方の電圧変化を出力するサンプルホールド回路とを有する相関二重サンプリング回路であって、
   前記第１のバッファのバイアス電流と、前記サンプルホールド回路に含まれる第２のバッファのバイアス電流を制御する電流制御手段を備える相関二重サンプリング回路。
2. 請求項１記載の相関二重サンプリング回路であって、
   前記電流制御手段は、前記第１のバッファ及び前記第２のバッファの周波数応答に応じて前記バイアス電流を制御する相関二重サンプリング回路。
3. 請求項２記載の相関二重サンプリング回路であって、
   前記第１のバッファ及び前記第２のバッファは、それぞれ、入力側の増幅段と、出力側の増幅段と、発振を防止する位相補償回路とを含むボルテージフォロワで構成され、
   前記バイアス電流は、前記入力側の増幅段のバイアス電流と前記出力側の増幅段のバイアス電流とを含む相関二重サンプリング回路。
4. 請求項３記載の相関二重サンプリング回路であって、
   前記電流制御手段は、前記バイアス電流がその最大値よりも小さくなるように制御する際、前記出力側の増幅段のバイアス電流の前記最大値からの下げ幅が、前記入力側の増幅段のバイアス電流の前記最大値からの下げ幅よりも小さくなるように、前記入力側の増幅段のバイアス電流と前記出力側の増幅段のバイアス電流の値を制御する相関二重サンプリング回路。
5. 請求項３又は４記載の相関二重サンプリング回路であって、
   前記電流制御手段は、前記サンプルホールド回路の動作中、前記入力側の増幅段のバイアス電流を、前記周波数応答に応じた値と、前記周波数応答に応じた値よりも大きい値とに交互に切り替える制御を行う相関二重サンプリング回路。
6. 請求項１記載の相関二重サンプリング回路であって、
   前記第１のバッファ及び前記第２のバッファは、それぞれ、入力側の増幅段と、出力側の増幅段と、発振を防止する位相補償回路とを含むボルテージフォロワで構成され、
   前記バイアス電流は、前記入力側の増幅段のバイアス電流と前記出力側の増幅段のバイアス電流とを含み、
   前記電流制御手段は、前記サンプルホールド回路の動作中、前記入力側の増幅段のバイアス電流を、前記第１のバッファ及び前記第２のバッファの周波数応答が最大のときに必要な値と、該値よりも大きい値とに交互に切り替える制御を行う相関二重サンプリング回路。

Images