JP2006344817A

JP2006344817A - Semiconductor device

Info

Publication number: JP2006344817A
Application number: JP2005169831A
Authority: JP
Inventors: Masahito Taki; 雅人滝; Masahiro Kawakami; 昌宏川上; Kiyoharu Hayakawa; 清春早川; Masayasu Ishiko; 雅康石子
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2005-06-09
Filing date: 2005-06-09
Publication date: 2006-12-21
Anticipated expiration: 2025-06-09
Also published as: JP4890793B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a horizontal semiconductor device which compensates the quantity variation of an impurity in manufacturing, above all, its concentration variation to ensure a desired breakdown voltage. <P>SOLUTION: The semiconductor device 10 comprises a p<SP>-</SP>-type semiconductor substrate 22, an n<SP>-</SP>- type drift layer formed on the substrate 22, and a buried p-type semiconductor region 72 contacting with the drift layer 24 at the body 32 side. The drift layer (generally may be a semiconductor region for bearing the potential difference when the semiconductor device is set off) contains a region substantially depleted just enough when the impurity concentration of the drift layer increases over a specified concentration and a region substantially depleted just enough when the impurity concentration of the drift layer decreases below a specified concentration. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、製造の際に不純物濃度のバラツキが生じたとしても、そのバラツキに抗して所望の耐圧を確保することができる半導体装置に関する。 The present invention relates to a semiconductor device capable of securing a desired withstand voltage against variations in impurity concentration even when variations occur in manufacturing.

例えば、車載用モータをインバータ制御するのに用いられる半導体装置の開発が進んでいる。この種の半導体装置は高電圧をスイッチングすることから、極めて高い耐圧特性が要求される。高い耐圧特性を実現する半導体装置の一例に横型の半導体装置が知られている。横型の半導体装置に関する特許文献を以下に示す。
特開２００４−３１５１９号公報特開２００３−２７３３５５号公報特開２００３−１０１０３９号公報特開２００２−３１９６７５号公報特開平６−３０９９２０号公報 For example, development of a semiconductor device used for inverter control of an in-vehicle motor is in progress. Since this type of semiconductor device switches high voltage, extremely high breakdown voltage characteristics are required. A lateral semiconductor device is known as an example of a semiconductor device that realizes high breakdown voltage characteristics. Patent documents relating to horizontal semiconductor devices are shown below.
JP 2004-31519 A JP 2003-273355 A JP 2003-101039 A JP 2002-319675 A JP-A-6-309920

図１１に、横型の半導体装置１０１の断面図を模式的に示す。
半導体装置１０１は、ｐ⁻型の半導体基板１２２と、半導体基板１２２上に形成されているｎ⁻型のドリフト層１２４を備えている。ドリフト層１２４の表面側の一部に、ｐ型のボディ領域１３２が形成されている。ドリフト層１２４の表面側の他の一部に、ｎ^＋型のドレイン領域１５２が形成されている。ボディ領域１３２とドレイン領域１５２は、ドリフト層１２４によって隔てられている。ボディ領域１３２内には、ｎ^＋型のソース領域１３４とｐ^＋型のボディコンタクト領域１３６が形成されている。ソース領域１３４は、ボディ領域１３２によってドリフト層１２４から隔てられている。ソース領域１３４とドリフト層１２４を隔てているボディ領域１３２にゲート絶縁膜１４２を介してゲート電極１４４が対向している。ソース領域１３４とボディコンタクト領域１３６はソース電極Ｓに電気的に接続されており、ドレイン領域１５２はドレイン電極Ｄに電気的に接続されている。ボディ領域１３２とドリフト層１２４を貫通して半導体基板１２２まで達するｐ型の貫通半導体領域１６４が形成されている。半導体基板１２２の電位は、貫通半導体領域１６４によってボディ領域１３２の電位に固定されている。また、ドリフト層１２４の表面には層間絶縁膜１６２が形成されており、各領域間の電気的な絶縁を向上させている。 FIG. 11 schematically shows a cross-sectional view of the horizontal semiconductor device 101.
The semiconductor device 101 includes a p ⁻ type semiconductor substrate 122 and an n ⁻ type drift layer 124 formed on the semiconductor substrate 122. A p-type body region 132 is formed in part of the surface side of the drift layer 124. An n ⁺ -type drain region 152 is formed on another part of the surface side of the drift layer 124. The body region 132 and the drain region 152 are separated by the drift layer 124. An n ⁺ type source region 134 and a p ⁺ type body contact region 136 are formed in the body region 132. Source region 134 is separated from drift layer 124 by body region 132. A gate electrode 144 is opposed to the body region 132 that separates the source region 134 and the drift layer 124 with the gate insulating film 142 interposed therebetween. The source region 134 and the body contact region 136 are electrically connected to the source electrode S, and the drain region 152 is electrically connected to the drain electrode D. A p-type through-semiconductor region 164 that reaches the semiconductor substrate 122 through the body region 132 and the drift layer 124 is formed. The potential of the semiconductor substrate 122 is fixed to the potential of the body region 132 by the through semiconductor region 164. An interlayer insulating film 162 is formed on the surface of the drift layer 124 to improve electrical insulation between the regions.

半導体装置１０１がオフすると、半導体基板１２２とドリフト層１２４のｐｎ接合面から空乏層が形成される。空乏層がドリフト層１２４を実質的に空乏化することによって、その空乏層がドレイン電極Ｄとソース電極Ｓの間の電位差を負担する。ドリフト層１２４の不純物濃度と厚みは、半導体装置１０１がオフしたときに実質的に空乏化されるように調整されている。なお本明細書では、ドリフト層１２４の不純物濃度とドリフト層１２４の厚みの積を不純物量という。
図１２に示す半導体装置１０２は、ｐ型の埋込み半導体領域１７２をさらに備えている例である。埋込み半導体領域１７２を設けることによって、ドリフト層１２４の不純物量を多くしてもドリフト層１２４を実質的に空乏化することができる。ドリフト層１２４の厚みが変わらないとすれば、ドリフト層１２４の不純物濃度を濃くすることができる。したがって、埋込み半導体領域１７２を設けることによって、耐圧を維持しながらオン抵抗を小さくすることができる。
図１３に、半導体装置１０１（図１１）及び半導体装置１０２（図１２）のドリフト層１２４の不純物量と耐圧の関係を示す。図中１０１が半導体装置１０１の例であり、図中１０２が半導体装置１０２の例である。図１３に示すように、埋込み半導体領域１７２を設けることによって、最高耐圧が得られるドリフト層１２４の不純物量が多い側にシフトしていることが分かる。 When the semiconductor device 101 is turned off, a depletion layer is formed from the pn junction surface of the semiconductor substrate 122 and the drift layer 124. The depletion layer substantially depletes the drift layer 124 so that the depletion layer bears a potential difference between the drain electrode D and the source electrode S. The impurity concentration and thickness of the drift layer 124 are adjusted so as to be substantially depleted when the semiconductor device 101 is turned off. In this specification, the product of the impurity concentration of the drift layer 124 and the thickness of the drift layer 124 is referred to as an impurity amount.
The semiconductor device 102 illustrated in FIG. 12 is an example further including a p-type buried semiconductor region 172. By providing the embedded semiconductor region 172, the drift layer 124 can be substantially depleted even if the impurity amount of the drift layer 124 is increased. If the thickness of the drift layer 124 is not changed, the impurity concentration of the drift layer 124 can be increased. Therefore, by providing the embedded semiconductor region 172, the on-resistance can be reduced while maintaining the withstand voltage.
FIG. 13 shows the relationship between the impurity amount and the breakdown voltage of the drift layer 124 of the semiconductor device 101 (FIG. 11) and the semiconductor device 102 (FIG. 12). In the figure, 101 is an example of the semiconductor device 101, and 102 in the figure is an example of the semiconductor device 102. As shown in FIG. 13, by providing the embedded semiconductor region 172, it can be seen that the drift layer 124, which can obtain the highest breakdown voltage, is shifted to the side with a larger amount of impurities.

図１３に示すように、半導体装置の耐圧は、ドリフト層１２４の不純物量が所定の値から外れると大幅に低下する。このことは、半導体装置１０１及び半導体装置１０２の両者の構造に共通している。製造上のバラツキ、なかでも不純物濃度のバラツキによってドリフト層１２４の不純物量が所定の値から外れると、従来の半導体装置では耐圧が大幅に低下してしまう。このため、従来の半導体装置では、ドリフト層１２４の製造バラツキを考慮すると、保証耐圧を低い値にせざるを得ない。例えば、現状の横型の半導体装置では、概ね１２００Ｖが保証耐圧の限界とされている。
耐圧が大幅に低下してしまう現象を詳細に検討してみると、以下のことが分かってきた。ドリフト層１２４の不純物濃度が所定濃度よりも濃くなった場合は、ドリフト層１２４の空乏化が不十分に進行し、ドリフト層１２４のボディ領域１３２側で電界集中が顕著になることが分かってきた。一方、ドリフト層１２４の不純物濃度が所定濃度よりも薄くなった場合は、ドリフト層１２４の空乏化が過剰に進行し、ドリフト層１２４のドレイン領域１５２側で電界集中が顕著になることが分かってきた。
本発明は上記の知見を基づいて創作されたものであり、製造時のバラツキを補償して所望の耐圧を確保することができる横型の半導体装置を提供することを目的としている。 As shown in FIG. 13, the breakdown voltage of the semiconductor device is greatly reduced when the amount of impurities in the drift layer 124 deviates from a predetermined value. This is common to the structures of both the semiconductor device 101 and the semiconductor device 102. If the amount of impurities in the drift layer 124 deviates from a predetermined value due to variations in manufacturing, in particular, variations in impurity concentration, the breakdown voltage of the conventional semiconductor device is greatly reduced. For this reason, in the conventional semiconductor device, the guaranteed breakdown voltage must be set to a low value in consideration of manufacturing variations of the drift layer 124. For example, the current lateral semiconductor device has a guaranteed breakdown voltage limit of approximately 1200V.
A detailed study of the phenomenon in which the withstand voltage significantly decreases has revealed the following. It has been found that when the impurity concentration of the drift layer 124 is higher than a predetermined concentration, the depletion of the drift layer 124 proceeds insufficiently, and the electric field concentration becomes significant on the body region 132 side of the drift layer 124. . On the other hand, it has been found that when the impurity concentration of the drift layer 124 is lower than a predetermined concentration, the depletion of the drift layer 124 proceeds excessively, and the electric field concentration becomes remarkable on the drain region 152 side of the drift layer 124. It was.
The present invention has been created on the basis of the above-described knowledge, and an object thereof is to provide a lateral semiconductor device capable of ensuring a desired breakdown voltage by compensating for variations during manufacturing.

本発明は、製造時の不純物量のバラツキ、なかでも不純物濃度のバラツキを補償して所望の耐圧を確保することができる半導体装置を提供する。そのために、本発明のドリフト層（一般化すれば、半導体装置がオフしたときに電位差を負担するための半導体領域ともいえる）内に、ドリフト層の不純物濃度が所定濃度よりも濃くなったときに過不足なく実質的に空乏化する領域と、ドリフト層の不純物濃度が所定濃度よりも薄くなったときに過不足なく実質的に空乏化する領域の両者を備えていることを特徴としている。なお、ドリフト層の不純物濃度が所定濃度になったときには、両者の領域を利用して電位差を負担することができる。ここで、実質的に空乏化するとは、半導体装置に所定の電圧が印加されたときに、ドリフト層の厚み方向に存在するキャリアが過不足無く除かれることによって、イオン化したドナー原子又はイオン化したアクセプタ原子からなる空間電荷領域がドリフト層の厚み方向に応じた厚みで形成されることをいう。実質的に空乏化されたドリフト層は、電位差を負担することができる。所定の電圧は、典型的には半導体装置のオフ電圧に設定される。オフ電圧とはオン・オフが切り替わる過渡的な期間において変動する電圧を含まず、半導体装置がオフしているときの定常的な電圧のことをいう。
さらに、本発明の半導体装置では、ドリフト層の不純物濃度が所定濃度よりも濃くなったときに過不足なく実質的に空乏化する領域が、ドリフト層のうちのボディ領域側に形成されている。これにより、ドリフト層の不純物濃度が所定濃度よりも濃くなったときには、ボディ領域側が実質的に空乏化されるので、この領域において半導体装置がブレークダウンするほどの電界集中が生じない。このとき、ドレイン領域側のドリフト層は空乏層が不十分に進行しているが、ボディ領域側で電位差を負担することができるので問題にならない。一方、ドリフト層の不純物濃度が所定濃度よりも薄くなったときに過不足なく実質的に空乏化する領域が、ドリフト層のうちのドレイン領域側に形成されている。これにより、ドリフト層の不純物濃度が所定濃度よりも薄くなったときには、ドレイン領域側が実質的に空乏化されるので、この領域において半導体装置がブレークダウンするほどの電界集中が生じない。このとき、ボディ領域側のドリフト層では空乏化が過剰に進行しているが、ドレイン領域側で電位差を負担しているので、ボディ領域側で電界集中することもない。
これにより、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造時のバラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
なお、「ボディ領域側の領域」及び「ドリフト領域側の領域」という用語は、両者の相対的な位置関係を指すのであって、例えば、「ボディ領域側の領域」が「ボディ領域近傍」という狭義の意味で解釈されるものではない。 The present invention provides a semiconductor device capable of ensuring a desired breakdown voltage by compensating for variations in the amount of impurities during manufacture, particularly variations in impurity concentration. Therefore, when the impurity concentration of the drift layer becomes higher than a predetermined concentration in the drift layer of the present invention (generally, it can be said that the semiconductor region bears a potential difference when the semiconductor device is turned off). It is characterized by having both a region that is substantially depleted without excess and deficiency and a region that is substantially depleted without excess and deficiency when the impurity concentration of the drift layer becomes thinner than a predetermined concentration. When the impurity concentration of the drift layer reaches a predetermined concentration, a potential difference can be borne by using both regions. Here, “substantially depleted” means that, when a predetermined voltage is applied to the semiconductor device, carriers present in the thickness direction of the drift layer are removed without excess or deficiency, whereby ionized donor atoms or ionized acceptors. It means that the space charge region composed of atoms is formed with a thickness corresponding to the thickness direction of the drift layer. The substantially depleted drift layer can bear the potential difference. The predetermined voltage is typically set to an off voltage of the semiconductor device. The off voltage does not include a voltage that fluctuates during a transitional period in which on / off is switched, and is a steady voltage when the semiconductor device is off.
Furthermore, in the semiconductor device of the present invention, a region that is substantially depleted without excess or deficiency when the impurity concentration of the drift layer becomes higher than a predetermined concentration is formed on the body region side of the drift layer. As a result, when the impurity concentration of the drift layer becomes higher than a predetermined concentration, the body region side is substantially depleted, and the electric field concentration is not so high that the semiconductor device breaks down in this region. At this time, although the depletion layer of the drift layer on the drain region side has progressed insufficiently, there is no problem because the potential difference can be borne on the body region side. On the other hand, a region that is substantially depleted without excess or deficiency when the impurity concentration of the drift layer becomes lower than a predetermined concentration is formed on the drain region side of the drift layer. As a result, when the impurity concentration of the drift layer becomes lower than the predetermined concentration, the drain region side is substantially depleted, so that there is no electric field concentration to the extent that the semiconductor device breaks down in this region. At this time, although the depletion proceeds excessively in the drift layer on the body region side, the potential difference is borne on the drain region side, so that no electric field concentration occurs on the body region side.
As a result, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since variations during manufacturing can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.
The terms “region on the body region side” and “region on the drift region side” refer to the relative positional relationship between them. For example, the “region on the body region side” is referred to as “the vicinity of the body region”. It is not interpreted in a narrow sense.

本発明の半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に具現化することができる。
本発明の一つの半導体装置は、第１導電型の不純物を含む半導体基板と、半導体基板上に形成されているとともに第２導電型の不純物を低濃度に含むドリフト層を備えている。本発明の半導体装置は、ドリフト層の表面側の一部に形成されているとともに第１導電型の不純物を含むボディ領域を備えている。さらに、ドリフト層の表面側の他の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域を備えている。本発明の半導体装置は、ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域を備えている。ソース領域とドリフト層を隔てているボディ領域には、絶縁膜を介してゲート電極が対向している。ソース領域にはソース電極が電気的に接続しており、ドレイン領域にはドレイン電極が電気的に接続している。本発明の半導体装置は、ボディ領域とドレイン領域を隔てているドリフト層が実質的に空乏化する条件が、ボディ領域側とドレイン領域側で異なっていることを特徴としている。ボディ領域側ではドリフト層の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、ドレイン領域側ではドリフト層の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化する条件を有していることを特徴としている。
上記の半導体装置によると、ドリフト層の不純物濃度が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層が実質的に空乏化され、実質的に空乏化したボディ領域側のドリフト層で電位差を負担することができる。ドリフト層の不純物濃度が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層が実質的に空乏化されるので、半導体装置がブレークダウンするほどの電界集中が生じない。ドリフト層の不純物濃度が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層が実質的に空乏化され、実質的に空乏化したドレイン領域側のドリフト層で電位差を負担することができる。ドリフト層の不純物濃度が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層が実質的に空乏化されるので、半導体装置がブレークダウンするほどの電界集中が生じない。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造時のバラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。 The semiconductor device of the present invention can be embodied in a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
One semiconductor device of the present invention includes a semiconductor substrate containing a first conductivity type impurity, and a drift layer formed on the semiconductor substrate and containing a second conductivity type impurity at a low concentration. The semiconductor device according to the present invention includes a body region that is formed on a part of the surface side of the drift layer and contains impurities of the first conductivity type. Further, it is formed on another part of the surface side of the drift layer, is separated from the body region by the drift layer, and has a drain region containing a second conductivity type impurity at a high concentration. The semiconductor device of the present invention is formed in the body region, is separated from the drift layer by the body region, and includes a source region containing a second conductivity type impurity at a high concentration. A gate electrode is opposed to the body region that separates the source region and the drift layer through an insulating film. A source electrode is electrically connected to the source region, and a drain electrode is electrically connected to the drain region. The semiconductor device of the present invention is characterized in that the conditions under which the drift layer separating the body region and the drain region is substantially depleted differ between the body region side and the drain region side. On the body region side, it is substantially depleted when the impurity concentration of the drift layer is higher than the predetermined concentration, and on the drain region side, it is substantially depleted when the impurity concentration of the drift layer is lower than the predetermined concentration. It is characterized by having.
According to the semiconductor device described above, when the impurity concentration of the drift layer becomes higher than a predetermined concentration, the drift layer on the body region side is substantially depleted, and the potential difference is generated in the drift layer on the body region side that is substantially depleted. Can bear. When the impurity concentration of the drift layer becomes higher than a predetermined concentration, the drift layer on the body region side is substantially depleted, so that an electric field concentration that causes breakdown of the semiconductor device does not occur. When the impurity concentration of the drift layer becomes lower than the predetermined concentration, the drift layer on the drain region side is substantially depleted, and the potential difference can be borne by the drift layer on the drain region side that is substantially depleted. When the impurity concentration of the drift layer becomes lower than a predetermined concentration, the drift layer on the drain region side is substantially depleted, so that the electric field concentration does not occur to the extent that the semiconductor device breaks down.
Therefore, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since variations during manufacturing can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.

本発明の他の一つの半導体装置は、ドリフト層の裏面に接するとともに第１導電型の不純物を含む領域の不純物濃度を、ボディ領域側で濃く、ドレイン領域側で薄くすることで実現することができる。第１導電型の不純物を含む領域は、半導体基板の一部であることもあるが、半導体基板とは別に設けられた半導体領域であってもよい。
第１導電型の不純物を含む領域の不純物濃度が、ボディ領域側で濃く、ドレイン領域側で薄く調整されていると、ボディ領域側では第１導電型の不純物量が相対的に多くなり、ドレイン領域側では第１導電型の不純物量が相対的に少なくなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。 Another semiconductor device of the present invention can be realized by making the impurity concentration of the region containing the impurity of the first conductivity type high on the body region side and thin on the drain region side while in contact with the back surface of the drift layer. it can. The region containing the first conductivity type impurity may be a part of the semiconductor substrate, but may be a semiconductor region provided separately from the semiconductor substrate.
When the impurity concentration of the region containing the first conductivity type impurity is adjusted to be high on the body region side and thin on the drain region side, the amount of the first conductivity type impurity is relatively increased on the body region side. On the region side, the amount of impurities of the first conductivity type is relatively small. Therefore, when the impurity added to the drift layer becomes higher than the predetermined concentration, the second conductivity type impurity of the drift layer on the body region side balances with the first conductivity type impurity to substantially deplete the impurity. Turn into. When the impurity added to the drift layer becomes thinner than a predetermined concentration, the second conductivity type impurity of the drift layer on the drain region side is substantially depleted by balancing with the first conductivity type impurity. .
Therefore, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since manufacturing variations can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.

本発明の他の一つの半導体装置は、ボディ領域側のドリフト層内に形成されており、ドレイン領域側のドリフト層内に形成されていない第１導電型の不純物を含む第１導電型半導体フローティング領域を付加することによっても実現することができる。第１導電型半導体フローティング領域の電位は、所定値に固定されておらず、周囲の電位に追随して変動する。
第１導電型の不純物を含む第１導電型半導体フローティング領域を設けることによって、ボディ領域側では第２導電型の不純物量が相対的に少なくなり、ドレイン領域側では第２導電型の不純物量が相対的に多くなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。 Another semiconductor device according to the present invention is formed in a drift layer on the body region side and includes a first conductivity type semiconductor floating containing a first conductivity type impurity not formed in the drift layer on the drain region side. This can also be realized by adding a region. The potential of the first conductivity type semiconductor floating region is not fixed to a predetermined value, and varies following the surrounding potential.
By providing the first conductivity type semiconductor floating region containing the first conductivity type impurity, the amount of the second conductivity type impurity is relatively reduced on the body region side, and the amount of the second conductivity type impurity is decreased on the drain region side. Relatively more. Therefore, when the impurity added to the drift layer becomes higher than the predetermined concentration, the second conductivity type impurity in the drift layer on the body region side is depleted by balancing with the first conductivity type impurity. When the impurity added to the drift layer becomes thinner than a predetermined concentration, the second conductivity type impurity of the drift layer on the drain region side is depleted by balancing with the first conductivity type impurity.
Therefore, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since manufacturing variations can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.

本発明の他の一つの半導体装置は、ドレイン領域側のドリフト層内に形成されており、ボディ領域側のドリフト層内に形成されていない第２導電型の不純物を高濃度に含む第２導電型半導体フローティング領域を付加することによっても実現することができる。第２導電型半導体フローティング領域の電位は、所定値に固定されておらず、周囲の電位に追随して変動する。
第２導電型の不純物を含む第２導電型半導体フローティング領域を設けることによって、ボディ領域側では第２導電型の不純物量が相対的に少なくなり、ドレイン領域側では第２導電型の不純物量が相対的に多くなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。 Another semiconductor device of the present invention is formed in the drift layer on the drain region side, and has a second conductivity type containing a second conductivity type impurity not formed in the drift layer on the body region side in a high concentration. This can also be realized by adding a type semiconductor floating region. The potential of the second conductivity type semiconductor floating region is not fixed to a predetermined value, and fluctuates following the surrounding potential.
By providing the second conductivity type semiconductor floating region including the second conductivity type impurity, the amount of the second conductivity type impurity is relatively reduced on the body region side, and the amount of the second conductivity type impurity is decreased on the drain region side. Relatively more. Therefore, when the impurity added to the drift layer becomes higher than the predetermined concentration, the second conductivity type impurity in the drift layer on the body region side is depleted by balancing with the first conductivity type impurity. When the impurity added to the drift layer becomes thinner than a predetermined concentration, the second conductivity type impurity of the drift layer on the drain region side is depleted by balancing with the first conductivity type impurity.
Therefore, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since manufacturing variations can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.

本発明の他の一つの半導体装置は、ボディ領域側のドリフト層内に形成されており、第１導電型の不純物を高濃度に含むボディ側半導体フローティング領域と、ドレイン領域側のドリフト層内に形成されており、第１導電型の不純物を低濃度に含むドレイン側半導体フローティング領域を付加することによっても実現することができる。
第１導電型の不純物濃度が高く調整されたボディ側半導体フローティング領域と第１導電型の不純物濃度が低く調整されたドレイン側半導体フローティング領域を設けることによって、ボディ領域側では第１導電型の不純物量が相対的に多くなり、ドレイン領域側では第１導電型の不純物量が相対的に少なくなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。 Another semiconductor device according to the present invention is formed in a drift layer on the body region side, in a body-side semiconductor floating region containing a high concentration of the first conductivity type impurity and in the drift layer on the drain region side. It can also be realized by adding a drain-side semiconductor floating region that is formed and contains a first conductivity type impurity at a low concentration.
By providing a body side semiconductor floating region in which the first conductivity type impurity concentration is adjusted to be high and a drain side semiconductor floating region in which the first conductivity type impurity concentration is adjusted to be low, a first conductivity type impurity is formed on the body region side. The amount is relatively large, and the amount of the first conductivity type impurity is relatively small on the drain region side. Therefore, when the impurity added to the drift layer becomes higher than the predetermined concentration, the second conductivity type impurity of the drift layer on the body region side balances with the first conductivity type impurity to substantially deplete the impurity. Turn into. When the impurity added to the drift layer becomes thinner than a predetermined concentration, the second conductivity type impurity of the drift layer on the drain region side is substantially depleted by balancing with the first conductivity type impurity. .
Therefore, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since manufacturing variations can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.

本発明の半導体装置は、ドレイン領域側のドリフト層の厚みをボディ領域側のドリフト層の厚みよりも厚くすることによって実現することができる。ここでいうドリフト層とは、第２導電型の不純物濃度が薄く調整された領域をいう。ドリフト層内に介在して第１導電型の不純物を含む領域が設けられている場合や、不純物が含まれていない領域が設けられている場合は、それらの領域の厚み分を取り除いた残部の厚みをドリフト層の厚みという。
ドリフト層の厚みをドレイン領域側で厚くすることによって、ボディ領域側では第２導電型の不純物量が相対的に少なくなり、ドレイン領域側では第２導電型の不純物量が相対的に多くなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。 The semiconductor device of the present invention can be realized by making the thickness of the drift layer on the drain region side larger than the thickness of the drift layer on the body region side. The drift layer here refers to a region in which the second conductivity type impurity concentration is adjusted to be thin. When a region containing the first conductivity type impurity is provided intervening in the drift layer, or when a region not containing the impurity is provided, the remaining portion after removing the thickness of those regions is provided. The thickness is called the thickness of the drift layer.
By increasing the thickness of the drift layer on the drain region side, the amount of the second conductivity type impurity is relatively reduced on the body region side, and the amount of the second conductivity type impurity is relatively increased on the drain region side. Therefore, when the impurity added to the drift layer becomes higher than the predetermined concentration, the second conductivity type impurity in the drift layer on the body region side is depleted by balancing with the first conductivity type impurity. When the impurity added to the drift layer becomes thinner than a predetermined concentration, the second conductivity type impurity of the drift layer on the drain region side is depleted by balancing with the first conductivity type impurity.
Therefore, the allowable range of variation in the impurity concentration of the drift layer is widened, and a desired breakdown voltage can be ensured. Since manufacturing variations can be compensated for, the guaranteed breakdown voltage of the semiconductor device can be increased.

実質的に空乏化する条件が異なる領域、即ちボディ領域側のドリフト層とドレイン領域側のドリフト層の巾も重要である。ボディ領域側のドリフト層がボディ領域とドレイン領域を結ぶ方向に伸びる巾と、ドレイン領域側のドリフト層がボディ領域とドレイン領域を結ぶ方向に伸びる巾が略同一であることが好ましい。
本発明の半導体装置では、ドリフト層の不純物濃度が所定濃度よりも濃くなったときには主としてボディ領域側のドリフト層が電位差を負担し、ドリフト層の不純物濃度が所定濃度よりも薄くなったときには主としてドレイン領域側のドリフト層が電位差を負担する。両者の巾が略同一であれば、ドリフト層の不純物濃度のバラツキが生じたとしても、略同一の耐圧を保証することができる。歩留まりの良い半導体装置とすることができる。
なお、ボディ領域側のドリフト層及びドレイン領域側のドリフト層の巾のそれぞれが、保証耐圧を確保するのに十分な大きさを持って形成されているのが好ましい。 The widths of the regions where the conditions for depletion are substantially different, that is, the drift layer on the body region side and the drift layer on the drain region side are also important. It is preferable that the width in which the drift layer on the body region side extends in the direction connecting the body region and the drain region is substantially the same as the width in which the drift layer on the drain region side extends in the direction connecting the body region and the drain region.
In the semiconductor device of the present invention, when the impurity concentration of the drift layer becomes higher than the predetermined concentration, the drift layer on the body region side mainly bears the potential difference, and when the impurity concentration of the drift layer becomes lower than the predetermined concentration, the drain layer mainly The drift layer on the region side bears the potential difference. If the widths of both are substantially the same, even if there is a variation in the impurity concentration of the drift layer, substantially the same breakdown voltage can be guaranteed. A semiconductor device with high yield can be obtained.
The width of the drift layer on the body region side and the width of the drift layer on the drain region side is preferably formed with a sufficient size to ensure a guaranteed breakdown voltage.

本発明の技術思想は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はダイオード等の半導体装置においても適用可能である。
本発明の他の一つの半導体装置は、第２導電型の不純物を低濃度に含む半導体領域を備えている。さらに、その半導体領域の表面側の一部に形成されているとともに、第１導電型の不純物を高濃度に含む第１半導体領域と、その第１半導体領域に電気的に接続されている第１電極を備えている。さらに、その半導体領域の表面側の他の一部に形成されており、半導体領域によって第１半導体領域から隔てられているとともに、第２導電型の不純物を高濃度に含む第２半導体領域と、その第２半導体領域に電気的に接続されている第２電極を備えている。
本発明の半導体装置は、第１半導体領域と第２半導体領域を隔てている半導体領域が実質的に空乏化する条件が、第１半導体領域側と第２半導体領域側で異なっていることを特徴としている。詳しくは、第１半導体領域側では半導体領域の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、第２半導体領域側では半導体領域の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化することを特徴としている。 The technical idea of the present invention can be applied not only to a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) but also to a semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor) or a diode.
Another semiconductor device of the present invention includes a semiconductor region containing a second conductivity type impurity at a low concentration. Further, the first semiconductor region is formed on a part of the surface side of the semiconductor region, includes a first conductivity type impurity at a high concentration, and is electrically connected to the first semiconductor region. It has an electrode. A second semiconductor region formed on another part of the surface side of the semiconductor region, separated from the first semiconductor region by the semiconductor region, and containing a second conductivity type impurity in a high concentration; A second electrode electrically connected to the second semiconductor region is provided.
The semiconductor device according to the present invention is characterized in that a condition in which a semiconductor region separating the first semiconductor region and the second semiconductor region is substantially depleted is different between the first semiconductor region side and the second semiconductor region side. It is said. Specifically, the first semiconductor region side is substantially depleted when the impurity concentration of the semiconductor region is higher than a predetermined concentration, and the second semiconductor region side is substantially depleted when the impurity concentration of the semiconductor region is lower than the predetermined concentration. It is characterized by depletion.

本発明の半導体装置では、ドリフト層の不純物濃度にバラツキが生じた場合に備えて、不純物濃度が濃い場合に好適に電位差を負担する領域と、不純物濃度が薄い場合に好適に電位差を負担する領域の両者がドリフト層内に設けられている。これにより、ドリフト層の不純物濃度のバラツキが生じたとしても、それに応じてそれぞれの領域で電位差を負担することができ、所望の耐圧を確保することが可能になる。したがって、ドリフト層の不純物濃度のバラツキを補償することができるので、半導体装置の保証耐圧を高くすることもできる。 In the semiconductor device of the present invention, a region that preferably bears a potential difference when the impurity concentration is high and a region that preferably bears a potential difference when the impurity concentration is low, in case the impurity concentration of the drift layer varies. Both are provided in the drift layer. Thereby, even if the impurity concentration of the drift layer varies, a potential difference can be borne in each region accordingly, and a desired breakdown voltage can be secured. Therefore, variations in the impurity concentration of the drift layer can be compensated for, so that the guaranteed breakdown voltage of the semiconductor device can be increased.

実施例の主要な特徴を列記する。
（第１形態）第１領域８２及び第２領域８４のそれぞれの巾は、それぞれの領域で負担する耐圧が、半導体装置に要求される保証耐圧以上となる巾に調整されているのが好ましい。即ち、ボディ領域３２とドレイン領域５２を結ぶ方向において、第１領域８２の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。同様に、ボディ領域３２とドレイン領域５２を結ぶ方向において、第２領域８４の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。
（第２形態）電位差を負担する半導体領域（例えばドリフト層）の不純物濃度が所定濃度よりも濃くなったときに電位差を負担する第１領域がカソード側（例えばソース側）に形成され、電位差を負担する半導体領域の不純物濃度が所定濃度よりも薄くなったときに電位差を負担する第２領域がアノード側（例えばドレイン側）に形成されているのが好ましい。 The main features of the examples are listed.
(First Mode) The widths of the first region 82 and the second region 84 are preferably adjusted such that the breakdown voltage borne by each region is equal to or greater than the guaranteed breakdown voltage required for the semiconductor device. That is, in the direction connecting the body region 32 and the drain region 52, it is preferable that the product of the width of the first region 82 and the critical electric field is adjusted to be larger than the guaranteed breakdown voltage. Similarly, in the direction connecting the body region 32 and the drain region 52, the product of the width of the second region 84 and the critical electric field is preferably adjusted to be larger than the guaranteed breakdown voltage.
(Second Embodiment) A first region that bears a potential difference when the impurity concentration of a semiconductor region that bears a potential difference (for example, a drift layer) is higher than a predetermined concentration is formed on the cathode side (for example, the source side). It is preferable that the second region that bears the potential difference when the impurity concentration of the semiconductor region to be burdened becomes thinner than a predetermined concentration is formed on the anode side (for example, the drain side).

図面を参照して以下に実施例を詳細に説明する。以下に説明する半導体装置は、半導体材料にシリコンを利用する例を説明するが、シリコンに代えて他の半導体材料を利用してもよい。
図１に、半導体装置１０の要部断面図を模式的に示す。
半導体装置１０は、ｐ⁻型の半導体基板２２と、半導体基板２２上に形成されているｎ⁻型のドリフト層２４を備えている。ドリフト層２４は、半導体基板２２の表面からエピタキシャル成長することによって形成することができる。ドリフト層２４の表面側の一部にｐ型のボディ領域３２が形成されている。ドリフト層２４の表面側の他の一部にｎ^＋型のドレイン領域５２が形成されている。ボディ領域３２とドレイン領域５２は、ドリフト層２４によって隔てられている。ボディ領域３２内には、ｎ^＋型のソース領域３４とｐ^＋型のボディコンタクト領域３６が形成されている。ソース領域３４は、ボディ領域３２によってドリフト層２４から隔てられている。ボディ領域３２、ドレイン領域５２、ソース領域３４、及びボディコンタクト領域３６は、イオン注入技術を利用して形成することができる。
ソース領域３４とドリフト層２４を隔てているボディ領域３２にゲート絶縁膜４２を介してゲート電極４４が対向している。ソース領域３４とボディコンタクト領域３６はソース電極Ｓに電気的に接続しており、ドレイン領域５２はドレイン電極Ｄに電気的に接続している。ボディ領域３２とドリフト層２４を貫通して半導体基板２２まで達するｐ型の貫通半導体領域６４が形成されている。半導体基板２２の電位は、貫通半導体領域６４によってボディ領域３２の電位に固定されている。貫通半導体領域６４は、例えばイオン注入技術を利用して形成することができる。また、ドリフト層２４の表面には層間絶縁膜６２が形成されており、各領域間の電気的な絶縁性を向上させている。ゲート電極４４の一部は層間絶縁膜６２の表面に延設して形成されており、ドリフト層２４の表面部の電界を緩和している。 Embodiments will be described in detail below with reference to the drawings. In the semiconductor device described below, an example in which silicon is used as a semiconductor material will be described, but another semiconductor material may be used instead of silicon.
FIG. 1 schematically shows a cross-sectional view of the main part of the semiconductor device 10.
The semiconductor device 10 includes a p ⁻ type semiconductor substrate 22 and an n ⁻ type drift layer 24 formed on the semiconductor substrate 22. The drift layer 24 can be formed by epitaxial growth from the surface of the semiconductor substrate 22. A p-type body region 32 is formed in part of the surface side of the drift layer 24. An n ⁺ -type drain region 52 is formed in another part of the surface side of the drift layer 24. The body region 32 and the drain region 52 are separated by the drift layer 24. In the body region 32, an n ⁺ type source region 34 and a p ⁺ type body contact region 36 are formed. Source region 34 is separated from drift layer 24 by body region 32. The body region 32, the drain region 52, the source region 34, and the body contact region 36 can be formed using an ion implantation technique.
A gate electrode 44 is opposed to the body region 32 that separates the source region 34 and the drift layer 24 through a gate insulating film 42. The source region 34 and the body contact region 36 are electrically connected to the source electrode S, and the drain region 52 is electrically connected to the drain electrode D. A p-type through semiconductor region 64 that penetrates through the body region 32 and the drift layer 24 and reaches the semiconductor substrate 22 is formed. The potential of the semiconductor substrate 22 is fixed to the potential of the body region 32 by the through semiconductor region 64. The through semiconductor region 64 can be formed using, for example, an ion implantation technique. An interlayer insulating film 62 is formed on the surface of the drift layer 24 to improve electrical insulation between the regions. A part of the gate electrode 44 is formed so as to extend on the surface of the interlayer insulating film 62, and relaxes the electric field on the surface portion of the drift layer 24.

ボディ領域３２側のドリフト層２４及び半導体基板２２に接してｐ型の埋込み半導体領域７２が形成されている。埋込み半導体領域７２は、ドリフト層２４と半導体基板２２の界面に設けられている。埋込み半導体領域７２の不純物濃度は、半導体基板２２の不純物濃度よりも濃く調整されている。ドリフト層２４の裏面のうちのボディ領域３２側の裏面は、ｐ型の不純物濃度が相対的に高濃度な埋込み半導体領域７２に接しており、ドリフト層２４の裏面のうちのドレイン領域５２側の裏面は、ｐ型の不純物濃度が相対的に低濃度な半導体基板２２に接している。埋込み半導体領域７２の一部は、ドリフト層２４内に侵入している。したがって、ドレイン領域５２側のドリフト層２４の厚みがボディ領域３２側のドリフト層２４の厚みよりも厚くなっている。
埋込み半導体領域７２は、ボディ領域３２とドレイン領域５２を結ぶ方向（紙面左右方向）において、ボディ領域３２とドレイン領域５２の間に存在しているドリフト層２４の略半分に亘って形成されている。ボディ領域３２とドレイン領域５２の間に存在しているドリフト層２４のうち、埋込み半導体領域７２が存在する範囲を第１領域８２といい、埋込み半導体領域７２が存在しない範囲を第２領域８４という。ボディ領域３２とドレイン領域５２を結ぶ方向の第１領域８２の幅Ｗ１と第２領域８４の幅Ｗ２は略同一に調整されている。 A p-type buried semiconductor region 72 is formed in contact with the drift layer 24 and the semiconductor substrate 22 on the body region 32 side. The embedded semiconductor region 72 is provided at the interface between the drift layer 24 and the semiconductor substrate 22. The impurity concentration of the embedded semiconductor region 72 is adjusted to be higher than the impurity concentration of the semiconductor substrate 22. The back surface on the body region 32 side of the back surface of the drift layer 24 is in contact with the buried semiconductor region 72 having a relatively high p-type impurity concentration, and is located on the drain region 52 side of the back surface of the drift layer 24. The rear surface is in contact with the semiconductor substrate 22 having a relatively low p-type impurity concentration. A part of the buried semiconductor region 72 penetrates into the drift layer 24. Therefore, the thickness of the drift layer 24 on the drain region 52 side is thicker than the thickness of the drift layer 24 on the body region 32 side.
The embedded semiconductor region 72 is formed over substantially half of the drift layer 24 existing between the body region 32 and the drain region 52 in the direction connecting the body region 32 and the drain region 52 (the left-right direction in the drawing). . In the drift layer 24 existing between the body region 32 and the drain region 52, a range where the embedded semiconductor region 72 exists is referred to as a first region 82, and a range where the embedded semiconductor region 72 does not exist is referred to as a second region 84. . The width W1 of the first region 82 and the width W2 of the second region 84 in the direction connecting the body region 32 and the drain region 52 are adjusted to be substantially the same.

埋込み半導体領域７２の不純物濃度は、半導体基板２２の不純物濃度よりも濃く調整されている。したがって、埋込み半導体領域７２が設けられていることによって、第１領域８２に存在するｐ型の不純物量（厚み方向の積算した不純物の総量）は、第２領域８４に存在するｐ型の不純物量よりも相対的に多くなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。即ち、第１領域８２が実質的に空乏化するために必要となるｎ型の不純物量は、第２領域８４のドリフト層２４が実質的に空乏化するために必要となるｎ型の不純物量よりも多くなる。
このため、第１領域８２のドリフト層２４が実質的に空乏化するための不純物濃度の条件と、第２領域８４のドリフト層２４が実質的に空乏化するための不純物濃度の条件は異なることになる。この両者の間の不純物濃度を製造条件（本明細書では、この製造条件を所定濃度という）に設定すると、その製造条件よりも不純物濃度が濃く添加された場合には、第１領域８２において好ましい条件となり、その製造条件よりも不純物濃度が薄く添加された場合には、第２領域８４において好ましい条件となる。 The impurity concentration of the embedded semiconductor region 72 is adjusted to be higher than the impurity concentration of the semiconductor substrate 22. Therefore, since the buried semiconductor region 72 is provided, the p-type impurity amount (total amount of accumulated impurities in the thickness direction) existing in the first region 82 is equal to the p-type impurity amount existing in the second region 84. Will be relatively more than. For this reason, the conditions for the drift layer 24 in the first region 82 to be substantially depleted differ from the conditions for the drift layer 24 in the second region 84 to be substantially depleted. That is, the amount of n-type impurity necessary for the first region 82 to be substantially depleted is the amount of n-type impurity necessary for the drift layer 24 of the second region 84 to be substantially depleted. More than.
For this reason, the condition of the impurity concentration for the drift layer 24 in the first region 82 to be substantially depleted is different from the condition of the impurity concentration for the drift layer 24 in the second region 84 to be substantially depleted. become. When the impurity concentration between the two is set to manufacturing conditions (in this specification, this manufacturing condition is referred to as a predetermined concentration), it is preferable in the first region 82 when the impurity concentration is added higher than the manufacturing conditions. When the impurity concentration is lower than the manufacturing conditions, the second region 84 is preferable.

図２、図３、及び図４に、半導体装置１０がオフしたときの等電位線分布を示す。図中２５が等電位線を示す。図２は、ドリフト層２４の不純物濃度に関して、設定された所定濃度よりも不純物濃度が濃く添加された場合である。図３は、ドリフト層２４の不純物濃度に関して、設定された所定濃度に一致して不純物濃度が添加された場合である。図４は、ドリフト層２４の不純物濃度に関して、設定された所定濃度よりも不純物濃度が薄く添加された場合である。
図２に示すように、設定された所定濃度よりも不純物濃度が濃く添加されると、第１領域８２においては好ましい条件となり、第１領域８２は過不足なく実質的に空乏化する。これにより、ドリフト層２４の不純物濃度が所定濃度よりも濃くなったときには、主として第１領域８２が電位差を負担していることが分かる。また、第１領域８２において等電位線も等間隔に並んでおり、電界集中が緩和されている。なお、このとき、第２領域８４の空乏化は不十分に進行しているが、第１領域８２で電位差を負担することができるので、所望の耐圧を確保することができる。
図３に示すように、設定された所定濃度に一致した不純物濃度が添加されると、第１領域８２及び第２領域８４の両者によって電位差を負担していることが分かる。
図４に示すように、設定された所定濃度よりも不純物濃度が薄く添加されると、第２領域８４においては好ましい条件となり、第２領域８４は過不足なく実質的に空乏化する。このとき、第１領域８２では空乏化が過剰に進行しているが、第２領域８４で電位差を負担することができるので、所望の耐圧を確保することができる。
これにより、ドリフト層２４の不純物濃度が所定濃度よりも薄くなったときには、主として第２領域８４が電位差を負担していることが分かる。また、第２領域８４において等電位線も等間隔に並んでおり、電界集中が緩和されている。 2, 3, and 4 show equipotential line distributions when the semiconductor device 10 is turned off. In the figure, 25 indicates an equipotential line. FIG. 2 shows a case where the impurity concentration of the drift layer 24 is added to be higher than the predetermined concentration. FIG. 3 shows a case where the impurity concentration of the drift layer 24 is added in accordance with the predetermined concentration set. FIG. 4 shows a case where the impurity concentration of the drift layer 24 is added lower than the predetermined concentration.
As shown in FIG. 2, when the impurity concentration is added to be higher than the set predetermined concentration, the first region 82 is in a preferable condition, and the first region 82 is substantially depleted without excess or deficiency. Thus, it can be seen that when the impurity concentration of the drift layer 24 is higher than the predetermined concentration, the first region 82 mainly bears the potential difference. Further, equipotential lines are also arranged at equal intervals in the first region 82, and the electric field concentration is reduced. At this time, depletion of the second region 84 has progressed insufficiently, but a potential difference can be borne in the first region 82, so that a desired breakdown voltage can be ensured.
As shown in FIG. 3, it can be seen that when the impurity concentration corresponding to the set predetermined concentration is added, the potential difference is borne by both the first region 82 and the second region 84.
As shown in FIG. 4, when the impurity concentration is lower than the predetermined concentration, the second region 84 is in a preferable condition, and the second region 84 is substantially depleted without being excessive or insufficient. At this time, although depletion proceeds excessively in the first region 82, a potential difference can be borne in the second region 84, so that a desired breakdown voltage can be ensured.
Thus, it can be seen that when the impurity concentration of the drift layer 24 becomes lower than the predetermined concentration, the second region 84 mainly bears the potential difference. Further, equipotential lines are also arranged at equal intervals in the second region 84, and the electric field concentration is reduced.

図５に、半導体装置１０のドリフト層２４の不純物量と耐圧の関係を示す。図中１０が半導体装置１０の場合の関係を示す。なお、破線で示す図中１０１が図１１に示す半導体装置１０１の場合であり、図中１０２が図１２に示す半導体装置１０２の場合である。
半導体装置１０は、ドリフト層２４の不純物濃度が所定濃度から変動したときに、その変動に応じて電位差を負担することができる第１領域８２及び第２領域８４を備えている。このため、図３に示すように、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。したがって、不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することが容易になることが分かる。製造バラツキを補償することができるので、半導体装置１０の保証耐圧を高くすることもできる。
また、半導体装置１０はSOA（Safe Operation Area：安全動作領域）が広くなるという効果も有する。一般的に、半導体装置がオンすると、電子の負の電荷が空乏化したドリフト層の正の空間電荷を打ち消すように作用する。即ち、半導体装置のオン状態では、ドリフト層の不純物濃度があたかも変動するように振舞う。不純物濃度のバラツキの許容範囲が広くなるという半導体装置１０の効果は、オン状態のときにも有効である。半導体装置１０は、オン耐圧をも向上させることができる。これにより、半導体装置１０は、広いSOAを実現することができる。 FIG. 5 shows the relationship between the impurity amount of the drift layer 24 of the semiconductor device 10 and the breakdown voltage. In the figure, reference numeral 10 denotes a relationship in the case of the semiconductor device 10. Note that 101 in the figure indicated by a broken line is the case of the semiconductor device 101 shown in FIG. 11, and 102 in the figure is the case of the semiconductor device 102 shown in FIG.
The semiconductor device 10 includes a first region 82 and a second region 84 that can bear a potential difference according to the variation of the impurity concentration of the drift layer 24 from a predetermined concentration. For this reason, as shown in FIG. 3, even if the impurity concentration of the drift layer 24 deviates from a predetermined concentration, a potential difference can be borne in one of the first region 82 and the second region 84. It is possible to ensure a withstand voltage. Therefore, it can be seen that the allowable range of variation in impurity concentration is widened, and it becomes easy to secure a desired breakdown voltage. Since the manufacturing variation can be compensated, the guaranteed breakdown voltage of the semiconductor device 10 can be increased.
In addition, the semiconductor device 10 has an effect that the SOA (Safe Operation Area) is widened. In general, when the semiconductor device is turned on, the negative charge of electrons acts to cancel the positive space charge of the drift layer depleted. That is, in the on state of the semiconductor device, the drift layer behaves as if the impurity concentration fluctuates. The effect of the semiconductor device 10 that the allowable range of variation in impurity concentration is wide is also effective in the on state. The semiconductor device 10 can also improve the ON breakdown voltage. Thereby, the semiconductor device 10 can realize a wide SOA.

以下に変形例の半導体装置を説明する。なお、半導体装置１０の構成要素と実質的に同一のものに関しては同一の符号を付してその説明を省略する。
図６に示す半導体装置１１は、埋込み半導体領域７４（第１導電型半導体フローティング領域の一例）が、ドリフト層２４内に設けられている例である。埋込み半導体領域７４は、ドリフト層２４の厚み方向に介在して設けられており、その電位がフローティング状態になっている。この場合も同様に、埋込み半導体領域７４が設けられていることによって、第１領域８２に存在するｐ型の不純物量が、第２領域８４に存在するｐ型の不純物量よりも相対的に多くなる。また、ドリフト層２４の厚みに関して、第１領域８２では埋込み半導体領域７４の厚み分を取り除いて評価すると、第２領域８４のドリフト層２４の厚みが第１領域８２のドリフト層２４の厚みよりも厚いということもできる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。 A semiconductor device according to a modification will be described below. Note that components that are substantially the same as those of the semiconductor device 10 are denoted by the same reference numerals and description thereof is omitted.
The semiconductor device 11 shown in FIG. 6 is an example in which a buried semiconductor region 74 (an example of a first conductivity type semiconductor floating region) is provided in the drift layer 24. The embedded semiconductor region 74 is provided so as to be interposed in the thickness direction of the drift layer 24, and its potential is in a floating state. In this case as well, by providing the embedded semiconductor region 74, the amount of p-type impurities present in the first region 82 is relatively larger than the amount of p-type impurities present in the second region 84. Become. Further, when the thickness of the drift layer 24 is evaluated by removing the thickness of the buried semiconductor region 74 in the first region 82, the thickness of the drift layer 24 in the second region 84 is larger than the thickness of the drift layer 24 in the first region 82. It can also be said to be thick. For this reason, the conditions for the drift layer 24 in the first region 82 to be substantially depleted differ from the conditions for the drift layer 24 in the second region 84 to be substantially depleted. For this reason, even if the impurity concentration of the drift layer 24 deviates from a predetermined concentration, a potential difference can be borne in one of the first region 82 and the second region 84, so that a desired breakdown voltage can be ensured. it can.

図７に示す半導体装置１２は、ｎ型の埋込み半導体領域７６が、ドレイン領域５２側のドリフト層２４及び半導体基板２２に接して形成されている。埋込み半導体領域７６が、ドリフト層２４と半導体基板２２の間に設けられている。埋込み半導体領域７６の不純物濃度がドリフト層２４の不純物濃度よりも濃く調整されている。この場合は、埋込み半導体領域７６が設けられていることによって、第１領域８２に存在するｎ型の不純物量が、第２領域８４に存在するｎ型の不純物量よりも相対的に少なくなる。また、埋込み半導体領域７６の一部が半導体基板２２内に侵入している。したがって、ドリフト層２４の厚みに関して、第２領域８４では埋込み半導体領域７６の厚み分を加算して評価すると、第２領域８４のドリフト層２４の厚みが第１領域８２のドリフト層２４の厚みよりも厚いということもできる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。
このため、第１領域８２のドリフト層２４が実質的に空乏化するための不純物濃度の条件と、第２領域８４のドリフト層２４が実質的に空乏化するための不純物濃度の条件は異なることになる。この両者の間の不純物濃度を製造条件（所定濃度）に設定すると、その所定濃度よりも不純物濃度が濃く添加された場合には、第１領域８２において好ましい条件となり、その所定濃度よりも不純物濃度が薄く添加された場合には、第２領域８４において好ましい条件となる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。 In the semiconductor device 12 shown in FIG. 7, an n-type buried semiconductor region 76 is formed in contact with the drift layer 24 and the semiconductor substrate 22 on the drain region 52 side. A buried semiconductor region 76 is provided between the drift layer 24 and the semiconductor substrate 22. The impurity concentration of the buried semiconductor region 76 is adjusted to be higher than the impurity concentration of the drift layer 24. In this case, since the buried semiconductor region 76 is provided, the n-type impurity amount present in the first region 82 is relatively smaller than the n-type impurity amount present in the second region 84. Further, part of the embedded semiconductor region 76 penetrates into the semiconductor substrate 22. Therefore, when the thickness of the drift layer 24 is evaluated by adding the thickness of the buried semiconductor region 76 in the second region 84, the thickness of the drift layer 24 in the second region 84 is greater than the thickness of the drift layer 24 in the first region 82. It can also be said that it is thick. For this reason, the conditions for the drift layer 24 in the first region 82 to be substantially depleted differ from the conditions for the drift layer 24 in the second region 84 to be substantially depleted.
For this reason, the condition of the impurity concentration for the drift layer 24 in the first region 82 to be substantially depleted is different from the condition of the impurity concentration for the drift layer 24 in the second region 84 to be substantially depleted. become. When the impurity concentration between the two is set to the manufacturing condition (predetermined concentration), when the impurity concentration is added higher than the predetermined concentration, the first region 82 becomes a preferable condition, and the impurity concentration is higher than the predetermined concentration. Is added to the second region 84, it is a preferable condition. For this reason, even if the impurity concentration of the drift layer 24 deviates from a predetermined concentration, a potential difference can be borne in one of the first region 82 and the second region 84, so that a desired breakdown voltage can be ensured. it can.

図８に示す半導体装置１３は、ｎ型の埋込み半導体領域７８（第２導電型半導体フローティング領域の一例）が、ドリフト層２４内に設けられている例である。埋込み半導体領域７８は、ドリフト層２４の厚み方向に介在して設けられており、その電位がフローティング状態になっている。この場合も同様に、埋込み半導体領域７８が設けられていることによって、第１領域８２に存在するｎ型の不純物量は、第２領域８４に存在するｎ型の不純物量よりも相対的に少なくなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。 The semiconductor device 13 shown in FIG. 8 is an example in which an n-type buried semiconductor region 78 (an example of a second conductivity type semiconductor floating region) is provided in the drift layer 24. The embedded semiconductor region 78 is provided so as to be interposed in the thickness direction of the drift layer 24, and its potential is in a floating state. Similarly, in this case, since the buried semiconductor region 78 is provided, the amount of n-type impurities present in the first region 82 is relatively smaller than the amount of n-type impurities present in the second region 84. Become. For this reason, the conditions for the drift layer 24 in the first region 82 to be substantially depleted differ from the conditions for the drift layer 24 in the second region 84 to be substantially depleted. For this reason, even if the impurity concentration of the drift layer 24 deviates from a predetermined concentration, a potential difference can be borne in either the first region 82 or the second region 84, so that a desired breakdown voltage can be ensured. it can.

図９に示す半導体装置１４は、ドレイン領域５２側のドリフト層２４の厚みがボディ領域３２側のドリフト層２４の厚みよりも厚く形成されている例である。この場合は、ドレイン領域５２側のドリフト層２４が厚く形成されることによって、第１領域８２に存在するｎ型の不純物量が、第２領域８４に存在するｎ型の不純物量よりも相対的に少なくなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。 The semiconductor device 14 shown in FIG. 9 is an example in which the drift layer 24 on the drain region 52 side is formed thicker than the drift layer 24 on the body region 32 side. In this case, since the drift layer 24 on the drain region 52 side is formed thick, the amount of n-type impurities present in the first region 82 is relatively larger than the amount of n-type impurities present in the second region 84. Less. For this reason, the conditions for the drift layer 24 in the first region 82 to be substantially depleted differ from the conditions for the drift layer 24 in the second region 84 to be substantially depleted. For this reason, even if the impurity concentration of the drift layer 24 deviates from a predetermined concentration, a potential difference can be borne in one of the first region 82 and the second region 84, so that a desired breakdown voltage can be ensured. it can.

図１０に示す半導体装置１５は、ｐ型の不純物濃度が異なる２つの埋込み半導体領域７７、７９が設けられている例である。第１埋込み半導体領域７７（ボディ側半導体フローティング領域の一例）の不純物濃度は、第２埋込み半導体領域７９（ドレイン側半導体フローティング領域の一例）の不純物濃度よりも濃く調整されている。第１埋込み半導体領域７７及び第２埋込み半導体領域７９は、ドリフト層２４の表面に形成されており、例えばイオン注入技術を利用して形成することができる。第１埋込み半導体領域７７がボディ領域３２側のドリフト層２４に接して形成されており、第２埋込み半導体領域７９がドレイン領域５２側のドリフト層２４に接して形成されている。
ｐ型の不純物濃度が異なる第１埋込み半導体領域７７と第２埋込み半導体領域７９が設けられていることによって、第１領域８２に存在するｐ型の不純物量は、第２領域８４に存在するｐ型の不純物量よりも相対的に多くなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。 The semiconductor device 15 shown in FIG. 10 is an example in which two embedded semiconductor regions 77 and 79 having different p-type impurity concentrations are provided. The impurity concentration of the first embedded semiconductor region 77 (an example of the body side semiconductor floating region) is adjusted to be higher than the impurity concentration of the second embedded semiconductor region 79 (an example of the drain side semiconductor floating region). The first embedded semiconductor region 77 and the second embedded semiconductor region 79 are formed on the surface of the drift layer 24 and can be formed using, for example, an ion implantation technique. The first embedded semiconductor region 77 is formed in contact with the drift layer 24 on the body region 32 side, and the second embedded semiconductor region 79 is formed in contact with the drift layer 24 on the drain region 52 side.
By providing the first buried semiconductor region 77 and the second buried semiconductor region 79 having different p-type impurity concentrations, the amount of p-type impurity present in the first region 82 is reduced to p present in the second region 84. It is relatively greater than the amount of impurities in the mold. For this reason, the conditions for the drift layer 24 in the first region 82 to be substantially depleted differ from the conditions for the drift layer 24 in the second region 84 to be substantially depleted. For this reason, even if the impurity concentration of the drift layer 24 deviates from a predetermined concentration, a potential difference can be borne in one of the first region 82 and the second region 84, so that a desired breakdown voltage can be ensured. it can.

上記の各半導体装置は、他に次の特徴を有している。
（１）従来の構造において耐圧を高くしようとすると、半導体基板の不純物濃度を小さくする必要がある。例えば、耐圧を１２００Ｖ以上まで向上させようとすると、半導体基板の不純物濃度を２×１０¹⁴cm^-3以下まで低濃度化する必要がある。この場合、半導体基板の不純物濃度を小さくすると、ドリフト層の不純物濃度が所望の値から外れた場合に耐圧が低下する現象がより顕著になってしまう。このため、耐圧を向上させようとするとドリフト層の不純物量の許容範囲が狭くなり、結果として保証耐圧は小さくなるという問題があった。
一方、本発明によると、ドリフト層の不純物量の許容範囲を広くすることができるので、半導体基板の不純物濃度を低濃度化することもできる。このため、最大耐圧を向上させることもできる。
（２）第１領域８２の巾Ｗ１及び第２領域８４の巾Ｗ２は、それぞれの領域で負担する耐圧が、半導体装置に要求される保証耐圧以上となる巾に調整されているのが好ましい。即ち、ボディ領域３２とドレイン領域５２を結ぶ方向において、第１領域８２の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。同様に、ボディ領域３２とドレイン領域５２を結ぶ方向において、第２領域８４の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。
（３）ドリフト層の不純物濃度が所定濃度よりも濃くなったときに電位差を負担する領域がボディ領域側に形成され、ドリフト層の不純物濃度が所定濃度よりも薄くなったときに電位差を負担する領域がドレイン領域側に形成されているのが好ましい。より一般的には、電位差を負担する半導体領域の不純物濃度が所定濃度よりも濃くなったときに電位差を負担する第１領域がカソード側に形成され、電位差を負担する半導体領域の不純物濃度が所定濃度よりも薄くなったときに電位差を負担する第２領域がアノード側に形成されているのが好ましい。仮に上記の関係が逆になると、ドリフト層の不純物濃度が薄くなったときに、ボディ領域側のドリフト層が過不足なく実質的に空乏化されるものの、ドレイン領域側のドリフト層が過剰に空乏化されているので、その領域で電界集中が生じてしまう。したがって、第１領域と第２領域は前者の関係であるのが好ましい。 Each of the above semiconductor devices has the following characteristics.
(1) In order to increase the breakdown voltage in the conventional structure, it is necessary to reduce the impurity concentration of the semiconductor substrate. For example, in order to improve the breakdown voltage to 1200 V or higher, it is necessary to reduce the impurity concentration of the semiconductor substrate to 2 × 10 ¹⁴ cm ⁻³ or lower. In this case, if the impurity concentration of the semiconductor substrate is reduced, the phenomenon that the breakdown voltage decreases when the impurity concentration of the drift layer deviates from a desired value becomes more prominent. For this reason, when the breakdown voltage is improved, the allowable range of the impurity amount of the drift layer is narrowed, resulting in a problem that the guaranteed breakdown voltage is reduced.
On the other hand, according to the present invention, since the allowable range of the impurity amount of the drift layer can be widened, the impurity concentration of the semiconductor substrate can be lowered. For this reason, the maximum withstand voltage can also be improved.
(2) It is preferable that the width W1 of the first region 82 and the width W2 of the second region 84 are adjusted so that the breakdown voltage borne in each region is equal to or greater than the guaranteed breakdown voltage required for the semiconductor device. That is, in the direction connecting the body region 32 and the drain region 52, it is preferable that the product of the width of the first region 82 and the critical electric field is adjusted to be larger than the guaranteed breakdown voltage. Similarly, in the direction connecting the body region 32 and the drain region 52, the product of the width of the second region 84 and the critical electric field is preferably adjusted to be larger than the guaranteed breakdown voltage.
(3) A region that bears a potential difference when the impurity concentration of the drift layer becomes higher than a predetermined concentration is formed on the body region side, and a potential difference is charged when the impurity concentration of the drift layer becomes lower than the predetermined concentration. The region is preferably formed on the drain region side. More generally, a first region bearing the potential difference is formed on the cathode side when the impurity concentration of the semiconductor region bearing the potential difference becomes higher than a predetermined concentration, and the impurity concentration of the semiconductor region bearing the potential difference is predetermined. It is preferable that a second region that bears a potential difference when it becomes thinner than the concentration is formed on the anode side. If the above relationship is reversed, the drift layer on the body region side is substantially depleted when the impurity concentration of the drift layer is reduced, but the drift layer on the drain region side is excessively depleted. Therefore, electric field concentration occurs in that region. Therefore, it is preferable that the first region and the second region have the former relationship.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

半導体装置１０の要部断面図を模式的に示す。FIG. 1 schematically shows a cross-sectional view of a main part of a semiconductor device 10. ドレイン層の不純物濃度が製造条件よりも多く添加された場合の等電位線分布を示す。The equipotential line distribution when the impurity concentration of the drain layer is added more than the manufacturing conditions is shown. ドレイン層の不純物濃度が製造条件に一致して添加された場合の等電位線分布を示す。The equipotential line distribution when the impurity concentration of the drain layer is added in accordance with the manufacturing conditions is shown. ドレイン層の不純物濃度が製造条件よりも少なく添加された場合の等電位線分布を示す。The equipotential line distribution when the impurity concentration of the drain layer is added lower than the manufacturing conditions is shown. 実施例の場合のドリフト層の不純物量と耐圧の関係を示す。The relationship between the impurity amount of the drift layer in the case of an Example and a proof pressure is shown. 半導体装置１１の要部断面図を模式的に示す。The principal part sectional view of semiconductor device 11 is shown typically. 半導体装置１２の要部断面図を模式的に示す。The principal part sectional view of semiconductor device 12 is shown typically. 半導体装置１３の要部断面図を模式的に示す。The principal part sectional view of semiconductor device 13 is shown typically. 半導体装置１４の要部断面図を模式的に示す。The principal part sectional view of semiconductor device 14 is shown typically. 半導体装置１５の要部断面図を模式的に示す。The principal part sectional view of semiconductor device 15 is typically shown. 従来構造の半導体装置１０１の要部断面図を模式的に示す。The principal part sectional drawing of the semiconductor device 101 of the conventional structure is shown typically. 従来構造の半導体装置１０２の要部断面図を模式的に示す。The principal part sectional drawing of the semiconductor device 102 of the conventional structure is typically shown. 従来構造の場合のドリフト層の不純物量と耐圧の関係を示す。The relationship between the impurity amount of the drift layer and the breakdown voltage in the case of the conventional structure is shown.

Explanation of symbols

２２：半導体基板
２４：ドリフト層
３２：ボディ領域
３４：ソース領域
３６：ボディコンタクト領域
４２：ゲート絶縁膜
４４：ゲート電極
５２：ドレイン領域
６２：層間絶縁膜
６４：貫通半導体領域
７２、７４：ｐ型の埋込み半導体領域
７６、７８：ｎ型の埋込み半導体領域
７７：第１埋込み半導体領域
７９：第２埋込み半導体領域 22: semiconductor substrate 24: drift layer 32: body region 34: source region 36: body contact region 42: gate insulating film 44: gate electrode 52: drain region 62: interlayer insulating film 64: penetrating semiconductor region 72, 74: p-type Embedded semiconductor regions 76, 78: n-type embedded semiconductor region 77: first embedded semiconductor region 79: second embedded semiconductor region

Claims

A semiconductor substrate containing an impurity of a first conductivity type;
A drift layer formed on a semiconductor substrate and containing a second conductivity type impurity at a low concentration;
A body region formed on a part of the surface side of the drift layer and including an impurity of the first conductivity type;
A drain region formed on a part of the surface side of the drift layer, separated from the body region by the drift layer, and containing a second conductivity type impurity in a high concentration;
A source region formed in the body region, separated from the drift layer by the body region, and containing a second conductivity type impurity in a high concentration;
A gate electrode facing the body region separating the source region and the drift layer through an insulating film;
A source electrode electrically connected to the source region;
A drain electrode electrically connected to the drain region;
The conditions under which the drift layer separating the body region and the drain region is substantially depleted are different between the body region side and the drain region side, and when the impurity concentration of the drift layer is higher than the predetermined concentration on the body region side, A semiconductor device characterized in that the semiconductor device has a condition of being substantially depleted and substantially depleted when the impurity concentration of the drift layer is lower than a predetermined concentration on the drain region side.

A semiconductor substrate containing an impurity of a first conductivity type;
A drift layer formed on a semiconductor substrate and containing a second conductivity type impurity at a low concentration;
A body region formed on a part of the surface side of the drift layer and including an impurity of the first conductivity type;
A drain region formed on a part of the surface side of the drift layer, separated from the body region by the drift layer, and containing a second conductivity type impurity in a high concentration;
A source region formed in the body region, separated from the drift layer by the body region, and containing a second conductivity type impurity in a high concentration;
A gate electrode facing the body region separating the source region and the drift layer through an insulating film;
A source electrode electrically connected to the source region;
A drain electrode electrically connected to the drain region;
A semiconductor device characterized in that an impurity concentration in a region containing a first conductivity type impurity is high on the body region side and thin on the drain region side while being in contact with the back surface of the drift layer.

A semiconductor substrate containing an impurity of a first conductivity type;
A drift layer formed on a semiconductor substrate and containing a second conductivity type impurity at a low concentration;
A body region formed on a part of the surface side of the drift layer and including an impurity of the first conductivity type;
A drain region formed on a part of the surface side of the drift layer, separated from the body region by the drift layer, and containing a second conductivity type impurity in a high concentration;
A source region formed in the body region, separated from the drift layer by the body region, and containing a second conductivity type impurity in a high concentration;
A first conductivity type semiconductor floating region including a first conductivity type impurity formed in the drift layer on the body region side and not formed in the drift layer on the drain region side;
A gate electrode facing the body region separating the source region and the drift layer through an insulating film;
A source electrode electrically connected to the source region;
A semiconductor device including a drain electrode electrically connected to a drain region.

A semiconductor substrate containing an impurity of a first conductivity type;
A drift layer formed on a semiconductor substrate and containing a second conductivity type impurity at a low concentration;
A body region formed on a part of the surface side of the drift layer and including an impurity of the first conductivity type;
A drain region formed on a part of the surface side of the drift layer, separated from the body region by the drift layer, and containing a second conductivity type impurity in a high concentration;
A source region formed in the body region, separated from the drift layer by the body region, and containing a second conductivity type impurity in a high concentration;
A second conductivity type semiconductor floating region which is formed in the drift layer on the drain region side and contains a high concentration of second conductivity type impurities not formed in the drift layer on the body region side;
A gate electrode facing the body region separating the source region and the drift layer through an insulating film;
A source electrode electrically connected to the source region;
A semiconductor device including a drain electrode electrically connected to a drain region.

A semiconductor substrate containing an impurity of a first conductivity type;
A drift layer formed on a semiconductor substrate and containing a second conductivity type impurity at a low concentration;
A body region formed on a part of the surface side of the drift layer and including an impurity of the first conductivity type;
A drain region formed on a part of the surface side of the drift layer, separated from the body region by the drift layer, and containing a second conductivity type impurity in a high concentration;
A source region formed in the body region, separated from the drift layer by the body region, and containing a second conductivity type impurity in a high concentration;
A body-side semiconductor floating region formed in the drift layer on the body region side and containing a first conductivity type impurity at a high concentration;
A drain-side semiconductor floating region formed in the drift layer on the drain region side and containing a first conductivity type impurity at a low concentration;
A gate electrode facing the body region separating the source region and the drift layer through an insulating film;
A source electrode electrically connected to the source region;
A semiconductor device including a drain electrode electrically connected to a drain region.

A semiconductor substrate containing an impurity of a first conductivity type;
A drift layer formed on a semiconductor substrate and containing a second conductivity type impurity at a low concentration;
A body region formed on a part of the surface side of the drift layer and including an impurity of the first conductivity type;
A drain region formed on a part of the surface side of the drift layer, separated from the body region by the drift layer, and containing a second conductivity type impurity in a high concentration;
A source region formed in the body region, separated from the drift layer by the body region, and containing a second conductivity type impurity in a high concentration;
A gate electrode facing the body region separating the source region and the drift layer through an insulating film;
A source electrode electrically connected to the source region;
A drain electrode electrically connected to the drain region;
A semiconductor device, wherein the thickness of the drift layer on the drain region side is larger than the thickness of the drift layer on the body region side.

The width in which the drift layer on the body region side extends in a direction connecting the body region and the drain region is substantially the same as the width in which the drift layer on the drain region side extends in the direction connecting the body region and the drain region. Item 7. The semiconductor device according to any one of Items 1 to 6.

A semiconductor region containing a second conductivity type impurity in a low concentration;
A first semiconductor region formed on a part of the surface side of the semiconductor region and containing a high concentration of impurities of the first conductivity type;
A first electrode electrically connected to the first semiconductor region;
A second semiconductor region formed on a part of the surface side of the semiconductor region, separated from the first semiconductor region by the semiconductor region, and containing a second conductivity type impurity in a high concentration;
A second electrode electrically connected to the second semiconductor region;
The conditions under which the semiconductor region separating the first semiconductor region and the second semiconductor region is substantially depleted are different between the first semiconductor region side and the second semiconductor region side. The second semiconductor region side is substantially depleted when the concentration is higher than a predetermined concentration, and is substantially depleted when the impurity concentration of the semiconductor region is lower than the predetermined concentration. Semiconductor device.