JP2006344238A - 並列プロセッサ及びそれを用いた画像処理装置 - Google Patents
並列プロセッサ及びそれを用いた画像処理装置 Download PDFInfo
- Publication number
- JP2006344238A JP2006344238A JP2006216443A JP2006216443A JP2006344238A JP 2006344238 A JP2006344238 A JP 2006344238A JP 2006216443 A JP2006216443 A JP 2006216443A JP 2006216443 A JP2006216443 A JP 2006216443A JP 2006344238 A JP2006344238 A JP 2006344238A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- processor
- registers
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
【解決手段】プログラムを解読しプロセッサ全体を制御するグローバルプロセッサ2と、複数のデータを処理するためにレジスタファイルと演算アレイから構成されるプロセッサエレメントを複数個備えたプロセッサエレメントブロック3と、を有するSIMD型プロセッサにおいて、各プロセッサエレメント3aは、演算部36と、複数のレジスタを有するレジスタファイル31と、条件レジスタ35cと、条件選択回路35dと、を備え、条件が成立信号が出力されている複数のプロセッサエレメントのレジスタ31cに、テーブルRAM26からの変換後データを同時に格納させる。
【選択図】 図3
Description
(1)図示していないレジスタファイル31のレジスタ(R0)に格納された演算(演算前)対象データを各PE3aのデータバス37を介してマルチプレクサ32、シフタ33、マルチプレクサ39、ALU34の経路でAレジスタ35aにロードする。
(2)グローバルプロセッサ2は即値データバス41fを介して変換前データをALU34に入力する。ALU34のもう一方には(1)で格納されたAレジスタ35aが入力されており、ALU34において一致演算処理を行う。一致結果は一致となっているものを条件成立として8ビットの条件レジスタ35cの任意の1ビットに格納される。
(3)グロバールプロセッサ2は変換前データに対応した変換後データが格納されているアドレスをテーブルRAM26に出力し、変換後データをテーブルデータバス41eを介して全PE3a…のレジスタファイル31のレジスタ31cに書き込む。演算アレイ部では(2)で選択された条件レジスタ35cの任意の1ビットを条件選択回路35dで選択し、条件成立信号としてレジスタファイル31のライトコントロール回路31dに出力する。レジスタファイル31のレジスタ31cではライトコントロール回路31dがライト信号と条件成立信号を受け取り、条件成立のPE3aだけテーブルデータバス41eの内容(変換後データ)をレジスタ31cに書き込む。
(4)グローバルプロセッサ2は次の変換前データを準備し(2)〜(3)の動作を繰り返す。変換前データの種類に応じた回数の上記処理の繰り返しでテーブル変換が終了する。この例では変換後のテーブルデータを1つだけ使用していたが実際には以下の処理を行い高速化を実現している。
(1)図示していないレジスタファイル31のレジスタ(R0)に格納された演算(演算前)対象データを各PE3a…のデータバス37を介してマルチプレクサ32、シフタ33、マルチプレクサ39、ALU34の経路でAレジスタ35aにロードする
(2)グローバルプロセッサ2は即値データバス41fを介して変換前データをALU34に入力する。ALU34のもう一方には(1)で格納されたAレジスタ35aのデータが入力されており、ALU34において大小比較演算処理を行う。演算対象データの比較結果は大となっているものを条件成立として8ビットの条件レジスタ35cの任意の1ビットに格納される。
(3)グロバールプロセッサ2は変換前データに対応した変換後データが格納されているアドレスをテーブルRAM26に出力し、変換後データをテーブルデータバス41eを介して全PE3aのレジスタファイル31のレジスタ31cに書き込む。この時、この実施の形態においては、図4に示すように、変換後データは変換前データから連続した8つの変換前データに対応したデータとして8ビットのデータが8組みのテーブルデータバス41eに出力される。この実施の形態では、それぞれの組みは各8ビット(R24〜R31)のレジスタに対応して書き込まれる。演算アレイ36では(2)で選択された条件レジスタ35cの任意の1ビットを条件選択回路35dで選択し、条件成立信号としてレジスタファイル31の各レジスタ31cに出力する。レジスタファイル31のレジスタ31cではライトコントロール回路35dがライト信号と条件成立信号を受け取り、条件成立のPE3aだけテーブルデータバス41eの内容をレジスタ31cに書き込む、この時に書き込まれるレジスタ31cは8組み(R24〜R31)同時となる。
(4)グローバルプロセッサ2は変換前データに8加算を行い、次の8つ先の変換前データを準備し(2)〜(3)の動作を繰り返す。
(5)Aレジスタ35aの演算前データ下位3ビットを残して上位5ビットをマスクするためAレジスタ35aの内容と即値7でALU34においてAND演算を行いAレジスタ35aに格納する。
(6)Aレジスタ35aをALU34において1から7まで順次比較する。一致結果を条件レジスタ35cのT1からT7まで順次格納する。
(7)レジスタ(R24)の値をAレジスタ35aにロードする。ついで条件レジスタ35cのT1が成立したPE3aはレジスタ(R25)の値をAレジスタ35aにロードし、条件レジスタ35cのT2が成立したPE3aはレジスタ(R26)をAレジスタ35aにロード、と順次行い条件レジスタ35cのT7が成立のPE3aはレジスタ(R31)の値をAレジスタ35aにロードする。
(1)図示していないレジスタファイル31のレジスタ(R0)に格納された演算(演算前)対象データを各PE3aのデータバス37を介してマルチプレクサ32、シフタ33、マルチプレクサ39、ALU34の経路でAレジスタ35aにロードする
(2)グローバルプロセッサ2は即値データバス41fを介して変換前データをALU34に入力する。ALU34のもう一方には(1)で格納されたAレジスタ35aが入力されており、ALU34において大小比較演算処理を行う。比較結果は大となっているものを条件成立として8ビットの条件レジスタ37の任意の1ビットに格納される。また、条件成立のPE3aではAレジスタ35aから変換前データを引いた値を変換前データとの差分データとして一時的にレジスタ(R1)に格納する。
(3)グロバールプロセッサ2は変換前データに対応した変換後データが格納されているアドレスをテーブルRAM26に出力し変換後データをテーブルデータバス41eを介して全PE3aのレジスタファイル31のレジスタ31cに書き込む。この時、図5に示すように、変換後データは変換前データに対応したデータと(4)で使用される次の区間の先頭の変換前データまでの傾きデータとして8ビットのデータが2組みテーブルデータバス41eに出力される、それぞれの組みは各8ビット(R24〜R25)のレジスタに対応して書き込まれる。演算アレイ部36では(2)で選択された条件レジスタ35cの任意の1ビットを条件選択回路35dで選択し条件成立信号としてレジスタファイル31に出力する。レジスタファイル31ではライトコントロール回路31dがライト信号と条件成立信号を受け取り条件成立のPE3aだけテーブルデータバス41eの内容をレジスタ31cに書き込む、この時に書き込まれるレジスタ31cは2組み(R24〜R25)同時となる。
(4)グローバルプロセッサ2は次の区間の先頭の変換前データを準備し(2)〜(3)の動作を繰り返す。
(5)Aレジスタ35aに一時的に退避された差分データをレジスタ(R1)からロードし、傾きデータ(R25)とALU34で掛け算を行いAレジスタ35aに格納する。
(6)Aレジスタ35aに変換後データ(R24)を加算する。
3 プロセッサエレメントブロック
3a プロセッサエレメント
26 テーブルRAM
27 レジスタファイル制御回路
31 レジスタファイル
31d ライトコントロール回路
36 演算アレイ
35c 条件レジスタ
35d 条件選択回路
Claims (11)
- プログラムを解読しプロセッサ全体を制御するグローバルプロセッサと、データを処理するプロセッサエレメントを複数個備えて構成されるプロセッサエレメントブロックと、を有する並列プロセッサにおいて、各プロセッサエレメントは、演算部と、複数のレジスタを有するレジスタファイルと、演算結果フラグと、を備え、演算結果フラグの内容が同じである複数のプロセッサエレメントの少なくとも1つのレジスタに、テーブルメモリからのデータを同時に格納させることを特徴とする並列プロセッサ。
- 演算対象データと変換前データを演算部で比較し、両データが一致すると前記演算結果フラグに条件成立としてのフラグがセットされ、演算結果フラグの内容が同じである複数のプロセッサエレメントの少なくとも1つのレジスタに、テーブルメモリからの変換後データを同時に格納させることを特徴とする請求項1に記載の並列プロセッサ。
- 演算対象データと変換前データを演算部で比較し、演算対象データが大きい場合に前記演算結果フラグに条件成立としてのフラグがセットされ、演算結果フラグの内容が同じである複数のプロセッサエレメントの少なくとも1つのレジスタに、テーブルメモリからの変換後データを同時に格納させることを特徴とする請求項1に記載の並列プロセッサ。
- 前記テーブルメモリと前記レジスタファイルのレジスタと接続するデータ転送バスと、前記データ転送バスからレジスタへのデータ転送を制御するコントロール手段と、を備え、前記コントロール手段は前記グローバルプロセッサからの制御信号と演算結果フラグの条件に応じてデータ転送バスからデータをレジスタに取り込むこと特徴とする請求項1ないし3のいずれかに記載の並列プロセッサ。
- 前記変換後データは変換前データから連続した2n(nは整数)のデータとして2n個のテーブルバスから2n個のレジスタに同時に書き込まれることを特徴とする請求項4に記載の並列プロセッサ。
- 前記プロセッサエレメントに内蔵されるテーブルメモリからのデータを同時に格納することが可能な複数のレジスタは各プロセッサエレメントにおける演算対象データとしても使用可能に構成されていることを特徴とする請求項1ないし5のいずれかに記載の並列プロセッサ。
- 複数のレジスタに格納するテーブルメモリのデータはグローバルプロセッサに内蔵されるメモリに格納されており、このメモリはグローバルプロセッサ演算でのデータ保存用のメモリにも使用可能であることを特徴とする請求項1ないし6のいずれかに記載の並列プロセッサ。
- 複数のプロセッサエレメントがアレイ状に設けられた並列プロセッサにFIFOを介して画像データが入力され、入力された画像データを並列演算処理し、演算処理された画像データがFIFOを介して並列プロセッサ外部に出力される画像処理装置であって、前記並列プロセッサの各プロセッサエレメントは、演算部と、複数のレジスタを有するレジスタファイルと、演算結果フラグと、を備え、演算結果フラグの内容が同じである複数のプロセッサエレメントの少なくとも1つのレジスタに、テーブルメモリからの非線形処理の変換後データを同時に格納し、非線形処理された画像データが外部に出力されることを特徴とする画像処理装置。
- 演算対象データと変換前データを演算部で比較し、演算対象データが大きい場合に前記演算結果フラグに条件成立としてのフラグがセットされ、演算結果フラグの内容が同じである複数のプロセッサエレメントの少なくとも1つのレジスタに、テーブルメモリからの変換後データを同時に格納させることを特徴とする請求項8に記載の画像処理装置。
- 前記テーブルメモリと前記レジスタファイルのレジスタと接続するデータ転送バスと、前記データ転送バスからレジスタへのデータ転送を制御するコントロール手段と、を備え、前記コントロール手段は前記グローバルプロセッサからの制御信号と演算結果フラグの条件に応じてデータ転送バスからデータをレジスタに取り込むこと特徴とする請求項8または9に記載の画像処理装置。
- 前記変換後データは変換前データから連続した2n(nは整数)のデータとして2n個のテーブルバスから2n個のレジスタに同時に書き込まれることを特徴とする請求項10に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216443A JP4442905B2 (ja) | 2006-08-09 | 2006-08-09 | 画像データの処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216443A JP4442905B2 (ja) | 2006-08-09 | 2006-08-09 | 画像データの処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000020130A Division JP4294190B2 (ja) | 2000-01-19 | 2000-01-28 | 並列プロセッサ及びそれを用いた画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344238A true JP2006344238A (ja) | 2006-12-21 |
JP4442905B2 JP4442905B2 (ja) | 2010-03-31 |
Family
ID=37641106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216443A Expired - Fee Related JP4442905B2 (ja) | 2006-08-09 | 2006-08-09 | 画像データの処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4442905B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100834412B1 (ko) | 2007-05-23 | 2008-06-04 | 한국전자통신연구원 | 모바일 멀티미디어 연산의 효율적인 처리를 위한 병렬 프로세서 |
US8635432B2 (en) | 2008-03-04 | 2014-01-21 | Nec Corporation | SIMD processor array system and data transfer method thereof |
-
2006
- 2006-08-09 JP JP2006216443A patent/JP4442905B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100834412B1 (ko) | 2007-05-23 | 2008-06-04 | 한국전자통신연구원 | 모바일 멀티미디어 연산의 효율적인 처리를 위한 병렬 프로세서 |
US7769981B2 (en) | 2007-05-23 | 2010-08-03 | Electronics And Telecommunications Research Institute | Row of floating point accumulators coupled to respective PEs in uppermost row of PE array for performing addition operation |
US8635432B2 (en) | 2008-03-04 | 2014-01-21 | Nec Corporation | SIMD processor array system and data transfer method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4442905B2 (ja) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7191310B2 (en) | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers | |
JP2008071130A (ja) | Simd型マイクロプロセッサ | |
JP2002522821A (ja) | データプロセッサとデータ処理方法 | |
JP3971535B2 (ja) | Simd型プロセッサ | |
JP4211751B2 (ja) | 集積回路装置 | |
JP4442905B2 (ja) | 画像データの処理方法 | |
JP4451433B2 (ja) | 並列プロセッサ | |
JP4294190B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
JP3971559B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
JP3821198B2 (ja) | 信号処理装置 | |
JP4408113B2 (ja) | 信号処理方法 | |
JPH1153189A (ja) | 演算装置、演算方法及びコンピュータ読み取り可能な記録媒体 | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
JP4413905B2 (ja) | Simd型プロセッサ | |
JP4868607B2 (ja) | Simd型マイクロプロセッサ | |
US4812974A (en) | Data processing apparatus for processing list vector instructions | |
JP3837293B2 (ja) | 定数選択機能を有するsimd型マイクロプロセッサ | |
JP2001216275A (ja) | 画像処理装置および画像処理方法 | |
JP4516495B2 (ja) | Simd型マイクロプロセッサにおけるデータ処理方法 | |
JP4442907B2 (ja) | Simd型プロセッサ | |
JP2001202351A (ja) | Simd型プロセッサ | |
JP3834869B2 (ja) | 並列処理プロセッサ | |
JP2007323491A (ja) | ダイレクトメモリアクセス制御装置および制御方法 | |
JPH05173778A (ja) | データ処理装置 | |
JP4211850B2 (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090727 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4442905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |