JP2006340054A - Ad変換装置 - Google Patents

Ad変換装置 Download PDF

Info

Publication number
JP2006340054A
JP2006340054A JP2005162417A JP2005162417A JP2006340054A JP 2006340054 A JP2006340054 A JP 2006340054A JP 2005162417 A JP2005162417 A JP 2005162417A JP 2005162417 A JP2005162417 A JP 2005162417A JP 2006340054 A JP2006340054 A JP 2006340054A
Authority
JP
Japan
Prior art keywords
output
outputs
signal
adcs
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005162417A
Other languages
English (en)
Inventor
Kiyoshi Hashiba
潔 橋場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005162417A priority Critical patent/JP2006340054A/ja
Publication of JP2006340054A publication Critical patent/JP2006340054A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

【課題】複数のADCに入力される信号の経路の遅延量に差があるため、その切換えた出力の波形に不連続が生じないようにする。
【解決手段】本発明は、複数のADCの出力を切換え加算出力するAD変換装置において、入力信号を受けてデジタル出力する第1のADCと、入力信号を受けてデジタル出力する第2のADCと、第1のADCの出力受けて時間遅延する第1の遅延手段と、第2のADCの出力を受けて時間遅延する第2の遅延手段と、第1のADCの出力信号を検出する検出手段と、該検出手段の検出した信号を所望のレベルを基準にして、重み付け信号を出力する演算手段と、前記第1の遅延手段と第2の遅延手段との出力に、前記重み付け信号をそれぞれ乗算して補正した出力信号を切換え加算出力する。
【選択図】図4

Description

本発明は、複数のADC出力を切換え加算してダイナミックレンジを増すことができるAD変換装置に関するものである。
スペクトラム・アナライザの測定器等において、図1に示すように、ダイナミックレンジを増すために複数のADC出力を切換えておこなう方法がある。
しかし、複数のADCに入力される信号の経路の遅延量に差があるため、図2に示すように、その切換えた出力の波形に不連続が生じるという欠点があった。
そのため、図3に示すように、スペクトラム・アナライザでスペクトラム表示をさせたときに切換えた波形にノイズが発生する。
したがって、スペクトラム・アナライザ等のダイナミックレンジを増すことが困難となる問題があった。
特許公開平5−188100
解決しようとする問題点は、上記説明したように、複数のADCに入力される信号の経路の遅延量に差があるため、その切換えた出力の波形に不連続が生じる点である。
本発明の第1は、
複数のADCの出力を切換え加算出力するAD変換装置において、
入力信号を受けてデジタル出力する第1のADCと、
入力信号を受けてデジタル出力する第2のADCと、
第1のADCの出力受けて時間遅延する第1の遅延手段と、
第2のADCの出力を受けて時間遅延する第2の遅延手段と、
第1のADCの出力信号を検出する検出手段と、
該検出手段の検出した信号を所望のレベルを基準にして、重み付け信号を出力する演算手段と、
前記第1の遅延手段と第2の遅延手段との出力に、前記重み付け信号をそれぞれ乗算して補正した出力信号を切換え加算出力することを特徴とするAD変換装置。
本発明の第2は、
複数のADCの出力を切換え加算出力するAD変換装置において、
該複数のADCの出力レベルに応じて、該複数のADCの出力にそれぞれ重み付けをする信号はリニヤーに変化させることを特徴とするAD変換装置。
本発明の第3は、
複数のADCの出力を切換え加算出力するAD変換装置において、
該複数のADCの出力レベルに応じて、該複数のADCの出力にそれぞれ重み付けをする信号は、検出手段により各一定期間のピークを検出し、そのピーク値により各期間の重みを決定することを特徴とするAD変換装置。
本発明の第4は、
複数のADCの出力を切換え加算出力するAD変換装置において、
該複数のADCの出力をそれぞれ帯域フィルタで受けて、その帯域フィルタの出力にそれぞれ重み付けをすることを特徴とするAD変換装置。
本発明のAD変換装置は、切換えた出力の波形のノイズを低減することによりスペクトラム・アナライザなどの測定器のダイナミックレンジを増すことができる効果がある。
本発明は、ADC出力の切換えた出力波形の不連続を簡単な手段で解消した。
図1は、本発明装置の1実施例のブロック図である。
次に、図1に示すブロック図を参照して、本発明の動作について説明する。
アナログの入力信号をアンプ1でN倍(×N)して出力し、その出力をADC3で受けてデジタル出力し、出力をアンプ12で1/N倍(×1/N)し、さらにFIFO等の時間遅延手段5で信号を時間遅延して出力する。
また、前記入力信号をアンプ2で1倍(×1)して出力し、その出力をADC4で受けてデジタル出力し、FIFO等の時間遅延手段6で信号を時間遅延して出力する。
ここで、FIFO(First-In First-Out)は、データを格納し、格納された順にデータを所望の時間(深さt)遅延して取り出す手段である
次に、ADC3の出力レベルを検出手段10で検出して、後で説明する重みづけルールで、重み付け演算手段11の出力を、時間遅延手段5と遅延時間手段6との出力に乗算手段7と乗算手段8とでそれぞれ乗算する。
そして、乗算手段7と乗算手段8とでそれぞれ重み付けした出力信号を、後で説明する切換えルールにより加算部9で切換え加算出力することにより、切換わりが滑らかになり、切換え時の波形のノイズを減少させることができる。
なお、重み付け信号を加算する場合、スペクトラムアナライザ等では、帯域フィルタを通過した後でおこなってもよい。
図5に示すように、×1と×Nとの切換えルールは、×Nの信号レベルがある規定以下なら×Nの出力を選択し、或る規定以上なら×1の出力を選択して切換え加算する。
次に、第1の重み付けのルールは、×Nの出力が規定値以上に達するすこし前から、すなわち時間遅延手段5、時間遅延手段6とにより、例えばFIFOの深さの遅延時間tの前から、×1の出力をリニヤーに増加させ、×Nの出力をリニヤーに減衰させる。
また、第2の重み付けのルールは、第1の重み付けのルールと同様に、×Nの出力が規定値以上に達するすこし前から、すなわち時間遅延手段5、時間遅延手段6とにより、例えばFIFOの深さの遅延時間tの前から、×1の出力を増加させ、×Nの出力を減衰させるが、図6に示すように、重み付けレベルを、×Nの出力の各一定期間(t1、t2、t3)のピークを検出し、その値により、その各期間の重みを決定する方法である。
本発明は、スペクトラム・アナライザ以外でも信号を検出する測定器等でダイナミックレンジを増すための用途に適用できる。
従来の実施方法を示したブロック図である。 従来の動作説明図である。 従来の不具合の説明図である。 本発明の実施方法を示したブロック図である。(実施例1) 本発明の第1の動作説明図である。 本発明の第2の動作説明図である。
符号の説明
1、2 アンプ
3、4 ADC
5、6時間遅延手段
7、8 乗算手段
9 加算部
10 レベル検出手段
11 重み付け演算手段
12 アンプ
13 切換部

Claims (4)

  1. 複数のADCの出力を切換え加算出力するAD変換装置において、
    入力信号を受けてデジタル出力する第1のADCと、
    入力信号を受けてデジタル出力する第2のADCと、
    第1のADCの出力受けて時間遅延する第1の遅延手段と、
    第2のADCの出力を受けて時間遅延する第2の遅延手段と、
    第1のADCの出力信号を検出する検出手段と、
    該検出手段の検出した信号を所望のレベルを基準にして、重み付け信号を出力する演算手段と、
    前記第1の遅延手段と第2の遅延手段との出力に、前記重み付け信号をそれぞれ乗算して補正した出力信号を切換え加算出力することを特徴とするAD変換装置。
  2. 複数のADCの出力を受けて切換え加算出力するAD変換装置において、
    該複数のADCの出力レベルに応じて、該複数のADCの出力にそれぞれ重み付けをする信号は、リニヤーに変化させることを特徴とするAD変換装置。
  3. 複数のADCの出力を切換え加算出力するAD変換装置において、
    該複数のADCの出力レベルに応じて、該複数のADCの出力にそれぞれ重み付けをする信号は、検出手段により各一定期間のピークを検出し、そのピーク値により各期間の重みを決定することを特徴とするAD変換装置。
  4. 複数のADCの出力を切換え加算出力するAD変換装置において、
    該複数のADCの出力をそれぞれ帯域フィルタで受けて、その帯域フィルタの出力にそれぞれ重み付けをすることを特徴とするAD変換装置。

JP2005162417A 2005-06-02 2005-06-02 Ad変換装置 Withdrawn JP2006340054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005162417A JP2006340054A (ja) 2005-06-02 2005-06-02 Ad変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005162417A JP2006340054A (ja) 2005-06-02 2005-06-02 Ad変換装置

Publications (1)

Publication Number Publication Date
JP2006340054A true JP2006340054A (ja) 2006-12-14

Family

ID=37560194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005162417A Withdrawn JP2006340054A (ja) 2005-06-02 2005-06-02 Ad変換装置

Country Status (1)

Country Link
JP (1) JP2006340054A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050715A (ja) * 2013-09-03 2015-03-16 株式会社東芝 集約・中継局装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050715A (ja) * 2013-09-03 2015-03-16 株式会社東芝 集約・中継局装置

Similar Documents

Publication Publication Date Title
RU2021126061A (ru) Подавление шумов с использованием сегментированного, частотно-зависимого фазового подавления
WO2010035760A1 (ja) ループゲイン推定装置およびハウリング防止装置
US7268716B2 (en) Multibit ΔΣ modulation DA converter
US20110018749A1 (en) Characteristic acquisition device, method and program
CN103380628A (zh) 音频处理装置、音频处理方法和程序
US7684291B2 (en) Method and apparatus for blank detection of an optical disc
JP2006340054A (ja) Ad変換装置
US8144895B2 (en) Howling control apparatus and acoustic apparatus
US20150043753A1 (en) Systems and Methods for Noise Reduction
EP2244261A3 (en) Bit depth upscaling of digital audio data
EP3709299A1 (en) Digital audio processing device, method for processing digital audio, and digital audio processing program
JP2006121188A (ja) ハウリング抑圧装置
JP4643350B2 (ja) 歪みセンサ信号処理装置
JP2010026323A (ja) 話速検出装置
JP6659216B2 (ja) 信号処理装置及び放射線計測装置
JP4819742B2 (ja) 信号処理方法および信号処理装置
JP5470574B2 (ja) ピークレベル検出装置
TW201123936A (en) Audio volume controlling circuit and method thereof
US7031412B2 (en) Digital signal processing apparatus
US8214066B1 (en) System and method for controlling noise in real-time audio signals
JP6265870B2 (ja) デジタル保護リレー装置
WO2009112830A3 (en) Circuit testing
JP2008275876A (ja) デジタル音声処理装置及びデジタル音声処理プログラム
JP2019125918A (ja) 音響装置
JP2017075869A (ja) パッシブセンサのパルス検出装置およびパッシブセンサのパルス検出方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805