JP2006337029A - 静電気放電分析装置及び方法 - Google Patents

静電気放電分析装置及び方法 Download PDF

Info

Publication number
JP2006337029A
JP2006337029A JP2005158407A JP2005158407A JP2006337029A JP 2006337029 A JP2006337029 A JP 2006337029A JP 2005158407 A JP2005158407 A JP 2005158407A JP 2005158407 A JP2005158407 A JP 2005158407A JP 2006337029 A JP2006337029 A JP 2006337029A
Authority
JP
Japan
Prior art keywords
data
electrostatic discharge
device under
test
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005158407A
Other languages
English (en)
Inventor
Shinya Yamaguchi
愼哉 山口
Jiro Yoneda
二朗 米田
Kenji Nagase
健二 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005158407A priority Critical patent/JP2006337029A/ja
Publication of JP2006337029A publication Critical patent/JP2006337029A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Relating To Insulation (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】本発明は静電気放電分析装置及び方法に関し,各種の電子装置への静電気放電(ESD)による放電メカニズムの把握及び対策効果を容易に確認することができることを目的とする。
【解決手段】被測定装置を構成する基板,ケーブルの構成,サイズ,材質やLSIの等価回路のデータ,試験環境,放電電圧等の試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成するモデル生成部と,モデルデータに対して,試験条件のデータによる静電気放電の印加をシミュレートすることによりLSIの入力部の電圧や被測定装置の電流値等を算出する計算部と,計算部により求めた結果について予め設定した規定値と比較する分析部と,分析部で規定値を越えたことが検出されると,その改善方法を発生して,モデル生成部へ変更データを供給する対策アドバイス部とを備えるよう構成する。
【選択図】図1

Description

本発明は,各種の電子装置に対する静電気放電(ESD:Electro-Static Discharge) の分析を行う静電気放電分析装置及び方法に関する。
携帯電話装置,PDA,ノートパソコン,DVD装置,車載用カーナビ等の各種の電子装置は,静電気放電に対して誤動作や障害が発生しないことを保証するため,静電気を発生させて被試験装置の状態を分析または試験するESD分析装置が必要とされている。
従来,電子装置に対する静電気による影響を分析する技術としては,ESD放電銃を使い,実際に対象とする電子装置に静電気を印加して,電子装置が誤動作しないかを実際に電子装置を動かすことで確認し,静電気の電圧を変化させたり,環境を変えることで実際に電子装置を使用する様々な条件で分析を行う方法が用いられる。
また,従来の技術として,情報処理装置等の電子装置に対する静電気による影響を測定するため,静電気を電子装置に印加して故障が発生した時の周囲に発生している静電気放電(静電気ノイズ)の検出を行い,検出した大量のデータをPCカードに格納し,そのPCカードに格納された放電ノイズデータを分析し,放電ノイズのうちで静電気放電に起因するデータの抽出作業を高精度に行うためのデータ分析システムが提案されている(特許文献1参照)。その提案されたデータ分析システムでは,データに付加された時間情報を参照して,所定時間内に予め定めた数以上のデータが存在することを条件として,その条件を満足するデータを,元データから除き,除かれたデータ以外のデータを表示手段に表示するものである。これにより,時間に応じたノイズ信号の周波数分布を得ることができる。
特開平8−285905号公報
従来の実際の装置に静電気を印加して測定を行う方法では,測定環境(測定場所,測定者,天候等)の影響を受けて,測定結果のばらつきが大きいという問題があり,如何にこのバラツキを無くし,定量的な分析をすることが要求されている。
静電気は目に見えないことから,どのような経路で静電気が流れるのかを把握することが難しく,実際に装置に静電気を印加することなくシミュレートにより静電気の放電のメカニズムを可視化することができなかった。
また,上記特許文献1の技術では,電子装置に対して実際に加えた静電気放電により発生した放電ノイズの検出データを記録したPCカードについて,分析を行う場合の技術であり,電子装置に静電気が流れるメカニズムをシミュレートするものではない。
本発明は各種の電子装置への静電気放電(ESD)による放電メカニズムの把握及び対策効果を容易に確認することができる静電気放電分析装置及び方法を提供することを目的とする。
図1は本発明の原理構成を示す図である。図中,1は静電気放電分析の対象となる携帯電話等の携帯端末,DVD装置等の各種の電子装置(以下,被測定装置という)のモデルを生成するモデル生成部,1aはモデル・データ生成手段,1bは試験環境設定手段,1cは放電ノイズ設定手段,10は試験環境データベース,11はノイズ源データベース,2は計算部,2aは計算により求めた被測定装置への静電気放電により入力するLSIの入力電圧計算手段,2bは計算により求めた被測定装置に発生する磁界強度,静電気により被測定装置に発生する電流値及び電流伝達経路を求める電流値経路計算手段,3は計算部2で求めた入力電圧信号,磁界強度,電流値等の値を予め設定された規定値と比較する分析部,30は判定データベース,4は分析部3における分析の結果が規定値を越えた場合の対策を指示する対策アドバイス部,40は対策データベース,5は入力部,6は表示部である。
最初に入力部5からモデル生成部1へ被測定装置をモデル化するのに必要な各種のデータ,すなわち伝送線路,基板,ケーブル,板金,筐体(表面,裏面のカバー)などの形状,サイズ,材質等を入力すると共に,被測定装置のLSIの等価回路を入力することでモデル・データ生成手段1aにより被測定装置のモデル・データが生成され,試験環境データベース10に格納された試験環境の中から試験を行いたい環境が入力されることで試験環境設定手段1bにより試験環境が設定される。更に,ノイズ源データベース11に格納された静電気放電の電圧,波形,時間等の各種のパターンから試験を行いたいノイズ源を選択することで放電ノイズが設定される。こうして,入力された各種の条件によりモデル生成部1では公知の時間領域電磁界差分法(FDTD:Finite Differential Time Domain)を用いたシミュレータにより静電気放電分析に必要な被測定装置のモデル化データが生成され,試験環境及び印加ノイズの内容のデータが設定されて,計算部2へ供給される。
計算部2は,設定された被測定装置のモデル,試験環境及び印加ノイズのデータに対して,マクスウェル電磁方程式による電界と磁界を時間領域で差分法により解く時間領域電磁界差分法(FDTD)を用いたシミュレータにより計算を行い,LSIの入力電圧計算手段2aにより被測定装置のLSIの入力電圧値を求め,電流値経路計算手段2bにより被測定装置に発生する磁界強度とその磁界強度の変化により発生する静電気電流値,及び電流の伝達経路を求める。この時求められた計算結果は分析部3に供給されると共に表示部6に出力されて電圧,電流の値及び被測定装置上の電流の伝達経路を表す画像に変換して表示する。分析部3は,計算部2で求めたLSIへの入力電圧値,静電気電流値及び電流経路について,予め静電気放電により発生しても問題がない値(入力電圧値,静電気電流)または状態(伝達経路等)である規定値が格納された判定データベース30の値と比較する。判定データベース30の規定値(状態を含む)は各種の電子装置についてそれぞれの機能に影響を与えない数値が,予め規格を制定する機関や,メーカー等により決められている。分析部3における比較結果は表示部6に表示され,計算により得られた値(状態)が規定値以内であれば,静電気放電による影響が無いことが表示されてこの静電気放電分析を終了するが,規定値を越えているという比較結果が発生すると,対策アドバイス部4に分析結果が出力される。この場合,その比較結果が発生する計算部2における計算値(状態)が発生した要因を解消するか,計算値を減少させるための改善方法を対策データベース40を探索することにより検出する。対策データベース40により検出した対策法(アドバイス)は表示部6に表示すると共に,対策により回路,形状,サイズ,材質等を変更することが指示された場合は,その変更内容(回路,材料,形状等のデータ)をモデル生成部1に入力する。モデル生成部1は変更された内容が入力されると被測定装置のモデルデータを変更して,その変更した内容により計算部2による計算を行い,分析部3による分析,対策アドバイス部4による変更という各部の動作が実行される。
本発明によれば被測定装置の実物に対して静電気放電を実際に印加することなく,被測定装置のモデルに対し,任意の電圧,波形を持つ静電気放電の印加時の入力電圧,電磁波,静電気電流,電流経路をシミュレートして,可視化し,静電気の放電メカニズムの把握を容易にすると共に静電気放電への対策効果の確認を容易にすることができる。
図2は本発明による静電気放電分析のフローチャートであり,図1に示す各部の機能をプロセッサ(CPU,RAM,ROMを含む),CRT,液晶等のディスプレイ等の表示部,キーボード,マウス等の入力部,ハードディスク,DVD,CD,フレキシブルディスク等の外部記憶装置を含むコンピュータにより実現するものである。
図2のS1〜S4はモデル生成のための処理であり,最初に被測定装置(この説明では,携帯電話機とする)の伝送線路,LSIを搭載する基板,各基板間を結ぶケーブル,部品の支持や保護のための板金,被測定装置の表面や裏面のカバーを含む筐体,等の形状,構造,材料(特性)等のデータ入力に応じて,入力データから時間領域電磁界差分法を用いるミュレータによる分析に適応する被測定装置のモデルが生成される(図2のS1)。生成されたモデルデータはメモリ(図示省略)に格納される。続いて,被測定装置内のLSIの等価回路(ドライバ,レシーバ等を含む)のデータ入力に応じて,時間領域電磁界シミュレータに適応するLSIのモデルが生成され(図2のS2),同様にメモリに格納される。
図3に分析モデルの構成例を示す。この例は被測定装置として折り畳型の携帯電話機を選択した例を示し,図3のA.は分析モデルの全体図,B.は分析モデルの拡大図,C.は分析モデルの側面図である。図3には携帯電話機を開いた状態を示し,図3のA.〜C.において20は受話器を含む表示部,21は表示部20と本体部22との間の信号を伝送するためのフレキシブルケーブル(FPC),22は携帯電話機のキーやLSIを含む本体部,23は携帯電話機を置いた水平結合板,24は基準グランド(アース),25は静電気放電を発生源の等価回路であるESD印加波源(抵抗,コンデンサ及び波形源とで構成),250はESDが印加される位置を表すESD印加部,26は水平結合板23と基準グランンド24間の2つの等価抵抗470KΩpsを表す。図3のA.に示す携帯電話機を構成する20〜22の各部を図3のB.に分析モデル拡大図として示す。
図3のC.は全体図の側面図であり,表示部20において,200は第1のMG(マグネシュウム)板金,201は第2のMG板金,202はLSI等が設けられる基板,203は基板202にフレキシブルケーブル(FPC)21を接続するコネクタ,204は基板202に設けられたLSI内のレシーバ(RV),205はレシーバを覆う板金である。また,フレキシブルケーブル21を構成する210は信号配線,211はシグナルグランド(SG:信号線のアース電位),212はフレームグランド(FG:フレーム上のアース電位)である。本体部22において,220は表示部20の基板202のコネクタに接続されたフレキシブルケーブル21の信号配線210とSG211とが接続されるコネクタ,221はLSIのドライバ(DV),222は本体部22と水平結合板23間を接続する除電ケーブルである。
図2に戻って,ステップS3において任意の試験環境を入力する。この場合,試験環境データベース10に予め格納された各種の試験環境のデータを表示装置に表示して,その中から希望する試験環境を選択することにより入力されて,メモリに設定される。図4に各種のデータベースのデータ構成例を示し,図4のA.が試験環境データベース(DB)の構成例である。試験環境として,試験場所,基準大地面設定,基準大地面高さ,水平結合板,垂直結合板,絶縁シート,壁反射影響,周囲温度,周囲湿度,気圧,試験空間等の項目があり,太線で囲んだ「リファレンス」は標準の規定値を表し,「パラメータ選択」はリファレンスを選択しない場合に各項目について選択可能なパラメータが設定されている。
試験環境の入力に続いて,ESD印加ノイズ源を設定する(図2のS4)。この場合,図4のB.に示すようなデータ構成を持つノイズ源データベース(DB)の各種のノイズ源のデータを表示装置に表示して,希望する条件のノイズ源を選択する。図4のB.の例では,放電銃(ガン)種類,ESD波形形状,ESD印加電圧,ESD印加等価回路等の各項目が設けられ,各項目について図に示すように選択可能なデータが設けられている。
上記の図2のステップS1〜S4により入力された被試験装置のモデル,試験環境及びESD印加ノイズ源が入力されて,メモリに格納されると,既知のFDTD法を用いた電磁波シミュレータの計算を行い,(1) LSIの入力部に発生する電圧値を求め,(2) 被測定装置に発生する磁界強度から静電気電流値を求め,その静電気電流の伝達経路を求めて(図2のS5),求めた電圧値や,静電気電流を表示装置に表示する(同S6)。
図5は電磁波シミュレータによる電流計算の説明図である。図5のA.において,50は測定対象エリアであり,m行×n列のマトリクスに分割することができ,50aは測定対象エリア50内の計算対象として指定できる最小単位(マトリクス内の格子1個分)の例である。この指定された最小単位50aについて,静電気の印加時から任意の時間における単位面積当たりの電流の時間変化量を求めることができる。
計算された電流がGUI(Graphical User Interface) で表示装置に表示され,さらにこの画面上で測定エリアを指定すると,指定された測定エリア内の電流を計算する(図2のS7)。この測定エリアについて計算により求めた電流値や,各エリアの電流の合計値も上記ステップS6と同様に表示することができる。
図5のC.に電流の合計の表示例を示す。このグラフの縦軸は電流(A),横軸は時間(sec)を表し,図中の「しきい値」は後述するステップS8において実行される判定データベース(図1,図2の30)の規定情報として規定された電流値を表すことにより,分析を行うことができる。測定エリア内の電流がしきい値を越えないで,良好な場合は,別のエリアを指定することにより計算を行って,分析することができる。
電圧及び電流を求める方法を図5のD.に示す。静電気放電により発生する電圧V(t) は,指定した線分上で,各電界とその電界が設定されている格子辺の長さとの積和であり,次の式で表される。但し,EL (t) は,線分L(x,y,z成分を持つ立方体の一辺)上の静電気放電の電圧を表す。
V(t) =ΣΔL*EL (t) (L=x,y,z)
図5のD.に示す例では指定した線分をL1,L2とすると,次の式で求められる。
V(t) =E1(t) *L1+E2(t) *L2
また,電流波形I(t) は指定エリア上で,各磁界とその磁界が設定されている格子辺の長さ(磁界は格子の中点で定義するので格子辺の長さは格子の中点から次の格子の中点まで)との積和であり,次の式で表される。
I(t) =ΣΔL*HL (t) (L=x,y,z)
図2に戻って,ステップS5で求めた(1) のLSIの入力部に発生する電圧の波形形状(立ち上がり,立ち下がりの時間,継続時間),ピーク値,位相を含むデータ,及び(2) の静電気の電流値と電流経路について,それぞれ判定データベース(図1,図2の30)の規定情報と比較して,規定情報の条件を満たすか,条件を満たさないかを判定する(図2のS8)。この時に使用する判定データベース30の構成例を図4のC.に示す。この例では,被試験装置である携帯電話機のESD耐力値,LSI端子電圧値,静電気電流値,静電気伝達経路,等の項目が設けられており,それぞれに対して規定情報(規格や標準として設定された条件,または自主的に決めた条件)が設定されている。
このステップS8における判定において規定情報の条件を満たす場合は,静電気放電分析の処理を終了するが,満たさない場合は,対策データベース(図1の40)を用いた静電気の対策法をアドバイスする処理が行われる(図2のS8)。対策データベース(DB)の構成例を図4のD.に示す。この例では,上記ステップS7における判定において,「ESD耐力値」,「LSI端子電圧」,「静電気電流値」,「静電気伝達経路」の各項目について規定情報に規定する各条件を満たさなかった場合に対応して,それぞれ対策法1,対策法2,対策法3及び対策法4が設定されている。例えば,「静電気伝達経路」について「LSI直上なし」(LSI上に静電気電流は流れない)という条件を満たしていない場合,対策法4として「LSI直上にシールド板金の設置」という対策アドバイスが求められる。
この対策アドバイスの処理において,最初の被測定装置のモデルに対して対策に従って新たな構成(回路素子,アース接続,シールド板金等の設置)が追加または変更された場合,修正された被測定装置のモデルに従って,ステップS1,S2による入力が行われ,ステップS3以下のフローチャートによる処理が繰り返される。
上記のステップS8における計算結果の分析の具体例を図6を用いて説明する。図6は分析モデルについて求めた静電気電流の説明図を示し,図6のA.は上記図3のB.に示すモデルについて静電気放電により求めた静電気電流の流れを表示装置に表示したものである。このモデルの中のRV(レシーバ)204の位置で発生する電圧を図6のB.に示す。B.において縦軸は電圧,横軸は時間(ns:ナノ秒)を表し,フィルタ無しの波形図が対策を施してない場合の波形であり,高い電圧レベルを持ち長い周期で振動する波形である。図6のC.はRV(レシーバ)と他の回路との間にリセット配線が設けられてフィルタが無い構成を表し,この場合に発生する静電気放電による電圧波形の発生を抑止するため,対策データベースにより,図6のD.に示すようにC(コンデンサ)とR(抵抗)を組み合わせたフィルタを設ける。このフィルタを設けた場合のモデルによるシミュレーションにより,静電気放電が抑止されてRV位置の電圧波形は図6のB.の中のフィルタ有の場合の波形が得られる。この波形で示すように,フィルタを設けたことにより静電気放電によりRV(レシーバ)に発生する電圧はそのレベルが小さく,周期も短いため被測定装置(携帯電話機)の機能に影響を与えない。
(付記1) 電子装置である被測定装置に対する静電気放電を分析する静電気放電分析装置において,被測定装置を構成する基板,ケーブルの構成,サイズ,材質のデータ,LSIの等価回路のデータ及び試験環境や放電電圧や波形を含む試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成するモデル生成部と,前記モデル生成部で生成したモデルデータに対して,前記試験条件のデータによる静電気放電の印加をシミュレートすることにより前記LSIの入力部に発生する電圧値及び被測定装置に発生する電流値等を算出する計算部と,前記計算部により求めたLSIの入力部に発生する電圧値及び被測定装置に発生する電流値及び電流経路について予め設定した規定値と比較する分析部と,前記分析部で規定値を越えたことが検出されると,該規定値を越えた各項目についてそれぞれの対策方法を発生して,対策方法により被測定装置の構成が変更されると前記モデル生成部へ変更データを入力する対策アドバイス部とを備えることを特徴とする静電気放電分析装置。
(付記2) 付記1において,前記モデル生成部は,試験を行う場合の試験場所,基準大地面設定,基準大地面高さ,水平結合板,垂直結合板,絶縁シート,壁反射影響,周囲温度,周囲湿度,気圧,試験空間等の項目を設定するための各データを格納した試験環境データベースと,静電気放電の電圧,波形,時間等の各種の条件を設定するための各データを格納したノイズ源データベースとを備えることを特徴とする静電気放電分析装置。
(付記3) 付記1において,前記計算部は,前記設定された被測定装置のモデルに対し,前記設定された試験環境及び設定された静電気放電を印加した場合に前記被測定装置の電子回路の入力に発生する電圧値と,被測定装置により生じる静電気電流値と電流伝達経路を時間領域電磁界差分法のシミュレータにより計算し,前記判別部は予め各計算値に対応して許容可能な規定値を格納した判定データベースを備え,前記計算部の計算結果について前記判定データベースを用いて判定することを特徴とする静電気放電分析装置。
(付記4) 付記1において,前記計算部は,時間領域電磁界差分法のシミュレータにより算出した磁界から,被測定装置の流れる静電気電流を算出する際に,被測定装置の任意の磁界面をm×nのマトリクスに分割し,静電気放電を印加時から任意の時間における単位面積当たりの電流の時間変化量を求めることにより算出し,前記算出した電流量を表示する表示部を備えることを特徴とする静電気放電分析装置。
(付記5) 電子装置である被測定装置に対する静電気放電を分析するための静電気放電分析方法において,被測定装置を構成する基板,ケーブルの構成,サイズ,材質のデータ,LSIの等価回路のデータ及び試験環境や放電電圧や波形を含む試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成し,前記生成したモデルデータに対して,前記試験条件のデータによる静電気放電の印加をシミュレートして前記LSIの入力部に発生する電圧値及び被測定装置に発生する電流値と電流経路を算出し,前記算出されたLSIの入力部の電圧値及び被測定装置に発生する電流値及び電流経路について予め設定した規定値と比較し,前記規定値を越えたことが検出されると,該規定値を越えた各項目についてその改善方法を格納した対策データベースと照合して対策方法を生成し,前記生成した対策方法により被測定装置の構成が変更されると前記モデル生成部へ変更データを入力することを特徴とする静電気放電分析方法。
本発明の原理構成を示す図である。 本発明による静電気放電分析のフローチャートを示す図である。 分析モデルの構成例を示す図である。 各種のデータベースの構成例を示す図である。 電磁波シミュレータにおける電流計算の説明図である。 分析モデルについて求めた静電気電流の説明図である。
符号の説明
1 モデル生成部
1a モデル・データ生成手段
1b 試験環境設定手段
1c 放電ノイズ設定手段
10 試験環境データベース
11 ノイズ源データベース
2 計算部
2a 入力電圧計算手段
2b 電流値経路計算手段
3 分析部
30 判定データベース(DB)
4 対策アドバイス部
40 対策データベース
5 入力部
6 表示部

Claims (4)

  1. 電子装置である被測定装置に対する静電気放電を分析する静電気放電分析装置において,
    被測定装置を構成する基板,ケーブルの構成,サイズ,材質のデータ,LSIの等価回路のデータ及び試験環境や放電電圧や波形を含む試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成するモデル生成部と,
    前記モデル生成部で生成したモデルデータに対して,前記試験条件のデータによる静電気放電の印加をシミュレートすることにより前記LSIの入力部に発生する電圧値及び被測定装置に発生する電流値等を算出する計算部と,
    前記計算部により求めたLSIの入力部に発生する電圧値及び被測定装置に発生する電流値及び電流経路について予め設定した規定値と比較する分析部と,
    前記分析部で規定値を越えたことが検出されると,該規定値を越えた各項目についてそれぞれの対策方法を発生して,対策方法により被測定装置の構成が変更されると前記モデル生成部へ変更データを入力する対策アドバイス部と,
    を備えることを特徴とする静電気放電分析装置。
  2. 請求項1において,
    前記モデル生成部は,試験を行う場合の試験場所,基準大地面設定,基準大地面高さ,水平結合板,垂直結合板,絶縁シート,壁反射影響,周囲温度,周囲湿度,気圧,試験空間等の項目を設定するための各データを格納した試験環境データベースと,静電気放電の電圧,波形,時間等の各種の条件を設定するための各データを格納したノイズ源データベースとを備えることを特徴とする静電気放電分析装置。
  3. 請求項1において,
    前記計算部は,時間領域電磁界差分法のシミュレータにより算出した磁界から,被測定装置の流れる電流を算出する際に,被測定装置の任意の磁界面をm×nのマトリクスに分割し,静電気放電を印加時から任意の時間における単位面積当たりの電流の時間変化量を求めることにより算出し,前記算出した電流量を表示する表示部を備えることを特徴とする静電気放電分析装置。
  4. 電子装置である被測定装置に対する静電気放電を分析するための静電気放電分析方法において,
    被測定装置を構成する基板,ケーブルの構成,サイズ,材質のデータ,LSIの等価回路のデータ及び試験環境や放電電圧や波形を含む試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成し,
    前記生成したモデルデータに対して,前記試験条件のデータによる静電気放電の印加をシミュレートして前記LSIの入力部に発生する電圧値及び被測定装置に発生する電流値と電流経路を算出し,
    前記算出されたLSIの入力部の電圧値及び被測定装置に発生する電流値及び電流経路について予め設定した規定値と比較し,
    前記規定値を越えたことが検出されると,該規定値を越えた各項目についてその改善方法を格納した対策データベースと照合して対策方法を生成し,
    前記生成した対策方法により被測定装置の構成が変更されると前記モデル生成部へ変更データを入力することを特徴とする静電気放電分析方法。
JP2005158407A 2005-05-31 2005-05-31 静電気放電分析装置及び方法 Pending JP2006337029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005158407A JP2006337029A (ja) 2005-05-31 2005-05-31 静電気放電分析装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158407A JP2006337029A (ja) 2005-05-31 2005-05-31 静電気放電分析装置及び方法

Publications (1)

Publication Number Publication Date
JP2006337029A true JP2006337029A (ja) 2006-12-14

Family

ID=37557724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158407A Pending JP2006337029A (ja) 2005-05-31 2005-05-31 静電気放電分析装置及び方法

Country Status (1)

Country Link
JP (1) JP2006337029A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054648A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 検査装置
KR100954923B1 (ko) 2007-12-26 2010-04-27 주식회사 동부하이텍 Esd 보호 소자의 정전기 내압전류 모델링 방법
US10488452B2 (en) 2015-12-18 2019-11-26 Samsung Electronics Co., Ltd. Test board for semiconductor device and test system including the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334457A (ja) * 1992-06-01 1993-12-17 Fuji Elelctrochem Co Ltd ノイズ解析装置
JPH06309420A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 放射ノイズのシミュレーション方法
JPH09318709A (ja) * 1996-05-29 1997-12-12 Nec Niigata Ltd 静電気耐力試験方式
JPH10326300A (ja) * 1997-05-27 1998-12-08 Mitsubishi Electric Corp 配線板設計装置
JPH11248775A (ja) * 1998-03-02 1999-09-17 Ibaraki Prefecture ノイズフィルタ特性測定装置及び測定方法、並びにそれを使用したノイズフィルタ選択装置及び選択方法
JP2001155048A (ja) * 1999-11-26 2001-06-08 Fujitsu Ten Ltd Emc設計支援システム
JP2001160084A (ja) * 1999-09-22 2001-06-12 Seiko Instruments Inc 電子回路の解析装置および電子回路の解析方法
JP2001264372A (ja) * 2000-03-17 2001-09-26 Mitsubishi Electric Corp 放射ノイズ測定データ表示方法、放射ノイズ測定システムおよび放射ノイズ測定用プログラム記憶媒体
JP2003121488A (ja) * 2001-10-16 2003-04-23 Norio Murazaki デバイスまたはシステムの静電気耐性と静電気対策用機材の対策特性とを整合させた静電気対策
JP2003216681A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd 電磁界強度算出方法および算出装置
JP2005093802A (ja) * 2003-09-18 2005-04-07 Oki Electric Ind Co Ltd Esd保護素子のモデル化方法,esdシミュレーション方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334457A (ja) * 1992-06-01 1993-12-17 Fuji Elelctrochem Co Ltd ノイズ解析装置
JPH06309420A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 放射ノイズのシミュレーション方法
JPH09318709A (ja) * 1996-05-29 1997-12-12 Nec Niigata Ltd 静電気耐力試験方式
JPH10326300A (ja) * 1997-05-27 1998-12-08 Mitsubishi Electric Corp 配線板設計装置
JPH11248775A (ja) * 1998-03-02 1999-09-17 Ibaraki Prefecture ノイズフィルタ特性測定装置及び測定方法、並びにそれを使用したノイズフィルタ選択装置及び選択方法
JP2001160084A (ja) * 1999-09-22 2001-06-12 Seiko Instruments Inc 電子回路の解析装置および電子回路の解析方法
JP2001155048A (ja) * 1999-11-26 2001-06-08 Fujitsu Ten Ltd Emc設計支援システム
JP2001264372A (ja) * 2000-03-17 2001-09-26 Mitsubishi Electric Corp 放射ノイズ測定データ表示方法、放射ノイズ測定システムおよび放射ノイズ測定用プログラム記憶媒体
JP2003121488A (ja) * 2001-10-16 2003-04-23 Norio Murazaki デバイスまたはシステムの静電気耐性と静電気対策用機材の対策特性とを整合させた静電気対策
JP2003216681A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd 電磁界強度算出方法および算出装置
JP2005093802A (ja) * 2003-09-18 2005-04-07 Oki Electric Ind Co Ltd Esd保護素子のモデル化方法,esdシミュレーション方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054648A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 検査装置
KR100954923B1 (ko) 2007-12-26 2010-04-27 주식회사 동부하이텍 Esd 보호 소자의 정전기 내압전류 모델링 방법
US10488452B2 (en) 2015-12-18 2019-11-26 Samsung Electronics Co., Ltd. Test board for semiconductor device and test system including the same

Similar Documents

Publication Publication Date Title
JP4435685B2 (ja) 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法
JP4671173B2 (ja) プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム
US20150121325A1 (en) Simulation system and method for testing a simulation of a device against one or more violation rules
JP2006337029A (ja) 静電気放電分析装置及び方法
TWI623846B (zh) 包含產生基板之訊號失真的積體電路效能模型化
US10229234B2 (en) Method and apparatus to facilitate simulating a circuit connected to a multiport interconnect structure
Gubsky et al. Virtual laboratory workshop “Microwave antennas and circuits”
Pommerenke et al. Simulation challenges in system level electrostatic discharge modeling
JP4684188B2 (ja) 回路モデル作成プログラム、回路モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体および回路モデル作成装置
JP3047950B2 (ja) 放射ノイズのシミュレーション方法
Seol et al. A circuit model for ESD performance analysis of printed circuit boards
Archambeault et al. Proper model validation is important for all EMI/EMC applications
JP7042433B2 (ja) 電磁界シミュレータ及び電磁界シミュレータの動作方法
Archambeault Concerns and approaches for accurate EMC simulation validation
JP4266362B2 (ja) 電磁界シミュレータおよび電磁界シミュレートプログラム
Matsubara et al. Development of EMC analysis technology using large-scale electromagnetic field analysis
Archambeault Modeling and simulation validation for EMC applications
US6879178B1 (en) Measuring current on a die
Zagkanas et al. 11‐4: Invited Paper: Virtual Prototyping and Testing of Automotive Capacitive Touch Sensors
CN117169900B (zh) 一种基于厚膜电路的精准传感系统、方法、设备及介质
CN111695322B (zh) 防静电电子产品电性能分析系统及方法
Lingayat et al. ESD (Electrostaic Discharge) Soft Failure Risk Assessment For a Thin Display Metal Back Cover
US20220268832A1 (en) Method, circuit and apparatus for testing crosstalk effect
JP3082737B2 (ja) プリント基板の実測波形シミュレーションシステム及び方法
Scully et al. Experiments and demonstrations at EMC+ SIPI 2019

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214