JP2006337029A - 静電気放電分析装置及び方法 - Google Patents
静電気放電分析装置及び方法 Download PDFInfo
- Publication number
- JP2006337029A JP2006337029A JP2005158407A JP2005158407A JP2006337029A JP 2006337029 A JP2006337029 A JP 2006337029A JP 2005158407 A JP2005158407 A JP 2005158407A JP 2005158407 A JP2005158407 A JP 2005158407A JP 2006337029 A JP2006337029 A JP 2006337029A
- Authority
- JP
- Japan
- Prior art keywords
- data
- electrostatic discharge
- device under
- test
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Relating To Insulation (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】被測定装置を構成する基板,ケーブルの構成,サイズ,材質やLSIの等価回路のデータ,試験環境,放電電圧等の試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成するモデル生成部と,モデルデータに対して,試験条件のデータによる静電気放電の印加をシミュレートすることによりLSIの入力部の電圧や被測定装置の電流値等を算出する計算部と,計算部により求めた結果について予め設定した規定値と比較する分析部と,分析部で規定値を越えたことが検出されると,その改善方法を発生して,モデル生成部へ変更データを供給する対策アドバイス部とを備えるよう構成する。
【選択図】図1
Description
図5のD.に示す例では指定した線分をL1,L2とすると,次の式で求められる。
また,電流波形I(t) は指定エリア上で,各磁界とその磁界が設定されている格子辺の長さ(磁界は格子の中点で定義するので格子辺の長さは格子の中点から次の格子の中点まで)との積和であり,次の式で表される。
図2に戻って,ステップS5で求めた(1) のLSIの入力部に発生する電圧の波形形状(立ち上がり,立ち下がりの時間,継続時間),ピーク値,位相を含むデータ,及び(2) の静電気の電流値と電流経路について,それぞれ判定データベース(図1,図2の30)の規定情報と比較して,規定情報の条件を満たすか,条件を満たさないかを判定する(図2のS8)。この時に使用する判定データベース30の構成例を図4のC.に示す。この例では,被試験装置である携帯電話機のESD耐力値,LSI端子電圧値,静電気電流値,静電気伝達経路,等の項目が設けられており,それぞれに対して規定情報(規格や標準として設定された条件,または自主的に決めた条件)が設定されている。
1a モデル・データ生成手段
1b 試験環境設定手段
1c 放電ノイズ設定手段
10 試験環境データベース
11 ノイズ源データベース
2 計算部
2a 入力電圧計算手段
2b 電流値経路計算手段
3 分析部
30 判定データベース(DB)
4 対策アドバイス部
40 対策データベース
5 入力部
6 表示部
Claims (4)
- 電子装置である被測定装置に対する静電気放電を分析する静電気放電分析装置において,
被測定装置を構成する基板,ケーブルの構成,サイズ,材質のデータ,LSIの等価回路のデータ及び試験環境や放電電圧や波形を含む試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成するモデル生成部と,
前記モデル生成部で生成したモデルデータに対して,前記試験条件のデータによる静電気放電の印加をシミュレートすることにより前記LSIの入力部に発生する電圧値及び被測定装置に発生する電流値等を算出する計算部と,
前記計算部により求めたLSIの入力部に発生する電圧値及び被測定装置に発生する電流値及び電流経路について予め設定した規定値と比較する分析部と,
前記分析部で規定値を越えたことが検出されると,該規定値を越えた各項目についてそれぞれの対策方法を発生して,対策方法により被測定装置の構成が変更されると前記モデル生成部へ変更データを入力する対策アドバイス部と,
を備えることを特徴とする静電気放電分析装置。 - 請求項1において,
前記モデル生成部は,試験を行う場合の試験場所,基準大地面設定,基準大地面高さ,水平結合板,垂直結合板,絶縁シート,壁反射影響,周囲温度,周囲湿度,気圧,試験空間等の項目を設定するための各データを格納した試験環境データベースと,静電気放電の電圧,波形,時間等の各種の条件を設定するための各データを格納したノイズ源データベースとを備えることを特徴とする静電気放電分析装置。 - 請求項1において,
前記計算部は,時間領域電磁界差分法のシミュレータにより算出した磁界から,被測定装置の流れる電流を算出する際に,被測定装置の任意の磁界面をm×nのマトリクスに分割し,静電気放電を印加時から任意の時間における単位面積当たりの電流の時間変化量を求めることにより算出し,前記算出した電流量を表示する表示部を備えることを特徴とする静電気放電分析装置。 - 電子装置である被測定装置に対する静電気放電を分析するための静電気放電分析方法において,
被測定装置を構成する基板,ケーブルの構成,サイズ,材質のデータ,LSIの等価回路のデータ及び試験環境や放電電圧や波形を含む試験条件の入力に応じて被測定装置のモデルデータと試験条件のデータを生成し,
前記生成したモデルデータに対して,前記試験条件のデータによる静電気放電の印加をシミュレートして前記LSIの入力部に発生する電圧値及び被測定装置に発生する電流値と電流経路を算出し,
前記算出されたLSIの入力部の電圧値及び被測定装置に発生する電流値及び電流経路について予め設定した規定値と比較し,
前記規定値を越えたことが検出されると,該規定値を越えた各項目についてその改善方法を格納した対策データベースと照合して対策方法を生成し,
前記生成した対策方法により被測定装置の構成が変更されると前記モデル生成部へ変更データを入力することを特徴とする静電気放電分析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158407A JP2006337029A (ja) | 2005-05-31 | 2005-05-31 | 静電気放電分析装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158407A JP2006337029A (ja) | 2005-05-31 | 2005-05-31 | 静電気放電分析装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006337029A true JP2006337029A (ja) | 2006-12-14 |
Family
ID=37557724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158407A Pending JP2006337029A (ja) | 2005-05-31 | 2005-05-31 | 静電気放電分析装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006337029A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054648A (ja) * | 2007-08-23 | 2009-03-12 | Toshiba Corp | 検査装置 |
KR100954923B1 (ko) | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | Esd 보호 소자의 정전기 내압전류 모델링 방법 |
US10488452B2 (en) | 2015-12-18 | 2019-11-26 | Samsung Electronics Co., Ltd. | Test board for semiconductor device and test system including the same |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334457A (ja) * | 1992-06-01 | 1993-12-17 | Fuji Elelctrochem Co Ltd | ノイズ解析装置 |
JPH06309420A (ja) * | 1993-04-27 | 1994-11-04 | Mitsubishi Electric Corp | 放射ノイズのシミュレーション方法 |
JPH09318709A (ja) * | 1996-05-29 | 1997-12-12 | Nec Niigata Ltd | 静電気耐力試験方式 |
JPH10326300A (ja) * | 1997-05-27 | 1998-12-08 | Mitsubishi Electric Corp | 配線板設計装置 |
JPH11248775A (ja) * | 1998-03-02 | 1999-09-17 | Ibaraki Prefecture | ノイズフィルタ特性測定装置及び測定方法、並びにそれを使用したノイズフィルタ選択装置及び選択方法 |
JP2001155048A (ja) * | 1999-11-26 | 2001-06-08 | Fujitsu Ten Ltd | Emc設計支援システム |
JP2001160084A (ja) * | 1999-09-22 | 2001-06-12 | Seiko Instruments Inc | 電子回路の解析装置および電子回路の解析方法 |
JP2001264372A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Electric Corp | 放射ノイズ測定データ表示方法、放射ノイズ測定システムおよび放射ノイズ測定用プログラム記憶媒体 |
JP2003121488A (ja) * | 2001-10-16 | 2003-04-23 | Norio Murazaki | デバイスまたはシステムの静電気耐性と静電気対策用機材の対策特性とを整合させた静電気対策 |
JP2003216681A (ja) * | 2002-01-24 | 2003-07-31 | Fujitsu Ltd | 電磁界強度算出方法および算出装置 |
JP2005093802A (ja) * | 2003-09-18 | 2005-04-07 | Oki Electric Ind Co Ltd | Esd保護素子のモデル化方法,esdシミュレーション方法 |
-
2005
- 2005-05-31 JP JP2005158407A patent/JP2006337029A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334457A (ja) * | 1992-06-01 | 1993-12-17 | Fuji Elelctrochem Co Ltd | ノイズ解析装置 |
JPH06309420A (ja) * | 1993-04-27 | 1994-11-04 | Mitsubishi Electric Corp | 放射ノイズのシミュレーション方法 |
JPH09318709A (ja) * | 1996-05-29 | 1997-12-12 | Nec Niigata Ltd | 静電気耐力試験方式 |
JPH10326300A (ja) * | 1997-05-27 | 1998-12-08 | Mitsubishi Electric Corp | 配線板設計装置 |
JPH11248775A (ja) * | 1998-03-02 | 1999-09-17 | Ibaraki Prefecture | ノイズフィルタ特性測定装置及び測定方法、並びにそれを使用したノイズフィルタ選択装置及び選択方法 |
JP2001160084A (ja) * | 1999-09-22 | 2001-06-12 | Seiko Instruments Inc | 電子回路の解析装置および電子回路の解析方法 |
JP2001155048A (ja) * | 1999-11-26 | 2001-06-08 | Fujitsu Ten Ltd | Emc設計支援システム |
JP2001264372A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Electric Corp | 放射ノイズ測定データ表示方法、放射ノイズ測定システムおよび放射ノイズ測定用プログラム記憶媒体 |
JP2003121488A (ja) * | 2001-10-16 | 2003-04-23 | Norio Murazaki | デバイスまたはシステムの静電気耐性と静電気対策用機材の対策特性とを整合させた静電気対策 |
JP2003216681A (ja) * | 2002-01-24 | 2003-07-31 | Fujitsu Ltd | 電磁界強度算出方法および算出装置 |
JP2005093802A (ja) * | 2003-09-18 | 2005-04-07 | Oki Electric Ind Co Ltd | Esd保護素子のモデル化方法,esdシミュレーション方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054648A (ja) * | 2007-08-23 | 2009-03-12 | Toshiba Corp | 検査装置 |
KR100954923B1 (ko) | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | Esd 보호 소자의 정전기 내압전류 모델링 방법 |
US10488452B2 (en) | 2015-12-18 | 2019-11-26 | Samsung Electronics Co., Ltd. | Test board for semiconductor device and test system including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4435685B2 (ja) | 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法 | |
JP4671173B2 (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
US20150121325A1 (en) | Simulation system and method for testing a simulation of a device against one or more violation rules | |
JP2006337029A (ja) | 静電気放電分析装置及び方法 | |
TWI623846B (zh) | 包含產生基板之訊號失真的積體電路效能模型化 | |
US10229234B2 (en) | Method and apparatus to facilitate simulating a circuit connected to a multiport interconnect structure | |
Gubsky et al. | Virtual laboratory workshop “Microwave antennas and circuits” | |
Pommerenke et al. | Simulation challenges in system level electrostatic discharge modeling | |
JP4684188B2 (ja) | 回路モデル作成プログラム、回路モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体および回路モデル作成装置 | |
JP3047950B2 (ja) | 放射ノイズのシミュレーション方法 | |
Seol et al. | A circuit model for ESD performance analysis of printed circuit boards | |
Archambeault et al. | Proper model validation is important for all EMI/EMC applications | |
JP7042433B2 (ja) | 電磁界シミュレータ及び電磁界シミュレータの動作方法 | |
Archambeault | Concerns and approaches for accurate EMC simulation validation | |
JP4266362B2 (ja) | 電磁界シミュレータおよび電磁界シミュレートプログラム | |
Matsubara et al. | Development of EMC analysis technology using large-scale electromagnetic field analysis | |
Archambeault | Modeling and simulation validation for EMC applications | |
US6879178B1 (en) | Measuring current on a die | |
Zagkanas et al. | 11‐4: Invited Paper: Virtual Prototyping and Testing of Automotive Capacitive Touch Sensors | |
CN117169900B (zh) | 一种基于厚膜电路的精准传感系统、方法、设备及介质 | |
CN111695322B (zh) | 防静电电子产品电性能分析系统及方法 | |
Lingayat et al. | ESD (Electrostaic Discharge) Soft Failure Risk Assessment For a Thin Display Metal Back Cover | |
US20220268832A1 (en) | Method, circuit and apparatus for testing crosstalk effect | |
JP3082737B2 (ja) | プリント基板の実測波形シミュレーションシステム及び方法 | |
Scully et al. | Experiments and demonstrations at EMC+ SIPI 2019 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110126 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120214 |