KR100954923B1 - Esd 보호 소자의 정전기 내압전류 모델링 방법 - Google Patents

Esd 보호 소자의 정전기 내압전류 모델링 방법 Download PDF

Info

Publication number
KR100954923B1
KR100954923B1 KR1020070137245A KR20070137245A KR100954923B1 KR 100954923 B1 KR100954923 B1 KR 100954923B1 KR 1020070137245 A KR1020070137245 A KR 1020070137245A KR 20070137245 A KR20070137245 A KR 20070137245A KR 100954923 B1 KR100954923 B1 KR 100954923B1
Authority
KR
South Korea
Prior art keywords
esd protection
protection device
area
proportional constant
circumference
Prior art date
Application number
KR1020070137245A
Other languages
English (en)
Other versions
KR20090069545A (ko
Inventor
장창수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137245A priority Critical patent/KR100954923B1/ko
Priority to US12/338,475 priority patent/US8108185B2/en
Priority to TW097150515A priority patent/TW200928840A/zh
Priority to CNA2008101906357A priority patent/CN101470772A/zh
Publication of KR20090069545A publication Critical patent/KR20090069545A/ko
Application granted granted Critical
Publication of KR100954923B1 publication Critical patent/KR100954923B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

실시예에 따른 ESD 보호 소자의 정전기 내압 전류 모델링 방법은 ESD 보호 소자의 둘레에 따른 제1 비례상수 및 상기 ESD 보호 소자의 면적에 따른 제2 비례상수를 정의하고, 2개의 ESD 보호 소자의 둘레 및 면적을 샘플링하여 2원 1차 방정식을 도출하며, 상기 제1 비례상수 및 상기 제2 비례상수를 변수로 하여 상기 2원 1차 방정식을 계산하는 단계를 포함한다.
실시예에 의하면, 다이오드 면적 및 둘레에 대한 정전기 내압전류 특성의 선형 관계를 명확히 정의할 수 있으므로, ESD 보호 소자의 내압 전류가 가지는 오차 범위를 현저히 감소시킬 수 있다. 또한, 내압 특성의 비정형화로 인한 오차 범위를 허용하기 위하여 ESD 보호 소자를 필요 이상으로 크게 설계하지 않아도 된다.
ESD 보호 소자, 정전기 내압전류, 다이오드, 파괴 전류, 누설 전류, 애노드

Description

ESD 보호 소자의 정전기 내압전류 모델링 방법{Internal pressure current modeling method of Electro Static Discharge protection device}
실시예는 ESD 보호 소자의 정전기 내압전류 모델링 방법에 관하여 개시한다.
통신 기기에 사용되는 전자 부품은 ESD(Electro Static Discharge) 현상에 노출되면 내부 회로에 손상을 받거나 불안정하게 동작할 수 있는데, ESD 현상이란 전하를 옮길 수 있는 물체에 전자 장치가 접촉되는 경우 정전기가 방전되어 회로에 영향을 주는 현상을 지칭한다. 예를 들어, 통신기기의 안테나, 외부 커넥터 부분에 인체가 접촉되는 때에도 ESD 현상이 발생될 수 있다.
이러한 ESD 현상으로부터 내부 소자를 보호하기 위하여 전자 회로에는 ESD 보호 소자가 구비되는데, ESD 보호 소자는 반도체 공정을 이용한 다이오드의 형태로 구현될 수 있다.
도 1은 ESD 보호 소자의 구조를 예시한 상면도이고, 도 2는 ESD 보호 소자의 정전기 내압 전류 특성을 측정한 그래프이다.
도 1에 도시된 ESD 보호 소자(10)는 다이오드로서, N형 확산층(11), 접합층(12), P형 확산층(13), 컨택 전극(14)을 포함하여 구성되는데, 상기 N형 확 산층(11)은 애노드로 동작되고, 상기 P형 확산층(13)은 캐소드로 동작된다.
이와 같은 ESD 보호 소자(10)의 애노드(11)의 가로 길이(a)가 30μm이고, 세로 길이(b)가 10μm인 경우 정전기 내압 전류는 도 2와 같이 측정된다.
도 2에 도시된 그래프의 Y축은 내압 전류(A)를 나타내고, 제1 X축(아래에 도시된 X축)은 다이오드에 인가된 전압(V)을 나타내며, 제2 X축(위에 도시된 X축)은 내압 전류를 로그 스케일로 나타낸 것이다.
도 2에서, 측정선 "c"는 다이오드에 인가되는 전압에 따른 애노드(11) 전류를 측정한 것이고, 측정선 "d"는 다이오드에 인가되는 전압에 따른 누설 전류량을 측정한 것이다.
도 2를 참조하면, 측정선 "c"와 "d"가 측정 영역을 벗어나 무한히 증가되는 지점(e)이 있는데, 이 지점에서의 내압 전류는 약 126 mA로서, 다이오드가 파괴되는 시점으로 분석된다. 따라서, 이때의 내압 전류를 파괴 전류로 볼 수 있다.
이러한 측정 결과에 기초하여, 상기 ESD 보호 소자(10)의 애노드, 즉 N형 확산층(11)의 단위 둘레에 대한 정전기 내압 전류는 다음의 수학식 1에 의하여 계산될 수 있다.
애노드 단위 둘레당 정전기 내압전류=Iesd÷애노드의 둘레
(단, "Iesd"는 정전기 내압 전류이고,
애노드의 둘레는 도 1에서, "(a+b)×2" 임)
따라서, 내압 전류가 126 mA이고, 애노드(11)의 둘레는 80 μm이므로, 애노드 단위 둘레당 정전기 내압전류는 "1.575(mA/μm)로 계산된다.
이와 같이 계산된 정전기 내압전류는 애노드 둘레에 대한 1차 함수에 의존한 것으로서, 다이오드 면적에 대한 정전기 내압전류 특성과의 선형 관계를 명확히 표현할 수 없으며 정확도가 떨어진다.
가령, 다수개의 다이오드를 묶어서 하나의 다이오드처럼 사용하는 경우, 이와 동일한 애노드 면적을 가지는 단일 다이오드와 실제 동일한 내압 전류 특성을 보이나, 종래와 같이 둘레에 대한 1차 함수에 의하여 계산된 내압 전류는 상이한 결과를 가져온다.
즉, 두개의 다이오드의 면적이 같고 둘레가 상이하거나 둘레가 같고 면적이 상이한 경우가 있으며, 이때 정전기 내압 특성을 평가하는 경우 정형화가 어려울 수 밖에 없다.
이러한 이유로 인하여, ESD 보호 소자를 설계하는 경우 정전기 내압 전류의 오차 범위를 허용하기 위하여, 실제 요구되는 것보다 크게 설계하며, 이는 설계상의 면적 효율을 낮추는 원인이 된다.
실시예는 애노드 둘레에 대한 1차 함수에 의존하는 기존의 모델링 방법을 탈피하여, 다이오드 면적 및 둘레에 대한 정전기 내압전류 특성의 선형 관계를 명확히 정의할 수 있는 ESD 보호 소자의 정전기 내압 전류 모델링 방법을 제공한다.
실시예는 다이오드의 면적이 같고 둘레가 상이하거나 둘레가 같고 면적이 상이한 경우라도 정전기 내압 특성의 정형화가 가능한 ESD 보호 소자의 정전기 내압 전류 모델링 방법을 제공한다.
실시예에 따른 ESD 보호 소자의 정전기 내압 전류 모델링 방법은 ESD 보호 소자의 둘레에 따른 제1 비례상수 및 상기 ESD 보호 소자의 면적에 따른 제2 비례상수를 정의하고, 2개의 ESD 보호 소자의 둘레 및 면적을 샘플링하여 2원 1차 방정식을 도출하며, 상기 제1 비례상수 및 상기 제2 비례상수를 변수로 하여 상기 2원 1차 방정식을 계산하는 단계를 포함한다.
실시예에 따른 ESD 보호 소자의 정전기 내압 전류 모델링 방법은 ESD 보호 소자의 둘레와 제1 비례상수를 곱산한 제1 수치 및 상기 ESD 보호 소자의 면적과 제2 비례상수를 곱산한 제2 수치를 합산한 제3 수치가 정전기 내압 전류라고 수학식을 정의하는 단계; 제1 ESD 보호 소자 샘플의 제1 둘레 및 제1 면적을 계산하고, 제2 ESD 보호 소자 샘플의 제2 둘레 및 제2 면적을 계산하는 단계; 상기 제1 둘레 및 상기 제1 면적을 상기 수학식에 반영하여 제1 방정식을 도출하고, 상기 제2 둘 레 및 상기 제2 면적을 상기 수학식에 반영하여 제2 방정식을 도출하는 단계; 상기 제1 비례상수 및 상기 제2 비례상수를 변수로 하여 2원 1차 방정식을 계산하는 단계를 포함한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 다이오드 면적 및 둘레에 대한 정전기 내압전류 특성의 선형 관계를 명확히 정의할 수 있으므로, ESD 보호 소자의 내압 전류가 가지는 오차 범위를 현저히 감소시킬 수 있다.
둘째, 정전기 내압 특성의 정형화 및 정밀한 모델링이 가능해지므로, 오차 범위를 허용하기 위하여 ESD 보호 소자를 필요 이상으로 크게 설계하지 않아도 되며, 따라서 소자 면적을 크게 감소시킬 수 있다.
첨부된 도면을 참조하여 실시예에 따른 ESD 보호 소자의 정전기 내압 전류 모델링 방법에 대하여 상세히 설명한다.
도 3은 실시예에 따른 ESD 보호 소자의 정전기 내압전류 모델링 방법에 이용된 제1 ESD 보호 소자(100)의 구조를 예시한 상면도이고, 도 4는 실시예에 따른 ESD 보호 소자의 정전기 내압전류 모델링 방법에 이용된 제2 ESD 보호 소자(200)의 구조를 예시한 상면도이며, 도 5는 실시예에 따른 ESD 보호 소자의 정전기 내압전류 모델링 방법에 이용된 제1 ESD 보호 소자(100) 및 제2 ESD 보호 소자(200)의 정전기 내압 전류 특성을 측정한 그래프이다.
도 3 및 도 4를 참조하면, 제1 ESD 보호 소자(100)와 제2 ESD 보호 소자(200)는 다이오드로서, N형 확산층(110, 210), 접합층(120, 220), P형 확산층(130, 230), 컨택 전극(140, 240)을 포함하여 구성되는데, 상기 N형 확산층(110, 210)은 애노드로 동작되고, 상기 P형 확산층(130, 230)은 캐소드로 동작된다.
실시예에 따른 내압전류 모델링 방법의 수식은 "애노드 단위 둘레당 정전기 내압전류"를 구하는 식과 "애노드 단위 면적당 정전기 내압전류"를 구하는 식을 2원 1차 함수로 정의한 것으로서, 다이오드 면적 및 둘레에 대한 정전기 내압전류 특성의 선형 관계를 명확히 정의할 수 있고, 정전기 내압 특성의 정형화 및 정밀한 모델링이 가능해진다.
따라서, 실시예에 따른 모델링 수식을 도출하기 위해서, 상기 제1 ESD 보호 소자(100) 및 제2 ESD 보호 소자(200)를 상기 "2원"에 해당되는 2개의 모델링 샘플로 이용한다.
상기 제1 ESD 보호 소자(100)와 제2 ESD 보호 소자(200)는 애노드의 크기, 즉 각각의 가로 길이(A1, A2)와 세로 길이(B1, B2)가 상이한 것으로 하며, 구체적인 수치는 예시하지 않기로 한다.
이와 같은 제1 ESD 보호 소자(100)와 제2 ESD 보호 소자(200)의 정전기 내압 전류는 도 5와 같이 측정된다.
도 5에 도시된 그래프는 기본적으로 도 2에 도시된 그래프와 유사한 그래프로서, 반복되는 설명은 생략한다.
측정선 "f"와 "g"는 각각 제1 ESD 보호 소자(100) 및 제2 ESD 보호 소자(200)에 인가되는 전압에 따른 애노드(110, 210) 전류를 측정한 것이고, 측정선 "h"와 "i"는 각각 제1 ESD 보호 소자(100) 및 제2 ESD 보호 소자(200)에 인가되는 전압에 따른 누설 전류량을 측정한 것이다.
도 2에서와 같이, 측정선들이 측정 영역을 벗어나 무한히 증가되는 지점(k, j)이 있는데, 이 지점(k, j)에서의 내압 전류는 제1 ESD 보호 소자(100)와 제2 ESD 보호 소자(200)의 경우 각각 상이하다.
즉, 상기 제1 ESD 보호 소자(100)와 제2 ESD 보호 소자(200)는 서로 다른 파괴 전류 수치를 갖는다.
이하, 수학식을 이용하여 실시예에 따른 ESD 보호 소자의 정전기 내압 전류 모델링 방법에 대하여 설명한다.
우선, 상기 제1 ESD 보호 소자(100)의 애노드(110)의 둘레(이하, "제1 애노드 둘레"라 한다)(L1)와 애노드 면적(이하, "제1 애노드 면적"이라 한다)(S1)은 다음과 같다.
제1 애노드 둘레(L1)=(A1+B1)×2
제1 애노드 면적(S1)=A1×B1
상기 제2 ESD 보호 소자(200)의 애노드(110)의 둘레(이하, "제2 애노드 둘레"라 한다)(L2)와 애노드 면적(이하, "제2 애노드 면적"이라 한다)(S2)은 다음과 같다.
제2 애노드 둘레(L2)=(A2+B2)×2
제2 애노드 면적(S2)=A2×B2
이어서, 정전기 내압 전류에 대하여 제1 ESD 보호 소자(100) 및 제2 ESD 보호 소자(200)의 둘레에 대한 비례상수(이하, "제1 비례상수" 라 한다)(F1)와 면적에 대한 비례상수(이하, "제2 비례상수"라 한다)(F2) 개념을 도입하면, 제1 ESD 보호 소자(100)의 정전기 내압 전류(이하, "제1 내압 전류"라 한다)(I1)는 다음과 같이 계산된다.
제1 내압 전류(I1)=(F1×L1)+(F2×S1)
또한, 제2 ESD 보호 소자(200)의 정전기 내압 전류(이하, "제2 내압 전류"라 한다)(I2)는 다음과 같이 계산된다.
제2 내압 전류(I2)=(F1×L2)+(F2×S2)
상기 수학식 4 및 상기 수학식 5를, F1과 F2를 변수로 하는 2원 1차 방정식으로 하여 풀면, 다음과 같이 계산된다.
F1=(I1×(S2÷S1)-I2)÷(L1×(S2÷S1)-L2)
F2=(I1×(L2÷L1)-I2)÷(S1×(L2÷L1)-S2)
따라서, 상기 제1 비례상수(F1)와 상기 제2 비례상수(F2)를 이용하면, ESD 보호 소자의 면적과 둘레에 상관없이 전류 내압 특성(도 5의 측정선 "k"와 "j")을 예측할 수 있으며, 정형화된 정전기 전류 내압 특성 모델을 설계할 수 있다.
가령, 다수개의 다이오드를 묶어서 하나의 다이오드처럼 사용하는 경우, 또는 이와 동일한 애노드 면적을 가지는 단일 다이오드를 사용하는 경우에 상관없이 다음과 같은 수식에 의하여 정형화된 정전기 내압 전류를 예측할 수 있다.
정전기 내압 전류=(제1 비례상수(F1)×ESD 보호 소자의 둘레)+(제2 비례상수(F2)×ESD 보호 소자의 면적)
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 ESD 보호 소자의 구조를 예시한 상면도.
도 2는 ESD 보호 소자의 정전기 내압 전류 특성을 측정한 그래프.
도 3은 실시예에 따른 ESD 보호 소자의 정전기 내압전류 모델링 방법에 이용된 제1 ESD 보호 소자의 구조를 예시한 상면도.
도 4는 실시예에 따른 ESD 보호 소자의 정전기 내압전류 모델링 방법에 이용된 제2 ESD 보호 소자의 구조를 예시한 상면도.
도 5는 실시예에 따른 ESD 보호 소자의 정전기 내압전류 모델링 방법에 이용된 제1 ESD 보호 소자 및 제2 ESD 보호 소자의 정전기 내압 전류 특성을 측정한 그래프.

Claims (5)

  1. ESD 보호 소자의 둘레에 따른 제1 비례상수 및 상기 ESD 보호 소자의 면적에 따른 제2 비례상수를 정의하는 단계;
    2개의 ESD 보호 소자의 둘레 및 면적을 샘플링하여 2원 1차 방정식을 도출하는 단계;
    상기 제1 비례상수 및 상기 제2 비례상수를 변수로 하여 상기 2원 1차 방정식을 계산하는 단계; 및
    상기 2원 1차 방정식에 의하여, 상기 제1 비례상수 및 제2 비례상수의 수치가 계산되면, 계산 결과를 상기 2원 1차 방정식의 변수에 상수로 반영함으로써, 상기 ESD 보호 소자의 둘레 및 상기 면적을 변수로 반영하여 정형화된 정전기 내압 전류 모델식을 도출하는 단계를 포함하는 ESD 보호 소자의 정전기 내압 전류 모델링 방법.
  2. 삭제
  3. ESD 보호 소자의 둘레와 제1 비례상수를 곱산한 제1 수치 및 상기 ESD 보호 소자의 면적과 제2 비례상수를 곱산한 제2 수치를 합산한 제3 수치가 정전기 내압 전류라고 수학식을 정의하는 단계;
    제1 ESD 보호 소자 샘플의 제1 둘레 및 제1 면적을 계산하고, 제2 ESD 보호 소자 샘플의 제2 둘레 및 제2 면적을 계산하는 단계;
    상기 제1 둘레 및 상기 제1 면적을 상기 수학식에 반영하여 제1 방정식을 도 출하고, 상기 제2 둘레 및 상기 제2 면적을 상기 수학식에 반영하여 제2 방정식을 도출하는 단계;
    상기 제1 비례상수 및 상기 제2 비례상수를 변수로 하여 2원 1차 방정식을 계산하는 단계를 포함하는 ESD 보호 소자의 정전기 내압 전류 모델링 방법.
  4. 삭제
  5. 제1항 또는 제3항에 있어서, 상기 ESD 보호 소자는
    애노드로 동작되는 N형 확산층, 캐소드로 동작되는 P형 확산층, 상기 N형 확산층 및 P형 확산층 사이에 형성되는 접합층을 포함하고,
    상기 ESD 보호 소자의 둘레는 상기 애노드의 둘레이고, 상기 ESD 보호 소자의 면적은 상기 애노드의 면적인 것을 특징으로 하는 ESD 보호 소자의 정전기 내압 전류 모델링 방법.
KR1020070137245A 2007-12-26 2007-12-26 Esd 보호 소자의 정전기 내압전류 모델링 방법 KR100954923B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070137245A KR100954923B1 (ko) 2007-12-26 2007-12-26 Esd 보호 소자의 정전기 내압전류 모델링 방법
US12/338,475 US8108185B2 (en) 2007-12-26 2008-12-18 Electrostatic discharge voltage resistive current modeling method of electrostatic discharge protection device
TW097150515A TW200928840A (en) 2007-12-26 2008-12-24 Electrostatic discharge voltage resistive current modeling method of electrostatic discharge protection device
CNA2008101906357A CN101470772A (zh) 2007-12-26 2008-12-26 静电放电保护装置中静电放电击穿电流的建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137245A KR100954923B1 (ko) 2007-12-26 2007-12-26 Esd 보호 소자의 정전기 내압전류 모델링 방법

Publications (2)

Publication Number Publication Date
KR20090069545A KR20090069545A (ko) 2009-07-01
KR100954923B1 true KR100954923B1 (ko) 2010-04-27

Family

ID=40799530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137245A KR100954923B1 (ko) 2007-12-26 2007-12-26 Esd 보호 소자의 정전기 내압전류 모델링 방법

Country Status (4)

Country Link
US (1) US8108185B2 (ko)
KR (1) KR100954923B1 (ko)
CN (1) CN101470772A (ko)
TW (1) TW200928840A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465736B (zh) * 2012-10-11 2014-12-21 Ind Tech Res Inst 半導體元件之檢測方法及其檢測系統
CN117350241A (zh) * 2022-06-29 2024-01-05 长鑫存储技术有限公司 静电保护电路仿真方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000329818A (ja) 1999-05-21 2000-11-30 Read Rite Smi Kk 電子素子のesd耐性評価方法、esd耐性試験装置並びにesd耐性評価装置
JP2004247601A (ja) 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 回路シミュレーション方法
JP2006107250A (ja) 2004-10-07 2006-04-20 Toshiba Corp 静電放電の検証方法および半導体装置の製造方法
JP2006337029A (ja) 2005-05-31 2006-12-14 Fujitsu Ltd 静電気放電分析装置及び方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
EP1145318B1 (en) * 1999-01-15 2015-12-30 Broadcom Corporation System and method for esd protection
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000329818A (ja) 1999-05-21 2000-11-30 Read Rite Smi Kk 電子素子のesd耐性評価方法、esd耐性試験装置並びにesd耐性評価装置
JP2004247601A (ja) 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 回路シミュレーション方法
JP2006107250A (ja) 2004-10-07 2006-04-20 Toshiba Corp 静電放電の検証方法および半導体装置の製造方法
JP2006337029A (ja) 2005-05-31 2006-12-14 Fujitsu Ltd 静電気放電分析装置及び方法

Also Published As

Publication number Publication date
US20090171635A1 (en) 2009-07-02
KR20090069545A (ko) 2009-07-01
US8108185B2 (en) 2012-01-31
CN101470772A (zh) 2009-07-01
TW200928840A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100810426B1 (ko) 누설전류 측정방법 및 장치
CN101865971B (zh) 半导体场效应晶体管的测试方法及测试结构
KR100954923B1 (ko) Esd 보호 소자의 정전기 내압전류 모델링 방법
CN109444551B (zh) 半导体方块电阻的测试方法及测试电路
JPWO2019131564A1 (ja) 化学・物理現象の測定装置及びその製造方法
Kim et al. High‐Current‐Density Organic Electrochemical Diodes Enabled by Asymmetric Active Layer Design
KR20100008573A (ko) 정전 방지 소자 및 정전 방지 소자의 제조 방법, 정전 방지소자의 테스트 방법
US11336225B2 (en) Method for determining a corrected current-voltage characteristic curve of an electrical system
CN117535669A (zh) 一种接地网定点精准阴极保护防腐方法
US20080117557A1 (en) Power semiconductor device
KR101848352B1 (ko) 반도체 장치
JP2006049818A (ja) 静電気放電保護回路のシミュレーション方法
US20220384419A1 (en) Passive electrostatic-discharge sensor and method for detecting electrostatic discharges
JP2011175455A (ja) 半導体集積回路装置、設計方法、設計装置、およびプログラム
US10073935B2 (en) Simplified zener diode DC spice model
Hanf et al. Hydrogen sulphide (H2S) single gas testing on power semiconductor modules under high voltage
US20220136991A1 (en) Capacitive sensor
US10896281B2 (en) Method, and storage medium and also device for carrying out same
JP5151320B2 (ja) 電力用半導体装置
CN207730892U (zh) 测试结构
JP2008311285A (ja) 半導体装置、テスト回路およびそれを用いた評価方法
CN113791276A (zh) 电阻阻值的测试方法
CN105185723B (zh) 一种半导体器件电性测试方法
KR100815943B1 (ko) 정전기 방지용 다이오드의 스파이스 모델링 방법
Imperiale et al. TCAD modeling of encapsulation layer in high-voltage, high-temperature operation regime

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee