JP2006333280A - 走査回路及び固体撮像装置 - Google Patents

Abstract

【課題】 本発明は、与える信号を変化させることで間引き走査を実現できる簡単な構成の走査回路及びこの走査回路を備えた固体撮像装置を提供することを目的とする。
【解決手段】 各段の転送段を２つのスイッチと２つのインバータを直列に接続して構成し、各転送段の出力が入力されるＡＮＤゲートを備える。そして、連続走査動作を行うときは、スタートパルスの振幅を小さくし、間引き走査動作を行うときは、スタートパルスの振幅を大きくする。
【選択図】 図３

Description

本発明は、配列された複数の画素を順番に選択する走査回路及びこの走査回路を備えた固体撮像装置に関するもので、特に、間引き走査することが可能な走査回路及びこの走査回路を備えた固体撮像装置に関する。

種々の用途に供されている固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＣＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＣＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。

又、従来のＣＭＯＳ型の固体撮像装置として、入射光量に対して対数変換する対数変換動作を行うものがある（特許文献１参照）。この固体撮像装置においては、そのダイナミックレンジが５〜６桁と広いため、少々広い輝度範囲の輝度分布を構成する被写体を撮像しても、輝度分布内の全輝度情報を電気信号に変換して出力することができる。しかしながら、被写体の輝度分布に対してその撮像可能領域が広くなるので、撮像可能領域内の低輝度領域又は高輝度領域において、輝度データの無い領域ができてしまう。

これらに対して、本出願人は、上述の線形変換動作と対数変換動作とを切り換えることが可能なＣＭＯＳ型の固体撮像装置を提案している（特許文献２参照）。又、本出願人は、このような線形変換動作と対数変換動作とが自動的に切り換えるために、光電変換動作を行うフォトダイオードに接続されたトランジスタのポテンシャル状態を適当な状態に設定するＣＭＯＳ型の固体撮像装置を提案している（特許文献３参照）。この特許文献３による固体撮像装置は、トランジスタのポテンシャル状態を変更することにより、その光電変換動作が線形変換動作から対数変換動作に切りかわる変極点を切り換えることができる。

ＣＭＯＳ型となる固体撮像装置に備えられる走査回路の構成を、図９に示す。図９に示す走査回路は、２つのスイッチと２つのインバータで構成されるとともにパルスを転送する転送段をｎ段備える。即ち、ｘ（ｘは、１≦ｘ≦ｎの自然数）段目の転送段ｔａｘは、一端に転送段ｔａ（ｘ−１）からの出力が入力されるスイッチｓxaと、スイッチｓxaの他端に入力側が接続されたインバータｉxaと、インバータｉxaの出力側に一端が接続されたスイッチｓxbと、スイッチｓxbの他端に入力側が接続されたインバータｉxbと、から構成される（図９には、３段目までを図示している）。そして、インバータｉxbからの出力が転送段ｔａｘの出力outxとなる。この出力outxは、例えば、撮像装置内の固体撮像素子に図９の走査回路が設けられるとき、固体撮像素子を走査するための信号として出力される。

図９の走査回路は、転送段各段に設けられたスイッチを交互に動作させるためのクロックφＸａ，φＸｂが、交互に与えられる。このとき、ｘ段目の転送段ｔａｘにおいて、クロックφＸａがハイのとき、スイッチｓxaがＯＮとなり、又、クロックφＸｂがハイのとき、スイッチｓxbがＯＮとなる。即ち、１段目となる転送段ｔａ１のインバータｉ1aにスタートパルスが入力されると共に、クロックφＸａ，φＸｂが交互に与えられて、転送段ｔａ１〜ｔａｎそれぞれのスイッチｓ1a〜ｓnaとスイッチｓ1b〜ｓnbとが交互にＯＮ／ＯＦＦすることで、出力out1〜outnの順番に走査信号が出力される。

又、昨今において、フレームレートを上げるために、出力画素数を減らすように、走査回路による間引き走査が行われている。この間引き走査は、走査回路によって１段目から順番に走査するものとは異なり、複数段をとばして所定の段数毎に走査するものである。よって、例えば、１段とばして２段ごとに走査する間引き走査においては、１段目、３段目、５段目、…の順番に、走査回路より走査信号が出力される。
特開平１１−３１３２５７号公報 特開２００２−７７７３３号公報 特開２００２−３００４７６号公報

しかしながら、従来は、間引き走査するためには、走査回路の構成を図９のような簡単な構成のシフトレジスタだけでは実現不可能であった。そのため、シフトレジスタからの出力を間引き走査のための走査信号に加工する必要があり、このシフトレジスタからの出力を加工する回路を追加しなければならない。即ち、シフトレジスタからの出力のタイミングが間引き走査を行うタイミングと異なるタイミングであるため、間引き走査のタイミングに応じた信号に変換するための回路を追加する必要がある。このように、従来は、間引き走査を実現するためには、シフトレジスタ以外にシフトレジスタからの出力を間引き走査に応じた信号に変換する新たな回路を追加する必要があり、その回路構成が複雑となり、回路規模が大きくなるという問題があった。

このような問題を鑑みて、本発明は、与える信号を変化させることで間引き走査を実現できる簡単な構成の走査回路及びこの走査回路を備えた固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の走査回路は、直列に接続されるｎ（ｎは２以上の整数）段の転送段により構成され、１段目の転送段にスタートパルスが与えられる走査回路において、複数段毎の前記転送段の出力を順次行う間引き走査を行うとき、前記スタートパルスの電圧振幅を電源電圧以上とすることを特徴とする。

又、このような走査回路において、前記転送段が、前記スタートパルス又は前段となる前記転送段からの出力が一端に入力される第１スイッチと、該第１スイッチの他端に入力側が接続され、入力された電圧を保持する第１バッファと、該第１バッファの出力側に一端が接続される第２スイッチと、該第２スイッチの他端に入力側が接続され、入力された電圧を保持し、出力側に現れる電圧を前記転送段の出力として出力する第２バッファと、を備え、前記第１及び第２スイッチが交互にＯＮとなることで、前記転送段の転送動作が行われる。

そして、前記第１スイッチが、２つの逆極性のトランジスタを並列に接続したアナログスイッチによって構成され、２つの前記トランジスタそれぞれの第１電極が入力側となるとともに、２つの前記トランジスタそれぞれの第２電極が出力側となり、２つの前記トランジスタそれぞれの制御電極に反転したクロックを入力することによって、前記第１及び第２スイッチのＯＮ／ＯＦＦ制御を行う。このとき、前記間引き走査を行うときにおける前記スタートパルスの電圧振幅を電源電圧に０．７Ｖ以上の電圧を加えた値とするものとしても構わない。

又、前記スタートパルスを、前記第１スイッチをＯＦＦとしてから前記第２スイッチをＯＮとするまでの期間にハイとし、その後、前記第１スイッチを一度ＯＮした後に前記第１スイッチをＯＦＦとしてから前記第２スイッチをＯＮとするまでの期間にローとする。

更に、前記転送段からの出力を選択するゲート回路を備えるものとして、前記間引き走査するときに出力する前記転送段の出力が選択されるものとしても構わない。

本発明の固体撮像装置は、上述のいずれかの走査回路と、前記走査回路によって走査されて信号出力を行う複数の画素と、を備え、前記走査回路に与える前記スタートパルスの振幅電圧を切り換えることで、前記複数の画素全ての信号出力を行う連続走査動作と、前記複数の画素を間引いて信号出力する間引き走査動作とを切り換えることを特徴とする。

このような固体撮像装置において、前記複数の画素がマトリクス状に配置されるとともに、前記走査回路によって水平走査回路が構成されるものとしても構わないし、前記走査回路によって垂直走査回路が構成されるものとしても構わない。

本発明によると、スタートパルスの電圧振幅を電源電圧以上とすることにより間引き走査を行うため、従来のように、転送段各段からの出力を間引き走査を行うタイミングで切り替わる信号に変換するための回路を追加する必要がない。このように、簡単な構成で間引き走査と通常の連続走査とを切り換えることのできる走査回路を構成することができ、その回路規模を小さくすることができる。よって、この走査回路を備える固体撮像装置などの装置の増大化を抑制することができる。

本発明の実施形態について、以下に、図面を参照して説明する。

＜撮像装置の構成＞
本実施形態の撮像装置は、図１に示すように、複数のレンズから構成される光学系１と、光学系１を通じて入射される光の入射光量を電気信号に変換して画像信号として出力する固体撮像装置２と、固体撮像装置２から出力される画像信号をデジタル信号に変換するＡ／Ｄ変換部３と、Ａ／Ｄ変換部３でデジタル信号に変換された画像信号に対して各種画像処理を施す画像処理部４と、固体撮像装置２における各信号の電圧値の制御を行う信号制御部５と、を備える。

このように構成される撮像装置において、光学系１を通じて固体撮像装置２に被写体からの光が入射されると、固体撮像装置２が撮像動作を行うことで得られた画像信号がＡ／Ｄ変換部３に出力されて、デジタル信号に変換される。このように動作するとき、固体撮像装置２には、信号制御部５より各信号が与えられることで、固体撮像装置２内の水平走査回路及び垂直走査回路が動作することで、各画素の画像信号が順にＡ／Ｄ変換部３に出力される。このＡ／Ｄ変換部３でデジタル信号に変換された画像信号が画像処理部４に与えられて、エッジ強調処理やホワイトバランス処理などの画像処理が施される。

＜固体撮像装置の構成＞
次に、図１の撮像装置に備えられる固体撮像装置について、図２を参照して説明する。図２は、図１の撮像装置に備えられたＭＯＳ型固体撮像装置の構成を概略的に示している。

図２の固体撮像装置２は、マトリクス状に配された複数の画素を有する固体撮像素子１１と、固体撮像素子１１内の画素を行毎に選択するための垂直走査回路１２と、固体撮像素子１１内の画素を列毎に選択するための水平走査回路１３と、固体撮像素子１１内の各画素からの出力を増幅して出力する出力回路１４と、を有する。そして、垂直走査回路１２及び水平走査回路１３それぞれには、信号制御部５から信号が与えられて、固体撮像素子１１に備えられる画素より駆動される画素が指定され、画素の走査動作が行われる。

この固体撮像装置２は、垂直走査回路１２が、垂直走査期間毎に固体撮像素子１１内の１行分の画素を切り換えるように、固体撮像装置１１内の画素を１行毎にバイアスして駆動させる。そして、１垂直走査期間内に、水平走査回路１３が、出力回路１４内において固体撮像素子１１の画素１列分毎に対して設けられた出力用スイッチを、順次駆動させることによって、垂直走査回路１２で駆動させた１行分の画素の出力を、出力回路１４で順次増幅して画素毎に出力する。即ち、固体撮像素子１１内において、ｘ個の画素で１行が構成されるとき、垂直走査回路１２より１パルスが出力される間、水平走査回路１３よりｘパルスが出力される。

＜走査回路＞
更に、図２の垂直走査回路及び水平走査回路を構成する走査回路について、図面を参照して説明する。本実施形態における走査回路の構成は、図３のような構成となる。尚、図３の構成において、図９と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。又、以下において、ｍを１以上の自然数とするとともに、ｋを１≦ｋ≦２ｍの自然数とする。

図３に示す走査回路は、２つのスイッチｓka，ｓkbと２つのインバータｉka，ｉkbで構成されるとともにパルスを転送する転送段ｔａｋが複数段連続して直列に接続された構成である。そして、この転送段ｔａｋでは、スイッチｓka、インバータｉka、スイッチｓkb、インバータｉkbの順番で、スイッチｓka，ｓkb及びインバータｉka，ｉkbが直列に接続される（図３には、５段目までを図示している）。そして、転送段ｔａｋの出力outkが一方の入力に入力されるＡＮＤゲートＡｋが備えられる。更に、１、３、…、２ｍ−１段目の転送段ｔａ１，ｔａ３，…，ｔａ（２ｍ−１）の出力out1，out3，…，out(2m-1)が入力されるＡＮＤゲートＡ１，Ａ３，…，Ａ（２ｍ−１）の他方の入力には信号φＹａが入力され、２、４、…、２ｍ段目の転送段ｔａ２，ｔａ４，…，ｔａ２ｍの出力out2，out4，…，out2mが入力されるＡＮＤゲートＡ２，Ａ４，…，Ａ２ｍの他方の入力には信号φＹｂが入力される。

又、スイッチｓka，ｓkbが、図４に示すように、ＮチャネルのＭＯＳトランジスタＴｎとＰチャネルのＭＯＳトランジスタＴｐが並列に接続されたアナログスイッチで構成される。このアナログスイッチは、ＭＯＳトランジスタＴｎ，Ｔｐが、それぞれのソース同士が接続されて入力側となり、それぞれのドレイン同士が接続されて出力側となる。そして、ＭＯＳトランジスタＴｎのゲートに入力されるクロックφＸ（図５に示すクロックφＸａ，φＸｂに相当する）を反転したクロックがＭＯＳトランジスタＴｐのゲートに入力される。

このように構成される走査回路に対して、信号制御部５よりスタートパルスφＳ、クロックφＸａ，φＸｂ、及び信号φＹａ，φＹｂが入力される。そして、スタートパルスφＨがハイとされる期間及びハイとしたときの電圧値と、信号φＹａ，φＹｂの値とが設定されることによって、図３に示す走査回路の動作が決定され、１段毎の連続走査動作を行うか、又は、１段をとばした２段毎の間引き走査動作を行うかが設定される。以下に、連続走査動作及び間引き走査動作それぞれにおける走査回路の動作について説明する。

１．連続走査動作
まず、図３の走査回路における間引き走査でない１段毎に走査する連続走査動作を行うときの各部の状態について説明する。尚、図５は、図３の走査回路において連続走査動作を行うときの各信号の変遷を示すタイミングチャートである。又、図５に示すクロックφＸａ，φＸｂは、スイッチｓ1a〜ｓ2ma，ｓ1b〜ｓ2mbにおけるＭＯＳトランジスタＴｎのゲートに与えられるクロックを示す。

この連続走査動作が行われるとき、まず、信号制御部５より与えられる信号φＹａ，φＹｂそれぞれがハイとされることで、ＡＮＤゲートＡ１〜Ａ２ｍが開とされる。よって、ＡＮＤゲートＡ１〜Ａ２ｍから１〜２ｍ段目の転送段ｔａ１〜ｔａｍの出力out1〜out2mが出力可能な状態となる。又、図５のように、クロックφＸａ，φＸｂが、交互にハイとなるように信号制御部５によって制御される。即ち、クロックφＸａがハイとなってスイッチｓ1a〜ｓ2maが同時にＯＮとなるタイミングと、クロックφＸｂがハイとなってスイッチｓ1b〜ｓ2mbが同時にＯＮとなるタイミングとが、交互に発生する。

次に、図５のように、信号制御部５より、ハイとなるときの電圧値が電源電圧以下の電圧値Ｖ１となるスタートパルスφＨが１段目の転送段ｔａ１におけるスイッチｓ1aに与えられる。このスタートパルスφＨは、クロックφＸａがローとされる間にクロックφＸｂがハイに切り替わる瞬間にハイに切り替わる。そして、クロックφＸａがハイとなるパルスを発生して再びローとなった後、クロックφＸｂがハイに切り替わる瞬間に、スタートパルスφＨがローに切り替わる。

このようにスタートパルスφＨ及びクロックφＸａ，φＸｂが入力されるとき、まず、１段目の転送段ｔａ１では、クロックφＸａがローでありスイッチｓ1aがＯＦＦのときにＶ１となるスタートパルスφＨが入力される。このとき、クロックφＸｂがハイとなりスイッチｓ1bがＯＮとなるが、スイッチｓ1aに与えられるスタートパルスφＨの電圧値Ｖ１が電源電圧より低いために、スイッチｓ1aがＯＦＦのままであり、インバータｉ1a，ｉ1bそれぞれの入出力に現れる信号に変化はない。このようにスタートパルスφＨがハイとされて、スイッチｓ1aに入力される電圧がＶ１とされている間に、クロックφＸａがハイとされるため、スイッチｓ1aがＯＮとなり、スイッチｓ1aを介して電圧Ｖ１がインバータｉ1aの入力側に与えられる。即ち、インバータｉ1aの入力側にハイとなる信号が入力され、インバータｉ1aの出力側にローとなる信号が現れる。

そして、クロックφＸａがローとなってスイッチｓ1aがＯＦＦとされるが、インバータｉ1aにハイとなる信号が保持されるため、インバータｉ1aの出力側にローとなる信号が保持されたままの状態となる。又、スイッチｓ1aがＯＦＦとされた後、スタートパルスφＨがローとされるとともに、クロックφＸｂがハイとなってスイッチｓ1bがＯＮとされる。よって、スイッチｓ1bを介してローとなる信号がインバータｉ1bの入力側に与えられ、インバータｉ1aの出力側にハイとなる信号が現れることで、転送段ｔａ１の出力out1がハイとなる。このとき、信号φＹａがハイでありＡＮＤゲートＡ１が開の状態であるため、ハイとなる信号が１段目の信号としてＡＮＤゲートＡ１より出力される。

その後、クロックφＸｂがローとされてスイッチｓ1bがＯＦＦとされるが、インバータｉ1bの入力側にローとなる信号が保持されるため、インバータｉ1bの出力側にハイとなる信号が保持されたままの状態となり、ＡＮＤゲートＡ１からハイとなる転送段ｔａ１の出力out1が出力される。そして、再び、クロックφＸａがハイとなりスイッチｓ1aがＯＮとなると、既にスタートパルスφＨがローであるため、インバータｉ1aの入力側にローとなる信号が入力され、インバータｉ1aからハイとなる信号が出力される。このクロックφＸａがローとされてスイッチｓ1aをＯＦＦした後にクロックφＸｂがハイとされてスイッチｓ1bをＯＮすると、インバータｉ1bの入力側にハイとなる信号が入力され、インバータｉ1bからローとなる信号が出力される。よって、ＡＮＤゲートＡ１から出力される転送段ｔａ１の出力out1がローとなる。

その後、スタートパルスφＨがローであるため、クロックφＸａ，φＸｂがハイとなっても、ＡＮＤゲートＡ１を介して出力される転送段ｔａ１の出力はローのままである。このように、スタートパルスφＨが入力される１段目の転送段ｔａ１の出力out1は、スタートパルスφＨがハイとなった後の２つ目のクロックφＸｂ（スタートパルスφＨがハイとなると同時にハイとなるクロックφＸｂを１つ目とする。）によってハイとされ、スタートパルスφＨがローとなった後の２つめのクロックφＸｂ（スタートパルスφＨがローとなると同時にハイとなるクロックφＸｂを１つ目とする。）によってローとされることで、クロックφＸｂ１周期分に相当する期間にハイとなるパルス信号としてＡＮＤゲートＡ１を介して出力される。

又、２段目以降の転送段ｔａ２〜ｔａ２ｍの動作について、転送段ｔａｋを代表して説明する。尚、ＡＮＤゲートＡ２〜Ａ２ｍにおいても、信号φＹａ，φＹｂそれぞれがハイであるため開の状態であり、転送段ｔａ２〜ｔａ２ｍそれぞれの出力out2〜out2mが、ＡＮＤゲートＡ２〜Ａ２ｍを介して出力される。即ち、ＡＮＤゲートＡｋが開の状態であり、転送段ｔａｋの出力outkが、ＡＮＤゲートＡ２〜Ａ２ｍを介して出力される。

転送段ｔａ（ｋ−１）の出力out(k-1)がハイのパルス信号としてＡＮＤゲートＡ（ｋ−１）を介して出力されているとき、クロックφＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、インバータｉkaにハイの信号が入力され、インバータｉkaよりローの信号が出力される。次に、スイッチｓkaがＯＦＦとなり、クロックφＸｂが与えられてスイッチｓkbがＯＮとされると、スイッチｓkbを介して、インバータｉkbにローの信号が入力され、インバータｉkbよりハイの信号が転送段ｔａｋの出力outkとしてＡＮＤゲートＡｋを介して出力される。このとき、転送段ｔａ（ｋ−１）の出力out(k-1)はローとなる。

その後、再び、クロックφＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、インバータｉkaにローの信号が入力され、インバータｉkaよりハイの信号が出力される。次に、クロックφＸｂが与えられてスイッチｓkbがＯＮとされると、スイッチｓkbを介して、インバータｉkbにハイの信号が入力され、インバータｉkbよりローの信号が転送段ｔａｋの出力outkとしてＡＮＤゲートＡｋを介して出力される。

即ち、図３に示す転送段ｔａ１〜ｔａ２ｍは、１段目の転送段ｔａ１が図５のようなクロックφＸｂがハイとなる瞬間に電圧値Ｖ１としてハイとなるスタートパルスφＨを与えられる場合において、ハイのスタートパルスφＨが与えられる間にクロックφＸａが与えられると、スイッチｓ1a〜ｓ2maがＯＮとなる。このとき、インバータｉ1aの出力がローとなるとともに、インバータｉ2a〜ｉ2maの出力がハイとなる。

そして、スタートパルスφＨをローとするとともにクロックφＸｂが与えられると、スイッチｓ1b〜ｓ2mbがＯＮとなる。このとき、インバータｉ1bの出力がハイとなるとともに、インバータｉ2b〜ｉ2mbの出力がローとなる。よって、転送段ｔａ１の出力out1がハイとなるとともに、転送段ｔａ２〜ｔａ２ｍの出力out2〜out2mがローとなる。その後、再び、クロックφＸａが与えられたとき、スイッチｓ1a〜ｓ2maがＯＮとなり、インバータｉ2aの出力がローとなるとともに、インバータｉ1a，ｉ3a〜ｉ2maの出力がハイとなる。そして、クロックφＸｂが与えられると、スイッチｓ1b〜ｓ2mbがＯＮとなり、インバータｉ2bの出力がハイとなるとともに、インバータｉ1b，ｉ3b〜ｉ2mbの出力がローとなる。よって、転送段ｔａ２の出力out2がハイとなるとともに、転送段ｔａ１，ｔａ３〜ｔａ２ｍの出力out1，out3〜out2mがローとなる。

よって、ハイのクロックφＸａ，φＸｂが交互に与えられることによって、図５のように、２ｍ段の転送段ｔａ１〜ｔａ２ｍの出力out1〜out2mが、out1，out2，out3，…の順に、走査用の信号であるハイのパルス信号として、ＡＮＤゲートＡ１〜Ａ２ｍを介して出力される。この出力out1〜out2mの出力波形の幅（パルス幅）は、クロックφＸａ，φＸｂの１周期の長さと等しくなる。

２．間引き走査動作
次に、図３の走査回路における１段毎にとばすことで２段毎に走査する間引き走査動作を行うときの各部の状態について説明する。尚、図６は、図３の走査回路において間引き走査を行うときの各信号の変遷を示すタイミングチャートである。又、図６に示すクロックφＸａ，φＸｂは、スイッチｓ1a〜ｓ2ma，ｓ1b〜ｓ2mbにおけるＭＯＳトランジスタＴｎのゲートに与えられるクロックを示す。本例において、奇数段となる１、３、…、２ｍ−１段目の転送段ｔａ１，ｔａ３，…，ｔａ（２ｍ−１）の出力out1，out3，…，out(2m-1)が出力されるものとする。

この間引き走査動作が行われるとき、まず、信号制御部５より与えられる信号φＹａがハイとされるとともに信号φＹｂがローとされることで、ＡＮＤゲートＡ１，Ａ３，…，Ａ（２ｍ−１）が開とされ、ＡＮＤゲートＡ２，Ａ４，…，Ａ２ｍが閉とされる。よって、ＡＮＤゲートＡ１，Ａ３，…，Ａ（２ｍ−１）から１、３、…、２ｍ−１段目の転送段ｔａ１，ｔａ３，…，ｔａ（２ｍ−１）の出力out1，out3，…，out(2m-1)が出力可能な状態となる。又、図６のように、連続走査動作を行うときと同様（図５参照）、クロックφＸａ，φＸｂが、交互にハイとなるように信号制御部５によって制御される。

次に、図６のように、信号制御部５より、ハイとなるときの電圧値がＶ２（Ｖ２＞Ｖ１）となるスタートパルスφＨが１段目の転送段ｔａ１におけるスイッチｓ1aに与えられる。このスタートパルスφＨがハイ及びローに切り換えられるタイミングは、連続走査動作を行うときと同様のタイミング（図５参照）となる。即ち、クロックφＸａがローとされる間にクロックφＸｂがハイに切り替わる瞬間に、スタートパルスφＨがハイに切り替わり、クロックφＸａがハイとなるパルスを発生して再びローとなった後、クロックφＸｂがハイに切り替わる瞬間に、スタートパルスφＨがローに切り替わる。

このようにスタートパルスφＨ及びクロックφＸａ，φＸｂが入力されるとき、まず、１段目の転送段ｔａ１では、クロックφＸａがローでありスイッチｓ1aがＯＦＦのときにＶ２となるスタートパルスφＨが入力されるとともに、クロックφＸｂがハイとされてスイッチｓ1bがＯＮとされる。このとき、スイッチｓ1aにおいて、ＭＯＳトランジスタＴｎにローとなる信号が入力され、ＭＯＳトランジスタＴｐにハイとなる信号が入力されているが、ＭＯＳトランジスタＴｎ，Ｔｐそれぞれのソースに電圧Ｖ１より高い電圧Ｖ２が入力された状態となっている。

即ち、ＭＯＳトランジスタＴｐのゲートに入力されるハイとなる電圧よりも高い電圧がＭＯＳトランジスタＴｐのソースに入力されることとなるため、ＭＯＳトランジスタＴｐがＯＮとなる。その結果、スイッチｓ1aにおけるＭＯＳトランジスタＴｎ，Ｔｐのドレイン同士の接続ノードに、スイッチｓ1aに入力されたスタートパルスφＨがハイとなる電圧値Ｖ２が現れることとなる。よって、クロックφＸａがローにもかかわらず、インバータｉ1aの入力側にハイとなる信号が入力された状態となり、インバータｉ1aからローとなる信号が出力されることとなる。

又、このとき、クロックφＸｂがハイとされてスイッチｓ1bがＯＮとされているため、インバータｉ1bの入力側にローとなる信号が入力された状態となり、インバータｉ1bからハイとなる信号が出力される。即ち、１段目の転送段ｔａ１の出力out1がハイとなって出力される。そして、信号φＹａがハイとされてＡＮＤゲートＡ１が開の状態であるため、ハイとなる１段目の転送段ｔａ１の出力out1がＡＮＤゲートＡ１より出力される。その後、クロックφＸｂがローとされてスイッチｓ1bがＯＦＦとされるが、インバータｉ1bの入力側にローとなる信号が保持されるため、ＡＮＤゲートＡ１より出力される１段目の転送段ｔａ１の出力out1がハイのままとなる。

尚、ハイとなる１段目の転送段ｔａ１の出力out1は、インバータｉ1bからの出力であるため、インバータｉ1bに印加された電圧Ｖ１と略等しい値となる。よって、１段目の転送段ｔａ１の出力out1がハイであるときに、信号φＸａがローでありスイッチｓ1a〜ｓ2maがＯＦＦである場合は、２段目の転送段ｔａ２において、インバータｉ2aの入力側にハイとなる信号が与えられることがない。即ち、１段目の転送段ｔａ１の出力out1がハイである場合、連続走査動作時と同様、信号φＸａがハイとなりスイッチｓ1a〜ｓ2maがＯＮとなったときに初めて、２段目の転送段ｔａ２において、インバータｉ2aの入力側にハイとなる信号が与えられることとなる。

上述のように、クロックφＸｂがロー切り換えられた後、ハイとなるクロックφＸａが与えられてスイッチｓ1aがＯＮとされるとき、同時にスイッチｓ2aもＯＮとされるため、２段目の転送段ｔａ２において、ハイとなる１段目の転送段ｔａ１の出力out1がスイッチｓ2aを介してインバータｉ2aに与えられ、インバータｉ2aの出力がローとなる。このとき、１段目の転送段ｔａ１では、スタートパルスφＨの電圧値がＶ２のままであり、又、インバータｉ1bの入力側ではローとなる信号が保持されたままであるため、１段目の転送段ｔａ１の出力out1はハイのままである。

その後、クロックφＸａがローとされてスイッチｓ1a，ｓ2aがＯＦＦとされたとき、インバータｉ1a，ｉ2aの入力側にはハイとなる信号が保持されてそれぞれの出力がローとなるとともに、インバータｉ1bの入力側ではローとなる信号が保持されたままであり、１段目の転送段ｔａ１の出力out1はハイのままである。そして、スタートパルスφＨをローとするが、インバータｉ1aの入力側がハイとなる信号が保持されたままの状態であり、その出力がローのままである。

又、このスタートパルスφＨのローへの切換とともに、クロックφＸｂがハイとされてスイッチｓ1b，ｓ2bがＯＮとされる。このとき、インバータｉ1a，ｉ2aの出力がローのままであるため、インバータｉ1b，ｉ2bにローとなる信号が入力され、結果、インバータｉ1b，ｉ2bからハイとなる信号が出力される。よって、１段目の転送段ｔａ１の出力out1はハイのままであり、２段目の転送段ｔａ２の出力out2がハイに切り替わる。しかしながら、信号φＹｂがローであり、ＡＮＤゲートＡ２が閉の状態であるため、ハイとなる２段目の転送段ｔａ２の出力out2が出力されず、ハイとなる１段目の転送段ｔａ１の出力out1のみがＡＮＤゲートＡ１を介して出力される。

そして、クロックφＸｂがローとされてスイッチｓ1b，ｓ2bがＯＦＦとされた後に、再び、クロックφＸａがハイとされてスイッチｓ1a，ｓ2aがＯＮとされると、１段目の転送段ｔａ１では、スタートパルスφＨがローであるため、インバータｉ1aにローとなる信号が入力され、その出力がハイとなる。又、２段目の転送段ｔａ２では、１段目の転送段ｔａ１のインバータｉ1bの入力側でローとなる信号が保持されて、その出力out1がハイのままであるため、インバータｉ2aの出力はローのままである。

再び、クロックφＸａがローとされてスイッチｓ1a，ｓ2aがＯＦＦとされた後に、再び、クロックφＸｂがハイとされてスイッチｓ1b，ｓ2bがＯＮとされると、１段目の転送段ｔａ１では、インバータｉ1aの出力がハイであるため、インバータｉ1bにハイとなる信号が入力され、その出力がローとなる。よって、ＡＮＤゲートＡ１を介して出力される１段目の転送段ｔａ１の出力out1がローとなる。又、２段目の転送段ｔａ２では、インバータｉ2aの出力がローであるため、インバータｉ2bにローとなる信号が入力され、その出力がハイのままであり、ＡＮＤゲートＡ２より出力されることはないが、２段目の転送段ｔａ２の出力out2がハイのままである。

そして、クロックφＸｂがローとされてスイッチｓ1b，ｓ2bがＯＦＦとされた後に、再び、クロックφＸａがハイとされてスイッチｓ1a，ｓ2aがＯＮとされると、スタートパルスφＨがローのままであるため、１段目の転送段ｔａ１では信号の変化がない。又、２段目の転送段ｔａ２では、１段目の転送段ｔａ１の出力out1がローであるため、インバータｉ2aへの入力がローとなり、その出力がハイとなる。その後、クロックφＸａがローとされてスイッチｓ2aがＯＦＦとされた後に、再び、クロックφＸｂがハイとされてスイッチｓ2bがＯＮとされると、インバータｉ2aの出力としてハイが保持された状態となるため、インバータｉ2bへのハイとなり、その出力がローとなる。このとき、２段目の転送段ｔａ２の出力out2がローとなるが、ＡＮＤゲートＡ２に入力される信号φＹｂがローであるため、２段目の転送段ｔａ２の出力out2の値にかかわらず、ＡＤゲートＡ２からの出力はローのままである。

このように、スタートパルスφＨが入力される１段目の転送段ｔａ１の出力out1は、スタートパルスφＨがハイとなるときに同時に発生する１つ目のクロックφＸｂ（スタートパルスφＨがハイとなると同時にハイとなるクロックφＸｂを１つ目とする）によってハイとされ、スタートパルスφＨがローとなった後の２つ目のクロックφＸｂ（スタートパルスφＨがローとなると同時にハイとなるクロックφＸｂを１つ目とする）によってローとされることで、クロックφＸｂ２周期分に相当する期間にハイとなるパルス信号としてＡＮＤゲートＡ１を介して出力される。

又、１段目の転送段ｔａ１の出力out1が入力される２段目の転送段ｔａ２の出力out2は、１段目の転送段ｔａ１の出力out1がハイとなった後の２つ目のクロックφＸｂ（出力out1がハイとなると同時にハイとなるクロックφＸｂを１つ目とする）によってハイとされ、１段目の転送段ｔａ１の出力out1がローとなった後の２つ目のクロックφＸｂ（出力out1がハイとなると同時にローとなるクロックφＸｂを１つ目とする）によってローとされることで、クロックφＸｂ２周期分に相当する期間にハイとなるパルス信号となる。この出力out2は、ＡＮＤゲートＡ２に入力される信号φＹｂがローであるため、ＡＮＤゲートＡ２を通過して出力されることがない。

又、３段目以降の転送段ｔａ３〜ｔａ２ｍの動作について、転送段ｔａｋを代表して説明する。尚、奇数段に対するＡＮＤゲートＡ３，Ａ５，…，Ａ（２ｍ−１）は、信号φＹａがハイであるため開の状態であるが、偶数段に対するＡＮＤゲートＡ４，Ａ６，…，Ａ２ｍは、信号φＹｂがローであるため閉の状態である。そのため、奇数段となる転送段ｔａ３，ｔａ５，…，ｔａ（２ｍ−１）の出力out3，out5，…，out(2m-1)がＡＮＤゲートＡ３，Ａ５，…，Ａ（２ｍ−１）より出力されるが、偶数段となる転送段ｔａ２，ｔａ４，…，ｔａ２ｍの出力out2，out4，…，out2mがＡＮＤゲートＡ２，Ａ４，…，Ａ２ｍより出力されることがない。

転送段ｔａ（ｋ−１）の出力out(k-1)がハイに切り替わった後、クロックφＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、インバータｉkaにハイの信号が入力され、インバータｉkaよりローの信号が出力される。次に、スイッチｓkaがＯＦＦとなり、クロックφＸｂが与えられてスイッチｓkbがＯＮとされると、スイッチｓkbを介して、インバータｉkbにローの信号が入力され、インバータｉkbよりハイの信号が転送段ｔａｋの出力outkとして出力される。このとき、転送段ｔａ（ｋ−１）の出力out(k-1)はハイのままである。

その後、再び、クロックφＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、転送段ｔａ（ｋ−１）の出力out(k-1)はハイのままであるため、インバータｉkaにハイの信号が入力され、インバータｉkaよりローの信号が出力される。次に、スイッチｓkaがＯＦＦとなり、クロックφＸｂが与えられてスイッチｓkbがＯＮとされたときも、インバータｉkaの出力がローのままで変化していないため、インバータｉkbよりハイの信号が転送段ｔａｋの出力outkとして出力される。このとき、転送段ｔａ（ｋ−１）の出力out(k-1)はローとなる。

その後、再び、クロックφＸａが与えられてスイッチｓkaがＯＮされると、スイッチｓkaを介して、インバータｉkaにローの信号が入力され、インバータｉkaよりハイの信号が出力される。次に、クロックφＸｂが与えられてスイッチｓkbがＯＮとされると、スイッチｓkbを介して、インバータｉkbにハイの信号が入力され、インバータｉkbよりローの信号が転送段ｔａｋの出力outkとして出力される。

即ち、図３に示す転送段ｔａ１〜ｔａ２ｍは、１段目の転送段ｔａ１が図６のようなクロックφＸｂがハイとなる瞬間に電圧値Ｖ２としてハイとなるスタートパルスφＨを与えられると、スイッチｓ1aがＯＮとされた状態に等しい状態となるため、インバータｉ1aの出力がローとなる。このとき、クロックφＸｂがハイとなるため、スイッチｓ1b〜ｓ2mbがＯＮとなり、インバータｉ1bの出力がハイとなる。又、インバータｉ2a〜ｉ2maの出力がハイの状態であるため、、インバータｉ2b〜ｉ2mbの出力はローとなる。よって、ＡＮＤゲートＡ１にハイとなる信号φＹａが入力されているので、ハイとなる転送段ｔａ１の出力out1がＡＮＤゲートＡ１を介して出力される。その後、クロックφＸａが与えられると、スイッチｓ1a〜ｓ2maがＯＮとなり、インバータｉ1a，ｉ2aの出力がローとなるとともに、インバータｉ3a〜ｉ2maの出力がハイとなる。

そして、スタートパルスをローとするとともにクロックφＸｂが与えられると、スイッチｓ1b〜ｓ2mbがＯＮとなり、インバータｉ1b，ｉ2bの出力がハイとなるとともに、インバータｉ3b〜ｉ2mbの出力がローとなる。よって、転送段ｔａ１，ｔａ２の出力out1，out2がハイとなるとともに、転送段ｔａ３〜ｔａ２ｍの出力out3〜out2mがローとなる。このとき、ＡＮＤゲートＡ１にハイとなる信号φＹａが入力され、ＡＮＤゲートＡ２にローとなる信号φＹｂが入力されているので、ハイとなる転送段ｔａ１の出力out1のみがＡＮＤゲートＡ１を介して出力される。

その後、再び、クロックφＸａが与えられたとき、スイッチｓ1a〜ｓ2maがＯＮとなり、インバータｉ2a，ｉ3aの出力がローとなるとともに、インバータｉ1a，ｉ4a〜ｉ2maの出力がハイとなる。そして、クロックφＸｂが与えられると、スイッチｓ1b〜ｓ2mbがＯＮとなり、インバータｉ2b，ｉ3bの出力がハイとなるとともに、インバータｉ1b，ｉ4b〜ｉ2mbの出力がローとなる。よって、転送段ｔａ２，ｔａ３の出力out2，out3がハイとなるとともに、転送段ｔａ１，ｔａ４〜ｔａ２ｍの出力out1，out4〜out2mがローとなる。このとき、ＡＮＤゲートＡ３にハイとなる信号φＹａが入力され、ＡＮＤゲートＡ２にローとなる信号φＹｂが入力されているので、ハイとなる転送段ｔａ３の出力out3のみがＡＮＤゲートＡ３を介して出力される。

よって、ハイのクロックφＸａ，φＸｂが交互に与えられることによって、図６のように、ｍ段の転送段ｔａ１，ｔａ３，…，ｔａ（２ｍ−１）の出力out1，out3，…，out(2m-1)が、out1，out3，out5，…の順に、走査用の信号であるハイのパルス信号として、ＡＮＤゲートＡ１，Ａ３，…，Ａ（２ｍ−１）を介して出力される。この出力out1，out3，…，out(2m-1)の出力波形の幅（パルス幅）は、クロックφＸａ，φＸｂの２周期の長さと等しくなる。

このように、本実施形態によると、スタートパルスφＨの振幅となる電圧値を電源電圧よりも高いＶ２（例えば、電源電圧＋０．７Ｖ以上）とすることによって、転送段ｔａ１〜ｔａ２ｍそれぞれから、そのパルス幅がクロックφＸａ，φＸｂの２周期の長さと等しくなる出力が成される。このとき、隣接する転送段からの出力が重なった状態となり、奇数段となる転送段からの出力が順次出力されるとともに、偶数段となる転送段からの出力が順次出力される状態となる。よって、上述のように、信号φＹａのみをハイとすることで、奇数段となる転送段からの出力を選択することで、２段毎に走査する間引き走査動作を行うことができる。

尚、本実施形態において、間引き走査動作を行う際、信号φＹａのみをハイとして奇数段となる転送段からの出力を選択するものとしたが、信号φＹｂのみをハイとして偶数段となる転送段からの出力を選択するものとしても構わない。そして、この走査回路を垂直走査回路１２として、スタートパルスφＨの振幅となる電圧値を電源電圧よりも高いＶ２として間引き走査動作を行うとき、１フレーム毎に、信号φＹａ，φＹｂを交互にハイとすることによって、インターレース方式による撮像動作とすることができる。

又、本実施形態において、クロックφＸｂをハイとするタイミングと同じタイミングで、スタートパルスφＨをハイに切り換えるものとしたが、図７に示すクロックφＸａがローとなってからクロックφＸｂがハイとなるまでの期間ｔ１において、スタートパルスφＨをハイに切り換えるものとすればよい。同様に、スタートパルスφＨをハイとした後、次にクロックφＸｂをハイとするタイミングと同じタイミングで、スタートパルスφＨをローに切り換えるものとしたが、図７に示すスタートパルスφＨをハイとした後にクロックφＸａがローとなってからクロックφＸｂがハイとなるまでの期間ｔ２において、スタートパルスφＨをローに切り換えるものとすればよい。又、本実施形態において、各転送段に信号を保持するためのインバータが設けられるものとしたが、バッファとして動作するものであればインバータに限るものではない。

更に、本実施形態において、間引き走査動作を行う際、スタートパルスφＨの振幅となる電圧値を電源電圧よりも高いＶ２となる矩形波となるものとしたが、図８に示すように、スタートパルスφＨがハイに切り替わるときにオーバーシュートとなるような波形としても構わない。

即ち、スタートパルスφＨがハイとなるときにオーバーシュートを発生することで、１段目の転送段ｔａ１のスイッチｓ1aに電源電圧よりも高い電圧Ｖ２が印加される。そのため、スイッチｓ1aが一時的にＯＮに等しい状態となり、インバータｉ1aにハイとなる信号が入力されて、インバータｉ1aの入力側に保持された状態となる。その後、オーバーシュートが納まりスタートパルスφＨの電圧値が電源電圧以下の電圧Ｖ１となり、スイッチｓ1aがＯＦＦであっても、インバータｉ1aの入力側にハイとなる信号が保持されるため、インバータｉ1aの出力がローに保持されたままとなる。よって、図６のタイミングチャートによる動作と同じ動作が行われるため、上述の間引き走査動作を実現することができる。

本発明の走査回路は、間引き走査を行う固体撮像装置において適用可能であり、又、この固体撮像装置として、ＣＭＯＳ型固体撮像装置などのいわゆるＸ−Ｙアドレス型の固体撮像装置に広く適用可能である。

は、本発明の実施形態における撮像装置の構成を示すブロック図である。 は、図１の撮像装置に備えられる固体撮像装置の構成を示すブロック図である。 は、本発明の実施形態における走査回路の構成の一部を示す図である。 は、図３の走査回路における各転送段に備えられたスイッチの構成を示す図である。 は、図３の走査回路において連続走査動作を行うときの各信号の変遷を示すタイミングチャートである。 は、図３の走査回路において間引き走査を行うときの各信号の変遷を示すタイミングチャートである。 は、スタートパルスφＨとクロックφＸａ，φＸｂとの関係を示す図である。 は、スタートパルスφＨの別の例を示す図である。 は、従来の走査回路の構成の一部を示す図である。

符号の説明

１ 光学系
２ 固体撮像装置
３ Ａ／Ｄ変換部
４ 画像処理部
５ 信号制御部
１１ 固体撮像素子
１２ 垂直走査回路
１３ 水平走査回路
１４ 出力回路

Claims (9)

1. 直列に接続されるｎ（ｎは２以上の整数）段の転送段により構成され、１段目の転送段にスタートパルスが与えられる走査回路において、
   複数段毎の前記転送段の出力を順次行う間引き走査を行うとき、前記スタートパルスの電圧振幅を電源電圧以上とすることを特徴とする走査回路。
2. 前記転送段が、
   前記スタートパルス又は前段となる前記転送段からの出力が一端に入力される第１スイッチと、
   該第１スイッチの他端に入力側が接続され、入力された電圧を保持する第１バッファと、
   該第１バッファの出力側に一端が接続される第２スイッチと、
   該第２スイッチの他端に入力側が接続され、入力された電圧を保持し、出力側に現れる電圧を前記転送段の出力として出力する第２バッファと、
   を備え、
   前記第１及び第２スイッチが交互にＯＮとなることで、前記転送段の転送動作が行われることを特徴とする請求項１に記載の走査回路。
3. 前記第１スイッチが、２つの逆極性のトランジスタを並列に接続したアナログスイッチによって構成され、
   ２つの前記トランジスタそれぞれの第１電極が入力側となるとともに、２つの前記トランジスタそれぞれの第２電極が出力側となり、２つの前記トランジスタそれぞれの制御電極に反転したクロックを入力することによって、前記第１及び第２スイッチのＯＮ／ＯＦＦ制御を行うことを特徴とする請求項２に記載の走査回路。
4. 前記間引き走査を行うときにおける前記スタートパルスの電圧振幅を電源電圧に０．７Ｖ以上の電圧を加えた値とすることを特徴とする請求項３に記載の走査回路。
5. 前記スタートパルスが、前記第１スイッチをＯＦＦとしてから前記第２スイッチをＯＮとするまでの期間にハイとなり、その後、前記第１スイッチを一度ＯＮした後に前記第１スイッチをＯＦＦとしてから前記第２スイッチをＯＮとするまでの期間にローとなることを特徴とする請求項２〜請求項４のいずれかに記載の走査回路。
6. 前記転送段からの出力を選択するゲート回路を備えることを特徴とする請求項１〜請求項５のいずれかに記載の走査回路。
7. 請求項１〜請求項６のいずれかに記載の走査回路と、
   前記走査回路によって走査されて信号出力を行う複数の画素と、
   を備え、
   前記走査回路に与える前記スタートパルスの振幅電圧を切り換えることで、前記複数の画素全ての信号出力を行う連続走査動作と、前記複数の画素を間引いて信号出力する間引き走査動作とを切り換えることを特徴とする固体撮像装置。
8. 前記複数の画素がマトリクス状に配置されるとともに、
   前記走査回路によって水平走査回路が構成されることを特徴とする請求項７に記載の固体撮像装置。
9. 前記複数の画素がマトリクス状に配置されるとともに、
   前記走査回路によって垂直走査回路が構成されることを特徴とする請求項７又は請求項８に記載の固体撮像装置。

Images