JP2006332978A - 分布定数回路 - Google Patents

分布定数回路 Download PDF

Info

Publication number
JP2006332978A
JP2006332978A JP2005152652A JP2005152652A JP2006332978A JP 2006332978 A JP2006332978 A JP 2006332978A JP 2005152652 A JP2005152652 A JP 2005152652A JP 2005152652 A JP2005152652 A JP 2005152652A JP 2006332978 A JP2006332978 A JP 2006332978A
Authority
JP
Japan
Prior art keywords
strip line
ground conductor
line
strip
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005152652A
Other languages
English (en)
Inventor
Hiroyuki Ishiwata
宏行 石綿
Kazuhiko Ueda
和彦 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005152652A priority Critical patent/JP2006332978A/ja
Publication of JP2006332978A publication Critical patent/JP2006332978A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)

Abstract

【課題】 第1のストリップライン4と接地導体6の間隔及び第2のストリップライン5と接地導体6の間隔が異なっていても、それらの特性インピーダンスを等しくした分布定数回路を提供する。
【解決手段】 誘電体層2を介して対向配置された第1のストリップライン4及び第2のストリップライン5と、誘電体層3を介して第2のストリップライン5と対向配置された接地導体6とからなる分布定数回路で、第1のストリップライン4と接地導体6間に形成される第1伝送ラインの特性インピーダンスと、第2のストリップライン5と接地導体6間に形成される第2伝送ラインの特性インピーダンスが等しくなるように、第1及び第2のストリップライン4、5のライン幅を設定している。
【選択図】 図1

Description

本発明は、分布定数回路に係り、特に、多層回路基板を用いて分布定数回路を形成する際に、2つのストリップラインが接地導体に対して異なる間隔で配置されている場合、2つのストリップラインのそれぞれと接地導体間に形成される特性インピーダンスを互いに等しくなるように設定し、良好な伝送特性を得るようにした分布定数回路に関する。
従来、複数の誘電体層を積層し、積層した誘電体層のいずれかの層間に2つのストリップラインを配置した多層回路基板においては、通常、多層回路基板の最上面と最下面にそれぞれ接地導体を配置するようにした上下平衡型多層回路基板が用いられている。これに対して、複数の誘電体層間に配置した2つのストリップラインが誘電体層の積層方向の異なる誘電体層間に配置されており、その2つのストリップラインが多層回路の一部として使用される場合、多層回路基板の高さを制限したり、ストリップラインのQ値を高めたいときに、多層回路基板の一方側、例えば、最下面側だけに接地導体を配置し、その最上面側に接地導体を配置しない上下不平衡型多層回路基板を用いることが知られている。
ここで、図3は、かかる既知の上下不平衡型多層回路基板の一つの構成例を示すもので、上下不平衡型多層回路基板における積層された誘電体層の横断部分を示す断面図である。
図3に示されるように、この上下不平衡型多層回路基板は、第1誘電体層31と第2誘電体層32と第3誘電体層33がこの順に積層され、第1誘電体層31と第2誘電体層32との間に平板状の第1ストリップライン34が配置され、第2誘電体層32と第3誘電体層33との間に平板状の第2ストリップライン35が配置され、第3誘電体層33の下面側に接地導体36が配置され、第1ストリップライン34のライン幅と第2ストリップライン35のライン幅とは、製造上の観点からそれらの幅がほぼ等しくなるように構成されている。
このような構造の上下不平衡型多層回路基板は、第1ストリップライン34と接地導体36との間に第2誘電体層32と第3誘電体層33とが介在されており、第2ストリップライン35と接地導体36との間に第3誘電体層33だけが介在されているので、第1ストリップライン34と接地導体36との間隔と第2ストリップライン35と接地導体36との間隔とが異なっており、既知のこの種の分布定数回路のように、第1及び第2のストリップライン34、35のライン幅を等しいものにした場合、第1及び第2のストリップライン34、35の内、接地導体36からより離れている方の第1ストリップライン34と接地導体36とで形成される第1伝送ラインの特性インピーダンスは小さくなるのに対し、接地導体36に近い方の第2ストリップライン35と接地導体36とで形成される第2伝送ラインの特性インピーダンスは大きくなる。そして、第1伝送ラインの特性インピーダンスと第2伝送ラインの特性インピーダンスとが異なっていると、上下平衡型多層回路基板を用いた場合に比べ、分布定数回路として必要な伝送特性を得ることが難しくなってしまう。
このような難点を回避するために、多層回路基板における誘電体層の積層方向の同じ誘電体層間に、第1及び第2のストリップラインを平行配置することにより、第1のストリップラインを含む第1伝送ラインの特性インピーダンスと第2のストリップラインを含む第2伝送ラインの特性インピーダンスとをほぼ等しくなるようにした多層回路基板が既に開発されており、その一例として、特開2004−031601号公報によって開示された多層回路基板がある。
ここで、図4は、特開2004−031601号公報に開示された多層回路基板の構成を示すもので、その一部の内部構成を透視状態で表した斜視図である。
図4に示されるように、この多層回路基板は、上下方向に積層された第1乃至第3の誘電体層41、42、43と、第2及び第3誘電体層42、43間に平行状態に離間配置された第1及び第2インダクタ電極44、45と、第1及び第2誘電体層41、42間に第1及び第2インダクタ電極44、45との対向位置に離間配置された第1及び第2容量電極46、47と、第2誘電体層41に設けた第1のスルーホールを通して第1インダクタ電極44と第1容量電極46間に接続された第1貫通導体48と、第2誘電体層41に設けた第2のスルーホールを通して第2インダクタ電極45と第2容量電極47間に接続された第2貫通導体49と、第1乃至第3の誘電体層41、42、43に設けた第3のスルーホールを通して第1インダクタ電極44を最外層の接地導体に接続する第1接地用貫通導体50と、第1乃至第3の誘電体層41、42、43に設けた第4のスルーホールを通して第2インダクタ電極45を最外層の接地導体に接続する第2接地用貫通導体51と、第1インダクタ電極44から直角方向に分岐した第1入出力用線路52と、第2インダクタ電極45から直角方向に分岐した第2入出力用線路53とを備えている。
このような構成を備えた多層回路基板によれば、第1及び第2インダクタ電極44、45はいずれも第2誘電体層42と第3誘電体層43との間に、第1及び第2容量電極46、47はいずれも第1誘電体層41と第2誘電体層42との間にそれぞれ形成されているので、第1容量電極46及び第2容量電極47の存在を考慮したとしても、第1インダクタ電極44と接地導体との間隔と、第2インダクタ電極45と接地導体との間隔とが等しくなり、それにより第1インダクタ電極44と接地導体との間に形成される第1伝送ラインの特性インピーダンスと、第2インダクタ電極45と接地導体との間に形成される第2伝送ラインの特性インピーダンスとが等しくなるものである。
特開2004−031601号公報
前記特開2004−031601号公報に開示された多層回路基板は、第1インダクタ電極44と第2インダクタ電極45とを第2誘電体層42と第3誘電体層43との間の同じ誘電体層間に平行状態になるように形成しているため、第1伝送ラインの特性インピーダンスと第2伝送ラインの特性インピーダンスとを等しくすることができるものである。
しかるに、この多層回路基板を上下不平衡型多層回路基板を構成するような構造に変更した場合、必然的に第1インダクタ電極44と第2インダクタ電極45とが異なった誘電体層間にそれぞれ形成されることになり、第1インダクタ電極44と接地導体との間隔と第2インダクタ電極45と接地導体との間隔が異なるようになり、第1インダクタ電極44と接地導体とで形成される第1伝送ラインの特性インピーダンスと第2インダクタ電極45と接地導体とで形成される第2伝送ラインの特性インピーダンスとを等しくすることができなくなる。
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、第1のストリップラインと接地導体の間隔及び第2のストリップラインと接地導体の間隔が異なっていても、それらの特性インピーダンスを等しくするようにした分布定数回路を提供することにある。
前記目的を達成するために、本発明による分布定数回路は、少なくとも、誘電体層を介して対向配置された第1のストリップライン及び第2のストリップラインと、誘電体層を介して第2のストリップラインと対向配置された接地導体とからなるものであって、第1のストリップラインと接地導体との間に形成される第1伝送ラインの特性インピーダンスと、第2のストリップラインと接地導体との間に形成される第2伝送ラインの特性インピーダンスが等しくなるように、第1及び第2のストリップラインのライン幅を設定している第1の手段を具備する。
また、前記目的を達成するために、本発明による分布定数回路は、少なくとも、誘電体層を介して対向配置された第1のストリップライン及び第2のストリップラインと、第1のストリップラインに対して第2のストリップラインの配置側と反対側にあって、誘電体層を介して第1のストリップラインと対向配置された第1の接地導体と、第2のストリップラインに対して第1のストリップラインの配置側と反対側にあって、誘電体層を介して第2のストリップラインと対向配置された第2の接地導体とからなるものであって、第1のストリップラインと第1及び第2の接地導体との間にそれぞれ形成される第1伝送ラインの総合特性インピーダンスと、第2のストリップラインと第1及び第2の接地導体との間にそれぞれ形成される第2伝送ラインの総合特性インピーダンスとが等しくなるように、第1及び第2のストリップラインのライン幅を個別に設定している第2の手段を具備する。
請求項1及び2に記載された分布定数回路によれば、第1のストリップライン及び接地導体で形成される第1伝送ラインの特性インピーダンスと、第2のストリップライン及び接地導体で形成される第2伝送ラインの特性インピーダンスとが等しくなるように、第1のストリップラインのライン幅と第2のストリップラインのライン幅との調整を行う、具体的には、接地導体に近い方のストリップラインのライン幅を調整前のライン幅よりも狭くし、かつ、接地導体から遠い方のストリップラインのライン幅を調整前のライン幅よりも広くするか、接地導体に近い方のストリップラインのライン幅のみを調整前のライン幅よりも狭くするか、または、接地導体から遠い方のストリップラインのライン幅のみを調整前のライン幅よりも広くするかのいずれかのライン幅調整手段を用いて調整を行えば、第1伝送ラインの特性インピーダンスと第2伝送ラインの特性インピーダンスとを等しくすることができ、その際に、多層回路基板の各誘電体層の厚みにバラツキがあったとしても、このような所要のライン幅調整を行うことによりそのバラツキによる影響をなくすこともできるという効果がある。
また、請求項3及び4に記載された分布定数回路によれば、上下平衡型多層回路基板が構成され、その際に第1のストリップラインと上下面接地導体との総合間隔と、第2のストリップラインと上下面の接地導体との総合間隔とが異なっている場合でも、第1のストリップラインと上面接地導体及び下面接地導体とで形成される第1伝送ラインの総合特性インピーダンスと、第2のストリップラインと上面接地導体及び下面接地導体とで形成される第2伝送ラインの総合特性インピーダンスとが等しくなるように、第1のストリップラインのライン幅及び/または第2のストリップラインのライン幅を調整するようにしているので、第1伝送ラインの総合特性インピーダンスと第2伝送ラインの総合特性インピーダンスとを等しくすることができ、多層回路基板の各誘電体層の厚みにバラツキがあったとしても、このような所要のライン幅調整を行うことによりそのバラツキによる影響をなくすことができるという効果がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明による分布定数回路の一つの実施の形態に係わるもので、その分布定数回路を組み込んだ多層回路基板の一つの構成例を示し、上下不平衡型多層回路基板における積層された誘電体層の横断部分を表す断面図である。
図1に示されるように、この実施の形態による分布定数回路は、上下不平衡型多層回路基板に組み込まれているもので、第1誘電体層1と第2誘電体層2と第3誘電体層3がこの順に積層され、第1誘電体層1と第2誘電体層2との間に平板状の第1ストリップライン4が配置され、第2誘電体層2と第3誘電体層3との間に平板状の第2ストリップライン5が配置され、第3誘電体層3の下面側に接地導体6が配置されている。
この場合、第1ストリップライン4のライン幅と第2ストリップライン5のライン幅は、第1ストリップライン4と接地導体6との間隔及び第2ストリップライン5と接地導体6との間隔に反比例するような幅、具体的には、第1ストリップライン4と接地導体6との間隔が広いので、第1ストリップライン4のライン幅を第2ストリップライン5のライン幅よりも幅広になるように、一方、第2ストリップライン5と接地導体6との間隔が狭いので、第2ストリップライン5のライン幅を第1ストリップライン4のライン幅よりも幅狭になるようにそれぞれ設定しているもので、それにより、第1ストリップライン4と接地導体6とによって形成される第1伝送ラインの特性インピーダンスと、第2ストリップライン5と接地導体6とによって形成される第2伝送ラインの特性インピーダンスとが等しくなるように構成されている。
このような構成にすれば、第1ストリップライン4と接地導体6とによって形成される第1伝送ラインの特性インピーダンスと、第2ストリップライン5と接地導体6とによって形成される第2伝送ラインの特性インピーダンスとが等しくなるので、第1伝送ライン及び第2伝送ラインにおける信号伝送特性を均一にして分布定数回路の伝送特性を良好にすることができ、しかも、多層回路基板の第1乃至第3誘電体層1乃至3の厚みにバラツキがあったとしても、所要のライン幅の調整を行うことによって、そのバラツキによる影響をなくすことができる。
次に、図2は、本発明による分布定数回路の他の実施の形態に係わるもので、その分布定数回路を組み込んだ多層回路基板の他の構成例を示し、上下平衡型多層回路基板における積層された誘電体層の横断部分を表す断面図である。
図2に示されるように、この実施の形態による分布定数回路は、上下平衡型多層回路基板に組み込まれているもので、第1誘電体層7と第2誘電体層8と第3誘電体層9と第4誘電体層10がこの順に積層され、第2誘電体層8と第3誘電体層9との間に平板状の第1ストリップライン11が配置され、第3誘電体層9と第4誘電体層10との間に平板状の第2ストリップライン12が配置され、第1誘電体層7の上面側に第1接地導体13が配置され、第4誘電体層10の下面側に第2接地導体14が配置されている。
この場合、第1ストリップライン11のライン幅と第2ストリップライン12のライン幅は、第1ストリップライン11と第1接地導体13との間隔、第1ストリップライン11と第2接地導体14との間隔の双方を配慮した第1間隔、及び、第2ストリップライン12と第1接地導体13との間隔、第2ストリップライン12と第2接地導体14との間隔の双方を配慮した第2間隔に反比例するような幅、具体的には、第1ストリップライン11と第1接地導体13との間隔、第1ストリップライン11と第2接地導体14との間隔が共に広いので、第1ストリップライン11のライン幅を第2ストリップライン12のライン幅よりも幅広になるように、一方、第2ストリップライン12と第1接地導体13との間隔がかなり広いものの、第2ストリップライン12と第2接地導体14との間隔がかなり狭いので、第2ストリップライン12のライン幅を第1ストリップライン11のライン幅よりも幅狭になるようにそれぞれ設定しているもので、それにより、第1ストリップライン11と第1及び第2接地導体13、14とによって形成される第1伝送ラインの総合特性インピーダンスと、第2ストリップライン12と第1及び第2接地導体13、14とによって形成される第2伝送ラインの総合特性インピーダンスとが等しくなるように構成されている。
このような構成にすれば、第1ストリップライン11と第1及び第2接地導体13、14とによって形成される第1伝送ラインの総合特性インピーダンスと、第2ストリップライン12と第1及び第2接地導体13、14とによって形成される第2伝送ラインの総合特性インピーダンスとが等しくなるので、第1伝送ライン及び第2伝送ラインにおける信号伝送特性を均一にして分布定数回路の伝送特性を良好にすることができ、しかも、多層回路基板の第1乃至第4誘電体層7乃至10の厚みにバラツキがあったとしても、所要のライン幅の調整を行うことによって、そのバラツキによる影響をなくすことができる。
なお、前記実施の形態においては、積層される誘電体層が図1に図示された構成の場合、第1乃至第3誘電体層1乃至3の3層構造であり、図2に図示された構成の場合、第1乃至第4誘電体層7乃至10の4層構造である例を挙げて説明したが、図1に図示された構成の場合、3層構造に代えて4層構造や5層構造にすることも可能であり、また、図2に図示された構成の場合、4層構造に代えて3層構造や5層構造にすることも可能である。
本発明による分布定数回路の一つの実施の形態に係わるもので、その分布定数回路を組み込んだ多層回路基板の一つの構成例を示し、上下不平衡型多層回路基板における積層された誘電体層の横断部分を表す断面図である。 本発明による分布定数回路の他の実施の形態に係わるもので、その分布定数回路を組み込んだ多層回路基板の他の構成例を示し、上下平衡型多層回路基板における積層された誘電体層の横断部分を表す断面図である。 既知の上下不平衡型多層回路基板の一つの構成例を示すもので、上下不平衡型多層回路基板における積層された誘電体層の横断部分を示す断面図である。 特開2004−031601号公報に開示された多層回路基板の構成を示すもので、その一部の内部構成を透視状態で表した斜視図である。
符号の説明
1、7 第1誘電体層
2、8 第2誘電体層
3、9 第3誘電体層
4、11 平板状の第1ストリップライン
5、12 平板状の第2ストリップライン
6 接地導体
10 第4誘電体層
13 第1接地導体
14 第2接地導体

Claims (4)

  1. 少なくとも、誘電体層を介して対向配置された第1のストリップライン及び第2のストリップラインと、誘電体層を介して前記第2のストリップラインと対向配置された接地導体とからなる分布定数回路であって、前記第1のストリップラインと前記接地導体との間に形成される第1伝送ラインの特性インピーダンスと、前記第2のストリップラインと前記接地導体との間に形成される第2伝送ラインの特性インピーダンスが等しくなるように、前記第1及び第2のストリップラインのライン幅を設定していることを特徴とする分布定数回路。
  2. 前記接地導体は、多層基板の最外層を構成するものであることを特徴とする請求項1に記載の分布定数回路。
  3. 少なくとも、誘電体層を介して対向配置された第1のストリップライン及び第2のストリップラインと、前記第1のストリップラインに対して前記第2のストリップラインの配置側と反対側にあって、誘電体層を介して前記第1のストリップラインと対向配置された第1の接地導体と、前記第2のストリップラインに対して前記第1のストリップラインの配置側と反対側にあって、誘電体層を介して前記第2のストリップラインと対向配置された第2の接地導体とからなる分布定数回路であって、前記第1のストリップラインと前記第1及び第2の接地導体との間にそれぞれ形成される第1伝送ラインの総合特性インピーダンスと、前記第2のストリップラインと前記第1及び第2の接地導体との間にそれぞれ形成される第2伝送ラインの総合特性インピーダンスとが等しくなるように、前記第1及び第2のストリップラインのライン幅を個別に設定していることを特徴とするストリップライン構造。
  4. 前記第1の接地導体は、多層基板の一方側の最外層を構成するものであり、前記第2の接地導体は、前記多層基板の他方側の最外層を構成するものであることを特徴とする請求項3に記載のストリップライン構造。
JP2005152652A 2005-05-25 2005-05-25 分布定数回路 Withdrawn JP2006332978A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005152652A JP2006332978A (ja) 2005-05-25 2005-05-25 分布定数回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152652A JP2006332978A (ja) 2005-05-25 2005-05-25 分布定数回路

Publications (1)

Publication Number Publication Date
JP2006332978A true JP2006332978A (ja) 2006-12-07

Family

ID=37554203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152652A Withdrawn JP2006332978A (ja) 2005-05-25 2005-05-25 分布定数回路

Country Status (1)

Country Link
JP (1) JP2006332978A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252816A (ja) * 2008-04-02 2009-10-29 Nitto Denko Corp 配線回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252816A (ja) * 2008-04-02 2009-10-29 Nitto Denko Corp 配線回路基板

Similar Documents

Publication Publication Date Title
US7348624B2 (en) Semiconductor device including a capacitor element
JP5204895B2 (ja) 信号伝送ラインの周りのボンディングシートを除去した印刷回路基板
TWI449475B (zh) 電路板
KR100826410B1 (ko) 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
US9131602B2 (en) Printed circuit board for mobile platforms
KR101442276B1 (ko) 프린트 배선판, 프린트 배선판의 제조 방법, 및 전기 기기
JP5881400B2 (ja) 高周波伝送線路
JP4276649B2 (ja) 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
JP2008153542A (ja) 多層配線基板
JP2009027172A5 (ja)
JP6655577B2 (ja) 伝送線路及びその製造方法
JP2017117890A5 (ja)
JP2012009573A (ja) 回路基板
JP2006332978A (ja) 分布定数回路
JP6187011B2 (ja) プリント回路基板
WO2016075730A1 (ja) 高速信号伝送向け基板の構造
JP5774544B2 (ja) コンデンサ構造
WO2017199824A1 (ja) 多層基板、および、電子機器
JP2006332290A (ja) 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
JPH098427A (ja) コンデンサ内蔵プリント基板
KR20090020203A (ko) 연성 인쇄회로 기판
JP2006128523A (ja) 複合コンデンサ
JP4964090B2 (ja) 差動信号伝送用配線基板
KR102536166B1 (ko) 광대역 커패시터
JP2017021591A (ja) 静電容量センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090123