JP2006332617A - 記憶装置および半導体装置 - Google Patents

Abstract

【課題】製造時以外にデータの書き込み及び消去が可能である不揮発性の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、小型で安価な不揮発性の記憶装置及びそれを有する半導体装置の提供を課題とする。
【解決手段】少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、第１の導電層又は第２の導電層に接する有機化合物層とを有し、有機化合物層は、層内に分散された導電性粒子を有すると共に光異性化しうる部位を有する有機化合物で形成される記憶素子を有する記憶装置である。
【選択図】図１

Description

本発明は、記憶装置および当該記憶装置を備えた半導体装置に関する。

近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）ともよばれる）タグとよばれ、既に一部の市場で導入されている。

現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機ＴＦＴや有機メモリ等の開発が盛んに行われている（例えば特許文献１）。また、光誘起表面レリーフ形成を利用して回折光学素子を光導波路を記録した光集積導波路素子が提案されている（例えば特許文献２）。
特開２００２−２６２７７号公報 特開２００４−２９４５４４号公報

記憶回路としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。

上記問題を鑑み、本発明は、製造時以外にデータの書き込み及び消去が可能である不揮発性の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、小型で安価な不揮発性の記憶装置及びそれを有する半導体装置の提供を課題とする。

本発明の一は、少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、第１の導電層又は第２の導電層に接する有機化合物層とを有する記憶素子有し、有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有することを特徴とする記憶装置である。

また、本発明の一は、第１の導電層と第１の導電層上に形成される有機化合物層と、有機化合物層を介して第１の導電層と反対側に設けられる透光性を有する第２の導電層とを有する記憶素子を有し、有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有し、有機化合物層及び透光性を有する第２の導電層の間には、気体が充填される記憶素子を有することを特徴とする記憶装置である。

また、本発明の一は、記憶素子がマトリックス状に配置されたメモリセルアレイと、読み込み回路とを有し、記憶素子は少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、第１の導電層又は第２の導電層に接する有機化合物層とを有し、有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有することを特徴とする記憶装置である。

また、本発明の一は、記憶素子がマトリックス状に配置されたメモリセルアレイと、読み込み回路とを有し、記憶素子は第１の導電層と第１の導電層上に形成される有機化合物層と、有機化合物層を介して第１の導電層と反対側に設けられる透光性を有する第２の導電層とを有し、有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有し、有機化合物層及び第２の導電層の間には、気体が充填されることを特徴とする記憶装置である。

また、本発明の一は、メモリセルがマトリックス状に配置されたメモリセルアレイと、読み込み回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、第１の導電層又は第２の導電層に接する有機化合物層とを有し、有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有することを特徴とする記憶装置である。

また、本発明の一は、メモリセルがマトリックス状に配置されたメモリセルアレイと、読み込み回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は第１の導電層と第１の導電層上に形成される有機化合物層と、有機化合物層を介して第１の導電層と反対側に設けられる透光性を有する第２の導電層とを有し、有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有し、有機化合物層及び第２の導電層の間には、気体が充填されることを特徴とする記憶装置である。

また、本発明の一は、上記記憶素子と、アンテナとして機能する導電層と、記憶素子の第１の導電層又は第２の導電層に接続する第１のトランジスタと、アンテナとして機能する導電層に接続する第２のトランジスタとを有することを特徴とする半導体装置である。

上記記憶装置及び半導体装置において、有機化合物層の一部に光が照射されて有機化合物が異性化し、光が照射された有機化合物層の一部と異なる領域が凸部となり、凸部において第１の導電層及び第２の導電層が接することで書き込みが行われる。

なお、記憶装置及び半導体装置において、透光性を有する第１の導電層又は第２の導電層側にデータを書き込むための光照射手段を有してもよい。また、透光性を有する第１の導電層又は第２の導電層側にデータを消去するための加熱手段を有してもよい。

また、上記記憶装置及び半導体装置において、シール材を用いて第１の導電層が形成される第１の基板と、第２の導電層が形成される第２の基板と、有機化合物層とが封止されている。また、第１の基板及び第２の基板の間で間隔保持材（スペーサ）を挟持して第１の導電層及び第２の導電層の距離が一定に保たれている。

また、第２の導電層及び有機化合物層の間には気体が充填されている。当該気体としては、窒素、酸素、二酸化炭素、希ガスのいずれか一つ以上を有する。

また、光異性化しうる部位は、アゾ基、アルケニル基、又はイミン基である。光異性化しうる部位を有する有機化合物の代表例としては、アゾ基を有する化合物としては、アゾベンゼン、アゾピリジン、アゾナフタレン等が挙げられる。また、アルケニル基を有する化合物としては、スチルベン、スチルバゾール、スチルバゾリウム、カルコン、シアニン、フルギド等が挙げられる。

本発明の記憶装置は、光異性化しうる部位を有する有機化合物で形成される記憶素子に光を照射することで、データの書き込みが可能である。また、記憶素子の加熱又は光の照射により、データの消去が可能である。このため、製造時以外にデータの書き込み及び消去をすることが可能な不揮発性記憶装置を作製することが可能である。また、本発明により、小型で安価な記憶装置及び半導体装置を作製することが可能である。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。

図１には本発明の記憶装置が有する記憶素子の断面構造、データの書き込み動作、及び消去動作の際の記憶素子の断面構造を示す。

図１（Ａ）において書き込み前の記憶素子の断面図を示す。本発明の記憶装置が有する記憶素子３０ａは、第１の基板３１上に形成される第１の導電層３２と、第２の基板３３上に形成される第２の導電層３４と、第１の導電層３２又は第２の導電層３４に接する有機化合物層３５とを有する。ここでは、有機化合物層３５は第１の導電層３２に接している。有機化合物層３５には、導電性粒子３６が分散されている。また、第１の導電層３２又は第２の導電層３４と、有機化合物層３５との間には、気体が充填された領域４５を有する。また、第１の導電層３２及び第２の導電層３４の距離を一定に保つために第１の基板３１及び第２の基板３３の間に間隔保持材（以下、スペーサと示す。）３７を設けてもよい。また、第１の基板３１及び第２の基板３３並びに有機化合物層３５は、シール材で封止されている。また、第１の導電層３２ｂ、導電性粒子３６が分散された有機化合物層３５、及び第２の導電層３４で形成される記憶素子３０ｂ、第１の導電層３２ｃ、導電性粒子３６が分散された有機化合物層３５、及び第２の導電層３４で形成される記憶素子３０ｃが、記憶素子３０ａと共に形成される。

第１の基板３１又は第２の基板３３の少なくとも一方は、ガラス基板、石英基板、可撓性基板等の透光性を有する基板を用いる。第１の基板３１又は第２の基板３３の他方は、ラス基板、石英基板、可撓性基板等の透光性を有する基板の他、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性樹脂を有するフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）を用いることもできる。また、第１の基板３１又は第２の基板３３の他方に、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）を用いることができる。ここでは、第１の基板３１及び第２の基板３３は、ガラス基板を用いる。

また、第１の導電層３２及び第２の導電層３４は、導電性の高い金属、合金、化合物等からなる単層または積層構造を用いて形成することができる。なお、第１の導電層３２と第２の導電層３４の少なくとも一方は、透光性を有する導電層を用いて形成する。

導電性の高い金属、合金、化合物の代表例としては、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または当該金属材料の窒化物（例えば、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ））等、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらのいずれかを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。

また、透光性を有する導電層の代表的例としては、インジウム錫酸化物（以下、ＩＴＯと示す）、または酸化珪素を含むＩＴＯ、２〜２０％の酸化亜鉛（ＺｎＯ）を含むＩＴＯ、酸化タングステンおよび酸化亜鉛を含むＩＴＯ等の透光性酸化導電膜が挙げられる。第１の導電層３２及び第２の導電層３４は、公知のスパッタリング法、蒸着法、ＣＶＤ法等を用いて形成する。ここでは、第１の導電層３２はアルミニウム層、第２の導電層３４はＩＴＯ層を蒸着法により形成する。

有機化合物層３５は、光誘起表面レリーフ形成が可能な有機化合物を用いて形成される。光誘起表面レリーフ形成が可能な有機化合物としては、代表的にはアゾ基、アルケニル基、イミン基等の光異性化しうる部位を有し、シス−トランス光異性化が可能な有機化合物が挙げられる。アゾ基を有する化合物としては、アゾベンゼン、アゾピリジン、アゾナフタレン等が挙げられる。また、アルケニル基を有する化合物としては、スチルベン、スチルバゾール、スチルバゾリウム、カルコン、シアニン、フルギド等が挙げられる。ここでは、書き込み前の段階において、有機化合物層はシス体で形成されている。

また、アゾ基を有する有機化合物の代表例としては、下記一般式（１）

（一般式（１）の式中のＲ_１は、Ｃ１〜Ｃ８のアルキル基、シアノ基、アルデヒド基、ニトロ基、トリフルオロメチル基、又はカルボキシル基を表す。Ｒ_２は、下記一般式（２）

（一般式（２）の式中のＲ_３は、Ｃ１〜Ｃ８のアルキル基を表す。）があげられる。

有機化合物層３５に分散される導電性粒子は、直径が数ｎｍ〜数十ｎｍの導電性の高い金属粒子、合金粒子、又は化合物粒子である。金属粒子は、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）等のうち少なくとも一つで形成される。合金粒子は、上記金属の合金で形成される。また、化合物粒子は、上記金属の窒化物や半導体を有する酸化物、代表的には窒化チタン、窒化タングステン、窒化モリブデン、窒化タンタル、酸化モリブデン、酸化タングステン、酸化チタン、酸化銅、酸化バナジウム、酸化イットリウム等で形成される。ここでは、金粒子を用いる。

有機化合物層３５は、公知の液晶注入法や液晶滴下法等により形成することができる。また、有機化合物が低分子の場合、蒸着法により形成することが可能である。なお低分子の有機化合物は、分子量２０００以下、好ましくは１０００以下の有機化合物である。このときの有機化合物層の厚さは１００〜８００ｎｍ、好ましくは２００〜５００ｎｍが望ましい。また、有機化合物層３５の表面と第２の導電層３４との距離は短い方が好ましく、代表的には１０〜１００ｎｍ、好ましくは２０〜８０ｎｍである。一対の導電層の距離が２０ｎｍより短い場合、作製工程やデータ書き込み前において、一対の導電層が短絡してしまう可能性がある。また８０ｎｍより大きいと、データの書き込み動作における時間が長くなり、消費電力も増大する。

次に、選択した記憶素子にデータを書き込む方法について図１（Ｂ）及び図１７を用いて説明する。図１（Ｂ）に示すように、透光性を有する導電層、ここでは第２の導電層３４から、シス体の有機化合物で形成される有機化合物層３５へ光３８を照射する。ここで用いる光３８は、光異性化しうる部位が吸収してシス体からトランス体へ異性化がおきる波長が好ましい。本発明の記憶装置は、アゾ基、アルケニル基、又はイミン基を有する有機化合物を用いて形成されているため、データを書き込むために用いる光としては、アゾ基を有する有機化合物では、可視光、代表的には青色の光が好ましい。また、アルケニル基を有するシアニンでは、可視光、代表的には緑色の光が好ましい。また、アルケニル基を有するフルギドでは、可視光、代表的には青色の光が好ましい。アルケニル基を有するスチルベンでは、可視光、代表的には橙色の光が好ましい。また、光３８を照射する手段としては、レーザ装置、ＬＥＤやＥＬ発光装置等、所定の領域に選択的に光照射することが可能な公知の光照射装置を用いることが可能である。

有機化合物層３５がアゾ基を有するアゾベンゼンで形成されている場合、光３８を有機化合物層３５に照射すると、化学式３に示すように、シス体の一部がトランス体に異性化する。なお、化学式３におけるｈν１は、図１（Ｂ）で示す光３８に相当する。

この結果、光３８が照射された領域の周囲が光誘起表面レリーフ形成により隆起し、凸部３９が形成される。具体的には光３８が有機化合物層３５に照射されると、光３８が照射された領域がシス体からトランス体に異性化される。このシス体、トランス体間での光勾配力や散乱力、異方的拡散、更に分子間相互作用等が影響しあった結果、光３８が照射された領域の端部が陥没し、光３８が照射された領域に隣接する、シス体の有機化合物で形成される領域が隆起する。当該有機化合物層の隆起において、有機化合物層に分散された導電性粒子３６を含有したまま隆起する。このため、当該凸部３９において、第１の導電層３２及び第２の導電層３４は、導電性粒子３６が分散された有機化合物層３５で接続され短絡し、記憶素子３０ａの電流値及び電気抵抗が変化する。一方、光３８が照射されていない記憶素子３０ｂ、３０ｃは、第１の導電層３２ｂ、３２ｃ及び第２の導電層３４が、有機化合物層３５によって接続されていないため、電流値及び電気抵抗は変化しない。このような記憶素子の電流値又は電気抵抗の差異により、データを書き込むことが可能である。

光３８として、レーザ光を照射する場合、有機化合物層３５の電気抵抗の変化は、メモリセル２１の大きさによるが、レンズ等の光学系を用いてビームスポットの直径をμｍまたはｎｍに絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの速度で通過するとき、１つのメモリセルが含む有機化合物層にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で凸部を形成するためには、レーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ^２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。

ここで、レーザ照射装置の一例に関して、図１７を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ（以下、ＰＣと示す。）１００２と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系（ＮＤフィルタ）１００５と、レーザ光の強度を変調するための音響光学変調器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ Ｍｏｄｕｌａｔｏｒ ； ＡＯＭ）１００６と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている。

レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ_４、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。

次に、レーザ照射装置を用いた照射方法について述べる。記憶素子が設けられた半導体装置が移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、レーザ光を照射する記憶素子の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。

この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、記憶素子上に該レーザ光を照射する。

このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、記憶素子に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。

また、レーザ照射装置の代わりに、記憶素子に対応する発光素子を有するＥＬ発光装置やＬＥＤ発光装置を用いることができる。

次に、記憶素子のデータを消去する際の動作方法及びそのときの構造について図１（Ｃ）を用いて説明する。記憶素子のデータを消去する方法としては、有機化合物層３５を形成する有機化合物をそのガラス転移温度（Ｔｇ）以上に加熱して等方相の液晶状態とする。この後、急冷して等方相の分子状態を維持した固体状態としてもよい。この結果、第１の導電層３２及び第２の導電層３４に接する有機化合物層３５の凸部が平坦になり、第１の導電層３２及び第２の導電層３４が絶縁化する。

また、光異性化しうる部位が吸収してトランス体からシス体へ異性化がおきる波長の光を照射してもよい。有機化合物層３５がアゾ基を有する有機化合物で形成されている場合、光４０として紫外線を照射すると、上記化学式３に示すようにトランス体がシス体となる。この結果、有機化合物層の凸部が平坦になり、第１の導電層３２及び第２の導電層３４が絶縁化する。なお、トランス体からシス体へ異性化がおきる波長の光は、書き込みを行った記憶素子のみに照射しても良く、記憶装置全体に照射してもよい。また、化学式３におけるｈν２は、図１（Ｃ）で示す光４０に相当する。

スペーサ３７は第１の導電層３２及び第２の導電層３４の間隔を一定に保つために設けることが好ましい。スペーサ３７としては、メラミン樹脂、尿素樹脂、ポリスチレン樹脂、グラスファイバー、シリカで形成されるものを適宜用いる。スペーサの形状は、球状、柱状、繊維状等のものを用いる。ここでは、スペーサ３７の高さは３００ｎｍ〜１０００ｎｍが好ましい。

第１の基板３１、第２の基板３３、及び有機化合物層３５を封止するシール材としては、熱硬化性樹脂、紫外線硬化性樹脂等を用いることが可能である。代表的には、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、アクリル樹脂等で形成される。

また、図１（Ａ）に示す記憶素子３０ａ、３０ｂ、３０ｃにおいて、第１の基板３１及び第１の導電層３２、３２ｂ、３２ｃの間に整流性を有する素子を設けてもよい。また、第１の導電層３２及び有機化合物層３５の間に整流性を有する素子を設けてもよい。また、有機化合物層３５と第２の導電層３４との間に整流性を有する素子を設けてもよい。また、第２の導電層３４と第２の基板３３との間に整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。ダイオードの代表例としては、ＰＮ接合ダイオード、ＰＩＮ接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成のダイオードを用いてもよい。このように、整流性がある素子を設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。

また、図２に示すように、図１に示す記憶素子３０ａ〜３０ｃにおいて、有機化合物層３５上にスペーサ４１を有してもよい。即ち有機化合物層３５と第２の導電層３４でスペーサ４１を挟持してもよい。このような記憶素子は、有機化合物層３５を液晶滴下法や蒸着法で形成した後、有機化合物層３５上にスペーサを散布し、一対の基板で封止することによって形成される。

また、図３に示すように、図１に示す記憶素子３０ａ〜３０ｃにおいて、スペーサを第２の導電層３４又は第２の基板３３上に形成してもよい。このようなスペーサは、柱状であることが好ましい。このように第２の導電層３４又は第２の基板３３にスペーサを形成することで、有機化合物層が流動してもスペーサの位置は変化しないため、一対の導電層の間隔を一定に保つことが可能である。

また、図４に示すように第１の導電層３２間に隔壁（絶縁層）４３を設けてもよい。なお、隔壁（絶縁層）４３の断面において、隔壁（絶縁層）４３の側面は、第１の導電層３２の表面に対して１０度以上６０度以下、好ましくは２５度以上４５度以下の傾斜角度を有することが好ましい。その後、第１の導電層３２および隔壁（絶縁層）４３を覆うように、有機化合物層３５を形成する。隔壁（絶縁層）４３を設けることにより、光３８が有機化合物層３５の一部に照射されると、図４（Ｂ）に示すように、隔壁（絶縁層）４３の表面に沿って有機化合物層が隆起し凸部４４が形成されやすくなるため、省消費電力で書き込みを行うことが可能である。

また、本実施の形態の記憶装置は、書き込み手段である光照射装置及び消去手段を有してもよい。図５（Ａ）を用いて一構成例を示す。

図５（Ａ）に示す記憶装置は、記憶素子部１０１と記憶素子部の一方の面に設けられた消去手段１０２と、記憶素子部の他方の面に設けられた書き込み手段１０３とを有する。

記憶素子部１０１は、第１の基板３１上に形成された第１の導電層３２と第２の基板３３に形成された第２の導電層３４と、導電性粒子３６が分散された有機化合物層３５とで構成される記憶素子３０が形成される。また、第１の基板３１及び第２の基板３３並びに有機化合物層３５はシール材１１８で封止されている。また、第１の基板３１及び第２の基板３３に挟持されたスペーサ３７を有する。

ここで、第２の導電層３４は、第１の導電層３２に対向（重畳）する領域のみ透光性を有すればよい。このため、隣接する第１の導電層３２の端部を重畳するように、遮光領域１１７を設けてもよい。遮光領域を設けることで、第１の記憶素子に照射された光が隣接する第２の記憶素子にも照射されることを防ぐことが可能である。この結果、書き込みのばらつきや書き込み誤差を防ぐことが可能である。

第２の基板３３上に透光性を有する導電層を形成した後、透光性を有する導電層にリン、ボロンや、ネオン、アルゴン、キセノン、クリプトン等の希ガス元素を部分的にドーピングして、遮光領域１１７を形成することができる。また、透光性を有する導電層に希ガス元素がドーピングされなかった領域が第２の導電層３４となる。

また、第２の基板３３上又は透光性を有する導電層上にクロム、チタン、窒化チタン、モリブデン、タングステン、タンタル、又は窒化タンタル等の導電性を有する遮光層や、光を吸収する絶縁層形成した後、フォトリソグラフィー工程により一部除去して遮光領域１１７を形成してもよい。更には、液滴吐出法により遮光性を有する組成物を吐出し焼成して遮光領域を形成してもよい。更には、印刷法等により遮光性を有する組成物を印刷し焼成して遮光領域を形成してもよい。

書き込み手段１０３としては、ＥＬやＬＥＤなどの発光装置を設ける。ここでは、発光装置としてＥＬ発光装置を示す。ＥＬ発光装置は、第３の基板１１１上に形成される第１の導電層１１３と、第１の導電層上に形成される発光物質を含む層１１４と、発光物質を含む層１１４を覆う第２の導電層１１５で構成される発光素子１１２を有する。また、第２の導電層１１５及び発光物質を含む層１１４の表面には、保護層１１６が形成される。なお、記憶素子３０側に設けられる導電層、ここでは第２の導電層１１５は透光性を有する導電層で形成することが好ましい。

なお、発光素子１１２は、第２の基板３３を介して記憶素子３０に対向するように設ける。

発光素子１１２は公知の構造を適宜用いることができる。ここでは、発光素子１１２として青色発光素子を形成する。第１の導電層１１３として１ｎｍ〜１０ｎｍのアルミニウム層を形成する。発光物質を含む層１１４として、第１の導電層１１３上に、電子注入層であるＣａＦ_２（厚さ１ｎｍ）を形成し、電子輸送層であるＡｌｑ_３（厚さ４０ｎｍ）を形成し、ブロッキング層であるＳＡｌｑ（ビス（２−メチル−８−キノリノラト）（トリフェニルシラノラト）アルミニウム）（厚さ１０ｎｍ）を形成し、発光層であるＣＢＰ（４，４’−ビス（Ｎ−カルバゾリル）−ビフェニル）が添加されたＰＰＤ（４，４’−ビス（Ｎ−（９−フェナントリル）−Ｎ−フェニルアミノ）ビフェニル）（厚さ３０ｎｍ）を形成し、正孔輸送層であるα―ＮＰＤ（６０ｎｍ）を形成する。発光物質を含む層１１４上に第２の導電層として厚さ１００ｎｍの酸化珪素を有するＩＴＯを用いて形成する。

消去手段１０２としては、加熱抵抗体等で形成されるヒータ１１０を第１の基板３１表面に設ければよい。また、書き込みが行われた記憶素子の一対の導電層に電圧を印加し、ジュール熱を発生させて有機化合物層を等方相の液晶状態としてデータを消去してもよい。更には、第１の基板３１及び第１の導電層３２が透光性を有する場合、紫外線照射装置を設けてもよい。

書き込み手段として、小型のＥＬ発光装置やＬＥＤ発光装置を用いることが可能であるため、書き込み手段を有する記憶装置の小型化を図ることが可能である。

次に、図５（Ａ）と異なる構成の記憶装置を図５（Ｂ）に示す。図５（Ｂ）に示す記憶装置は、記憶素子部１２５、書き込み手段１２６、及び消去手段１０２を有し、図５（Ａ）に示す記憶装置と比較して、記憶素子部の第２の導電層１２２が、書き込み手段１２６の表面に形成されている点が異なる。

記憶素子部１２５は、第１の基板３１上に形成された第１の導電層３２と、導電性粒子３６が分散された有機化合物層３５とが形成される。

書き込み手段１２６としては、ＥＬやＬＥＤなどの発光装置を設ける。また、発光装置の表面に記憶素子の第２の導電層１２２が形成される。ここでは、発光装置としてＥＬ発光装置を示す。ＥＬ発光装置は、第２の基板１２０上に形成される第１の導電層１１３と、第１の導電層１１３上に形成される発光物質を含む層１１４と、発光物質を含む層１１４を覆う第２の導電層１１５で構成される発光素子１１２を有する。また、第２の導電層１１５及び発光物質を含む層１１４の表面には、層間絶縁層１２１ａ、１２１ｂが形成される。また、層間絶縁層１２１ａ、１２１ｂ表面に記憶素子３０の第２の導電層１２２が形成される。

また、層間絶縁層１２１ａは透光性を有し、層間絶縁層１２１ｂは遮光性を有することが好ましい。遮光性を有する層間絶縁層１２１ｂを設けることで、第１の記憶素子に照射された光が隣接する第２の記憶素子にも照射されることを防ぐことが可能である。この結果、書き込みのばらつきや書き込み誤差を防ぐことが可能である。

また、透光性を有する層間絶縁層１２１ａは、アクリル樹脂及びポリイミド樹脂などの有機絶縁材料やシロキサンポリマー材料等の有機溶媒中に溶解された絶縁膜材料を第２の導電層１１５及び発光物質を含む層１１４上に塗布した後、熱処理により焼成して形成してもよい。塗布法を用いて層間絶縁層１２１ａを形成することで、平坦性を高めることが可能である。また、遮光性を有する層間絶縁層１２１ｂは、代表的には、黒色顔料またはカーボンを含む有機樹脂を用いて形成する。

記憶素子３０の第１の導電層３２が形成された第１の基板３１と、発光素子及び記憶素子の第２の導電層１２２が形成された第２の基板１２０と、有機化合物層３５とがシール材１１８で封止されている。

このような構造の記憶装置は、基板の数を削減することが可能であるため、小型化が可能であると共にコスト削減が可能である。

次に、図５（Ｂ）と異なる構成の記憶装置について、図５（Ｃ）に示す。図５（Ｃ）に示す記憶装置は、記憶素子部１３５、書き込み手段１３６、及び消去手段１０２を有し、図５（Ｂ）に示す記憶装置の記憶素子部の第２の導電層１２２及び発光素子の第２の導電層１１５を兼ねる共通電極を有する点が異なる。

記憶素子部１３５は、第１の基板３１上に形成された第１の導電層３２と、導電性粒子３６が分散された有機化合物層３５とが形成される。

書き込み手段１３６としては、ＥＬやＬＥＤなどの発光装置を設ける。また、発光装置の第２の導電層と記憶素子の第２の導電層が兼ねられている共通電極１３１が形成されている。ここでは、発光装置としてＥＬ発光装置を示す。ＥＬ発光装置は、第２の基板１２０上に形成される第１の導電層１１３と、第１の導電層１１３上に形成される発光物質を含む層１１４と、発光物質を含む層１１４を覆う共通電極１３１を有する。なお、第１の導電層１１３、発光物質を含む層１１４、及び発光素子の第２の導電層として機能する共通電極１３１で発光素子１１２を構成する。また、共通電極１３１は記憶素子３０の第２の導電層としても機能するため、第１の導電層３２と、導電性粒子３６が分散された有機化合物層３５、及び共通電極１３１で記憶素子３０を構成する。また、第１の基板及び第２の基板並びに有機化合物層３５はシール材１１８で封止されている。また、第１の基板及び第２の基板に挟持されたスペーサ３７を有する。

このような構造の記憶装置は、基板の数を削減することが可能であるため、小型化が可能であると共にコスト削減が可能である。

本発明の記憶装置は、光異性化しうる部位を有する有機化合物を有する記憶素子に光を照射することで、データの書き込みが可能である。また、記憶素子の加熱又は光の照射により、データの消去が可能である。このため、製造時以外にデータの書き込み及び消去をすることが可能な不揮発性記憶装置を作製することが可能である。

（実施の形態２）
本実施の形態では、本発明の記憶装置が有する記憶素子の構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。

図６（Ａ）に示したのは本実施の形態の記憶装置１６の一構成例であり、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ロウデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路２５、消去回路２７等を有し外部とのやりとりを行うインターフェース２３を有している。書き込み回路及び消去回路は、それぞれ昇圧回路及び制御回路等で構成される。なお、ここで示す記憶装置１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第２の導電層と、導電性粒子が分散された有機化合物層とを有する。導電性粒子が分散された有機化合物層は、第１の導電層と第２の導電層の間に設けられている。なお、図６（Ｂ）において、記憶素子は、抵抗素子を表現する回路記号で示している。

メモリセルアレイ２２の上面構造と断面構造の一例に関して図７に示す。なお、図７（Ａ）はメモリセルアレイ２２の上面構造を示しており、図７（Ａ）におけるＡ−Ｂ間の断面構造が図７（Ｂ）に対応している。なお、図７（Ａ）において導電性粒子３６が分散された有機化合物層３５、第２の基板３３は省略している。

メモリセルアレイ２２には、メモリセル２１がマトリクス状に設けられている（図６（Ａ）参照）。メモリセル２１は、記憶素子３０を有する（図７（Ｂ）参照。）。記憶素子３０は、第１の基板３１上において第１の方向に延びた第１の導電層３２と、第２の基板３３上において第１の方向と垂直な第２の方向に延びた第２の導電層３４と、第１の導電層３２に接する有機化合物層３５とを有する。なお、有機化合物層３５の中には導電性粒子３６が分散されている。

記憶素子３０は、実施の形態１で示す記憶素子３０を適宜適用することができる。

次に、記憶素子にデータの書き込みを行う際の動作について説明する（図６、図７参照）。

データの書き込みを行う場合、透光性を有する導電層（ここでは第２の導電層３４）から有機化合物層３５へ光を照射する。ここでは、選択した記憶素子の有機化合物層３５に光を照射して、有機化合物層３５の光異性化を行う。この結果、光が照射され領域の周辺が隆起し凸状になり、第１の導電層３２及び第２の導電層３４が有機化合物層３５を介して接する。この結果、他の記憶素子と比較して、電気抵抗が低減し電流値が増加する。このように、光の照射により、記憶素子の電気抵抗の変化を利用してデータの書き込みを行う。例えば、光を照射していない記憶素子を「０」のデータとする場合、「１」のデータを書き込む際は、所望の記憶素子の有機化合物層に光を照射し、有機化合物層の光異性化に伴う隆起により、記憶素子の電気抵抗を小さくし電流値を大きくする。

続いて、記憶素子からデータの読み出しを行う際の動作について説明する（図６（Ｂ））。ここでは、読み出し回路２６ｂは、抵抗素子４６とセンスアンプ４７を含む構成とする。但し、読み出し回路２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。

データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。ここでは、読み出し回路２６ｂは、抵抗素子４６とセンスアンプ４７を含む構成とし、抵抗素子４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。但し、読み出し回路２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。例えば、抵抗素子４６の代わりにトランジスタ４８を用いても良いし、センスアンプ４７の代わりにクロックドインバータ４９を用いることも可能である（図７（Ｃ））。クロックドインバータ４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号φ又は反転信号φが入力される。

データの読み出しは、ロウデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択する。具体的には、ロウデコーダ２４ａによって、メモリセル２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、カラムデコーダ２６ａとセレクタ２６ｃによって、メモリセル２１に接続されるビット線Ｂｘを読み出し２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図７（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図７（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。

例えば、センスアンプをＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。

上記の方法の代わりに、電流値を比較する方法でもよい。例えば、記憶素子３０に光を照射していないときの電流値Ｉａ１と、光を照射して有機化合物層を隆起させたときの電流値Ｉｂ１は、Ｉａ１＜Ｉｂ１を満たすことを利用するものである。

なお、記憶素子のデータの消去を行う際の動作は実施の形態１に示す動作を適宜用いることができる。

本実施の形態の記憶装置は、光異性化しうる部位を有する有機化合物を有する記憶素子に光を照射することで、データの書き込みが可能である。また、記憶素子の加熱又は光の照射により、データの消去が可能である。このため、製造時以外にデータの書き込み及び消去をすることが不揮発性記憶装置を作製することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。

図８（Ａ）に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路２２７、消去回路２２８等を有し外部とのやりとりを行うインターフェース２２３を有している。書き込み回路及び消去回路は、それぞれ昇圧回路及び制御回路等で構成される。なお、ここで示す記憶装置２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第２の配線と、トランジスタ２４０と、記憶素子２４１とを有する。記憶素子２４１は、一対の導電層の間に、導電性粒子が分散された有機化合物層を有する。

次に、上記構成を有するメモリセルアレイ２２２の上面図と断面図の一例に関して図９を用いて説明する。なお、図９（Ａ）はメモリセルアレイ２２２の上面図の一例を示しており、図９（Ｂ）は図９（Ａ）におけるＡ−Ｂ間の断面図を示している。なお、図９（Ａ）においては、導電性粒子２５１が分散された有機化合物層２４４、第２の基板２４２及びその上に形成される第２の導電層２４５を省略している。また、トランジスタ２４０のソース配線又はドレイン配線に接続される第１の導電層の一部を省略している。

メモリセルアレイ２２２は、複数のメモリセル２２１がマトリクス状に設けられている。又、メモリセル２２１は、第１の基板２３０上にスイッチング素子として機能するトランジスタ２４０および当該トランジスタ２４０に接続された記憶素子２４１とを有している。記憶素子２４１は、トランジスタ２４０を覆う絶縁層２４９上に形成されると共にトランジスタ２４０のソース配線又はドレイン配線に接続する第１の導電層２４３と、第２の基板２４２上に形成される第２の導電層２４５と、第１の導電層２４３に接する有機化合物層２４４とで形成される。なお、有機化合物層２４４には導電性粒子２５１が分散されている。また、トランジスタ２４０及び第１の導電層２４３が形成される第１の基板２３０と、第２の基板２４２との距離（セルギャップ）を一定にするため、絶縁層２４９と第２の導電層２４５との間にスペーサ２５０を設けてもよい。なお、ここでは、絶縁層１０５、トランジスタ２４０、トランジスタ２４０を覆う絶縁層２４９、及び第１の導電層２４３を素子形成層２５３と示す（図９（Ｂ）参照。）。

第１の導電層２４３及び第２の導電層２４５は、実施の形態１に示す第１の導電層３２及び第２の導電層３４の材料及び形成方法を適宜用いることができる。また、トランジスタ２４０として、薄膜トランジスタを用いている。

トランジスタ２４０に用いることが可能な薄膜トランジスタの一態様について、図１６を参照して説明する。図１６（Ａ）はトップゲート型の薄膜トランジスタを適用する一例を示している。第１の基板２３０上に絶縁層１０５が設けられ、絶縁層１０５上に薄膜トランジスタが設けられている。薄膜トランジスタは、絶縁層１０５上に半導体層１３０２、ゲート絶縁層として機能することができる絶縁層１３０３が設けられている。絶縁層１３０３の上には、半導体層１３０２に対応してゲート電極１３０４が形成され、その上層に保護層として機能する絶縁層１３０５、層間絶縁層２４８が設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続するソース配線又はドレイン配線１３０６が形成される。さらにその上層に、保護層として機能する絶縁層を形成しても良い。

半導体層１３０２は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶質半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。

レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、４００ｃｍ^２／Ｖ・ｓｅｃ以上の移動度を実現することができる。

上記結晶化工程を、ガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。

また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層１３０２を形成してもよい。代表的には、絶縁性基板に石英基板を用い、非晶質若しくは微結晶質の半導体を７００度以上で加熱して半導体層１３０２を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。

ゲート電極１３０４は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、上記した金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状としても良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属が、絶縁層１３０３やその下層の半導体層１３０２に拡散することを防ぐことができる。

ゲート電極１３０４の側面には、サイドウォール（側壁スペーサ）１３０８が形成される。サイドウォールは、基板上にＣＶＤ法により酸化珪素で形成される絶縁層を形成し、該絶縁層をＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法により異方性エッチングすることで形成できる。

半導体層１３０２、絶縁層１３０３、ゲート電極１３０４などを組み合わせて構成されるトランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、サイドウォールが重畳する半導体層において、低濃度不純物領域１３１０が形成される薄膜トランジスタを示す。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適用することができる。

層間絶縁層２４８は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を薄膜トランジスタに塗布した後、熱処理により絶縁層を形成することもできる。例えば、シロキサン結合を含む膜を塗布法により形成しておいて、２００乃至４００度での熱処理により酸化シリコンを用いて絶縁層を用いることができる。層間絶縁層２４８を、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。

層間絶縁層２４８の上に形成されるソース配線又はドレイン配線１３０６は、ゲート電極１３０４と同じ層に形成される配線と交差して設けることが可能であり、多層配線構造を形成している。層間絶縁層２４８と同様に機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。ソース配線又はドレイン配線１３０６はチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。

図１６（Ｂ）は、ボトムゲート型の薄膜トランジスタを適用する一例を示している。第１の基板２３０上に絶縁層１０５が形成され、その上に薄膜トランジスタが設けられている。薄膜トランジスタには、ゲート電極１３０４、ゲート絶縁層として機能する絶縁層１３０３、半導体層１３０２、チャネル保護層１３０９、保護層として機能する絶縁層１３０５、層間絶縁層として機能する層間絶縁層２４８が設けられている。さらにその上層には、保護層として機能する絶縁層を形成しても良い。ソース配線又はドレイン配線１３０６は、絶縁層１３０５の層上若しくは層間絶縁層２４８の層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層１０５が形成されなくともよい。

また、第１の基板２３０が可撓性を有する基板である場合、基板の耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、薄膜トランジスタは、有機半導体を用いて形成することが好ましい。

ここで、有機半導体を用いる薄膜トランジスタの構造について、図１６（Ｃ）、（Ｄ）を参照して説明する。図１６（Ｃ）は、スタガ型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板１４０１上に有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極１４０２、ゲート絶縁膜として機能する絶縁層１４０３、ゲート電極及びゲート絶縁膜として機能する絶縁層と重畳する半導体層１４０４、半導体層１４０４に接続するソース配線又はドレイン配線１３０６が形成されている。なお、半導体層は、ゲート絶縁膜として機能する絶縁層１４０３とソース配線又はドレイン配線１３０６に接する。

ゲート電極１４０２は、図１６（Ａ）、１６（Ｂ）のゲート電極１３０４と同様の材料及び手法により、形成することができる。また、液滴吐出法を用い、乾燥・焼成してゲート電極１４０２を形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成してゲート電極１４０２を形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物（ＩＴＯ）などの導電性酸化物を主成分とする微粒子でもよい。

ゲート絶縁膜として機能する絶縁層１４０３は、絶縁層１３０３と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁膜材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。

有機半導体トランジスタの半導体層１４０４の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、６Ｔ（ヘキサチオフェン）、ＴＣＮＱ（テトラシアノキノジメタン）、ＰＴＣＤＡ（ペリレンカルボン酸無水化物）、ＮＴＣＤＡ（ナフタレンカルボン酸無水化物）などを用いることができる。また、有機半導体トランジスタの半導体層１４０４の材料としては、有機高分子化合物等のπ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ（３−アルキルチオフェン）、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。

また、有機半導体トランジスタの半導体層の形成方法としては、基板上に膜厚の均一な膜が形成できる方法を用いればよい。厚さは１ｎｍ以上１０００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。

図１６（Ｄ）は、コプレナー型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板１４０１上に有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極１４０２、ゲート絶縁膜として機能する絶縁層１４０３、ソース配線又はドレイン配線１３０６、ゲート電極及びゲート絶縁層として機能する絶縁層に重畳する半導体層１４０４が形成されている。また、ソース配線又はドレイン配線１３０６は、ゲート絶縁層として機能する絶縁層及び半導体層に接する。

さらには、薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。

また、単結晶基板やＳＯＩ基板を用いて、トランジスタを形成し、その上に記憶素子を設けてもよい。ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。

絶縁層２４９は、有機溶媒中に溶かされた絶縁膜材料をスピン塗布やロールコーターなど塗布法を用いて塗布した後、熱処理して形成することが好ましい。この結果、絶縁層２４９の表面の平坦性を向上させることが可能である。また、トランジスタのソース配線又はドレイン配線１３０６の位置に関わらず、第１の導電層２４３を自由に配置することができる。この結果、記憶素子及びトランジスタをより高集積化することが可能となる。

第１の導電層２４３と第２の導電層２４５の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。

また、有機化合物層２４４は、上記実施の形態１で示した有機化合物層３５と同様の材料および形成方法を用いて設けることができる。

また、第１の導電層２４３と有機化合物層２４４との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。なお、整流性を有する素子は、有機化合物層２４４と第２の導電層２４５との間に設けてもよい。

スペーサ２５０は、球状、柱状等のスペーサを適宜用いることができる。ここでは、球状スペーサが散布されているが、有機樹脂等を用いて柱状スペーサを絶縁層２４９又は第２の導電層２４５上に形成してもよい。

また、第１の基板２３０上に剥離層を設け、剥離層上に素子形成層２５３を形成した後、素子形成層２５３を剥離層から剥離し、第３の基板４６１上に接着層４６２を介して素子形成層２５３を貼り合わせても良い（図１１参照）。なお剥離方法としては、（１）第１の基板２３０と素子形成層２５３の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、物理的手段により当該素子形成層２５３を剥離する方法、（２）第１の基板２３０と素子形成層２５３の間に剥離層として水素を含む非晶質珪素膜を設け、レーザ光の照射により非晶質珪素膜の水素ガスを放出させて第１の基板２３０を剥離する方法、または剥離層に非晶質珪素膜を設け、エッチングにより当該非晶質珪素膜を除去することで、当該素子形成層２５３を剥離する方法、（３）素子形成層２５３が形成された第１の基板２３０を機械的に削除する、又は溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法、（４）第１の基板２３０と素子形成層２５３の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層を物理的に剥離する方法等を用いればよい。

また、第３の基板４６１としては、実施の形態１で示した第１の基板３１で示した可撓性基板、熱可塑性樹脂を有するフィルム等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。

次に、記憶装置２１６にデータの書き込みを行うときの動作について説明する（図１、図８、図９参照）。

まず、光の照射によりデータの書き込みを行うときの動作について説明する。データの書き込みを行う場合、透光性を有する導電層（ここでは第２の導電層３４）から有機化合物層３５へ光を照射する。ここでは、選択した記憶素子の有機化合物層３５に光を照射して、有機化合物層３５の光異性化を行う。この結果、光が照射された領域の周辺が隆起し凸状になり、第１の導電層３２及び第２の導電層３４が有機化合物層３５を介して接する。この結果、他の記憶素子と比較して、電気抵抗が低減し電流値が増加する。このように、光の照射により、記憶素子の電気抵抗の変化を利用してデータの書き込みを行う。例えば、光を照射していない記憶素子を「０」のデータとする場合、「１」のデータを書き込む際は、所望の記憶素子の有機化合物層に光を照射し、有機化合物層の光異性化に伴う隆起により、記憶素子の電気抵抗を小さくし電流値を大きくする。

次に、電圧印加により、データの読み出しを行う際の動作について説明する（図８、図９参照。）。データの読み出しは、記憶素子２４１の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。ここでは、読み出し・書き込み回路２２６ｂは、読み出し部分の構成として、抵抗素子２４６とセンスアンプ２４７を含む構成とする（図８（Ｂ））。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２５４を用いても良いし、センスアンプ２４７の代わりにクロックドインバータ２５５を用いることも可能である（図８（Ｃ））。勿論、回路構成は図８に限定されない。

データの読み出しは、第１の導電層２４３と第２の導電層２４５の間に電圧を印加して、有機化合物層２４４の電気抵抗を読み取ることにより行う。例えば、メモリセルアレイ２２２が含む複数のメモリセル２２１から、ｘ列目ｙ行目のメモリセル２２１のデータの読み出しを行う場合、まず、ロウデコーダ２２４ａ、カラムデコーダ２２６ａ、セレクタ２２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。具体的には、ロウデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ２４０をオン状態にする。また、カラムデコーダ２２６ａ、セレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｘを読み出し・書き込み回路２２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗値Ｒｒ）と記憶素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図８（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図８（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。

例えば、センスアンプをＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ２４０のオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。

次に、抵抗素子２４６としてトランジスタを用いた場合において、電圧印加により記憶素子のデータの読み出しを行う際の動作について、図１２に具体例を挙げて説明する。

図１２は、書き込みを行っていない記憶素子、即ち「０」のデータの記憶素子の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子の電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。

図１２において、「０」のデータの記憶素子を有するメモリセルでは、記憶素子の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードＰの電位はＶ２（Ｖ）となる。ノードＰの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「０」と判別される。

一方、「１」のデータの書き込みが行われた記憶素子を有するメモリセルでは、記憶素子の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードＰの電位はＶ１（Ｖ）（Ｖ１＜Ｖ２）となる。ノードＰの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「１」と判別される。

このように、記憶素子２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。

上記の方法によると、記憶素子２４１の抵抗値の相違と抵抗分割を利用して、データを電圧値で読み取っている。しかしながら、記憶素子２４１が有するデータを、電流値により読み取ってもよい。

なお、記憶素子のデータの消去を行う際の動作は実施の形態１に示す動作を適宜用いることができる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

本実施の形態の記憶装置は、光異性化しうる部位を有する有機化合物を有する記憶素子に光を照射することで、データの書き込みが可能である。また、記憶素子の加熱又は光の照射により、データの消去が可能である。このため、製造時以外にデータの書き込み及び消去をすることが不揮発性記憶装置を作製することが可能である。

（実施の形態４）
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。

本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。

複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図１０を用いて説明する。

図１０（Ａ）はパッシブマトリクス型で構成される記憶回路を有する半導体装置を示している。半導体装置は、第１の基板２３０上に形成されたトランジスタ４５１、４５２、トランジスタを覆う絶縁層２４９、絶縁層２４９上に形成されトランジスタ４５２に接続する記憶素子の第１の導電層３７１ａ〜３７１ｃ、及びアンテナとして機能する導電層３５３を有する素子形成層３５１と、第２の基板２４２に形成された第２の導電層３６３と、第１の導電層３７１ａ〜３７１ｃ及び第２の導電層３６３に挟持される有機化合物層３６４で形成される。また、記憶素子は、第１の導電層３７１ａ〜３７１ｃ、第２の導電層３６３、及び第１の導電層３７１ａ〜３７１ｃに接する有機化合物層３６４で形成される。有機化合物層３６４には導電性粒子３６５が分散されている。また、絶縁層２４９と第２の導電層３６３との間にスペーサ２５０を設けてもよい。

アンテナとして機能する導電層３５３は、トランジスタのソース配線ドレイン配線と同じ層で形成される。なお、この構成に限られずアンテナとして機能する導電層３５３を、トランジスタの下方や上方の層に形成してもよい。この場合、アンテナとして機能する導電層３５３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３５３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。

記憶素子部３５２は複数の記憶素子３５２ａ〜３５２ｃを有する。また、記憶素子３５２ａは、絶縁層２４９上に形成される第１の導電層３７１ａと、導電性粒子３６５が分散された有機化合物層３６４と、第２の基板２４２上に形成される第２の導電層３６３とを有する。また、記憶素子３５２ｂは、絶縁層２５２上に形成される第１の導電層３７１ｂと、導電性粒子３６５が分散された有機化合物層３６４と、第２の基板２４２上に形成される第２の導電層３６３とを有する。また、記憶素子３５２ｃは、絶縁層２４９上に形成される第１の導電層３７１ｃと、導電性粒子３６５が分散された有機化合物層３６４と、第２の基板２４２上に形成される第２の導電層３６３とを有する。第１の導電層３７１ａ〜３７１ｃは、トランジスタ４５２のソース配線又はドレイン配線に接続されている。

また、記憶素子部３５２は上記実施の形態で示した記憶素子と同様の構造、材料及び作製方法を適宜用いて形成することができる。

また、記憶素子部３５２において、上記実施の形態で示したように、第１の導電層３７１ａ〜３７１ｃと有機化合物層３６４との間、または有機化合物層３６４と第２の導電層３６３との間に整流性を有する素子を設けてもよい。整流性を有する素子は、実施の形態１で上述したものを用いることが可能である。

素子形成層３５１に含まれるトランジスタ４５１、４５２は、実施の形態３で示すトランジスタ２４０適宜用いることができる。

また、第１の基板２３０上に剥離層、素子形成層３５１を形成し、実施の形態２に示す剥離方法を適宜用いて素子形成層３５１を剥離し、基板上に接着層を用いて貼り付けてもよい。第１の基板としては、実施の形態１の第１の基板３１で示した可撓性基板、熱可塑性樹脂層を有するフィルム等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。

また、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。

図１０（Ｂ）にアクティブマトリクス型の記憶回路を有する半導体装置の一例を示す。なお、図１０（Ｂ）については、図１０（Ａ）と異なる部分に関して説明する。

図１０（Ｂ）に示す半導体装置は、第１の基板２３０上に形成されたトランジスタ４５１〜４５３、トランジスタを覆う絶縁層２４９、絶縁層２４９上に形成されトランジスタ４５２に接続する記憶素子３５６ａの第１の導電層３７１ａ、トランジスタ４５３に接続する記憶素子３５６ｂの第１の導電層３７１ｂ、トランジスタ４５１〜４５３及び第１の導電層３７１ａ、３７１ｂを覆う絶縁層２４９、及びアンテナとして機能する導電層３５３を有する素子形成層３５１と、第２の基板２４２に形成された第２の導電層３６３と、第１の導電層３７１ａ、３７１ｂに接する有機化合物層３６４とで形成される。有機化合物層３６４には導電性粒子３６５が分散されている。また、記憶素子部３５６は、記憶素子３５６ａ、３５６ｂで構成される。記憶素子３５６ａは、第１の導電層３７１ａと、第２の導電層３６３と、第１の導電層３７１ａに接する有機化合物層３６４とで形成される。記憶素子３５６ｂは、第１の導電層３７１ｂ、第２の導電層３６３と、第１の導電層３７１ａに接する有機化合物層３６４とで形成される。また、絶縁層２４９と第２の導電層３６３との間にスペーサを設けてもよい。

なお、第１の導電層３７１ａ、第１の導電層３７１ｂは、それぞれトランジスタのソース配線またはドレイン配線に接続されている。すなわち、記憶素子ごとにトランジスタが設けられている。

また、記憶素子３５６ａ、３５６ｂは上記実施の形態で示した構造、材料及び作製方法を適宜用いて形成することができる。また、記憶素子３５６ａ、３５６ｂにおいても、上述したように、第１の導電層３７１ａ、３７１ｂと有機化合物層３６４との間、または有機化合物層３６４と第２の導電層３６３との間に整流性を有する素子を設けてもよい。

第１の基板２３０上に剥離層、素子形成層３５１を形成し、実施の形態２に示す剥離方法を適宜用いて素子形成層３５１を剥離し、可撓性を有する基板上に接着層を用いて貼り付けてもよい。

なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード、静電容量型素子、圧電素子などの素子で形成される。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

本実施の形態により小型で安価な半導体装置を提供することが可能となる。

ここで、本発明の半導体装置の構成について、図１３を参照して説明する。図１３（Ａ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８を有する。

また、図１３（Ｂ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８の他、中央処理ユニット５１を有しても良い。

また、図１３（Ｃ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８、中央処理ユニット５１の他、検出素子５３、検出制御回路５４からなる検出部５２を有しても良い。

本実施の形態の半導体装置は、素子形成層のトランジスタにより、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８、中央処理ユニット５１の他、検出素子５３、検出制御回路５４からなる検出部５２等を構成することで、小型でセンシング機能を有すると共に、電波を送受信することが可能な半導体装置を形成することが可能である。

電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調・変調回路１３は、リーダライタ１９と交信するデータを復調・変調する機能を有する。制御回路１４は、記憶装置１６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

記憶装置１６は、実施の形態１〜３に示す記憶素子から選択される１つ又は複数を有する。有機化合物層を有する記憶素子は、小型化、薄膜化および大容量化を同時に実現することができるため、記憶装置１６を有機化合物層を有する記憶素子で設けることにより、半導体装置の小型化、軽量化を達成することができる。

検出部５２は、温度、圧力、流量、光、磁気、音波、加速度、湿度、気体成分、照度、液体成分、その他の特性を物理的又は化学的手段により検出することができる。また、検出部５２は、物理量または化学量を検出する検出素子５３と当該検出素子５３で検出された物理量または化学量を電気信号等の適切な信号に変換する検出制御回路５４とを有している。検出素子５３としては、抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード、静電容量型素子、圧電素子等で形成することができる。なお、検出部５２は複数設けてもよく、この場合、複数の物理量または化学量を同時に検出することが可能である。

また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音（振動）、加速度、湿度、照度等を指し、化学量とは、ガス等の気体成分やイオン等の液体に含まれる成分などの化学物質などを指す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質（例えば、血液中に含まれる血糖値等）等の有機化合物も含まれる。特に、化学量を検出しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素子５３に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出を行う場合には、検出素子５３に検出させたい生体物質と選択的に反応する酵素、抗体分子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。

本発明により無線チップとして機能する半導体装置９２１０を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１４（Ａ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１４（Ｂ）参照）、包装用容器類（包装紙やボトル等、図１４（Ｃ）参照）、乗物類（自転車等、図１４（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１４（Ｅ）、図１４（Ｆ）参照）等の物品に設けて使用することができる。また、動物類や人体に設けることができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。

本発明の半導体装置９２１０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置９２１０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置９２１０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。

次に、本発明の半導体装置９２１０を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１５参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置９２１０を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。

パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。

なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。

上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。さらには、電子機器を小型化することが可能である。

本発明の記憶素子を説明する断面図である。 本発明の記憶素子を説明する断面図である。 本発明の記憶素子を説明する断面図である。 本発明の記憶素子を説明する断面図である。 本発明の記憶装置を説明する断面図である。 本発明の記憶装置を説明する図である。 本発明の記憶装置を説明する上面図及び断面図である。 本発明の記憶装置を説明する図である。 本発明の記憶装置を説明する上面図及び断面である。 本発明の半導体装置を説明する断面図である。 本発明の半導体装置を説明する断面図である。 記憶素子、抵抗素子の電流電圧特性を説明する図である。 本発明の半導体装置の構成例を説明する図である。 本発明の半導体装置の使用形態を説明する図である。 本発明の半導体装置を有する電子機器について説明する図である。 本発明に適用可能なトランジスタを説明する断面図である。 本発明に適用可能な書き込み装置を説明する断面図である。

Claims (14)

1. 少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、前記第１の導電層又は第２の導電層に接する有機化合物層とを有する記憶素子を有し、
   前記有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有することを特徴とする記憶装置。
2. 第１の導電層と前記第１の導電層上に形成される有機化合物層と、前記有機化合物層を介して前記第１の導電層と反対側に設けられる透光性を有する第２の導電層とを有する記憶素子を有し、
   前記有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有し、
   前記有機化合物層及び前記透光性を有する第２の導電層の間には、気体が充填される記憶素子を有することを特徴とする記憶装置。
3. 記憶素子がマトリクス状に配置されたメモリセルアレイと、読み込み回路とを有し、前記記憶素子は少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、前記第１の導電層又は第２の導電層に接する有機化合物層と、
   を有し、
   前記有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有することを特徴とする記憶装置。
4. 記憶素子がマトリクス状に配置されたメモリセルアレイと、読み込み回路とを有し、前記記憶素子は第１の導電層と前記第１の導電層上に形成される有機化合物層と、前記有機化合物層を介して前記第１の導電層と反対側に設けられる透光性を有する第２の導電層とを有し、
   前記有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有し、
   前記有機化合物層及び前記第２の導電層の間には、気体が充填されることを特徴とする記憶装置。
5. メモリセルがマトリクス状に配置されたメモリセルアレイと、読み込み回路とを有し、前記メモリセルはトランジスタと記憶素子とを有し、
   前記記憶素子は少なくとも一方が透光性を有する第１の導電層及び第２の導電層と、前記第１の導電層又は第２の導電層に接する有機化合物層とを有し、
   前記有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有することを特徴とする記憶装置。
6. メモリセルがマトリクス状に配置されたメモリセルアレイと、読み込み回路とを有し、前記メモリセルはトランジスタと記憶素子とを有し、
   前記記憶素子は第１の導電層と前記第１の導電層上に形成される有機化合物層と、前記有機化合物層を介して前記第１の導電層と反対側に設けられる透光性を有する第２の導電層とを有し、
   前記有機化合物層は、層内に分散された導電性粒子を含み、前記有機化合物層に含まれる有機化合物は光異性化しうる部位を有し、
   前記有機化合物層及び前記第２の導電層の間には、気体が充填されることを特徴とする記憶装置。
7. 請求項２、４又は６において、前記気体は、窒素、酸素、二酸化炭素、希ガスのいずれか一つ以上を有することを特徴とする記憶装置。
8. 請求項１乃至請求項７のいずれか一項において、前記光異性化しうる部位は、アゾ基、アルケニル基、又はイミン基であることを特徴とする記憶装置。
9. 請求項１乃至請求項８のいずれか一項において、前記有機化合物層の一部に光が照射されて前記有機化合物が異性化し、前記光が照射された前記有機化合物層の一部と異なる領域が凸部となり、前記凸部において前記第１の導電層及び前記第２の導電層が接することを特徴とする記憶装置。
10. 請求項１乃至請求項９のいずれか一項において、前記第１の導電層が形成される第１の基板と、前記第２の導電層が形成される第２の基板と、前記有機化合物層を封止するシール材とを有することを特徴とする記憶装置。
11. 請求項１０において、前記第１の基板及び前記第２の基板の間で間隔保持材を挟持することを特徴とする記憶装置。
12. 請求項１乃至請求項１１のいずれか一項において、前記透光性を有する第１の導電層又は第２の導電層側に光照射手段を有することを特徴とする記憶装置。
13. 請求項１乃至請求項１２のいずれか一項において、前記透光性を有する第１の導電層又は第２の導電層側に加熱手段を有することを特徴とする記憶装置。
14. 請求項１乃至１３のいずれか一項に示す記憶素子と、アンテナとして機能する導電層と、前記記憶素子の第１の導電層又は第２の導電層に接続する第１のトランジスタと、前記アンテナとして機能する導電層に接続する第２のトランジスタとを有することを特徴とする半導体装置。

Images