JP2006332528A - カレントミラー回路を備えた半導体装置 - Google Patents

Abstract

【課題】 半導体装置内で温度勾配が生じたとしても、所望のカレントミラー比を実現することができるカレントミラー回路を備えた半導体装置を提供する。
【解決手段】 各トランジスタ群Ａ、Ｂ、Ｃに備えられる複数のトランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎを、各トランジスタ群Ａ、Ｂ、Ｃ毎に集合配置するのではなく、トランジスタ群Ａ、Ｂ、Ｃの順に交互に並べられたレイアウトとする。言い換えると、トランジスタ群Ａを構成する複数のトランジスタＡ１〜Ａｋの１つと、トランジスタ群Ｂを構成する複数のトランジスタＢ１〜Ｂｍの１つと、トランジスタ群Ｃを構成する複数のトランジスタＣ１〜Ｃｎの１つ（例えばトランジスタＡ１、Ｂ１、Ｃ１）を１纏めとしたものを１セットとして、そのセットが繰り返しパターンとして形成されたレイアウトとする。
【選択図】 図１

Description

本発明は、所定のカレントミラー比に応じた電流を流すカレントミラー回路を備えた半導体装置に関するものである。

従来より、入力した電流に対して所定のカレントミラー比となる出力電流を流すカレントミラー回路を備えた半導体装置が知られている（例えば、特許文献１参照）。

図４（ａ）は、従来の半導体装置に備えられたカレントミラー回路の回路模式図である。また、図４（ｂ）は、図４（ａ）に示したカレントミラー回路のレイアウトを示した上面模式図である。

カレントミラー回路は、例えば図４（ａ）に示されるように、互いのベースが電気的に接続された入力トランジスタを構成するトランジスタ群ＪＡと出力トランジスタを構成するトランジスタ群ＪＢ、ＪＣを備えた構成とされる。このような構成において、定電流源Ｊ１から一定のベース電流ｉｂが供給されることで、入力トランジスタとなるトランジスタ群ＪＡのエミッタ−コレクタ間に一定の電流ｉ１が流されると、その電流ｉ１がミラーされて、出力トランジスタとなるトランジスタ群ＪＢ、ＪＣのエミッタ−コレクタ間に、トランジスタ群ＪＡに流れる電流ｉ１との比が所定のカレントミラー比となる電流ｉ２、ｉ３が流れるようになっている。

また、図４（ｂ）に示されるように、各トランジスタ群ＪＡ、ＪＢ、ＪＣに備えられる複数のトランジスタＪＡ１〜ＪＡｋ、ＪＢ１〜ＪＢｍ、ＪＣ１〜ＪＣｎ（ただし、ｋ、ｍ、ｎはそれぞれ正の整数）の各ベースＪ２や各エミッタＪ３および各コレクタＪ４は、電気的な接続が図り易いように並べられたレイアウトとされる。ベース電極Ｊ５は、各ベースＪ２とオーバラップするように直線状にレイアウトされ、エミッタ電極Ｊ６も同様に、各エミッタＪ３とオーバラップするように直線状にレイアウトされる。そして、各コレクタ電極Ｊ７は、個々のコレクタＪ４上に配置され、このコレクタ電極Ｊ７の上層に引き延ばされた第１配線Ｊ８を介して、各トランジスタ群ＪＡ、ＪＢ、ＪＣ別々に設けられたコレクタ配線Ｊ９ａ〜Ｊ９ｃに電気的に接続された構成とされている。

このような構成において、各トランジスタ群ＪＡ、ＪＢ、ＪＣに備えられる複数のトランジスタＪＡ１〜ＪＡｋ、ＪＢ１〜ＪＢｍ、ＪＣ１〜ＪＣｎは、各トランジスタ群ＪＡ、ＪＢ、ＪＣ毎に集合配置されている。つまり、トランジスタ群ＪＡにおける複数のトランジスタＪＡ１〜ＪＡｋが集められた領域と、トランジスタ群ＪＢにおける複数のトランジスタＪＢ１〜ＪＢｍが集められた領域と、トランジスタ群ＪＣにおける複数のトランジスタＪＣ１〜ＪＣｎが集められた領域とが区画されたレイアウトとされている。
特開平６−１３８９６７号公報

上記のようなカレントミラー回路を備えた半導体装置に、例えばＦＥＴ等の発熱素子が備えられる場合、カレントミラー回路も熱の影響を受けることになる。しかしながら、ＦＥＴで発せられた熱が半導体装置の各部に均等に熱が伝達されないため、半導体装置内で温度勾配（装置内温度差）が生じることになり、各トランジスタ群ＪＡ〜ＪＣを構成する複数のトランジスタＪＡ１〜ＪＡｋ、ＪＢ１〜ＪＢｍ、ＪＣ１〜ＪＣｎで流れる電流値が異なったものになる。このため、所望のカレントミラー比が得られなくなるという問題を発生させる。

特に、半導体装置が絶縁層を介してシリコン基板を張り合わせたＳＯＩ基板を用いて形成されたものである場合、複数のトランジスタＪＡ１〜ＪＡｋ、ＪＢ１〜ＪＢｍ、ＪＣ１〜ＪＣｎそれぞれが絶縁膜で囲まれる構成にされるなど、構造上熱伝導性が悪くなるため、より半導体装置内での温度勾配が急なものとなり、上記問題が顕著になる。

本発明は上記点に鑑みて、半導体装置内で温度勾配が生じたとしても、所望のカレントミラー比を実現することができるカレントミラー回路を備えた半導体装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、入力トランジスタ群（Ａ）と出力トランジスタ群（Ｂ、Ｃ）は、半導体基板上において、複数の入力トランジスタ（Ａ１〜Ａｋ）の少なくとも１つと複数の出力トランジスタ（Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ）の少なくとも１つを１纏めとしたものを１セットとして、該セットが繰り返しパターンとして形成されたレイアウトとされていることを特徴としている。

このような構成の場合、半導体装置内で温度勾配（装置内温度差）が生じたとしても、入力トランジスタ群（Ａ）と出力トランジスタ群（Ｂ、Ｃ）の１纏めとされたトランジスタ同士が同様の温度となることから、同様の温度特性を示すことになる。つまり、半導体装置内で温度勾配が生じて、異なる場所に配置されたトランジスタが受ける熱影響が異なっていたとしても、各場所で１纏めとされた入力トランジスタ群（Ａ）と出力トランジスタ群（Ｂ、Ｃ）のトランジスタ同士が同様の熱影響を受けることになり、入力トランジスタ群（Ａ）と出力トランジスタ群（Ｂ、Ｃ）は全体的に見れば同様の熱影響を受けることになる。

したがって、半導体装置内で温度勾配が生じても、カレントミラー回路を構成している入力トランジスタ群（Ａ）と出力トランジスタ群（Ｂ、Ｃ）との間に生じる温度勾配は小さなものとなり、所望のカレントミラー比を正確に得ることが可能となる。

請求項２に記載の発明では、出力トランジスタ群（Ｂ、Ｃ）は、複数の出力トランジスタ（Ｂ１〜Ｂｍ）で構成された第１出力トランジスタ群（Ｂ）と複数の出力トランジスタ（Ｃ１〜Ｃｎ）で構成された第２出力トランジスタ群（Ｃ）とを有し、１セットは、複数の入力トランジスタ（Ａ１〜Ａｋ）の少なくとも１つに加え、第１出力トランジスタ群（Ｂ）における複数の出力トランジスタ（Ｂ１〜Ｂｋ）の少なくとも１つと、第２出力トランジスタ群（Ｃ）における複数の出力トランジスタ（Ｃ１〜Ｃｋ）の少なくとも１つとを有した構成となっていることを特徴としている。

このように、多連出力形のカレントミラー回路を備える半導体装置に対しても、請求項１に記載の発明を適用することができる。

請求項３に記載の発明では、半導体基板はＳＯＩ基板で構成され、入力トランジスタ群（Ａ）を構成する複数の入力トランジスタ（Ａ１〜Ａｋ）と出力トランジスタ群（Ｂ）を構成する複数の出力トランジスタ（Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ）は、それらの外周が１つ１つ絶縁膜で囲まれることで素子分離されていることを特徴としている。

このようなＳＯＩ基板にカレントミラー回路が形成される場合に、特に半導体装置内での温度勾配が生じやすいことから、上記請求項１に記載の発明を適用すると有効である。

請求項４に記載の発明では、半導体基板に発熱素子（２０）が備えられていることを特徴としている。

このように、半導体基板に発熱素子（２０）が備えられるような場合に、特に半導体装置内での温度勾配が生じやすいことから、上記請求項１に記載の発明を適用すると有効である。

以上のようなカレントミラー回路の適用例として、例えば、請求項５に示されるようなスクイブドライバー回路を挙げることができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。

（第１実施形態）
本発明の第１実施形態が適用されたカレントミラー回路を有する半導体装置について説明する。図１（ａ）は、本実施形態の半導体装置に備えられたカレントミラー回路１００の回路模式図であり、図１（ｂ）は、図１（ａ）に示したカレントミラー回路１００のレイアウトを示した上面模式図である。

図１（ａ）に示されるように、カレントミラー回路１００は、例えば図１（ａ）に示されるように、互いのベースが電気的に接続された入力トランジスタを構成するトランジスタ群Ａと出力トランジスタを構成するトランジスタ群Ｂ、Ｃを備えた構成とされる。このような構成において、定電流源１から一定のベース電流Ｉｂが供給されることで、入力トランジスタとなるトランジスタ群Ａのエミッタ−コレクタ間に一定の電流Ｉ１が流されると、その電流Ｉ１がミラーされて、出力トランジスタとなるトランジスタ群Ｂ、Ｃのエミッタ−コレクタ間に、トランジスタ群Ａに流れる電流Ｉ１との比が所定のカレントミラー比となる電流Ｉ２、Ｉ３が流れるようになっている。なお、このカレントミラー回路１００の回路構成自体は、上述した従来のものと変更はない。

また、図１（ｂ）に示されるように、各トランジスタ群Ａ、Ｂ、Ｃに備えられる複数のトランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ（ただし、ｋ、ｍ、ｎはそれぞれ正の整数）の各ベース２や各エミッタ３および各コレクタ４は、電気的な接続が図り易いように並べられたレイアウトとされる。ベース電極５は、各ベース２とオーバラップするように直線状にレイアウトされ、エミッタ電極６も同様に、各エミッタ３とオーバラップするように直線状にレイアウトされる。そして、各コレクタ電極７は、個々のコレクタ４上に配置され、このコレクタ電極７の上層に引き延ばされた第１配線８を介して、各トランジスタ群Ａ、Ｂ、Ｃ別々に設けられたコレクタ配線９ａ〜９ｃに電気的に接続された構成とされている。

このような構成において、各トランジスタ群Ａ、Ｂ、Ｃに備えられる複数のトランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎは、図１（ｂ）に示されるように、各トランジスタ群Ａ、Ｂ、Ｃ毎に集合配置されているのではなく、トランジスタ群Ａ、Ｂ、Ｃの順に交互に並べられたレイアウトとされている。言い換えると、トランジスタ群Ａを構成する複数のトランジスタＡ１〜Ａｋの１つと、トランジスタ群Ｂを構成する複数のトランジスタＢ１〜Ｂｍの１つと、トランジスタ群Ｃを構成する複数のトランジスタＣ１〜Ｃｎの１つ（例えばトランジスタＡ１、Ｂ１、Ｃ１）を１纏めとしたものを１セットとして、そのセットが繰り返しパターンとして形成されたレイアウトとされている。

このような構成とされていることから、半導体装置内にＦＥＴ等の発熱素子が備えられた場合に、発熱素子で発せられた熱が半導体装置に伝えられ、半導体装置内で温度勾配（装置内温度差）が生じたとしても、各トランジスタ群Ａ、Ｂ、Ｃの１纏めとされたトランジスタ同士が同様の温度となることから、同様の温度特性を示すことになる。つまり、半導体装置内で温度勾配が生じて、異なる場所に配置されたトランジスタが受ける熱影響が異なっていたとしても、各場所で１纏めとされた各トランジスタ群Ａ、Ｂ、Ｃのトランジスタ同士が同様の熱影響を受けることになり、各トランジスタ群Ａ、Ｂ、Ｃは全体的に見れば同様の熱影響を受けることになる。

したがって、半導体装置内で温度勾配が生じても、カレントミラー回路１００を構成している各トランジスタ群Ａ、Ｂ、Ｃ間に生じる温度勾配は小さなものとなり、所望のカレントミラー比を正確に得ることが可能となる。

続いて、本実施形態のようなレイアウト構成とされたカレントミラー回路１００が適用される回路例について説明する。

上記のような構成のカレントミラー回路１００は、例えば、スクイブドライバー回路に適用される。図２は、カレントミラー回路１００のスクイブドライバー回路への適用例を示したものである。なお、図２中の一点差線で示した部分がスクイブドライバー回路のうち半導体装置に作り込まれる部分に相当する。

スクイブドライバー回路は、車両に備えられるエアバッグへのエア充填の制御を行うものであり、例えば抵抗で構成されたスクイブ負荷１０に対して流す点火電流を制御し、必要時にスクイブ負荷１０に点火電流を流してスクイブ負荷１０を高温化させることで、ガス爆発を生じさせ、エアバッグへのガス充填が行われるようにするものである。

このスクイブドライバー回路は、所定の電圧ＶＣＣに基づき、互いのベースが接続されたＰＮＰトランジスタ１１、１２と定電流源１３とによって一定電流を形成しており、ここで形成される一定電流に基づいて点火電流の制御が為されるようになっている。

具体的には、衝突などが検知されていない通常時には、エアバッグ制御信号によってＭＯＳトランジスタ１４がオンされるようになっている。このため、この場合には、互いのベースが接続されたＮＰＮトランジスタ１５、１６がオフとなって、例えば所定電圧ＶＢを３２Ｖ程度まで昇圧しているチャージポンプ１７からの電流供給によって駆動されるＰＮＰトランジスタ１８もオフとなる。したがって、ＰＮＰトランジスタ１８に対して互いのベースが接続されたＰＮＰトランジスタ１９にも電流が流れないことになり、ＭＯＳトランジスタ２０がオフになるため、スクイブ負荷１０には点火電流が流されない状態となる。

そして、衝突などが検知されると、エアバッグ制御信号によってＭＯＳトランジスタ１４がオフされる。これにより、ＮＰＮトランジスタ１５に電流Ｉ４が流れると共に、ＮＰＮトランジスタ１６に電流Ｉ４がミラーされた電流Ｉ５が流れる。また、ＰＮＰトランジスタ１８、１９にも電流が流れ、ＭＯＳトランジスタ２０がオンされる。

一方、ＮＰＮトランジスタ１５に対してカレントミラー接続されたＮＰＮトランジスタ２１に対しても、電流Ｉ４がミラーされた電流Ｉ６が流れることになる。そして、同時に、互いのベースが接続されたＰＮＰトランジスタ２２、２３に対しても電流が流れることになる。また、ＰＮＰトランジスタ１１に対してカレントミラー接続されたＰＮＰトランジスタ２４についても、所定の電圧ＶＣＣに基づいて電流供給が行われることになる。

したがって、カレントミラー回路１００におけるトランジスタ群Ａにも電流Ｉ１が流され、トランジスタ群Ｂにも電流Ｉ２が流れる。さらに、トランジスタ群Ｃにも電流Ｉ３が流れる。

このような構成において、端子ＳＳから入力される所定の電源電圧に基づいて、チャント抵抗２５を通じて点火電流がスクイブ負荷１０に供給されるようになっていることから、チャント抵抗２５で電圧降下が発生すると、端子ＳＳとＰＮＰトランジスタ２２のベースとの間の電位差と端子ＳＳとＰＮＰトランジスタ２３との間の電位差に、チャント抵抗２５での電圧降下量分の差が生じる。このため、その差分が反映されて、ＰＮＰトランジスタ２３のエミッタ−コレクタ間に電流Ｉ１が流れる。

そして、元々、ＰＮＰトランジスタ２２のエミッタ−コレクタ間を流れる電流Ｉ６が一定値となっており、また、電流Ｉ１に基づいてトランジスタ群Ｃのエミッタ−コレクタ間を流れる電流Ｉ３が決まるため、ＭＯＳトランジスタ２０のゲート電圧が決まり、ＭＯＳトランジスタ２０に流れる電流量が決まる。このため、チャント抵抗２５に所定の点火電流が流されることになる。

また、このようにして設定される点火電流が変動しようとすると、それに応じてチャント抵抗２５での電圧降下量が変動するため、電流Ｉ１が変動し、さらに電流Ｉ３が変動する。このため、ＭＯＳトランジスタ２０のゲート電圧が調整される。このように、フィードバック制御されるため、点火電流は一定となるように調整されるようになっている。

なお、スクイブ負荷１０のローサイド側には、ＭＯＳトランジスタ２６が備えられているが、このＭＯＳトランジスタ２６は、誤作動防止ＩＣ２７によってオンオフ駆動されるもので、誤って点火電流がスクイブ負荷１０に流されないように、衝突などが検知されていない場合に誤作動防止制御ＩＣ２７にて強制的にオフさせられるようになっている。

このようなスクイブドライバー回路では、トランジスタ群Ａ、Ｂ、Ｃによって構成されるカレントミラー回路１００のカレントミラー比が所望の値にならないと、点火電流の値が変わってしまい好ましくない。特に、ＭＯＳトランジスタ２０のような発熱素子が半導体装置内に作りこまれる場合、それから発せられる熱によってカレントミラー回路１００のカレントミラー比が変動する可能性がある。

しかしながら、カレントミラー回路１００を上記のようなレイアウト構成とすることで、半導体装置内で温度勾配が生じても、カレントミラー回路１００を構成している各トランジスタ群Ａ、Ｂ、Ｃ間に生じる温度勾配は小さなものとなり、所望のカレントミラー比を正確に得ることが可能となる。

参考として、カレントミラー回路１００を従来のレイアウト構成とした場合と本実施形態のレイアウト構成とした場合、それぞれについて、点火電流の変動を調べた。その結果をそれぞれ図３（ａ）、（ｂ）に示す。

図３（ａ）に示されるように、カレントミラー回路１００を従来のレイアウト構成とした場合には、点火電流が徐々に変動している。これは、ＭＯＳトランジスタ２０が発した熱によって半導体装置内で温度勾配が生じ、カレントミラー回路１００で所望のカレントミラー比を実現できなくなったためである。これに対し、図３（ｂ）に示されるように、カレントミラー回路１００を本実施形態のレイアウト構成とした場合には、点火電流がほぼ一定のままとなっている。このように、本実施形態のレイアウト構成を採用することにより、半導体装置内で温度勾配が生じても、カレントミラー回路１００が所望のカレントミラー比となるようにすることが可能となる。

（他の実施形態）
上記実施形態では、半導体装置がどのような基板をベースとして製造されたものであるかについて説明していないが、単一のシリコン基板だけでなく、ＳＯＩ基板など、様々な半導体基板をベースとして上記半導体装置を製造することが可能である。なお、ＳＯＩ基板をベースとする場合には、各トランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎの周囲を絶縁膜で囲むことで、各トランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎの素子分離を行うことが可能となる。しかしながら、このような構成とすると、特に熱伝導が悪くなることから、半導体装置内で温度勾配が生じ易くなる。したがって、このような場合に、特に本発明を適用すると有効である。

また、上記実施形態では、各トランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎがトランジスタ群Ａ、Ｂ、Ｃの順に交互に並べられたレイアウトとした例を挙げた。しかしながら、カレントミラー比によっては、各トランジスタ群Ａ、Ｂ、Ｃに備えられるトランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎの数が異なっている場合（つまりｋ≠ｍ≠ｎ等）もある。

このような場合には、必ずしもトランジスタ群Ａを構成する複数のトランジスタＡ１〜Ａｋの１つと、トランジスタ群Ｂを構成する複数のトランジスタＢ１〜Ｂｍの１つと、トランジスタ群Ｃを構成する複数のトランジスタＣ１〜Ｃｎの１つ（例えばトランジスタＡ１、Ｂ１、Ｃ１）を１纏めとしたものを１セットとしなくても良い。

例えば、トランジスタ群を構成する複数のトランジスタＡ１〜Ａｋの１つと、トランジスタ群Ｂを構成する複数のトランジスタＢ１〜Ｂｍの２つと、トランジスタ群Ｃを構成する複数のトランジスタＣ１〜Ｃｎの１つ等のようにしても構わない。

また、複数のトランジスタＡ１〜Ａｋの１つと、トランジスタ群Ｂを構成する複数のトランジスタＢ１〜Ｂｍの１つと、トランジスタ群Ｃを構成する複数のトランジスタＣ１〜Ｃｎの１つを１セットとした場合に、例えばトランジスタ群Ｂとトランジスタ群Ｃだけまだ余りがあるような場合には、それらのトランジスタのうちの１つずつをセットとすることもできる。

なお、ここではトランジスタ群Ａ、Ｂ、Ｃという３つでカレントミラー回路１００が構成される多連出力形のものを例を挙げて説明したが、２つであっても構わないし、４つ以上であっても構わない。

（ａ）は、本発明の第１実施形態の半導体装置に備えられたカレントミラー回路１００の回路模式図であり、（ｂ）は、（ａ）に示したカレントミラー回路１００のレイアウトを示した上面模式図である。 図１に示すカレントミラー回路１００をスクイブドライバー回路へ適用した場合の回路図である。 カレントミラー回路１００を従来のレイアウト構成とした場合と本実施形態のレイアウト構成とした場合それぞれについて点火電流の変動を調べた結果を示した図である。 （ａ）は、従来の半導体装置に備えられたカレントミラー回路の回路模式図であり、（ｂ）は、（ａ）に示したカレントミラー回路のレイアウトを示した上面模式図である。

符号の説明

１…定電流源、２…ベース、３…エミッタ、４…コレクタ、５…ベース電極、６…エミッタ電極、７…コレクタ電極、８…配線、９ａ〜９ｃ…コレクタ配線、１０…スクイブ負荷、１１、１２…ＰＮＰトランジスタ、１３…定電流源、１４…ＭＯＳトランジスタ、１５、１６…ＮＰＮトランジスタ、１７…チャージポンプ、１８、１９…ＰＮＰトランジスタ、２０…ＭＯＳトランジスタ、２１…ＮＰＮトランジスタ、２２〜２４…ＰＮＰトランジスタ、２５…チャント抵抗、２６…ＭＯＳトランジスタ、２７…誤作動防止制御ＩＣ、１００…カレントミラー回路、Ａ…トランジスタ群、Ａ１〜Ａｋ…トランジスタ、Ｂ…トランジスタ群、Ｂ１〜Ｂｍ…トランジスタ、Ｃ…トランジスタ群、Ｃ１〜Ｃｎ…トランジスタ。

Claims (5)

1. 複数の入力トランジスタ（Ａ１〜Ａｋ）が備えられた入力トランジスタ群（Ａ）と複数の出力トランジスタ（Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ）が備えられた出力トランジスタ群（Ｂ、Ｃ）とを有するカレントミラー回路を備えた半導体装置であって、
   前記入力トランジスタ群（Ａ）と前記出力トランジスタ群（Ｂ、Ｃ）は、半導体基板上において、前記複数の入力トランジスタ（Ａ１〜Ａｋ）の少なくとも１つと前記複数の出力トランジスタ（Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ）の少なくとも１つを１纏めとしたものを１セットとして、該セットが繰り返しパターンとして形成されたレイアウトとされていることを特徴とするカレントミラー回路を備えた半導体装置。
2. 前記出力トランジスタ群（Ｂ、Ｃ）は、複数の出力トランジスタ（Ｂ１〜Ｂｍ）で構成された第１出力トランジスタ群（Ｂ）と複数の出力トランジスタ（Ｃ１〜Ｃｎ）で構成された第２出力トランジスタ群（Ｃ）とを有し、
   前記１セットは、前記複数の入力トランジスタ（Ａ１〜Ａｋ）の少なくとも１つに加え、前記第１出力トランジスタ群（Ｂ）における複数の出力トランジスタ（Ｂ１〜Ｂｋ）の少なくとも１つと、前記第２出力トランジスタ群（Ｃ）における複数の出力トランジスタ（Ｃ１〜Ｃｋ）の少なくとも１つとを有した構成となっていることを特徴とする請求項１に記載のカレントミラー回路を備えた半導体装置。
3. 前記半導体基板はＳＯＩ基板で構成され、前記入力トランジスタ群（Ａ）を構成する前記複数の入力トランジスタ（Ａ１〜Ａｋ）と前記出力トランジスタ群（Ｂ）を構成する前記複数の出力トランジスタ（Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ）は、それらの外周が１つ１つ絶縁膜で囲まれることで素子分離されていることを特徴とする請求項１または２に記載のカレントミラー回路を備えた半導体装置。
4. 前記半導体基板に発熱素子（２０）が備えられていることを特徴とする請求項１ないし３のいずれか１つに記載のカレントミラー回路を備えた半導体装置。
5. 前記カレントミラー回路がスクイブドライバー回路に適用されていることを特徴とする請求項１ないし４のいずれか１つに記載のカレントミラー回路を備えた半導体装置。
   

Images