JP2006332329A

JP2006332329A - 半導体レーザー装置

Info

Publication number: JP2006332329A
Application number: JP2005153861A
Authority: JP
Inventors: Teruhiko Kuramachi; 照彦蔵町; Kazuhiko Nagano; 和彦永野; Yoshihiro Ujiie; 善宏氏家
Original assignee: Fujifilm Holdings Corp
Current assignee: Fujifilm Holdings Corp
Priority date: 2005-05-26
Filing date: 2005-05-26
Publication date: 2006-12-07

Abstract

【課題】半導体レーザー素子を放熱ブロックに固定してなる半導体レーザー装置において、半導体レーザー素子位置合わせのためのアライメントマークを放熱ブロックに高精度に形成可能とし、また放熱ブロックのコストも低く抑える。
【解決手段】半導体レーザー素子１と、この半導体レーザー素子１をジャンクションダウン構造で固定したサブマウント２と、このサブマウント２を固定した放熱ブロック３とを備えてなる半導体レーザー装置において、ＡｌＮ等の絶縁性セラミックから放熱ブロック３を形成する。
【選択図】図１

Description

本発明は半導体レーザー装置、特に詳細には、半導体レーザー素子と、この半導体レーザー素子をジャンクションダウン構造で固定したサブマウントと、このサブマウントを固定した放熱ブロックとを備えてなる半導体レーザー装置に関するものである。

従来、例えば特許文献１に記載されているように、ＧａＮ系半導体レーザー素子等において、基板に対してＰ電極およびＮ電極を同じ側に形成する構造が採用されている。この種の半導体レーザー素子を実装するに当たっては、素子からの放熱性を高めるために、Ｐ電極およびＮ電極が形成された側の素子表面をヒートシンクに接合する、いわゆるジャンクションダウンと言われる構造が採用されることが多い。なお上記ヒートシンクは、大きな放熱ブロックに半導体レーザーを実装する上で、それら両者の間に介設されるサブマウントの形態を取ることが多い。

上述のように、半導体レーザー素子と、この半導体レーザー素子をジャンクションダウン構造で固定したサブマウントと、このサブマウントを固定した放熱ブロックとを備えてなる従来の半導体レーザー装置において、放熱ブロックの材料としては、これも放熱性を重視して、Ｃｕ（銅）やＣｕ合金が適用されている。
特開２００４−９６０６２号公報

ところがＣｕやＣｕ合金から放熱ブロックを作製する場合には、それらが良導電体であることから、コストが高くなるという問題が生じる。すなわち、放熱ブロック上には、半導体レーザー素子に給電するための電気配線層を形成しなければならないが、放熱ブロック材料が良導電体であると、その表面に、経時変化しない高絶縁性（比抵抗１ＭΩ・ｍ以上）の誘電体膜を形成してから、その上に配線層を形成する必要が生じる。このような誘電体膜を形成することは技術的に困難であって、その成膜コストはかなり高くつくので、それが放熱ブロックのコストを押し上げることになる。

また、放熱ブロックに固定した複数の半導体レーザー素子と、同じく該放熱ブロックに固定したレンズ等の光学部品とを組み合わせての光モジュールを形成する場合は、半導体レーザー素子と光学部品とを高精度に位置合わせする必要がある。その場合は複数の半導体レーザー素子を、誤差±３μｍ以下程度の高い相対位置精度で実装することが求められ、そのためには、位置合わせの基準となるアライメントマークを放熱ブロックに形成することが不可欠となる。高精度のアライメントマークを形成する場合は通常、金属膜を形成し、それをリソグラフィにてエッチングしてマークが加工されるが、ＣｕやＣｕ合金からなる放熱ブロックにその種の加工を施すと、同時にブロック素材もエッチングされて部材表面が荒れ、かつ、マーク加工の精度も悪くなる。このような不具合を回避するために、放熱ブロックに機械加工によりマークを施すことも考えられているが、その場合はマークの認識精度が悪く、半導体レーザー素子の実装精度が低くなるという問題が認められている。

本発明は上記の事情に鑑みてなされたものであり、半導体レーザー素子の位置合わせのためのアライメントマークを放熱ブロックに高精度に形成することができ、また放熱ブロックのコストも低く抑えることができる半導体レーザー装置を提供することを目的とする。

本発明による半導体レーザー装置は、放熱ブロック材料として、従来使用されて来たＣｕあるいはＣｕ合金に代えて絶縁性セラミックを用いることにより、上記課題を解決しようとするものである。

すなわち本発明の半導体レーザー装置は、より具体的には、半導体レーザー素子と、この半導体レーザー素子をジャンクションダウン構造で固定したサブマウントと、このサブマウントを固定した放熱ブロックとを備えてなる半導体レーザー装置において、放熱ブロックが絶縁性セラミックから形成されていることを特徴とするものである。

なお上記絶縁性セラミックとしては、線膨張係数が２．０〜６．０×１０^-6／℃の範囲にあるものを適用することが望ましい。さらに、上記絶縁性セラミックとしてより具体的には、窒化アルミニウム、炭化ケイ素または酸化アルミニウムを好適に用いることができる。

また、上記構成の本発明による半導体レーザー装置において、
前記半導体レーザー素子が、Ｎ型基板上に複数の半導体層が形成されるとともに、該層の基板と反対側の表面にＰ電極およびＮ電極が、前者が後者と比べて基板からより遠い状態に段差を付けて形成されてなるものであり、
この半導体レーザー素子が、前記電極が形成された表面側から半田で前記サブマウントに接合されている場合は、
Ｎ電極をヒートシンク側に接合する半田が、このＮ電極よりも大面積で、このＮ電極からＰ電極側にははみ出さないでＰ電極と反対側にはみ出したパターンとされ、
Ｐ電極をヒートシンク側に接合する半田が、このＰ電極よりも小面積で、Ｐ電極およびＮ電極の並び方向と略直交する方向に互いに間隔を置いて連なる複数のドット状部分からなるパターンとされていることが望ましい。

また、上記複数のドット状部分からなるパターンの代わりに、このような複数のドット状部分と該部分を連絡するそれらよりも細幅の部分とからなるパターンが採用されてもよい。

本発明の半導体レーザー装置においては、放熱ブロックが絶縁性セラミックから形成されているので、その表面に直接配線層を形成することができる。つまり、良導電体から放熱ブロックを形成する場合と異なって、放熱ブロック表面に成膜コストの高い高絶縁性の誘電体膜を形成することは不要であるので、放熱ブロックのコストが低く抑えられ、そこで本発明の半導体レーザー装置は従来装置と比べて低いコストで形成可能となる。

また絶縁性セラミックからなる放熱ブロックは、その上に形成された金属膜をエッチングする際に、同時にエッチングされることはない。そこで、半導体レーザー素子を位置決めするためのアライメントマークは、金属膜をエッチングする手法を適用して、高精度に形成可能となる。

また、上記絶縁性セラミックとして、特に線膨張係数が２．０〜６．０×１０^-6／℃の範囲にあるものが適用された場合、その線膨張係数は、半導体レーザー素子の一般的な材料の線膨張係数と近いものとなる。そこで、半導体レーザー素子および放熱ブロックが実装時に、両者接合用の半田を融解する熱を受けて温度変化したとき、両者間の熱膨張の違いにより半導体レーザー素子に発生する内部応力を低く抑えることができる。よって、このような線膨張係数を持つ絶縁性セラミックから放熱ブロックを形成してなる半導体レーザー装置は、上記内部応力による素子劣化が防止されて、高い信頼性を備えたものとなり得る。

なお、半導体レーザー素子をジャンクションダウン構造でサブマウントに接合する場合は、半導体レーザー素子のショートを招くことがある。これは、接合用の半田が、半導体レーザー素子の電極パターンの外まではみ出すことに起因している。

本発明者の研究によると、こうして電極パターンの外まではみ出した半田による半導体レーザー素子のショートは、大別して次の２つの状態から発生することが分かった。一つは、Ｐ電極とＮ電極の一方を接合するための半田が他方の電極側に流れ出して、その他方の電極まで到達することによるショートである。二つ目は、特にＰ電極接合用半田がＰ電極パターンの外まではみ出して半導体層の側面まで回り込み、それが半導体層中のＮ型半導体層まで到達することによるショートである。

以上の知見に鑑みて、請求項４、５に係る発明の半導体レーザー装置においては、半導体レーザー素子とヒートシンクとの接合強度は主にＮ電極の方の半田によって確保し、Ｐ電極の方では電気的導通を果たすことを主眼として、はみ出しの事態を極力回避できる半田パターンを採用したものである。

すなわちＮ電極接合用の半田は、Ｎ電極よりも大面積で、かつＰ電極と反対側にはみ出したパターンとされたことにより、該Ｎ電極とヒートシンクとを（つまり半導体レーザー素子とヒートシンクとを）十分な強度で接合可能となる。その一方、このＮ電極接合用の半田は、Ｎ電極からＰ電極側にははみ出さないでＰ電極と反対側にはみ出したパターンとされているので、Ｐ電極まで達してショートを招くことも確実に防止される。またこのＮ電極接合用の半田が、上述のようにＰ電極と反対側にはみ出して半導体層の側面に回り込んだとしても、Ｎ電極から基板までの間にＰ型半導体層は存在しないから、この回り込んだ半田によってショートの事態を招くことはない。

またＰ電極接合用の半田は、Ｐ電極よりも小面積で、Ｐ電極およびＮ電極の並び方向と略直交する方向に互いに間隔を置いて連なる複数のドット状部分からなるパターン、あるいは該複数のドット状部分と該部分を連絡するそれらよりも細幅の部分とからなるパターンとされているので、大きな接合強度は得られないものの、Ｎ電極側へのはみ出しも、また半導体層の側面まで回り込むようなはみ出しも抑えられ、それにより、半導体レーザー素子のショートが確実に防止される。

なお、ヒートシンクのＰ電極およびＮ電極を各々半田で接合する部分が、半導体レーザー素子のＰ電極およびＮ電極の段差を吸収する段部を有する形状とされている場合は、半田が融解しているときに半導体レーザー素子が大きく傾くことが回避されるので、融解状態の半田が流れ難くなり、ショート防止の効果がより一層高いものとなる。

以下、図面を参照して本発明の実施の形態を説明する。

図１は、本発明の一実施形態による半導体レーザー装置10の概略正面形状を示すものである。図示の通りこの半導体レーザー装置10は、一例としてＧａＮ系半導体レーザー素子であるチップ状態の半導体レーザー素子１が、ヒートシンクであるＡｌＮ（窒化アルミニウム）サブマウント２を介してＡｌＮ放熱ブロック３上に実装されてなるものである。なお本実施形態では図２に示すように、ＡｌＮ放熱ブロック３の上に複数（例えば７個）の半導体レーザー素子１が並べて取り付けられ、それらにより、複数のレーザービームを発するレーザー光源装置が構成されている。

またＡｌＮ放熱ブロック３の上面には、複数の半導体レーザー素子１に対して共通となる１つのＮ極用電気配線層18と、各半導体レーザー素子１に対して個別に形成されたＰ電極用電気配線層19と、半導体レーザー素子１を位置決めするためのアライメントマーク20とが形成されている。

半導体レーザー素子１は、サファイア基板１ｓの上に（図１中では下側になる）図示外のＧａＮ層、およびＮ型半導体からなるコンタクト層１ａ等が順次形成され、該コンタクト層１ａの一部領域の上にＮ電極１ｂが形成されるとともに、コンタクト層１ａのそれ以外の領域上に、Ｎ型半導体からなる下部クラッド層並びに下部光ガイド層、活性層、Ｐ型半導体からなる上部光ガイド層並びにクラッド層、およびコンタクト層等が順次積層されてなる半導体層１ｃが形成され、この半導体層１ｃの上に（直接的にはＰ型半導体からなるコンタクト層の上に）Ｐ電極１ｄが形成されてなるものである。

この半導体レーザー素子１の実装は、下記の通りにしてなされる。本実施形態では、後述のように切断されてＡｌＮサブマウント２を構成するＡｌＮ基板２ｓの表面が、研磨加工により、例えば厚さが０．２５±０．０２ｍｍ、表面粗さ：Ｒａが０．０５μｍ以下となるように仕上げられる。そしてこのＡｌＮ基板２ｓの下表面には、Ｔｉ／Ｐｔ／Ａｕメタライズ層４が形成される。なおＡｌＮ基板２ｓとしては、通常熱伝導率が１４０Ｗ／ｍＫ以上、好ましくは１７０Ｗ／ｍＫ以上、さらに好ましくは２００Ｗ／ｍＫ以上のものが用いられ、それにより良好な放熱性が確保される。

またＡｌＮ基板２ｓの上表面には、電極配線機能層としての１対のＴｉ／Ｐｔ／Ａｕメタライズ層５、15が形成される。これらのメタライズ層５、15は、例えばＡｌＮ基板２ｓの上表面全域にスパッタ成膜によりＴｉ／Ｐｔ／Ａｕ膜を形成し、その上に所定形状のレジストをパターニングし、イオンミリングによりレジストの無い部分のＴｉ／Ｐｔ／Ａｕ膜を除去する等によって形成される。

次に、メタライズ層５、15の上にそれぞれ濡れ改善層並びに高さ調整層として機能する、互いに厚さの異なるＡｕ厚膜からなるメタライズ層６、16が形成される。これらのＡｕメタライズ層６、16の厚さの差は、例えば０．３±０．０５μｍとされる。そのように互いに厚さの異なるＴｉ／Ｐｔ／Ａｕメタライズ層６、16は、例えば一様な厚さでメタライズ層を形成した後、低くする部分をイオンミリングのようなドライプロセスあるいはエッチャントによるウェットプロセスによって除去する方法や、さらには、低くする方の層の高さ分だけメタライズした後、低くする部分をマスキングした上で再度メタライズする方法等を適用して形成することができる。

次に、これらのメタライズ層６、16上の半田が成膜される領域に、濡れ改善層としてのＰｔ膜26、36がそれぞれ形成される。それらのＰｔ膜26、36は、例えばリフトオフ法を用いて、スパッタによりパターニング成膜される。

次いで上記Ｐｔ膜26、36の上に、それぞれＡｕＳｎ半田（以下、単に半田という）７、17が成膜される。Ｐ電極１ｄを接合する方の半田７は、例えば直径３０±５μｍ、厚さ１．７５±０．２５μｍの円形ドットが４個、半導体レーザー素子１の共振器軸方向（Ｐ電極１ｄおよびＮ電極１ｂの並び方向と直交する方向）に９０μｍピッチで並設されてなるパターンとされている。一方、Ｎ電極１ｂを接合する方の半田17は、一例として半導体レーザー素子１の共振器軸方向の長さが７００μｍ、それと直角な方向の幅が３５０μｍである長方形のパターンとされて、Ｐｔ膜36の表面全領域を覆うように形成される。なお半田７、17は、例えばＡｕとＳｎの二元蒸着法により、目的の組成比（例えばＡｕ組成が７３±１０ｗｔ％）となるように成膜される。

その後ＡｌＮ基板２ｓが切断されて、ＡｌＮサブマウント２が複数形成される。本実施形態においてＡｌＮサブマウント２は基本的に、ＡｌＮ基板２ｓ、Ｔｉ／Ｐｔ／Ａｕメタライズ層４、Ｔｉ／Ｐｔ／Ａｕメタライズ層５、15、Ａｕメタライズ層６、16およびＰｔ膜26、36から構成されている。

次に、上述のようにして１個ずつに切断されたＡｌＮサブマウント２の上に、外形が概略３５０×７００×１００μｍのサイズに形成されているチップ状半導体レーザー素子１が、そのＰ電極１ｄが半田７の上に位置し、Ｎ電極１ｂが半田17の上に位置する状態に位置決め配置される。そして所定の荷重を加えることにより、半導体レーザー素子１がＡｌＮサブマウント２に圧接され、この状態のままそれら全体が３１０℃に加熱される。それにより半田７、17が融解し、半導体レーザー素子１がＰ電極１ｄおよびＮ電極１ｂ側からＡｌＮサブマウント２に接合される。なお上記Ｐ電極１ｄおよびＮ電極１ｂは同一面に形成され、サイズは前者が１５０×６００μｍ、後者が１００×６００μｍとされている。

上記半導体レーザー素子１の位置決め配置に際しては、図１中にＱで示す発光点およびそこから紙面に直角な方向に延びる導波路領域が、メタライズ層５および６と、メタライズ層15および16との間に構成されている溝状部分内に位置し、かつ、導波路領域からドット状半田７の中心までの距離が、Ｐ電極の幅つまり図１の左右方向寸法の約半分となる状態に、該素子１がＰ電極幅方向（導波路長さ方向と直角な方向）に位置決めされる。また該半導体レーザー素子１は、導波路長さ方向に関しては、その光出射端面がＡｌＮサブマウント２の端面から１００±３０μｍ突き出す状態に（図２参照）位置決めされる。

またＡｌＮサブマウント２には、互いに厚さが異なるＡｕメタライズ層６、16によって段部が形成されているので、半導体レーザー素子１のＰ電極１ｄとＮ電極１ｂとの段差は、この段部によって吸収される。

次いで、図１に示すように上表面にＴｉ／Ｐｔ／Ａｕメタライズ層８および濡れ改善層としてのＰｔ層９が形成されているＡｌＮ放熱ブロック３を１５０℃に加熱し、その上に半田11を配置し、その上にＴｉ／Ｐｔ／Ａｕメタライズ層４を下にしてＡｌＮサブマウント２を配置し、両者を２００〜５００ｇｆ（≒１．９６〜４．９Ｎ）の力で圧接させながら３００℃に加熱して半田11を融解させることにより、ＡｌＮサブマウント２がＡｌＮ放熱ブロック３に接合される。その後、Ｐ電極１ｄと電気的に導通可能となったメタライズ層５が前記Ｐ電極用電気配線層19に、またＮ電極１ｂと電気的に導通可能となったメタライズ層15が前記Ｎ極用電気配線層18に、それぞれワイヤーボンドによって接続される。

以上により、半導体レーザー素子１がＡｌＮサブマウント２を介してＡｌＮ放熱ブロック３に実装される。これまでの説明から明らかな通り、本実施形態において半導体レーザー素子１は、サファイア基板１ｓ側が上に位置する向きに配置され、素子形成面側（ＰＮ接合側）がＡｌＮ放熱ブロック３側に固定されて、いわゆるジャンクションダウン構造で実装がなされる。

なお、上記のようにＡｌＮサブマウント２をＡｌＮ放熱ブロック３に接合させる際には、ＡｌＮ放熱ブロック３に対してＡｌＮサブマウント２を高い位置決め精度の下に所定位置に配することが必要であり、その際に前述のアライメントマーク20が位置決め基準として利用される。この位置決めは、例えば画像認識機能を備えた実装機にＡｌＮ放熱ブロック３をセットした後、ＡｌＮサブマウント２の半導体レーザー素子１が固定されていない部分をコレットにより吸着保持して、該ＡｌＮサブマウント２を実装機に供給し、その画像認識機能を利用して行うことができる。この画像認識機能はより詳しくは、ワークの表面画像を撮像するとともに、撮像されたワークの表面画像から、予め記憶手段に登録されたマーク画像の特徴と一致するマークをサーチ検出し、その検出されたマークについて、指定された特定位置からの位置を求める機能である。

次に、ＡｌＮ放熱ブロック３の形成について詳しく説明する。まず、後述のように切断されてＡｌＮ放熱ブロック３を構成するＡｌＮ基板の表面が、研磨加工により、例えば厚さが８ｍｍ、表面粗さ：Ｒａが０．０５μｍ以下となるように仕上げられる。そしてこのＡｌＮ基板の上表面に、Ｔｉ／Ｐｔ／Ａｕ層がスパッタにより形成される。なおＡｌＮ基板の熱伝導率は１４０Ｗ／ｍＫであり、良好な放熱性が確保される。

次に上記Ｔｉ／Ｐｔ／Ａｕ層の上に所定のレジストパターンが形成され、イオンミリングによりレジストの無い部分のＴｉ／Ｐｔ／Ａｕ膜を除去することにより、図１に示したＴｉ／Ｐｔ／Ａｕメタライズ層８および、図２に示した電気配線層18、19並びにアライメントマーク20が形成される。そしてＴｉ／Ｐｔ／Ａｕメタライズ層８の上に、リフトオフによってＰｔ層９が形成される。さらにその上に前述の半田11が、例えばＡｕとＳｎの二元蒸着法により、目的の組成比（例えばＡｕ組成が７３±１０ｗｔ％）となるように成膜される。その後ＡｌＮ基板が切断されて、ＡｌＮ放熱ブロック３が複数形成される。

なお本実施形態においては、図２に示す通りＡｌＮ放熱ブロック３の前面３ａに、ガラス製のレンズホルダ25が接着固定される。このレンズホルダ25はその上面に、複数の半導体レーザー素子１から射出されたレーザービームを各々平行光化するコリメートレンズが複数並設されてなるコリメートレンズアレイを接着固定するためのものである。ＡｌＮ基板は、まず上記前面３ａとなる部分で切断され、この切断面が表面粗さ：Ｒａ＝０．１〜０．２μｍとなるように研磨された後、さらにこの切断面と直交する複数の面で切断されて、複数のＡｌＮ放熱ブロック３が形成される。

以上述べた通り本実施形態の半導体レーザー装置においては、放熱ブロック３が絶縁性セラミックであるＡｌＮから形成されているので、その表面に直接電気配線層18、19を形成することができる。つまり、良導電体のＣｕやＣｕ合金等から放熱ブロックを形成する場合と異なって、放熱ブロック表面に成膜コストの高い高絶縁性の誘電体膜を形成することは不要であるので、ＡｌＮ放熱ブロック３のコストが低く抑えられ、ひいては半導体レーザー装置が従来装置と比べて低いコストで形成可能となる。

またＡｌＮ放熱ブロック３は、その上に形成された金属膜をエッチングする際に、同時にエッチングされることはない。そこで、複数の半導体レーザー素子１を位置決めするためのアライメントマーク20を、前述したようにＴｉ／Ｐｔ／Ａｕ膜をイオンミリングにより除去する手法を採用して、高精度に形成可能となる。具体的には、ＣｕやＣｕ合金等の良伝導体から放熱ブロックが形成された場合、その表面に形成した金属膜を機械加工して得るアライメントマークの認識再現性の誤差は３μｍ程度であるが、本実施形態におけるアライメントマーク20の認識再現性の誤差は０．３μｍ程度まで低減される。それにより、例えば７個の半導体レーザー素子１の相対位置精度を誤差３μｍ程度まで高めることができるので、歩留まりが高く、長寿命の半導体レーザー光源が実現される。

ここで、上記の認識再現性について詳しく説明する。アライメントマーク20は前述した通り、実装機の画像認識機能を利用してＡｌＮサブマウント２を（つまりは半導体レーザー素子１を）ＡｌＮ放熱ブロック３に対して高精度に位置決めするために用いられる。その際、予め記憶手段に登録されているマーク画像と撮像されたアライメントマーク20とが比較されるが、アライメントマーク20の加工性が悪いと、そのアライメントマーク20と一致するものとして登録されているマーク画像との間に特徴部分形状のずれが生じることになる。このようなずれが大きいと、登録されているマーク画像と撮像されたアライメントマーク20とが同一のものである場合にも、特徴部分が不一致であると判定されてしまうので、特徴一致の判定基準を下げて比較をしなければならない。そうすると、アライメントマーク20の認識性があいまいになってしまうので、同一のアライメントマーク20を繰り返し撮像して、それらの撮像マークを登録されているマーク画像と比較したとき、本来はどの撮像マークも登録マーク画像に対して同一の相対位置で一致すると判定される筈であるのに、登録マーク画像と一致する相対位置が各撮像マーク毎に変わってしまうようになる。認識再現性の誤差が３μｍ程度有るということは、このような相対位置の変化が、長さにして最大３μｍ程度存在するということである。アライメントマーク20の加工性が良い場合は、上記特徴一致の判定基準を厳しくして撮像マークと登録マーク画像とを比較できるから、同一のアライメントマーク20を繰り返し撮像して、それらの撮像マークを登録されているマーク画像と比較させたとき、どの撮像マークも登録マーク画像に対して同一の相対位置で一致するようになる。

なお、良導電体のＣｕ等から放熱ブロックを形成する場合、配線層形成のために形成される誘電体膜は、ヒートサイクルによって剥がれを招き、比抵抗１ＭΩ・ｍ以上の条件を満たさないものが生じることもあるが、ＡｌＮからなる放熱ブロック３は、常にこの比抵抗１ＭΩ・ｍ以上の条件を満足することができる。

また本実施形態においては、放熱ブロック３を構成する絶縁性セラミックとして、特に線膨張係数が４．５×１０^-6／℃である（これは２．０〜６．０×１０^-6／℃の範囲内にある）ＡｌＮを用いており、これはＧａＮ系半導体レーザー素子１の材料であるＧａＮの線膨張係数５．６×１０^-6／℃と近いものとなっている。そこで、半導体レーザー素子１およびＡｌＮ放熱ブロック３が、実装時に半田を融解する熱を受けて温度変化したとき、両者間の熱膨張の違いにより半導体レーザー素子１に発生する内部応力を低く抑えることができる。具体的にこの内部応力は、１０Ｍｐａ以下に抑えられる。そこで本実施形態の半導体レーザー装置は、上記内部応力による半導体レーザー素子１の劣化が防止されて、高い信頼性および高寿命を備えたものとなり得る。

また本実施形態では、前述した通り、ＡｌＮ放熱ブロック３にガラス製レンズホルダ25が接着されるが、このガラスの線膨張係数は１１×１０^-6／℃であって、ＡｌＮ放熱ブロック３の線膨張係数はこれとも近いものとなっている。そこで、ＡｌＮ放熱ブロック３およびレンズホルダ25が温度変化を受けた際に、両者を接合している例えば紫外線硬化型接着剤等の接着剤に加わる応力も小さく抑えることができ、この応力によって接着剤が剥がれる等の不具合を防止することができる。

なお、上記のようにレンズホルダ25をＡｌＮ放熱ブロック３の前面３ａに固定保持するためには、該ＡｌＮ放熱ブロック３は最低３ｍｍ以上の厚さが必要である。それに対して、ＡｌＮ放熱ブロック３からの放熱性を高める上では、その厚さはより小さい方が好ましい。この２つの要求を満足させるためには、例えば半導体レーザー素子１が総消費電力０．５Ｗで駆動され、かつ、ＡｌＮ放熱ブロック３がその下面の結露を防止できる２０℃に温度調節されているときに、ＡｌＮ放熱ブロック３の上面が２５℃以下となるようにすることが望ましい。そのためには、ＡｌＮ放熱ブロック３の熱伝導率を考慮すると、その厚さを１０ｍｍ以下にする必要がある。

またＡｌＮ放熱ブロック３のレンズホルダ接着面となる前面３ａは、そこに圧接配置されたレンズホルダ25との間に接着剤が良好に浸透するように加工されている必要がある。ＣｕあるいはＣｕ合金等から形成された放熱ブロックにおいては、接着面に切削による蟇目加工を行うことができるが、ＡｌＮから形成された放熱ブロック３においては、コストおよび加工性の点から、切削加工ではなく研磨加工にて側面加工を行わなくてはならない。そこで、研磨面の表面性を評価したところ、表面粗さＲａが０．１μｍ以下の場合は十分接着剤が浸透せず、また、表面粗さＲａが０．４μｍ以上の場合は、温度サイクル試験にてレンズホルダ25に±１μｍ以上の位置変動を生じることが判明した。以上の点に鑑みれば、ＡｌＮ放熱ブロック３のレンズホルダ接着面の表面粗さＲａは、０．１〜０．４μｍの範囲にあることが望ましいと言える。

なお、本発明において放熱ブロックを形成する絶縁性セラミックとしては、上述したＡｌＮに限らず、その他ＳｉＣやＡｌ₂Ｏ₃等も好適に用いることができる。

また本発明は、半導体レーザー素子としてＧａＮ系半導体レーザー素子を用いる場合に限らず、その他の半導体レーザー素子を用いる場合にも同様に適用可能であり、その場合にも上述の実施形態におけるのと同様の効果を奏する。

本発明の一実施形態による半導体レーザー装置を示す概略正面図上記半導体レーザー装置を示す斜視図上記半導体レーザー装置の一部を示す斜視図

符号の説明

１半導体レーザー素子
２ＡｌＮサブマウント
３ＡｌＮ放熱ブロック
７、17 ＡｕＳｎ半田
18、19 電気配線層
20 アライメントマーク

Claims

半導体レーザー素子と、
この半導体レーザー素子をジャンクションダウン構造で固定したサブマウントと、
このサブマウントを固定した放熱ブロックとを備えてなる半導体レーザー装置において、
前記放熱ブロックが絶縁性セラミックから形成されていることを特徴とする半導体レーザー装置。
前記絶縁性セラミックの線膨張係数が、２．０〜６．０×１０^-6／℃の範囲にあることを特徴とする請求項１記載の半導体レーザー装置。
前記絶縁性セラミックが窒化アルミニウム、炭化ケイ素または酸化アルミニウムであることを特徴とする請求項１または２記載の半導体レーザー装置。
前記半導体レーザー素子が、Ｎ型基板上に複数の半導体層が形成されるとともに、該層の基板と反対側の表面にＰ電極およびＮ電極が、前者が後者と比べて基板からより遠い状態に段差を付けて形成されてなるものであり、
この半導体レーザー素子が、前記電極が形成された表面側から半田で前記サブマウントに接合されており、
Ｎ電極をヒートシンク側に接合する半田が、このＮ電極よりも大面積で、このＮ電極からＰ電極側にははみ出さないでＰ電極と反対側にはみ出したパターンとされ、
Ｐ電極をヒートシンク側に接合する半田が、このＰ電極よりも小面積で、Ｐ電極およびＮ電極の並び方向と略直交する方向に互いに間隔を置いて連なる複数のドット状部分からなるパターンとされていることを特徴とする請求項１から３いずれか１項記載の半導体レーザー装置。
前記半導体レーザー素子が、Ｎ型基板上に複数の半導体層が形成されるとともに、該層の基板と反対側の表面にＰ電極およびＮ電極が、前者が後者と比べて基板からより遠い状態に段差を付けて形成されてなるものであり、
この半導体レーザー素子が、前記電極が形成された表面側から半田で前記サブマウントに接合されており、
Ｎ電極をヒートシンク側に接合する半田が、このＮ電極よりも大面積で、このＮ電極からＰ電極側にははみ出さないでＰ電極と反対側にはみ出したパターンとされ、
Ｐ電極をヒートシンク側に接合する半田が、このＰ電極よりも小面積で、Ｐ電極およびＮ電極の並び方向と略直交する方向に互いに間隔を置いて連なる複数のドット状部分と、該部分を連絡するそれらよりも細幅の部分とからなるパターンとされていることを特徴とする請求項１から３いずれか１項記載の半導体レーザー装置。