JP2006332246A - Circuit board, connection structure thereof and electronic device - Google Patents
Circuit board, connection structure thereof and electronic device Download PDFInfo
- Publication number
- JP2006332246A JP2006332246A JP2005152387A JP2005152387A JP2006332246A JP 2006332246 A JP2006332246 A JP 2006332246A JP 2005152387 A JP2005152387 A JP 2005152387A JP 2005152387 A JP2005152387 A JP 2005152387A JP 2006332246 A JP2006332246 A JP 2006332246A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit pattern
- connection
- circuit
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、第1回路基板および第2回路基板を異方性導電性接着剤で接続した回路基板、回路基板の接続構造、この回路基板の接続構造を用いた電子機器に関する。 The present invention relates to a circuit board in which a first circuit board and a second circuit board are connected by an anisotropic conductive adhesive, a circuit board connection structure, and an electronic apparatus using the circuit board connection structure.
携帯電話等の電子機器は、筐体の小型化・薄型化・軽量化が求められており、筐体に収容される回路基板として、軟質の基材に沿って回路パターンが形成されたフレキシブル基板が多用されている。
フレキシブル基板同士を接続させるにあたって、コネクタを介して接続すると、コネクタのハウジングが筐体の小型化・薄型化・軽量化を妨げる原因となる。
Electronic devices such as mobile phones are required to be smaller, thinner, and lighter in the case, and as a circuit board accommodated in the case, a flexible substrate in which a circuit pattern is formed along a soft base material Is frequently used.
If the flexible substrates are connected to each other via a connector, the connector housing hinders miniaturization, thickness reduction, and weight reduction of the housing.
このため、互いの回路パターンに設けられた接続面が対面するように、各フレキシブル基板を積層させるとともに、各接続面間に異方性導電接着剤を介装させ、各フレキシブル基板を厚み方向に加圧するとともに加熱することにより接続部を介して各フレキシブル基板を接続する回路基板の接続構造が多用されている(例えば、特許文献1)。
特許文献1は、一対のフレキシブル基板を接続するにあたって、あらかじめ一方のフレキシブル基板における接続面に対応する裏面にダミーパターンが設けられていて、各接続部に対する加圧時に各フレキシブル基板の変形を防止する。
このような回路基板の接続構造においては、各フレキシブル基板が厚み方向に加圧されるとともに加熱されるため、ダミーパターンに電子部品が実装されることはない。
In Patent Document 1, when connecting a pair of flexible substrates, a dummy pattern is provided in advance on the back surface corresponding to the connection surface of one flexible substrate, and deformation of each flexible substrate is prevented when pressurizing each connection portion. .
In such a circuit board connection structure, each flexible substrate is pressurized and heated in the thickness direction, so that no electronic component is mounted on the dummy pattern.
ところで、近年では、電子機器に対する要望が高度化しつつあるため、従来に比較して小型の回路基板が採用されている。
すなわち、近年の回路基板は、電子部品を実装可能な面積が小さくなりつつあるため、電子部品を実装可能な部位の拡大が求められている。
By the way, in recent years, since the demand for electronic devices is becoming more sophisticated, a circuit board that is smaller than conventional ones has been adopted.
That is, in recent circuit boards, since the area on which electronic components can be mounted is becoming smaller, there is a need to expand the area where electronic components can be mounted.
本発明は、電子部品を実装可能な部位を新設可能な回路基板、回路基板の接続構造および電子機器を提供することにある。 An object of the present invention is to provide a circuit board, a circuit board connection structure, and an electronic apparatus in which a part where an electronic component can be mounted can be newly installed.
本発明の回路基板の接続部は、面状に形成された基材の表面に回路パターンが形成された第1回路基板および第2回路基板と、前記第1回路基板の表面回路パターンに設けられた第1接続面および前記第2回路基板の表面回路パターンに設けられた第2接続面と、前記第1接続面および前記第2接続面間に介装された異方性導電性接着剤と、前記第1回路基板および前記第2回路基板を厚み方向に沿って相互加圧するとともに加熱する接続工程により設けられた接続部とを備える回路基板の接続構造であって、前記第1回路基板の裏面に設けられた裏面回路パターンを有し、裏面回路パターンが外部露出していることを特徴とする。 The connection part of the circuit board of the present invention is provided in the first circuit board and the second circuit board in which the circuit pattern is formed on the surface of the substrate formed in a planar shape, and the surface circuit pattern of the first circuit board. A first connection surface and a second connection surface provided on the surface circuit pattern of the second circuit board; and an anisotropic conductive adhesive interposed between the first connection surface and the second connection surface. A circuit board connection structure provided with a connection portion provided by a connection step in which the first circuit board and the second circuit board are mutually pressurized in the thickness direction and heated. It has the back surface circuit pattern provided in the back surface, and the back surface circuit pattern is exposed outside.
第1回路基板の裏面に設けられた裏面回路パターンを有し、この裏面回路パターンを外部露出することで、実装面積が拡大される。そして、実装面積が拡大した裏面回路パターンを、電子部品を実装する部位や、回路基板を接続する部位として利用する。
これにより、実装面積が拡大した裏面回路パターンに、電子部品を良好に実装できる。
加えて、実装面積が拡大した裏面回路パターンに、他の回路基板を接続することが可能となり、複数の回路基板を多層に積層できる。
A mounting area is expanded by having a back surface circuit pattern provided on the back surface of the first circuit board and exposing the back surface circuit pattern to the outside. And the back surface circuit pattern whose mounting area was expanded is utilized as a site | part which mounts an electronic component, or a site | part which connects a circuit board.
Thereby, an electronic component can be satisfactorily mounted on the back surface circuit pattern having an increased mounting area.
In addition, another circuit board can be connected to the back surface circuit pattern with an increased mounting area, and a plurality of circuit boards can be stacked in multiple layers.
また、本発明の回路基板の接続構造は、前記第1接続面における前記表面回路パターンが前記裏面回路パターンに対応していることを特徴とする。 The circuit board connection structure of the present invention is characterized in that the front surface circuit pattern on the first connection surface corresponds to the back surface circuit pattern.
第1接続面における表面回路パターンを裏面回路パターンに対応させることで、第1回路基板および前記第2回路基板を厚み方向に沿って相互加圧する際に、表面回路パターンを裏面回路パターンで補強できる。
これにより、第1回路基板および前記第2回路基板を厚み方向に沿って効率よく加圧できる。
By making the front surface circuit pattern on the first connection surface correspond to the back surface circuit pattern, the front surface circuit pattern can be reinforced with the back surface circuit pattern when the first circuit board and the second circuit board are mutually pressed in the thickness direction. .
As a result, the first circuit board and the second circuit board can be efficiently pressurized along the thickness direction.
また、本発明の回路基板の接続構造は、前記第1接続面における前記第1回路基板の厚み方向に沿った前記表面回路パターンおよび前記裏面回路パターンの重複面積が、前記表面回路パターンの面積の半分以上であることを特徴とする。 In the circuit board connection structure of the present invention, the overlapping area of the front surface circuit pattern and the back surface circuit pattern along the thickness direction of the first circuit board on the first connection surface is an area of the surface circuit pattern. It is characterized by being more than half.
表面回路パターンおよび裏面回路パターンの重複面積を、表面回路パターンの面積の半分以上とすることで、第1回路基板および前記第2回路基板を厚み方向に沿って相互加圧する際に、裏面回路パターンによる表面回路パターンの補強効果を増大できる。
これにより、第1回路基板および前記第2回路基板を厚み方向に沿ってより一層効率よく加圧できる。
By making the overlapping area of the front surface circuit pattern and the back surface circuit pattern more than half the area of the front surface circuit pattern, the back surface circuit pattern is used when the first circuit board and the second circuit board are mutually pressed in the thickness direction. The effect of reinforcing the surface circuit pattern can be increased.
Thereby, a 1st circuit board and the said 2nd circuit board can be pressurized much more efficiently along the thickness direction.
また、本発明の回路基板の接続構造は、前記異方性導電性接着剤が、鉛フリーのはんだ付け可能な熱硬化型高耐熱性エポキシ樹脂をベースとしていることを特徴とする。 The circuit board connection structure of the present invention is characterized in that the anisotropic conductive adhesive is based on a lead-free solderable thermosetting high heat resistant epoxy resin.
異方性導電性接着剤として、鉛フリーのはんだ付け可能な熱硬化型高耐熱性エポキシ樹脂をベースとしたものを用いることで、後工程で、電子部品の実装や、回路基板を接続する際に、異方性導電性接着剤に熱履歴が加わっても高い接続信頼性を保持できる。
これにより、異方性導電性接着剤を高い接続信頼性を保持した状態で、裏面回路パターンに電子部品をはんだ付け工程(リフロー法等)で実装できる。
When using an anisotropic conductive adhesive based on lead-free solderable thermosetting high heat-resistant epoxy resin, when mounting electronic components and connecting circuit boards in the subsequent process In addition, high connection reliability can be maintained even when a thermal history is applied to the anisotropic conductive adhesive.
Thereby, an electronic component can be mounted on the back circuit pattern by a soldering process (reflow method or the like) in a state where the anisotropic conductive adhesive maintains high connection reliability.
また、本発明の回路基板は、面状に形成された基材の表面に形成された表面回路パターンと、前記基材の裏面に形成されて外部露出する裏面回路パターンと、前記表面回路パターンの所定位置に配置された異方性導電性接着剤とを有することを特徴とする。 Further, the circuit board of the present invention includes a surface circuit pattern formed on the surface of the substrate formed in a planar shape, a back circuit pattern formed on the back surface of the substrate and exposed to the outside, and the surface circuit pattern And an anisotropic conductive adhesive disposed at a predetermined position.
基材の裏面に裏面回路パターンを形成し、この裏面回路パターンを外部に露出することで、実装面積が拡大される。そして、実装面積が拡大した裏面回路パターンを、電子部品を実装する部位や、回路基板を接続する部位として利用する。
これにより、実装面積が拡大した裏面回路パターンに、電子部品を良好に実装できる。
加えて、実装面積が拡大した裏面回路パターンに、他の回路基板を接続することが可能となり、複数の回路基板を多層に積層できる。
By forming a back surface circuit pattern on the back surface of the substrate and exposing the back surface circuit pattern to the outside, the mounting area is expanded. And the back surface circuit pattern whose mounting area was expanded is utilized as a site | part which mounts an electronic component, or a site | part which connects a circuit board.
Thereby, an electronic component can be satisfactorily mounted on the back surface circuit pattern having an increased mounting area.
In addition, another circuit board can be connected to the back surface circuit pattern with an increased mounting area, and a plurality of circuit boards can be stacked in multiple layers.
また、本発明の電子機器は、前記本発明の回路基板および回路基板の接続構造のうちのいずれかが用いられていることを特徴とする。 The electronic device of the present invention is characterized in that any one of the circuit board and the circuit board connection structure of the present invention is used.
本発明の回路基板および回路基板の接続構造はコンパクト化されている。このコンパクト化された回路基板および回路基板の接続構造のうちのいずれかを電子機器に用いることで、電子機器の小型化・薄型化・軽量化が図れる。 The circuit board and the circuit board connection structure of the present invention are compact. By using any one of the compact circuit board and the circuit board connection structure in an electronic device, the electronic device can be reduced in size, thickness, and weight.
本発明によれば、実装面積が拡大した裏面回路パターンを、電子部品を実装する部位や、回路基板を接続する部位として利用することで、裏面回路パターンに、電子部品を良好に実装でき、あるいは他の回路基板を接続して複数の回路基板を多層に積層できる効果を有する。 According to the present invention, by using the back circuit pattern with an increased mounting area as a part for mounting an electronic component or a part for connecting a circuit board, the electronic component can be favorably mounted on the back circuit pattern, or It has an effect that a plurality of circuit boards can be stacked in multiple layers by connecting other circuit boards.
図1に示すように、第1実施形態の電子機器10は、上筐体11および下筐体12と、上筐体11および下筐体12の境界線に沿って配置された回動軸13を中心として上筐体11および下筐体12を相対的に回動可能に連結する連結部14と、上下の筐体に収容されて各機器を電気的に接続する回路基板の接続構造30とを備える携帯電話である。
As shown in FIG. 1, the
上筐体11は、表面11Aの略中央に表示部16を備え、表示部16の上方に自分撮りカメラ17やレシーバ18を備え、裏面11Bに相手撮りカメラ(図示せず)を備える。
The
下筐体12は、表面12Aの略中央に操作部21のキー22を備え、操作部21の下方にマイクロフォン23を備える。
連結部14は、上筐体11の下端部と下筐体12の上端部とを回動自在に支持するものである。
The
The connecting
図2〜図3(a)、(b)に示すように、第1実施形態の回路基板の接続構造30は、面状に形成された基材32の表面32Aに表面回路パターン(回路パターン)33が形成された第1回路基板31と、面状に形成された基材36の表面36Aに表面回路パターン(回路パターン)37が形成された第2回路基板35と、第1回路基板31の表面回路パターン33に設けられた第1接続面34および第2回路基板35の表面回路パターン37に設けられた第2接続面38と、第1接続面34および第2接続面38間に介装された異方性導電性接着剤40と、第1回路基板31および第2回路基板35を厚み方向に沿って相互加圧するとともに加熱する接続工程により設けられた接続部41とを備える。
As shown in FIGS. 2 to 3A and 3B, the circuit
この回路基板の接続構造30は、第1回路基板31において、基材32の裏面32Bに設けられた裏面回路パターン43を有し、裏面回路パターン43を外部露出したものである。
The circuit
第1回路基板31は、面状に形成された軟質の基材32と、この基材32の表面32Aに沿って形成された表面回路パターン33と、基材32の裏面32Bに形成されて外部露出する裏面回路パターン43と、表面回路パターン33の所定位置(すなわち、第1接続面)34に配置された異方性導電性接着剤40とを有するフレキシブル基板である。
The
第1回路基板31は、第1接続面34における表面回路パターン33が裏面回路パターン43に対応している。
すなわち、第1回路基板31は、表面回路パターン33と裏面回路パターン43とが互いに平行に、かつ重なり合わされた状態に配置されている。
In the
That is, the
表面回路パターン43と裏面回路パターン33との重なり面積は、各パターン1本、1本が異方性導電性接着剤40で接続される接続面積、すなわち第1接続面34の50%以上である。
なお、表面回路パターン43と裏面回路パターン33との重なり面積を第1接続面34の50%以上にした理由は図4(a)、(b)で詳しく説明する。
The overlapping area of the front
The reason why the overlapping area of the front
この第1回路基板31は、基材32の表面32A側に、異方性導電性接着剤40を用いて第2回路基板35と接続する接続エリア45を備え、裏面32B側に、接続エリア45に対応する裏面エリア46を備える。接続エリア45および裏面エリア46にはレジストまたはカバーレイ48が設けられていない。
すなわち、第1回路基板31は、接続エリア45および裏面エリア46を回避してレジストまたはカバーレイ48が形成されている。
The
That is, the
第2回路基板35は、面状に形成された軟質の基材36と、この基材36の表面36Aに沿って形成された表面回路パターン37と、基材36の裏面36Bに形成された裏面回路パターン39とを有するフレキシブル基板である。
The
また、第2回路基板35は、表面回路パターン37と裏面回路パターン39とが互いに平行に、かつ重なり合わされた状態に配置されている。
この第2回路基板35は、表面36A側に、異方性導電性接着剤40を用いて第1回路基板31と接続する接続エリアを備える。この接続エリアにはレジストまたはカバーレイが設けられていない。
すなわち、第2回路基板35は、この接続エリアを回避してレジストまたはカバーレイが形成されている。
The
The
That is, the
基材32,36は、エポキシ、ポリイミド、液晶ポリマー、ビスマレイミドトリアジン、ポリエーテルエーテルケトンといった、有機材料をベースとして厚さ10〜100μmのフイルム基材を形成し、このフイルム基材を1枚または、2層、4層、6層、8層・・・と積層し、多層化されたものである。
The
この基材32,26に、厚さ10〜20μmの内層配線(圧延または電解Cu箔)と、厚さ10〜35μmの外層配線(同じくCuをベースにNi、Auメッキを付けたもの)を形成して第1回路基板を得る。
第1回路基板31,第2回路基板35の厚さは、20〜500μmである。
An inner layer wiring (rolled or electrolytic Cu foil) having a thickness of 10 to 20 μm and an outer layer wiring having a thickness of 10 to 35 μm (similarly made of Cu based on Ni and Au plating) are formed on the
The thickness of the
第1回路基板31,第2回路基板35は、ソルダーレジストとして、インクまたはシート形状の熱硬化型または感光性のエポキシ樹脂またはウレタン変性エポキシ樹脂が用いられており、カバーレイとして、ポリイミドをベースとしたフイルムをエポキシ等の熱硬化型接着剤で貼りあわせたものが用いられている。
The
異方性導電性接着剤40は、ベースとなる樹脂成分が、熱硬化型のエポキシ樹脂、アクリル樹脂、イミド樹脂、シリコーン樹脂であり、ペースト状態またはBステージ状態で用いられる。
これらの樹脂の特徴としては、イオンコンタミが極端に少ないこと(数ppmのオーダー)と、高耐熱性を持っていることである。
具体的には、通常の熱衝撃試験の高温側である125℃よりもガラス転移温度が高ければよく、150℃程度のガラス転移温度であることが望ましい。
In the anisotropic conductive adhesive 40, the base resin component is a thermosetting epoxy resin, acrylic resin, imide resin, or silicone resin, and is used in a paste state or a B-stage state.
These resins are characterized by extremely low ion contamination (on the order of several ppm) and high heat resistance.
Specifically, it is sufficient that the glass transition temperature is higher than 125 ° C. which is the high temperature side of a normal thermal shock test, and it is desirable that the glass transition temperature is about 150 ° C.
この異方性導電性接着剤40は、導電粒子を一定量(5〜20wt%)を、凝集することなく分散された状態で含有している。
この導電性粒子は、回路基板パターンのメッキ皮膜と同じ硬度、あるいは、それ以上の硬度を有する金属粉や樹脂粉であり、2〜10μmの球形または不定形をしている。
金属粉は、Cu、Ni、Ni/Au、Ag、Ag/Pd等の高融点のものである。樹脂粉は、コアが樹脂で形成され、コアの表面をNi/Auメッキ処理したものである。
This anisotropic conductive adhesive 40 contains a certain amount (5 to 20 wt%) of conductive particles in a dispersed state without agglomeration.
The conductive particles are metal powder or resin powder having the same hardness as or higher than the plating film of the circuit board pattern, and have a spherical shape or an indefinite shape of 2 to 10 μm.
The metal powder has a high melting point such as Cu, Ni, Ni / Au, Ag, or Ag / Pd. In the resin powder, the core is formed of resin, and the surface of the core is Ni / Au plated.
さらに、異方性導電性接着剤40は、接着剤硬化物物性として、弾性率が1〜2GPa程度、線膨張係数は、40〜100℃において20〜60ppm/℃である。
線膨張係数を小さくする目的で、無機フィラーとして、シリカ等を10〜50%含有する。無機フィラーサイズは、導電性粒子サイズ以下である。
Furthermore, the anisotropic conductive adhesive 40 has an elastic modulus of about 1 to 2 GPa and a linear expansion coefficient of 20 to 60 ppm / ° C. at 40 to 100 ° C. as physical properties of the cured adhesive.
For the purpose of reducing the linear expansion coefficient, 10-50% of silica or the like is contained as an inorganic filler. The inorganic filler size is less than or equal to the conductive particle size.
次に、図4(a)、(b)に基づいて第1回路基板31について詳説する。
図4(a)、(b)に示すように、第1回路基板31の裏面エリア46に裏面回路パターン43を有し、裏面回路パターン43が外部露出されている。
露出された裏面回路パターン43のうち、一部の部位に、電子部品(チップ部品)56(図8参照)等をはんだ付けするための電極ランド55が設けられている。
この電子部品(チップ部品)56等を鉛フリーではんだ付けをおこなう際に、異方性導電性接着剤40に影響がないように、異方性導電性接着剤40は熱硬化型高耐熱性エポキシ樹脂をベースとしている。
Next, the
As shown in FIGS. 4A and 4B, the
An
The anisotropic conductive adhesive 40 is a thermosetting high heat resistance so that the anisotropic conductive adhesive 40 is not affected when this electronic component (chip component) 56 or the like is soldered lead-free. Based on epoxy resin.
ここで、露出された裏面回路パターン43について説明する。露出された裏面回路パターン43は、第1回路基板31の表面回路パターン33と同じ方向に向けて配線されている。
また、裏面回路パターン43は、表面32A側の表面回路パターン33と重なり合っている。
さらに、裏面回路パターン43と、表面回路パターン33との重なり面積は、第1接続面34の50%以上(半分以上)である。
Here, the exposed back
Further, the back
Furthermore, the overlapping area of the back
この理由について以下に説明する。
すなわち、異方性導電性接着剤40の信頼性を確保するためには、1端子あたりに必要な最低面積がある。例えば、100μmピッチで配線幅と配線間スペースが1:1(各々50μmとなる)の第1回路基板31において、異方性導電性接着剤40で接続する場合に必要な接続幅が1mm以上である場合、1端子あたりの面積は50,000平方μmである。
The reason for this will be described below.
That is, in order to ensure the reliability of the anisotropic conductive adhesive 40, there is a minimum area required per terminal. For example, in the
したがって、この異方性導電性接着剤40を用いる場合、100μmピッチで線幅と配線間スペースが1:1(各々50μmとなる)の第1回路基板31とすると、異方性導電性接着剤で接着する部分、すなわち接続エリア45の幅Wを2.0mmとする。
そして、異方性導電性接着剤40で接続される配線面積の50%以上の裏面回路パターン43,55を設けることで、各端子の接続を受ける回路パターン(配線)が1mm以上確保される。
この部分は、異方性導電性接着剤40での接続が平坦な面でなされるので、高い接続信頼性が確保される。
Therefore, when this anisotropic conductive adhesive 40 is used, if the
Then, by providing the back
Since this portion is connected with the anisotropic conductive adhesive 40 on a flat surface, high connection reliability is ensured.
次に、回路基板の接続工程を図5〜図6に基づいて説明する。
図5(a)に示すように、第1回路基板31について、基材32の表面32Aに表面回路パターン33が形成され、接続エリア45を回避させてレジスト48が形成され、基材32の裏面32Bに裏面回路パターン43が形成され、裏面エリア46を回避させてレジスト48が形成されている。
Next, a circuit board connection process will be described with reference to FIGS.
As shown in FIG. 5A, for the
図5(b)に示すように、接続エリア45に、ジェル状の異方性導電性接着剤40を塗布する。
異方性導電性接着剤40の塗布条件は、ペーストの場合、室温〜50℃程度に基板を加熱し、濡れ広がりをよくする(粘度では5〜30Pa・s)。また、膜(例えばBステージ状態のフイルム)の場合、50〜90℃程度に膜を加熱し、ラミネート法により基板32へ転写する。
As shown in FIG. 5 (b), a gel-like anisotropic conductive adhesive 40 is applied to the
As for the application condition of the anisotropic conductive adhesive 40, in the case of a paste, the substrate is heated to about room temperature to 50 ° C. to improve the wetting and spreading (5-30 Pa · s in viscosity). In the case of a film (for example, a B-stage film), the film is heated to about 50 to 90 ° C. and transferred to the
図5(c)に示すように、異方性導電性接着剤40に第2回路基板35を載せる。
第2回路基板35について、基材36の表面36Aに表面回路パターン37が形成され、接続エリア45を回避させてレジストが形成され、基材36の裏面36Bに裏面回路パターン39およびレジスト49が形成されている。
表面回路パターン37の第2接続面38を、表面回路パターン33の第1接続面34にアライメントする。
As shown in FIG. 5C, the
With respect to the
The
図6(a)に示すように、第1回路基板31の裏面回路パターン43を受けステージ51に載せる。次に、第2回路基板35の裏面36Bに形成したレジスト49に、緩衝シート(例えばシリコーン製のシート)52を載せ、緩衝シート51にボンディングヒータヘッド53を載せる。
次いで、ボンディングヒータを加熱することにより、第1回路基板31および第2回路基板35を厚み方向に沿って相互加圧するとともに加熱する。
As shown in FIG. 6A, the
Next, by heating the bonding heater, the
ここで、緩衝シート52の役割は、均等な圧縮力の保持や、ボンディングヒータ53への異方性導電性接着剤40の付着防止を主たる目的とする。
また、受けステージ51は、裏面エリア46に収まる寸法に設定されている。よって、受けステージ51は、第1回路基板31の裏面32Bに形成したレジストまたはカバーレイ48に干渉しない。
これにより、第1回路基板31の裏面回路パターン43は、受けステージ51から均等な圧着力を受ける。
Here, the role of the
Further, the receiving
As a result, the
加えて、受けステージ51がレジストまたはカバーレイ48に干渉しないので、レジストまたはカバーレイ48を介して受けステージ51に放熱することを防止できる。よって、ヒータヘッド53を必要以上に加熱する必要がなく、第2回路基板35が高温になる虞れがない。
これにより、第2回路基板35の基材36が熱膨張し、寸法安定性を損なうことを防止し、さらに異方性導電性接着剤40との接着界面で剥離が生じることを防止する。
熱圧着条件は、一例として、異方性導電性接着剤40の温度で150〜200℃、圧着時間は3〜20sec、圧着荷重は圧着面積について1〜5MPaである。
In addition, since the receiving
This prevents the
As an example, the thermocompression bonding conditions are 150 to 200 ° C. at the temperature of the anisotropic conductive adhesive 40, the crimping time is 3 to 20 sec, and the crimping load is 1 to 5 MPa with respect to the crimping area.
なお、第1回路基板31,第2回路基板35に、レジストまたはカバーレイ48を設けた理由は以下の通りである。
すなわち、第1回路基板31,第2回路基板35の配線が、吸湿や異物付着で腐食しないようにするためには、高密度配線パターン周辺に、レジストまたはカバーレイ48が必須である。
ここで、熱圧着時の放熱現象による接着品質を高めるためには、レジスト48の塗布工程を最後にすることで、解決できることは容易に分かることであり、ここでは説明しない。
The reason why the resist or cover
That is, in order to prevent the wiring of the
Here, in order to improve the adhesion quality due to the heat radiation phenomenon at the time of thermocompression bonding, it can be easily understood that it can be solved by ending the application process of the resist 48, and will not be described here.
図6(b)に示すように、第1接続面34と第2接続面38とを接続した状態で、第1回路基板31および第2回路基板35が異方性導電性接着剤40で熱圧着されることで、接続部41となり、回路基板の接続構造30、すなわち多層フレキシブル基板を得る。
これにより、回路基板の接続工程が完了する。
As shown in FIG. 6B, the
Thereby, the connection process of a circuit board is completed.
次に、回路基板の接続構造30に電子部品(チップ部品)56(図8参照)を実装する工程を図7〜図8に基づいて説明する。
なお、ここで説明するチップ部品56は、はんだ付けをおこなう部品である。この電子部品には、半導体を内蔵したCSP(チップサイズパッケージ)や、回路基板上にマルチチップモジュールを形成したMCM(マルチチップモジュール)あるいは、SIP(システムインパッケージ)をはんだ付けする場合も含んでいる。
Next, a process of mounting the electronic component (chip component) 56 (see FIG. 8) on the circuit
The
図7(a)〜(b)に示すように、多層フレキシブル基板の電子部品(チップ部品)56(図8参照)をはんだ付けする電極ランド55が設けられている。
図8に示すように、電極ランド55上に、はんだ57が塗布される。はんだ57を、異方性導電性接着工程後に塗布すれば、印刷法やディスペンス法等の手段で塗布することも可能である。
As shown in FIGS. 7A and 7B, an
As shown in FIG. 8,
次に、電極ランド55にチップ部品56をフェイスダウンにしてアライメントし、はんだ付け工程(全体リフロー法、局部リフロー法、IR法等)を実施して、電子部品(チップ部品)56の実装工程が完了する。
Next, the
ここで、異方性導電性接着剤40の熱圧着条件について説明する。
すなわち、通常の回路基板の接続工程では、図6(a)で説明したように、異方性導電性接着剤40の温度を150〜200℃、圧着時間を3〜20sec、圧着荷重を圧着面積について1〜5MPaとした。
しかし、チップ部品56のはんだ付け工程において、リフロー炉通過等の熱履歴があるので、リフロー工程の際に、異方性導電性接着剤40の硬化反応率を高めることが可能になる。
Here, the thermocompression bonding conditions of the anisotropic conductive adhesive 40 will be described.
That is, in the normal circuit board connection step, as described in FIG. 6A, the temperature of the anisotropic conductive adhesive 40 is 150 to 200 ° C., the pressure bonding time is 3 to 20 seconds, and the pressure bonding load is the pressure bonding area. 1 to 5 MPa.
However, since there is a thermal history such as passing through the reflow furnace in the soldering process of the
よって、異方性導電性接着剤40の熱圧着工程での硬化反応率を50〜70%に抑え、リフロー工程において硬化反応率を90%以上になるように設定する。硬化反応率の確認には、硬化物を熱分析(例えば、示差走査熱量分析)を用いる。
この方法により、熱圧着工程において、熱圧着時間を30%程度短縮でき、生産性が向上する。
Therefore, the curing reaction rate in the thermocompression bonding process of the anisotropic conductive adhesive 40 is suppressed to 50 to 70%, and the curing reaction rate is set to 90% or more in the reflow process. For confirmation of the curing reaction rate, the cured product is subjected to thermal analysis (for example, differential scanning calorimetry).
By this method, in the thermocompression bonding step, the thermocompression bonding time can be shortened by about 30%, and the productivity is improved.
以上のように、本発明の多層フレキシブル基板では、従来の基板構成より低温での異方性導電性接着剤40の熱圧着が可能になり、さらに異方性導電性接着剤40にしたことで、後工程で熱履歴が加わっても高い接続信頼性を保持できる。
加えて、はんだリフローで硬化率を上昇させることができるので、熱圧着時間の短縮が可能になり生産性が向上する。
また、裏面のレジストを除去したことにより、他の電子部品を接合する回路として使用するための端子として役割を与えたので、高密度実装が可能となる。
As described above, in the multilayer flexible substrate of the present invention, the anisotropic conductive adhesive 40 can be thermocompression bonded at a lower temperature than the conventional substrate configuration, and the anisotropic conductive adhesive 40 is used. Even if a thermal history is added in a later process, high connection reliability can be maintained.
In addition, since the curing rate can be increased by solder reflow, the thermocompression bonding time can be shortened and the productivity is improved.
Further, by removing the resist on the back surface, it has been given a role as a terminal for use as a circuit for joining other electronic components, so that high-density mounting is possible.
次に、第2実施形態の回路基板の接続構造を図9〜図10に基づいて説明する。
なお、第2実施形態において第1実施形態と同一類似部材については同一符号を付して説明を省略する。
Next, the circuit board connection structure of the second embodiment will be described with reference to FIGS.
In addition, in 2nd Embodiment, the same code | symbol is attached | subjected about the same similar member as 1st Embodiment, and description is abbreviate | omitted.
図10(b)に示すように、第2実施形態の回路基板の接続構造60は、第1回路基板31,第2回路基板35を異方性導電性剤40で熱圧着した多層フレキシブル基板30に第3回路基板61を熱圧着接続材料62で熱圧着したものである。
すなわち、第2実施形態の回路基板の接続構造60は、第1実施形態のチップ部品(電子部品)56に代えて第3回路基板61を熱圧着したもので、その他の構成は図8の構成と同じである。
As shown in FIG. 10B, the circuit
That is, the circuit
第3回路基板61は、第2回路基板35と同じ構成であって、面状に形成された軟質の基材63と、この基材63の表面63Aに沿って形成された表面回路パターン64と、基材63の裏面63Bに形成された裏面回路パターン65やレジストまたはカバーレイ66と、を有するフレキシブル基板である。
The
以下、図9〜図10に基づいて回路基板の接続構造60の多層フレキシブル基板に第3回路基板を異方性導電性剤40で熱圧着する接続工程を説明する。
先ず、図9(a)に示すように、多層フレキシブル基板30の一部を構成する基材32の裏面32Aおよび裏面回路パターン43に、熱圧着接続材料62を塗布する。
熱圧着接続材料62の塗布方法は、第1実施形態の異方性導電性剤40と同一なので説明を省略する。
Hereinafter, a connection process in which the third circuit board is thermocompression bonded with the anisotropic
First, as shown in FIG. 9A, a
Since the application method of the
図9(b)に示すように、熱圧着接続材料62に第3回路基板61を載せ、表面回路パターン64の接続面を、裏面回路パターン43の接続面にアライメントする。
As shown in FIG. 9B, the
図10(a)に示すように、アライメント後に、多層フレキシブル基板30のレジストまたはカバーレイ48を受けステージ51に載せる。次に、第3回路基板61のレジストまたはカバーレイ66に緩衝シート52を載せ、緩衝シート51にボンディングヒータヘッド53を載せる。
次いで、ボンディングヒータを加熱することにより、第3回路基板61および多層フレキシブル基板30を厚み方向に沿って相互加圧するとともに加熱する。
As shown in FIG. 10A, after alignment, the resist or
Next, by heating the bonding heater, the
ここで、回路基板の接続構造60は、これ以上基板を積層しないので、後工程での熱履歴を受けない。
したがって、多層フレキシブル基板30に第3回路基板61を接続する接着剤として、導電粒子を含有した異方性導電性接着剤40を用いる必要がない。
Here, the circuit
Therefore, it is not necessary to use the anisotropic conductive adhesive 40 containing conductive particles as an adhesive for connecting the
一方、第1回路基板31,第2回路基板35を接続した多層フレキシブル基板30は、後工程で第3回路基板61を熱圧着で接続する必要がある。
そこで、第1回路基板31,第2回路基板35を、導電粒子を含有した異方性導電性接着剤40を用いて接続した。導電粒子を含有した異方性導電性接着剤40は、後工程の熱履歴を受けた場合でも接続信頼性を保持することができるからである。
On the other hand, the multilayer
Therefore, the
多層フレキシブル基板30に第3回路基板61を接続する接着剤として、導電粒子がない熱圧着接続材料62を用いるので、内層部よりも狭い配線パターンが設置でき、高密度実装を促進できることになる。
ただし、回路基板の接続構造60の接続信頼性をより一層高めるためには、異方性導電性接着剤40を使用することが望ましい。
Since the
However, in order to further improve the connection reliability of the circuit
第2実施形態の回路基板の接続構造60によれば、多層フレキシブル基板30では、裏面のレジスト48を除去することにより、裏面回路パターン43を、他の回路基板を接合する回路として使用するための端子としての役割を与えることができる。
さらに、多層フレキシブル基板30の第1回路基板31,第2回路基板35を異方性導電性接着剤40で接続することで、後工程で熱履歴が加わっても高い接続信頼性を保持できる。
According to the circuit
Furthermore, by connecting the
加えて、多層フレキシブル基板30に第3回路基板61を接続する際には、導電粒子を含有しない熱圧着接続材料62を用いることにより、導電粒子による端子間の短絡の可能性がなくなるので、表層部においては内層よりも狭ピッチでの配線形成が実現でき、高密度な回路形成が可能なる。
In addition, when the
なお、前記実施形態では、第1回路基板31の接続エリア45および裏面エリア46を回避して、接続エリア45および裏面エリア46の両側に、レジストまたはカバーレイ48を形成した例について説明したが、これに限らないで、接続エリア45および裏面エリア46の両側に、レジストまたはカバーレイ48を形成しなくてもよい。
In the above-described embodiment, the example in which the resist or cover
また、前記実施形態では、第1回路基板31,第2回路基板35を軟質のフレキシブル基板として例示したが、これに限らないで、第1回路基板31,第2回路基板35を硬質の基板とすることも可能である。
Moreover, in the said embodiment, although the
さらに、前記実施形態では、接着剤としてジェル状の異方性導電性接着剤40を塗布することを例示したが、フイルム状の異方性導電性接着剤40を貼り付けることも可能である。 Furthermore, although the gel-like anisotropic conductive adhesive 40 is applied as an adhesive in the above-described embodiment, the film-like anisotropic conductive adhesive 40 can be attached.
また、前記実施形態では、フレキシブル基板の端部を接合部とし、この接合部を接着剤で接着する例を説明したが、これに限らないで、フレキシブル基板の中央部を接合部とすることも可能である。
また、各実施形態において、電子部品の実装は、鉛フリーのはんだ付けにより行ったが、熱硬化型導電性接着剤により行ってもよい。この場合は、回路基板の異方性導電性接着剤による接続部と一括で恒温槽で固める(通常100〜150℃で10分〜1時間)工程により行うことができ、同時に異方性導電性接着剤の硬化を促進する効果がある。
さらに、異方性導電性接着剤による回路基板の接続は、他の加熱加圧接着剤により行ってもよい。
In the above embodiment, an example has been described in which the end portion of the flexible substrate is a bonding portion, and the bonding portion is bonded with an adhesive. However, the present invention is not limited thereto, and the central portion of the flexible substrate may be the bonding portion. Is possible.
In each embodiment, the electronic component is mounted by lead-free soldering, but may be performed by a thermosetting conductive adhesive. In this case, it can be performed by a process of solidifying in a constant temperature bath together with the connection portion of the circuit board with the anisotropic conductive adhesive (usually at 100 to 150 ° C. for 10 minutes to 1 hour), and at the same time anisotropic conductive There is an effect of promoting the curing of the adhesive.
Further, the connection of the circuit board by the anisotropic conductive adhesive may be performed by another heat and pressure adhesive.
さらに、前記実施形態では、電子機器10として携帯電話を例示したが、電子機器10はこれに限定するものではない。
Furthermore, in the said embodiment, although the mobile telephone was illustrated as the
本発明は、第1回路基板および第2回路基板を異方性導電性接着剤で接続した回路基板、回路基板の接続構造、この回路基板の接続構造を用いた電子機器への適用に好適である。 The present invention is suitable for application to a circuit board in which a first circuit board and a second circuit board are connected by an anisotropic conductive adhesive, a circuit board connection structure, and an electronic apparatus using the circuit board connection structure. is there.
10 電子機器
30,60 回路基板の接続構造
31 第1回路基板(回路基板)
32,36 基材
32A,36A 基材の表面
32B,36B 基材の裏面
33,37 表面回路パターン(回路パターン)
34 第1接続面(表面回路パターンの所定位置)
35 第2回路基板(回路基板)
38 第2接続面
40 異方性導電性接着剤
41 接続部
43 裏面回路パターン(回路パターン)
56 電子部品(チップ部品)
61 第1回路基板
62 熱圧着接続材料
DESCRIPTION OF
32, 36
34 1st connection surface (predetermined position of surface circuit pattern)
35 Second circuit board (circuit board)
38
56 Electronic parts (chip parts)
61
Claims (6)
前記第1回路基板の表面回路パターンに設けられた第1接続面および前記第2回路基板の表面回路パターンに設けられた第2接続面と、
前記第1接続面および前記第2接続面間に介装された異方性導電性接着剤と、
前記第1回路基板および前記第2回路基板を厚み方向に沿って相互加圧するとともに加熱する接続工程により設けられた接続部とを備える回路基板の接続構造であって、
前記第1回路基板の裏面に設けられた裏面回路パターンを有し、
裏面回路パターンが外部露出していることを特徴とする回路基板の接続構造。 A first circuit board and a second circuit board in which a circuit pattern is formed on the surface of a substrate formed in a planar shape;
A first connection surface provided in a surface circuit pattern of the first circuit board and a second connection surface provided in a surface circuit pattern of the second circuit board;
An anisotropic conductive adhesive interposed between the first connection surface and the second connection surface;
A circuit board connection structure comprising a connection portion provided by a connection step in which the first circuit board and the second circuit board are mutually pressurized along the thickness direction and heated.
A back surface circuit pattern provided on the back surface of the first circuit board;
A circuit board connection structure, wherein the back circuit pattern is exposed to the outside.
前記基材の裏面に形成されて外部露出する裏面回路パターンと、
前記表面回路パターンの所定位置に配置された異方性導電性接着剤とを有することを特徴とする回路基板。 A surface circuit pattern formed on the surface of the substrate formed into a planar shape;
A back surface circuit pattern formed on the back surface of the substrate and exposed to the outside;
A circuit board comprising: an anisotropic conductive adhesive disposed at a predetermined position of the surface circuit pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005152387A JP2006332246A (en) | 2005-05-25 | 2005-05-25 | Circuit board, connection structure thereof and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005152387A JP2006332246A (en) | 2005-05-25 | 2005-05-25 | Circuit board, connection structure thereof and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332246A true JP2006332246A (en) | 2006-12-07 |
JP2006332246A5 JP2006332246A5 (en) | 2008-07-03 |
Family
ID=37553638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005152387A Pending JP2006332246A (en) | 2005-05-25 | 2005-05-25 | Circuit board, connection structure thereof and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332246A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009037833A1 (en) * | 2007-09-21 | 2011-01-06 | パナソニック株式会社 | Three-dimensional printed wiring board, method for manufacturing the same, and electronic component module |
JP2011253926A (en) * | 2010-06-02 | 2011-12-15 | Sumitomo Electric Printed Circuit Inc | Double-sided flexible printed wiring board, connection structure and electronic apparatus |
KR20170080893A (en) * | 2015-12-30 | 2017-07-11 | 엘지디스플레이 주식회사 | Flexible Printed circuit film and Display Device Including the Same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140980A (en) * | 1982-02-12 | 1983-08-20 | シャープ株式会社 | Composition of circuit board connector |
JPH0440562A (en) * | 1990-06-06 | 1992-02-10 | Nec Corp | Data base and data synthesizing system |
JPH0637418A (en) * | 1992-06-02 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | Structure for interconnection of electric packaging structure circuit card and its manufacture |
JPH0766518A (en) * | 1993-08-25 | 1995-03-10 | Nippondenso Co Ltd | Wiring circuit board connecting flexible substrate |
JP2003249734A (en) * | 2002-02-25 | 2003-09-05 | Nec Saitama Ltd | Laminated wiring board and method of manufacturing the same |
JP2003258401A (en) * | 2002-02-28 | 2003-09-12 | Denso Corp | Multilayer wiring board |
-
2005
- 2005-05-25 JP JP2005152387A patent/JP2006332246A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140980A (en) * | 1982-02-12 | 1983-08-20 | シャープ株式会社 | Composition of circuit board connector |
JPH0440562A (en) * | 1990-06-06 | 1992-02-10 | Nec Corp | Data base and data synthesizing system |
JPH0637418A (en) * | 1992-06-02 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | Structure for interconnection of electric packaging structure circuit card and its manufacture |
JPH0766518A (en) * | 1993-08-25 | 1995-03-10 | Nippondenso Co Ltd | Wiring circuit board connecting flexible substrate |
JP2003249734A (en) * | 2002-02-25 | 2003-09-05 | Nec Saitama Ltd | Laminated wiring board and method of manufacturing the same |
JP2003258401A (en) * | 2002-02-28 | 2003-09-12 | Denso Corp | Multilayer wiring board |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009037833A1 (en) * | 2007-09-21 | 2011-01-06 | パナソニック株式会社 | Three-dimensional printed wiring board, method for manufacturing the same, and electronic component module |
JP2011253926A (en) * | 2010-06-02 | 2011-12-15 | Sumitomo Electric Printed Circuit Inc | Double-sided flexible printed wiring board, connection structure and electronic apparatus |
KR20170080893A (en) * | 2015-12-30 | 2017-07-11 | 엘지디스플레이 주식회사 | Flexible Printed circuit film and Display Device Including the Same |
KR102622369B1 (en) | 2015-12-30 | 2024-01-09 | 엘지디스플레이 주식회사 | Flexible Printed circuit film and Display Device Including the Same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5195422B2 (en) | Wiring board, mounting board, and electronic device | |
JP4617978B2 (en) | Wiring board manufacturing method | |
JP6057224B2 (en) | Component mounting structure | |
TWI388258B (en) | Flexible printed circuit board and method for manufacturing the same | |
JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
US20070035021A1 (en) | Printed circuit board and electronic apparatus including printed circuit board | |
TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
JP2009260255A (en) | Semiconductor device, multilayer wiring board, and manufacturing method for them | |
JP2001237512A (en) | Double-sided circuit board, maltilayer interconnection board using it, and manufacturing method of double-sided circuit board | |
WO2006126586A1 (en) | Circuit substrate connection structure and circuit substrate connection method | |
JP2001028482A (en) | Multi-layer wiring board and manufacture thereof | |
JP2005191156A (en) | Wiring plate containing electric component, and its manufacturing method | |
JP2012164965A (en) | Wiring board and manufacturing method of the same | |
JP4196377B2 (en) | Electronic component mounting method | |
JP5061668B2 (en) | Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate | |
JP2006332246A (en) | Circuit board, connection structure thereof and electronic device | |
JP3589928B2 (en) | Semiconductor device | |
JP2009272435A (en) | Circuit board including built-in component and method for manufacturing the same | |
JP2007059588A (en) | Method of manufacturing wiring board, and wiring board | |
JP4065264B2 (en) | Substrate with relay substrate and method for manufacturing the same | |
JP2004349561A (en) | Method of bonding semiconductor device and adhesive to be used for the same | |
JP2021097104A (en) | Composite wiring board and manufacturing method for composite wiring board | |
JPWO2020122014A1 (en) | Wiring boards for semiconductor devices, their manufacturing methods, and semiconductor devices | |
JP2005051204A (en) | Module for mounting electrical component and method for manufacturing the same | |
KR20120085208A (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
A621 | Written request for application examination |
Effective date: 20080521 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101124 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |