JP2003258401A - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JP2003258401A
JP2003258401A JP2002054409A JP2002054409A JP2003258401A JP 2003258401 A JP2003258401 A JP 2003258401A JP 2002054409 A JP2002054409 A JP 2002054409A JP 2002054409 A JP2002054409 A JP 2002054409A JP 2003258401 A JP2003258401 A JP 2003258401A
Authority
JP
Japan
Prior art keywords
lands
wiring board
wiring
inner layer
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002054409A
Other languages
Japanese (ja)
Inventor
Takeshi Ishidai
剛 石代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002054409A priority Critical patent/JP2003258401A/en
Publication of JP2003258401A publication Critical patent/JP2003258401A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer wiring board where a flexible wiring board can be connected to its surface center and which contributes to the reduction of an electronic product in size without spoiling the merit of a wiring board having a multilayer structure. <P>SOLUTION: A plurality of surface lands 21 of the same shapes for an external circuit are arranged in an array on the surface of the multilayer wiring board; wiring 15 and inner lands 61, 62, and 63 are equally arranged through inner layers under the surface lands 21, corresponding to the surface lands 21; and the surface lands 21 provided on the multilayer wiring board and surface lands 23 provided on the flexible wiring board are soldered and connected to each other by heating. By this setup, heat diffused into the surface lands 21 and 23 can be set equal to each other in amount, so that the surface lands 21 and 23 can be uniformly soldered to each other. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線基板に関
するもので、特に、表面にフレキシブル配線基板を接続
するのに適した多層配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board suitable for connecting a flexible wiring board to its surface.

【0002】[0002]

【従来の技術】配線基板(Printed Circuit Board、P
CB)は、電子部品を実装し、且つ実装されたそれらの
電子部品同士を接続するための配線基板として、従来よ
り広く一般的に用いられている。電子部品を実装する関
係上、PCBは柔軟性を有していない。PCBは、絶縁
体の表面に配線パターンを配置した単層構造のものも用
いられるが、実装する電子部品が多く小型化を要する場
合には、絶縁体の内部にも配線パターンを配置した多層
構造を有するPCBが用いられる。このような多層構造
を有するPCBは、焼成前の絶縁体セラミックスに金属
ペーストを印刷し多層化した後に一体焼成して形成した
り、導体パターンを有する熱可塑性樹脂を多層化した後
に加熱により一体接着して形成する。
2. Description of the Related Art A printed circuit board (P)
CB) has been widely and generally used as a wiring board for mounting electronic components and connecting the mounted electronic components to each other. The PCB is not flexible due to mounting electronic components. The PCB also has a single-layer structure in which a wiring pattern is arranged on the surface of an insulator, but when there are many electronic components to be mounted and miniaturization is required, a multilayer structure in which the wiring pattern is arranged inside the insulator is also used. A PCB with is used. The PCB having such a multilayer structure is formed by printing a metal paste on the insulating ceramics before firing to form a multilayer and then firing integrally, or by forming a thermoplastic resin having a conductor pattern into a multilayer and then integrally bonding by heating. To form.

【0003】一方、フレキシブル配線基板(Flexible P
rinted Circuit、FPC)は、例えばパターン化した銅
箔をポリイミドフィルムでサンドイッチすることにより
形成し、その名のとおり柔軟性を有している。FPC
は、折り曲げやひねりを加えて使用できる点に特徴があ
り、接続用のワイヤとしてよく使用されている。
On the other hand, a flexible wiring board (Flexible P
The rinted circuit (FPC) is formed, for example, by sandwiching a patterned copper foil with a polyimide film and has flexibility as its name implies. FPC
Is characterized by the fact that it can be used with bending and twisting, and is often used as a connecting wire.

【0004】このようなPCBとFPCの特徴を利用し
て、多数の電子部品を用いる電子製品においては、回路
機能別にブロック分けされたPCBを回路構成の基本と
し、各ブロック別に分けられたPCB同士を、FPCに
より接続するといった構成が取られる。
In the electronic product using a large number of electronic parts by utilizing the characteristics of the PCB and the FPC as described above, the PCB divided into blocks according to the circuit function is the basis of the circuit configuration, and the PCBs divided into the respective blocks are adjacent to each other. Are connected by FPC.

【0005】このようなPCBとFPCの接続構成の代
表例を、図5に示す。図5は、PCB1とPCB2をF
PC3によって接続した状態を、模式的に示したもので
ある。図5(a)は上面図であり、図5(b)は側面図
である。また、図5(c)はPCB1とFPC3の接続
部分を拡大して示した斜視図であり、多層構造を有する
PCB1を各層ごとに分解して示してある。
A typical example of such a PCB-FPC connection configuration is shown in FIG. Figure 5 shows PCB1 and PCB2 as F
It is the one schematically showing the state of being connected by the PC 3. FIG. 5A is a top view and FIG. 5B is a side view. Further, FIG. 5C is an enlarged perspective view showing a connecting portion between the PCB 1 and the FPC 3, and the PCB 1 having a multi-layer structure is shown exploded for each layer.

【0006】図5(a)に示すように、PCB1,2に
おいては、各基板表面に多数の電子部品41,42やコ
ネクタ50等が実装され、各電子部品を接続するための
配線11,12が形成されている。一方、接続用ワイヤ
として用いられているFPC3においては、配線13が
形成されている。
As shown in FIG. 5A, in PCBs 1 and 2, a large number of electronic components 41 and 42, a connector 50, etc. are mounted on the surface of each substrate, and wirings 11 and 12 for connecting the respective electronic components are provided. Are formed. On the other hand, the wiring 13 is formed in the FPC 3 used as the connecting wire.

【0007】PCBを外部回路に接続する際には、これ
まで図5(a)に示すように、PCBの端部(図の破線
6)を利用した接続がなされている。多層構造を有する
PCB1,2の表面端部には、外部回路に接続するため
に配線11,12の一部を配線幅より広くしてなる表面
ランド21,22が設けられている。またFPC3の表
面端部も、同様にして、外部回路に接続するために配線
13の一部を配線幅より広くしてなる表面ランド23,
24が設けられている。尚、PCB1,2とFPC3に
おいて、各配線11,12,13は回路保護のため樹脂
でカバーされているが、各表面ランド21,22,2
3,24は、接続のために樹脂のカバーがない状態で露
出して配置されている。このようにして、PCB1,2
の端部に設けた表面ランド21,22とFPC3の端部
に設けた表面ランド23,24同士を、熱を加えてはん
だ付け等により接続することで、PCB1,2の回路を
FPC3により電気的に接続する。
When connecting a PCB to an external circuit, connection has been made so far using the end portion (broken line 6 in the figure) of the PCB, as shown in FIG. Surface lands 21 and 22 formed by making a part of the wirings 11 and 12 wider than the wiring width are provided at the surface end portions of the PCBs 1 and 2 having a multi-layer structure in order to connect to an external circuit. Similarly, the front surface land 23 of the FPC 3 is formed by making a part of the wiring 13 wider than the wiring width in order to connect to the external circuit.
24 are provided. In the PCBs 1, 2 and FPC 3, the wirings 11, 12, 13 are covered with resin for circuit protection, but the surface lands 21, 22, 2 are not covered.
3, 24 are exposed and arranged without a resin cover for connection. In this way, PCB1,2
The surface lands 21 and 22 provided at the ends of the FPC 3 and the surface lands 23 and 24 provided at the ends of the FPC 3 are electrically connected to each other by applying heat to the FPC 3 to connect the circuits of the PCBs 1 and 2. Connect to.

【0008】PCBとFPCの一般的な接続方法を、図
6に模式的に示す。尚、図6において図5と同じ部分に
ついては同じ符号を付け、その説明を省略する。PCB
1の表面ランドもしくはFPC3の表面ランドの少なく
ともどちらか一方の表面にはんだ層を形成し、互いに接
続しようとする表面ランド同士が重なるように、PCB
1とFPC3を重ね合わせる。次に、加熱ヒータ4とヒ
ータ受け台5によって図ように重ね合わせたPCB1と
FPC3を挟み込み、加圧しながら接続部分に熱を加え
ることではんだ層を溶融し、両者を接着する。
A general connection method of PCB and FPC is schematically shown in FIG. In FIG. 6, the same parts as those in FIG. 5 are designated by the same reference numerals, and the description thereof will be omitted. PCB
A solder layer is formed on at least one of the surface lands of the FPC 1 and the surface lands of the FPC 3 so that the surface lands to be connected to each other overlap each other.
1 and FPC3 are piled up. Next, the PCB 1 and the FPC 3 which are superposed as shown in the drawing are sandwiched by the heater 4 and the heater cradle 5, and the solder layer is melted by applying heat to the connection portion while applying pressure, and the both are adhered.

【0009】[0009]

【発明が解決しようとする課題】図6に示した加圧・加
熱によるPCB1とFPC3の接続方法においては、配
線パターンを任意に形成した一般的な多層構造を有する
PCBを用いた場合、表面ランド毎に、はんだ付け状態
にばらつきが発生し易い。このため、個々の表面ランド
で接着強度や電気特性が異なり、接続の信頼性があまり
得られない。このはんだ付け状態のばらつきは、表面ラ
ンドに加えられた熱が、全ての表面ランドに渡って均一
に拡散していかないことが原因していると考えられる。
In the method of connecting the PCB1 and the FPC3 by pressurization / heating shown in FIG. 6, when a PCB having a general multilayer structure in which a wiring pattern is arbitrarily formed is used, the surface land The soldering state is likely to vary from time to time. For this reason, the adhesive strength and electrical characteristics differ between individual surface lands, and connection reliability cannot be obtained so much. It is considered that this variation in the soldering state is caused by the fact that the heat applied to the surface lands does not diffuse uniformly over all the surface lands.

【0010】このようなはんだ付け状態のばらつきを低
減するための解決策として、従来の多層構造を有するP
CBにおいては、図5(c)に示すように、表面ランド
の直下における破線7内に、接続層(1層目)以外の2
層目以降は、配線パターン14,15,16を形成して
いない。これによって表面ランド毎のはんだ付け状態の
ばらつきは、低減することができる。一方、それに伴っ
て図5(c)の破線で示した部分7は配線パターンの全
くないデッドスペースとなるため、それがPCBを小型
化する際の障害となっている。
As a solution for reducing such variations in soldering state, P having a conventional multilayer structure is used.
In the CB, as shown in FIG. 5C, in the broken line 7 immediately below the front surface land, 2 other than the connection layer (first layer) is formed.
The wiring patterns 14, 15 and 16 are not formed in the layer and thereafter. As a result, it is possible to reduce the variation in the soldering state for each surface land. On the other hand, the portion 7 shown by the broken line in FIG. 5C becomes a dead space with no wiring pattern accordingly, which is an obstacle to downsizing the PCB.

【0011】図5はPCB1とPCB2の端部同士をF
PC3で接続する場合であるが、ブロック分けされた回
路構成によっては、接続用ワイヤとしてのFPC3を短
くし、PCB2をPCB1の中央部に接続配置したほう
が望ましい場合がある。しかしながら、このような配置
を実現するためFPC3をPBC1の中央部に接続しよ
うとすると、図5(c)の破線で示したデッドスペース
7をPCB1の中央部に配置することになり、2層目以
降の配線パターン14,15,16は全て中央部に配置
されるデッドスペース7を迂回して配置する必要があ
る。このような設計は、電子部品の実装効率の大幅悪化
を伴うため、実質的に採用することができない。
FIG. 5 shows the ends of PCB1 and PCB2 as F
Although the PC3 is used for connection, it may be desirable to shorten the FPC3 as a connecting wire and connect the PCB2 to the center of the PCB1 depending on the circuit configuration divided into blocks. However, if it is attempted to connect the FPC 3 to the center of the PBC 1 in order to realize such an arrangement, the dead space 7 shown by the broken line in FIG. The subsequent wiring patterns 14, 15 and 16 all need to be arranged bypassing the dead space 7 arranged in the central portion. Such a design is not practically applicable because it significantly deteriorates the mounting efficiency of electronic components.

【0012】そこで本発明の目的は、多層構造の配線基
板の利点を害することなく、基板表面の中央部にもフレ
キシブル配線基板の接続が可能で、電子製品の小型化に
寄与することができる多層配線基板を提供することにあ
る。
Therefore, an object of the present invention is to connect a flexible wiring board to the central portion of the board surface without impairing the advantages of a wiring board having a multilayer structure, and to contribute to miniaturization of electronic products. To provide a wiring board.

【0013】[0013]

【課題を解決するための手段】請求項1に記載の発明
は、内層に配線を有する多層構造の配線基板の表面に、
外部回路に接続するために配線の一部を配線幅と同じも
しくは配線幅より広くしてなる表面ランドを、同じ形状
で複数個整列して配置し、前記複数個の表面ランドの直
下において、各内層毎に、配線パターンを個々の表面ラ
ンドに対応して当該内層内に渡って等しく配置し、柔軟
性を有するフレキシブル配線基板の表面に、外部回路に
接続するために配線の一部を配線幅と同じもしくは配線
幅より広くしてなる表面ランドを、同じ形状で複数個整
列して配置し、前記多層構造の配線基板に設けた表面ラ
ンドと、前記フレキシブル配線基板に設けた表面ランド
同士を、熱を加えて接続したことを特徴としている。
According to a first aspect of the present invention, there is provided a multi-layered wiring board having wiring in an inner layer on a surface thereof.
A plurality of surface lands, each of which has a part of the wiring having a width equal to or wider than the wiring width for connecting to an external circuit, are arranged in an array with the same shape. For each inner layer, the wiring pattern is evenly arranged over the inner layer corresponding to each surface land, and a part of the wiring for connecting to an external circuit is formed on the surface of the flexible wiring board having flexibility. A plurality of surface lands that are the same as or wider than the wiring width are arranged in line with the same shape, and the surface lands provided on the wiring board of the multilayer structure and the surface lands provided on the flexible wiring board are It is characterized by being connected by applying heat.

【0014】これによれば、同じ形状で複数個整列して
配置された表面ランドの直下においては、各内層毎に、
配線が個々の表面ランドに対応して当該内層内に渡って
等しく配置されているので、前記複数個の表面ランドの
直下における全ての内層に渡った構造が、個々の表面ラ
ンドについて同一になる。従って、フレキシブル配線基
板を接続する際、はんだ溶融のために加えられた熱は、
個々の表面ランドから均等に直下方向に拡散する。従っ
て、個々の表面ランドについて、はんだ溶融状態のばら
つきを低減することができ、フレキシブル配線基板の接
続の信頼性を高めることができる。
According to this, immediately below the surface lands that are arranged in the same shape and aligned, for each inner layer,
Since the wirings are evenly arranged in the inner layer corresponding to the individual surface lands, the structure over all the inner layers immediately below the plurality of surface lands is the same for each surface land. Therefore, when connecting the flexible wiring board, the heat applied to melt the solder is
Diffuses directly downward from each surface land. Therefore, it is possible to reduce the variation in the molten state of the solder for each surface land, and it is possible to improve the reliability of the connection of the flexible wiring board.

【0015】請求項2に記載の発明は、前記複数個の表
面ランドの直下において、各内層毎に、個々の表面ラン
ドに対応して等しく配置した配線パターンにおいて、前
記配線パターンは、配線とその配線の配線幅と同じもし
くはその配線の配線幅よりも広い幅を持つ内層ランドと
からなり、少なくとも1つの内層において、前記内層ラ
ンドを、個々の表面ランドに対応して当該内層内に渡っ
て等しく配置したことを特徴としている。
According to a second aspect of the present invention, in the wiring pattern arranged immediately below the plurality of front surface lands and corresponding to each front surface land in each inner layer, the wiring pattern includes the wiring and the wiring. An inner layer land having a width equal to or wider than the wiring width of the wiring, and in at least one inner layer, the inner layer lands are equal over the inner layer corresponding to each surface land. It is characterized by having been placed.

【0016】これによれば、配線の一部を配線幅と同じ
もしくは配線幅より広くしてなる内層ランドを個々の表
面ランドに対応して配置することで、表面ランドの直下
にあたる当該内層における内層ランドを配置した部分の
熱容量と熱伝導性を、その周囲にある配線部分よりも大
きくする。これによって、フレキシブル配線基板を接続
する際に加えられた熱が表面ランドの直下方向に拡散す
るにあたって、内層ランドを配置した部分では熱拡散に
おける周囲の影響が相対的に小さくなり、より安定的に
熱を直下方向に拡散できる。従って、個々の表面ランド
について、はんだ溶融状態のばらつきをより低減するこ
とができ、フレキシブル配線基板の接続の信頼性をより
高めることができる。
According to this, by arranging the inner layer lands having a part of the wiring equal to or wider than the wiring width corresponding to the individual surface lands, the inner layer in the inner layer immediately below the surface lands is arranged. The heat capacity and the thermal conductivity of the part where the land is arranged are made larger than those of the wiring part around the part. As a result, when the heat applied when connecting the flexible wiring board diffuses in the direction directly below the surface land, the influence of the surroundings on the heat diffusion becomes relatively small in the portion where the inner layer land is arranged, and the stability is more stable. The heat can be diffused directly downward. Therefore, it is possible to further reduce the variation in the molten state of the solder for each surface land, and it is possible to further improve the reliability of the connection of the flexible wiring board.

【0017】請求項3に記載の発明は、全ての内層にお
いて、前記内層ランドを配置したことを特徴としてい
る。これによって、表面ランドの直下部分の熱容量と熱
伝導性を、その周囲部分よりもさらに大きくする。従っ
て、熱が表面ランドの直下方向に拡散するにあたって、
表面ランドの直下部分では周囲の影響がさらに小さくな
って、より安定的に熱を表面ランドの直下方向に拡散で
きる。従って、個々の表面ランドについて、はんだ溶融
状態のばらつきをさらに低減することができ、フレキシ
ブル配線基板の接続の信頼性をさらに高めることができ
る。
The invention according to claim 3 is characterized in that the inner layer lands are arranged in all the inner layers. As a result, the heat capacity and heat conductivity of the portion directly below the surface land are made larger than that of the surrounding portion. Therefore, when heat is diffused in the direction directly below the surface land,
In the portion directly below the surface land, the influence of the surroundings is further reduced, and the heat can be more stably diffused in the direction directly below the surface land. Therefore, it is possible to further reduce the variation in the molten state of the solder for each surface land, and it is possible to further improve the reliability of the connection of the flexible wiring board.

【0018】請求項4に記載の発明は、前記内層ランド
が、全ての内層に渡って同じ形状であることを特徴とし
ている。これによれば、内層ランドを配置した部分の熱
容量と熱伝導性が各内層で同じになり、内層ランドの形
状が各内層毎に異なる場合に較べて、表面ランドに加え
られた熱がより均一に直下方向に拡散していく。従っ
て、より安定的にフレキシブル配線基板を表面ランドに
接続することができ、ひいてはフレキシブル配線基板の
接続の信頼性をより増大することができる。
The invention according to claim 4 is characterized in that the inner layer lands have the same shape over all the inner layers. According to this, the heat capacity and the thermal conductivity of the portion where the inner layer land is arranged are the same in each inner layer, and the heat applied to the surface land is more uniform than when the shape of the inner layer land is different for each inner layer. It spreads in the direction directly below. Therefore, the flexible wiring board can be more stably connected to the front surface land, and the reliability of the connection of the flexible wiring board can be further increased.

【0019】請求項5に記載の発明は、前記複数個の表
面ランドを、基板表面の中央部に配置したことを特徴と
している。前記多層配線基板においては、各表面ランド
の直下における構造を全ての表面ランドについて等しく
しているため、基板に対する前記複数個の表面ランドの
配置位置については制限がない。一方、前記複数個の表
面ランドを多層配線基板の中央部に配置し、接続相手の
配線基板をできるだけ短いフレキシブル配線基板により
接続することで、全体の占有面積を低減したり、配線に
よる信号の遅延を低減することができ、電子製品の小型
化や高性能化に寄与することができる。
According to a fifth aspect of the present invention, the plurality of surface lands are arranged in the central portion of the substrate surface. In the multilayer wiring board, the structure immediately below each surface land is the same for all the surface lands, so there is no limitation on the arrangement position of the plurality of surface lands with respect to the board. On the other hand, by arranging the plurality of surface lands at the center of the multilayer wiring board and connecting the wiring board of the connection partner with the flexible wiring board as short as possible, the overall occupied area is reduced and the signal delay due to the wiring is delayed. Can be reduced, which can contribute to miniaturization and higher performance of electronic products.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態を、図
に基づいて説明する。図1は、本発明による多層構造を
有するPCBとFPCの接続部分について、PCBを各
層ごとに分解して示した斜視模式図である。図1におい
て、図5と同じ部分については同じ符号を付け、その説
明を省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic perspective view of the connection portion between a PCB and an FPC having a multi-layer structure according to the present invention, in which the PCB is exploded for each layer. In FIG. 1, the same parts as those in FIG. 5 are designated by the same reference numerals, and the description thereof will be omitted.

【0021】本発明による図1の例では、FPC3を接
続するための表面ランド21が、PCB1の1層目の中
央部(図中の破線8)に同じ形状で4個整列して配置さ
れており、外部回路とPCB1内の回路を電気的に接続
するための配線11が、表面ランド21に一体的に接続
形成されている。尚、各表面ランド21は、熱容量を等
しくしつつ、その形成密度を向上するために、等間隔に
整列されている。
In the example of FIG. 1 according to the present invention, four surface lands 21 for connecting the FPC 3 are arranged in the same shape in the central portion (broken line 8 in the figure) of the first layer of the PCB 1 in the same shape. The wiring 11 for electrically connecting the external circuit and the circuit in the PCB 1 is integrally formed on the surface land 21. The surface lands 21 are arranged at equal intervals in order to improve the formation density while making the heat capacities equal.

【0022】PCB1の2層目以降おいては、表面ラン
ド21の直下にあたる図中の破線9内において、各内層
の配線14,15,16,17を、個々の表面ランド2
1に対応して当該内層内に渡って等しく配置してある。
また、2層目、4層目、n層目においては、表面ランド
21の直下にあたる図中の破線9内において、熱容量を
大きくするために配線の一部を配線幅より広くしてなる
内層ランド61,62,63が、個々の表面ランド21
に対応して当該内層内に渡って等しく配置してある。す
なわち、各内層ランド61,62,63は、それぞれ、
同じ形状を有し、表面ランド21に対して同じ位置に配
置されている。
In the second and subsequent layers of the PCB 1, the wirings 14, 15, 16 and 17 of each inner layer are connected to the individual surface lands 2 in the broken line 9 in the drawing, which is immediately below the surface lands 21.
Corresponding to No. 1, they are equally arranged in the inner layer.
Further, in the second layer, the fourth layer, and the n-th layer, an inner layer land in which a part of the wiring is made wider than the wiring width in order to increase the heat capacity in a broken line 9 in the drawing immediately below the front surface land 21. 61, 62, 63 are individual surface lands 21
Corresponding to the above, they are equally arranged in the inner layer. That is, the inner layer lands 61, 62, 63 are respectively
It has the same shape and is arranged at the same position with respect to the surface land 21.

【0023】配線14,16,17と内層ランド61,
62,63の代表的なサイズとしては、0.1mm配線
幅の配線に対して、0.5mm幅で10〜20mm長さ
の内層ランドが配置される。配線の中には、他の電子部
品もしくは回路に接続される配線18と、他の電子部品
もしくは回路から切り離されたダミー配線19がある
が、表面ランド21とその直下にあたる図の破線8,9
で示した部分においては、各層毎に配線14,15,1
6,17もしくは内層ランド61,62,63が等しく
配置される。
The wirings 14, 16 and 17 and the inner layer land 61,
As a typical size of 62 and 63, an inner layer land having a width of 0.5 mm and a length of 10 to 20 mm is arranged with respect to a wiring having a wiring width of 0.1 mm. Among the wirings, there are wirings 18 connected to other electronic components or circuits, and dummy wirings 19 separated from the other electronic components or circuits. The surface lands 21 and the broken lines 8 and 9 in the figure immediately below the land 21.
In the portion indicated by, the wirings 14, 15, 1 are provided for each layer.
6, 17 or inner layer lands 61, 62, 63 are arranged equally.

【0024】図1のPCB1の表面ランド21に対し、
図6で示したのと同様の接続方法を用いて、FPC3の
表面ランド23を接続する。PCB1とFPC3におい
て、各配線11,13は回路保護のため樹脂でカバーさ
れているが、各表面ランド21,23は接続のために樹
脂のカバーがない状態で露出して配置されている。この
PCB1の表面ランド21もしくはFPC3の表面ラン
ド23の少なくともどちらか一方の表面にはんだ層を形
成し、互いに接続しようとする表面ランド同士が重なる
ように、PCB1とFPC3を重ね合わせる。次に、重
ね合わせたPCB1とFPC3を図6に示した加熱ヒー
タ4とヒータ受け台5によって挟み込み、250〜30
0℃ではんだ層を溶融し、加圧しながら両者を接着す
る。
For the surface land 21 of the PCB 1 of FIG.
The surface land 23 of the FPC 3 is connected using the same connection method as shown in FIG. In the PCB1 and the FPC3, the wirings 11 and 13 are covered with resin for circuit protection, but the surface lands 21 and 23 are exposed and arranged without a resin cover for connection. A solder layer is formed on at least one surface of the surface land 21 of the PCB1 and the surface land 23 of the FPC3, and the PCB1 and the FPC3 are superposed so that the surface lands to be connected to each other overlap each other. Next, the superposed PCB1 and FPC3 are sandwiched between the heater 4 and the heater pedestal 5 shown in FIG.
The solder layer is melted at 0 ° C., and the two are bonded while applying pressure.

【0025】このはんだ付けに際しては、表面ランドと
その直下にあたる図の破線8,9で示した部分において
は各層毎に配線14,15,16,17もしくは内層ラ
ンド61,62,63が等しく配置されているため、は
んだ溶融のために加えられた熱は個々の表面ランド21
から均等に直下方向に拡散する。従って、個々の表面ラ
ンド21について、はんだ溶融状態のばらつきを低減す
ることができ、FPC3の接続の信頼性を高めることが
できる。
At the time of this soldering, the wiring 14, 15, 16, 17 or the inner layer lands 61, 62, 63 are equally arranged for each layer in the surface land and the portions immediately below the land shown by broken lines 8 and 9 in the figure. Therefore, the heat applied for melting the solder is applied to the individual surface land 21.
Spread evenly in the direct downward direction. Therefore, it is possible to reduce the variation in the molten state of the solder for each surface land 21, and it is possible to improve the reliability of the connection of the FPC 3.

【0026】また、図1では、接続のための表面ランド
21をPCB1の中央部に配置しているにもかかわら
ず、図1の破線で示した部分9には配線が存在する。従
って、表面ランド21の直下部分7はデッドスペースと
ならず基板面積を有効に活用することでき、PCB1を
小型化することができる。
Further, in FIG. 1, although the surface land 21 for connection is arranged in the central portion of the PCB 1, the wiring exists in the portion 9 shown by the broken line in FIG. Therefore, the portion 7 directly below the front surface land 21 does not become a dead space, the substrate area can be effectively utilized, and the PCB 1 can be downsized.

【0027】図2及び図3は、PCBの1層目に配置さ
れる表面ランド21と、PCBの2層目以降の内層に配
置される内層ランド61,62,63との関係に関する
変形例を示したものである。図2では多層構造を有する
PCBにおいて、破線で示してある表面ランドの周り8
とその直下の部分9についてのみ、各層毎に図2(a)
〜図2(d)の順に横に並べて示してある。また、表面
ランド21と内層ランド61,62,63に接続する配
線は、簡単化のために全て図示を省略した。
FIG. 2 and FIG. 3 are modified examples relating to the relationship between the surface lands 21 arranged in the first layer of the PCB and the inner layer lands 61, 62, 63 arranged in the inner layers of the second and subsequent layers of the PCB. It is shown. In a PCB having a multi-layered structure in FIG.
2 (a) for each layer only for
2D are arranged side by side in the order of FIG. Further, wirings connected to the surface land 21 and the inner layer lands 61, 62, 63 are all omitted in the drawing for simplification.

【0028】図2では、PCBの各層に、表面ランド2
1に対応して内層ランド61,62,63を設けた例を
示す。この図2に示す例では、各層ごとに内層ランド6
1,62,63の形状が異なっているが、任意の一つの
内層内に渡っては、同じ形状となっている。また、図2
において任意のp個目の表面ランドを横に貫いて見通せ
ばわかるように、任意のp個目の表面ランドとそれに対
応する各層のp個目の内層ランドは、同じ位置に配置さ
れている。このような構成をとることにより、各表面ラ
ンド21の直下の構造は、全ての表面ランド21に渡っ
て同じとなる。
In FIG. 2, the surface land 2 is provided on each layer of the PCB.
The example in which the inner-layer lands 61, 62, 63 are provided corresponding to No. 1 is shown. In the example shown in FIG. 2, the inner layer land 6 is provided for each layer.
Although the shapes of 1, 62 and 63 are different, the shape is the same in any one inner layer. Also, FIG.
As can be seen by penetrating through any p-th surface land laterally, the p-th surface land and the p-th inner layer land of each layer corresponding thereto are arranged at the same position. By adopting such a configuration, the structure immediately below each surface land 21 becomes the same over all the surface lands 21.

【0029】一方、表面ランド21にFPC3を接続す
るに際してはんだ溶融のために表面ランド21に加えた
熱は、図2では左から右に向かって拡散していく。従っ
て、表面ランド21の直下の構造を全ての表面ランド2
1に渡って同じにすることで、はんだ溶融のために加え
た熱は、全ての表面ランド21に渡って均等に、直下方
向に拡散する。これにより、個々の表面ランド21のは
んだ溶融状態ばらつきを低減することができ、FPCの
接続の信頼性を高めることができる。
On the other hand, the heat applied to the surface land 21 for melting the solder when connecting the FPC 3 to the surface land 21 diffuses from left to right in FIG. Therefore, the structure immediately below the front surface land 21 is replaced by the entire surface land 2.
By making the temperature the same over 1, the heat applied for melting the solder diffuses evenly and directly downward over all the surface lands 21. As a result, it is possible to reduce variations in the solder melting state of the individual surface lands 21 and improve the reliability of FPC connection.

【0030】尚、表面ランド21の直下方向への熱拡散
をより均一にするという意味では、図1の3層目ように
多層構造を有するPCBが内層ランドを配置していない
層を含むよりも、PCBの全ての内層において内層ラン
ドを配置したほうが有利である。つまり、図2に示され
るように、全ての内層において内層ランド61,62,
63を配置すれば、表面ランド21直下の破線9内の熱
容量と熱伝導性を、その周囲部分(図の破線9の外)よ
りも大きくできる。これによって、熱が表面ランド21
の直下方向に拡散するにあたって、表面ランド21の直
下部分では周囲の影響を小さくできる。従って、より安
定的に熱を表面ランド21の直下方向に拡散でき、接続
の安定性と信頼性の確保にとって好ましい。
In order to make the heat diffusion in the direction directly below the surface land 21 more uniform, a PCB having a multi-layer structure like the third layer in FIG. 1 includes a layer in which inner layer lands are not arranged. , It is advantageous to arrange the inner layer lands in all the inner layers of the PCB. That is, as shown in FIG. 2, in all the inner layers, the inner layer lands 61, 62,
By disposing 63, the heat capacity and the thermal conductivity in the broken line 9 immediately below the front surface land 21 can be made larger than that in the surrounding portion (outside the broken line 9 in the figure). As a result, heat is applied to the surface land 21.
The influence of the surroundings can be reduced in the portion immediately below the surface land 21 when the light is diffused in the direction immediately below. Therefore, the heat can be more stably diffused in the direction directly below the surface land 21, which is preferable for ensuring the stability and reliability of the connection.

【0031】図2では表面ランド21と内層ランド6
1,62,63に接続する配線は図示を省略してある
が、配線による熱の逃げを防止し熱を均一に拡散させる
という意味では、表面ランド21と内層ランド61,6
2,63に接続される配線の線幅は、できるかぎり細い
ほうが好ましいことは言うまでもない。
In FIG. 2, the surface land 21 and the inner layer land 6 are shown.
Although the wirings connected to the wirings 1, 62, 63 are not shown, in the sense that the heats are prevented from escaping by the wirings and the heats are uniformly diffused, the surface land 21 and the inner layer lands 61, 6
It goes without saying that it is preferable that the line width of the wirings connected to 2, 63 be as thin as possible.

【0032】図3は、多層構造を持つPCBの全ての内
層に渡って、同じ形状の内層ランド61を配置した例で
ある。図3では、表面ランド21の直下方向への熱拡散
が各層に渡って一定となり、接続の安定性と信頼性の確
保にとってより好ましくなる。
FIG. 3 shows an example in which the inner layer lands 61 having the same shape are arranged over all the inner layers of the PCB having a multilayer structure. In FIG. 3, the thermal diffusion in the direction directly below the surface land 21 is constant over each layer, which is more preferable for ensuring the stability and reliability of the connection.

【0033】図4は、図1に示す多層構造を有するPC
B1ともう1枚のPCB2を、FPC3を介して接続し
た例を示すものであり、図4(a)は平面図、図4
(b)は側面図である。このように、柔軟性のあるFP
C3と接続信頼性を高めたPCB1を利用することで、
PCB2をPCB1の中央部に垂直に配置して、できる
だけケーブル長の短いFPC3で接続し、PCB1とP
CB2の全体の占有面積低減を図っている。
FIG. 4 is a PC having the multilayer structure shown in FIG.
FIG. 4A shows an example in which B1 and another PCB2 are connected via an FPC3, and FIG.
(B) is a side view. In this way, flexible FP
By using C1 and PCB1 with improved connection reliability,
PCB2 is placed vertically at the center of PCB1 and connected with FPC3, which has the shortest possible cable length.
The occupying area of the entire CB2 is reduced.

【0034】以上、本発明の実施の形態において、図1
と図4では表面ランド21をPCBの中央部に配置した
例を示したが、表面ランド21をPCBの端部に配置し
ても同様の効果が得られることは、言うまでもない。
As described above, in the embodiment of the present invention, FIG.
4 shows an example in which the front surface land 21 is arranged in the central portion of the PCB, it goes without saying that the same effect can be obtained even if the front surface land 21 is arranged in the end portion of the PCB.

【0035】以上述べたように、本発明によれば、多層
構造のPCBの利点を害することなく、PCBの中央部
にFPCを接続することが可能になり、多層構造を有す
る配線基板を用いた電子製品の小型化に寄与するところ
大である。
As described above, according to the present invention, it is possible to connect the FPC to the central portion of the PCB without impairing the advantages of the PCB having the multilayer structure, and the wiring board having the multilayer structure is used. It greatly contributes to miniaturization of electronic products.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明における多層配線基板とフレキシブル配
線基板の接続部分について、多層配線基板を各層毎に分
解して示した斜視模式図である。
FIG. 1 is a schematic perspective view of a connection portion between a multilayer wiring board and a flexible wiring board according to the present invention, in which the multilayer wiring board is exploded for each layer.

【図2】(a)〜(d)は、本発明における多層配線基
板の表面ランドとその直下の構造を、各層毎に並べて示
した図である。
2A to 2D are views showing a surface land of a multilayer wiring board according to the present invention and a structure immediately below the surface land, arranged side by side for each layer.

【図3】(a)〜(d)は、本発明における多層配線基
板の内層ランドが全て同じ形状の場合の構造を、各層毎
に並べて示した図である。
3 (a) to 3 (d) are views showing a structure in which each inner layer land of the multilayer wiring board according to the present invention has the same shape, arranged side by side for each layer.

【図4】本発明における多層配線基板に対して、フレキ
シブル配線基板を介してもう一つの配線基板を接続した
図であり、図4(a)は平面図、図4(b)は側面図で
ある。
FIG. 4 is a diagram in which another wiring board is connected to the multilayer wiring board according to the present invention through a flexible wiring board, FIG. 4 (a) is a plan view, and FIG. 4 (b) is a side view. is there.

【図5】(a)は従来の多層配線基板に対してフレキシ
ブル配線基板を介してもう一つの配線基板を接続した平
面図であり、(b)はその側面図であり、(c)は従来
の多層配線基板とフレキシブル配線基板の接続部分につ
いて、多層配線基板の構造を各層毎に分解して示した斜
視模式図である。
5A is a plan view in which another wiring board is connected to a conventional multilayer wiring board via a flexible wiring board, FIG. 5B is a side view thereof, and FIG. 5C is a conventional view. FIG. 3 is a schematic perspective view showing the structure of the multilayer wiring board disassembled layer by layer in the connection portion between the multilayer wiring board and the flexible wiring board.

【図6】配線基板とフレキシブル配線基板の接続方法を
示す模式図である。
FIG. 6 is a schematic diagram showing a method of connecting a wiring board and a flexible wiring board.

【符号の説明】[Explanation of symbols]

1、2 PCB(配線基板) 3 FPC(フレキシブル配線基板) 11、12、13、14、15、16、17、18、1
9 配線 21、22、23、24 表面ランド 40 電子部品 50 コネクタ 61、62、63 内層ランド
1, 2 PCB (wiring board) 3 FPC (flexible wiring board) 11, 12, 13, 14, 15, 16, 17, 18, 1
9 wiring 21, 22, 23, 24 surface land 40 electronic component 50 connector 61, 62, 63 inner layer land

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E317 AA07 BB01 BB11 CC15 GG07 5E344 AA02 AA12 AA22 AA23 BB02 BB04 CC03 CC07 DD04 DD16 EE17 EE26 5E346 AA29 BB11 BB16 EE44 FF19 HH07 HH17 HH22 HH31    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5E317 AA07 BB01 BB11 CC15 GG07                 5E344 AA02 AA12 AA22 AA23 BB02                       BB04 CC03 CC07 DD04 DD16                       EE17 EE26                 5E346 AA29 BB11 BB16 EE44 FF19                       HH07 HH17 HH22 HH31

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 内層に配線を有する多層構造の配線基板
の表面に、外部回路に接続するために配線の一部を配線
幅と同じもしくは配線幅より広くしてなる表面ランド
を、同じ形状で複数個整列して配置し、 前記複数個の表面ランドの直下において、各内層毎に、
配線パターンを個々の表面ランドに対応して当該内層内
に渡って等しく配置し、 柔軟性を有するフレキシブル配線基板の表面に、外部回
路に接続するために配線の一部を配線幅と同じもしくは
配線幅より広くしてなる表面ランドを、同じ形状で複数
個整列して配置し、 前記多層構造の配線基板に設けた表面ランドと、前記フ
レキシブル配線基板に設けた表面ランド同士を、熱を加
えて接続したことを特徴とする多層配線基板。
1. A surface land, in which a part of the wiring is made to be the same as or wider than the wiring width in order to connect to an external circuit, on the surface of a wiring substrate having a multilayer structure having wiring in an inner layer, in the same shape. A plurality of them are arranged side by side, immediately below the plurality of surface lands, for each inner layer,
The wiring patterns are arranged equally in the inner layer corresponding to each surface land, and a part of the wiring is the same as the wiring width or connected to the external circuit on the surface of the flexible wiring board having flexibility. A plurality of surface lands that are wider than the width are arranged in the same shape, and the surface lands provided on the multilayer wiring board and the surface lands provided on the flexible wiring board are heated together. A multilayer wiring board characterized by being connected.
【請求項2】 前記複数個の表面ランドの直下におい
て、各内層毎に、個々の表面ランドに対応して等しく配
置した配線パターンにおいて、 前記配線パターンは、配線とその配線の配線幅と同じも
しくはその配線の配線幅よりも広い幅を持つ内層ランド
とからなり、 少なくとも1つの内層において、前記内層ランドを、個
々の表面ランドに対応して当該内層内に渡って等しく配
置したことを特徴とする請求項1に記載の多層配線基
板。
2. In a wiring pattern, which is arranged just below the plurality of surface lands, corresponding to each surface land in each inner layer, the wiring pattern is the same as the wiring and the wiring width of the wiring. The inner layer land has a width wider than the wiring width of the wiring, and in at least one inner layer, the inner layer land is arranged equally over the inner layer corresponding to each surface land. The multilayer wiring board according to claim 1.
【請求項3】 全ての内層において、前記内層ランドを
配置したことを特徴とする請求項2に記載の多層配線基
板。
3. The multilayer wiring board according to claim 2, wherein the inner layer lands are arranged in all the inner layers.
【請求項4】 前記内層ランドが、全ての内層に渡って
同じ形状であることを特徴とする請求項3に記載の多層
配線基板。
4. The multilayer wiring board according to claim 3, wherein the inner layer lands have the same shape over all the inner layers.
【請求項5】 前記複数個の表面ランドを、基板表面の
中央部に配置したことを特徴とする請求項1乃至4に記
載の多層配線基板。
5. The multilayer wiring board according to claim 1, wherein the plurality of surface lands are arranged in a central portion of the surface of the board.
JP2002054409A 2002-02-28 2002-02-28 Multilayer wiring board Pending JP2003258401A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002054409A JP2003258401A (en) 2002-02-28 2002-02-28 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002054409A JP2003258401A (en) 2002-02-28 2002-02-28 Multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2003258401A true JP2003258401A (en) 2003-09-12

Family

ID=28665573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002054409A Pending JP2003258401A (en) 2002-02-28 2002-02-28 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2003258401A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332246A (en) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd Circuit board, connection structure thereof and electronic device
JP2007019059A (en) * 2005-07-05 2007-01-25 Sanyo Epson Imaging Devices Corp Multilevel interconnection board, mounting structure, electro-optical device, and electronic apparatus
WO2017145719A1 (en) * 2016-02-24 2017-08-31 株式会社村田製作所 Composite substrate, method for producing composite substrate, and method for producing flexible substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332246A (en) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd Circuit board, connection structure thereof and electronic device
JP2007019059A (en) * 2005-07-05 2007-01-25 Sanyo Epson Imaging Devices Corp Multilevel interconnection board, mounting structure, electro-optical device, and electronic apparatus
WO2017145719A1 (en) * 2016-02-24 2017-08-31 株式会社村田製作所 Composite substrate, method for producing composite substrate, and method for producing flexible substrate
JPWO2017145719A1 (en) * 2016-02-24 2018-09-20 株式会社村田製作所 Composite substrate, method for manufacturing composite substrate, and method for manufacturing flexible substrate
US10701805B2 (en) 2016-02-24 2020-06-30 Murata Manufacturing Co., Ltd. Composite substrate, method of manufacturing composite substrate, and method of manufacturing flexible board

Similar Documents

Publication Publication Date Title
KR100367045B1 (en) Mechanisms with inner layers that support surface-mount components
US7964800B2 (en) Printed wiring board, method for forming the printed wiring board, and board interconnection structure
KR20150031097A (en) Array printed circuit board, method for replacing X-out printed circuit board of the same and electronic apparatus using the same
JPH09139559A (en) Connection structure of circuit board
JPH09283695A (en) Semiconductor mounting structure
US9867285B2 (en) Printed circuit board components
US20110007482A1 (en) Printed circuit board unit and electronic device
JP2007258410A (en) Wiring board connecting structure and its manufacturing method
JP3879347B2 (en) Module board bonding method
JP2003258401A (en) Multilayer wiring board
JPWO2018037871A1 (en) Resin multilayer substrate, transmission line, module, and module manufacturing method
JP2006253569A (en) Flexible wiring board and semiconductor device using the same
JP2001077228A (en) Printed wiring board for semiconductor package and manufacture thereof
US6570271B2 (en) Apparatus for routing signals
JPH10178248A (en) Circuit board
JPH04118984A (en) Mounting structure for electronic component
JP3424685B2 (en) Electronic circuit device and method of manufacturing the same
US5880935A (en) Device for using in an electronic controller
JP2003324278A (en) Wiring member and manufacturing method therefor
JPH08330683A (en) Printed wiring board
US11956887B2 (en) Board, circuit board, and fixture
JP2006041238A (en) Wiring board and manufacturing method thereof
JP2004327605A (en) Connection structure of printed circuit boards
JP4803071B2 (en) Circuit board and circuit board with electronic components
JPH05235498A (en) Printed circuit board having protruding electrode and bonding method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040715

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109