JP2006332084A - Process for manufacturing semiconductor device, and semiconductor device - Google Patents

Process for manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
JP2006332084A
JP2006332084A JP2005148913A JP2005148913A JP2006332084A JP 2006332084 A JP2006332084 A JP 2006332084A JP 2005148913 A JP2005148913 A JP 2005148913A JP 2005148913 A JP2005148913 A JP 2005148913A JP 2006332084 A JP2006332084 A JP 2006332084A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal base
insulating substrate
base plate
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005148913A
Other languages
Japanese (ja)
Inventor
Hiroshi Uchiyama
拓 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005148913A priority Critical patent/JP2006332084A/en
Publication of JP2006332084A publication Critical patent/JP2006332084A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a process for manufacturing a semiconductor device which is used in a power converter, such as an inverter employing an IGBT (insulated gate bipolar transistor), and to provide a semiconductor device that exhibits high durability and reliability. <P>SOLUTION: An insulating substrate 3 where a metal heat dissipating plate 3a is bonded directly to the lower surface of a ceramic plate 3b, and a metal circuit board 3c is bonded directly to the upper surface is soldered onto a metal base board 1 under flat state using lead-free solder 2. The metal base board 1 warped in concave manner is rendered substantially flat, by performing shotpeening on the side opposite to the side, where the insulating substrate 3 is bonded. A heat dissipation fin is then fixed to the lower surface side of the metal base board 1 rendered substantially flat. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、インバータ装置等の電力変換装置に使用される半導体装置の製造方法、および半導体装置に関し、特にＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等を用いた半導体装置の製造方法、および半導体装置に関する。   The present invention relates to a method for manufacturing a semiconductor device used in a power conversion device such as an inverter device, and more particularly to a method for manufacturing a semiconductor device using an IGBT (insulated gate bipolar transistor) and the like, and a semiconductor device.

近年では、大電流・高電圧環境下でも動作可能なパワーモジュールが様々な分野で用いられるようになってきている。このようなパワーモジュールは、主に、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）やフリーホイーリングダイオード（Free Wheeling Diode：ＦＷＤ）等のパワー半導体を用いて構成される。   In recent years, power modules that can operate in a large current / high voltage environment have been used in various fields. Such a power module is mainly configured using a power semiconductor such as an insulated gate bipolar transistor (IGBT) or a free wheeling diode (FWD).

図３は、従来のパワーモジュールの要部断面模式図である。
この図３に示すパワーモジュール１００は、窒化アルミニウム（ＡｌＮ）等のセラミック基板１０１ａの両面に銅（Ｃｕ）やアルミニウム（Ａｌ）等の導体層１０１ｂ、１０１ｃが形成された絶縁基板１０１上に、はんだ層１０２を介して、パワー半導体等の半導体チップ１０３が接合されている。そして、このように半導体チップ１０３が接合された絶縁基板１０１は、その接合面側と反対の面側を、はんだ層１０４を介して、半導体チップ１０３で発生した熱の放散を目的として銅等の金属で形成された放熱ベース１０５に接合されている。 FIG. 3 is a schematic cross-sectional view of a main part of a conventional power module.
The power module 100 shown in FIG. 3 is soldered on an insulating substrate 101 in which conductor layers 101b and 101c such as copper (Cu) and aluminum (Al) are formed on both surfaces of a ceramic substrate 101a such as aluminum nitride (AlN). A semiconductor chip 103 such as a power semiconductor is bonded via the layer 102. Then, the insulating substrate 101 to which the semiconductor chip 103 is bonded in this manner has a surface opposite to the bonding surface side, such as copper, for the purpose of dissipating heat generated in the semiconductor chip 103 via the solder layer 104. It is joined to a heat dissipation base 105 made of metal.

ところが、このような構造のパワーモジュール１００を形成する場合には、セラミック基板１０１ａを含む絶縁基板１０１と金属製の放熱ベース１０５という２つの熱膨張係数の異なる部材同士をはんだ層１０４によって接合するため、はんだ付け後には、元々平らだった放熱ベース１０５が反ってしまうことがある。   However, when the power module 100 having such a structure is formed, two members having different thermal expansion coefficients, that is, the insulating substrate 101 including the ceramic substrate 101a and the metal heat dissipation base 105 are joined together by the solder layer 104. After soldering, the heat radiation base 105 that was originally flat may be warped.

図４は、放熱ベースが反った状態の要部断面模式図である。なお、図４では、図３に示した要素と同一の要素については同一の符号を付している。
たとえば、絶縁基板１０１のセラミック基板１０１ａに窒化アルミニウムを用い、放熱ベース１０５に銅を用いた場合、窒化アルミニウムの熱膨張係数は約４．５ｐｐｍ／Ｋ、銅の熱膨張係数は約１６．５ｐｐｍ／Ｋであり、比較的大きな差が生じる。そのため、はんだ付け後の冷却段階では、窒化アルミニウムよりも銅の収縮の方が大きくなり、放熱ベース１０５が絶縁基板１０１との接合面側に凸状に反ってしまう場合がある。 FIG. 4 is a schematic cross-sectional view of a main part in a state where the heat dissipation base is warped. In FIG. 4, the same elements as those shown in FIG. 3 are denoted by the same reference numerals.
For example, when aluminum nitride is used for the ceramic substrate 101a of the insulating substrate 101 and copper is used for the heat dissipation base 105, the thermal expansion coefficient of aluminum nitride is about 4.5 ppm / K, and the thermal expansion coefficient of copper is about 16.5 ppm / K, which produces a relatively large difference. Therefore, in the cooling stage after soldering, the shrinkage of copper becomes larger than that of aluminum nitride, and the heat dissipation base 105 may be warped convexly toward the joint surface with the insulating substrate 101.

放熱ベース１０５が反ってしまった場合、図４に示すように、放熱フィン２００の平坦な面との間に大きな隙間２０１が発生するようになる。このような隙間２０１が発生すると、接触熱抵抗が大きくなるために半導体チップ１０３で発生した熱の放散効率が低下し、半導体チップ１０３の接合部の温度が異常に上昇して熱破壊が起こりかねない。   When the heat dissipating base 105 is warped, a large gap 201 is generated between the flat surface of the heat dissipating fin 200 as shown in FIG. If such a gap 201 is generated, the contact thermal resistance is increased, so that the efficiency of heat generated in the semiconductor chip 103 is lowered, and the temperature at the junction of the semiconductor chip 103 is abnormally increased, which may cause thermal destruction. Absent.

そこで、従来この放熱ベース１０５のような放熱部材にはんだ付け等の接合時に凸状の反りが発生してしまうのを防ぐために提案もいくつかなされている。たとえば、放熱ベース１０５が絶縁基板１０１との接合面側に凸状に反ってしまう量を予測して、あらかじめはんだ付けによって反る方向とは逆の方向である放熱フィン２００との接合面側に凸状に反らせておく方法がある。また、ベース板の裏面にショットピーニングにより加工硬化層を形成し、金属−セラミックス接合基板の裏面が大きく凹状に反るのを防止する方法もある（特許文献１参照）。また、接合温度から冷却する際に、室温からさらに過冷却し再び室温に戻す温度サイクルを金属−セラミックス複合基板に与えることによって残留応力を緩和、開放し、セラミックス基板の反りを防止する方法もある（特許文献２参照）。
特開２００４−２１４２８４号公報（段落番号〔００２６〕〜〔００３０〕、図１） 特開２０００−２８１４６２号公報（段落番号〔００１７〕〜〔００２３〕、図１） In view of this, some proposals have been made in order to prevent a convex warp from occurring when a heat radiating member such as the heat radiating base 105 is joined by soldering or the like. For example, the amount by which the heat dissipation base 105 warps in a convex shape toward the joint surface with the insulating substrate 101 is predicted, and in advance on the joint surface side with the heat dissipation fin 200, which is the opposite direction to the direction warped by soldering. There is a method of warping in a convex shape. There is also a method in which a work hardened layer is formed on the back surface of the base plate by shot peening to prevent the back surface of the metal / ceramic bonding substrate from greatly warping (see Patent Document 1). In addition, when cooling from the bonding temperature, there is also a method in which the residual stress is relaxed and released by giving the metal-ceramic composite substrate a temperature cycle that further subcools from room temperature and returns to room temperature, thereby preventing warping of the ceramic substrate. (See Patent Document 2).
JP 2004-214284 A (paragraph numbers [0026] to [0030], FIG. 1) JP 2000-281462 (paragraph numbers [0017] to [0023], FIG. 1)

しかし、上記のようなパワーモジュールを形成するにあたり、各部材間、特に熱膨張係数差のある部材間の接合にはんだを用いた場合には、以下に示すような問題点がある。
現在、パワーモジュールに限らず、電子機器・電子部品の部材間の接合に用いられるはんだは、その成分に鉛（Ｐｂ）を含んでいるものが少なくない。このような鉛を含むはんだを利用した電子機器・電子部品は、もしそれが破棄されて屋外に放置され酸性雨等に晒されると、はんだ中の鉛が溶出して環境汚染を引き起こすおそれがある。そのため、各種電子機器・電子部品には、鉛を含まないスズ（Ｓｎ）等を主成分としたいわゆる鉛フリーはんだを利用することが望ましいとされている。 However, in forming the power module as described above, there are the following problems when solder is used for joining each member, particularly between members having different thermal expansion coefficients.
At present, not only power modules but also solders used for bonding between members of electronic devices and electronic components often contain lead (Pb) as a component. Electronic devices and electronic parts that use such lead-containing solder, if discarded and left outdoors and exposed to acid rain, lead to elution of lead in the solder and may cause environmental pollution. . Therefore, it is desirable to use so-called lead-free solder mainly composed of tin (Sn) not containing lead for various electronic devices and electronic parts.

ところで、そのような鉛フリーはんだは、鉛を含有するはんだに比べ、その硬度が高いという性質を有している。上記図３および図４に示したようなパワーモジュール１００の絶縁基板１０１と元々平坦な放熱ベース１０５との間の接合に鉛を含んだはんだを用いた場合には、はんだ付けの際にたとえ放熱ベース１０５の絶縁基板１０１側への凸状の反りが発生しても、はんだ自体が柔らかいため、はんだ付け直後からはんだ層１０４がクリープ変形し、それらの間の応力が緩和される。その結果、放熱ベース１０５の反りは解消され、放熱ベース１０５は、元の平坦な状態かあるいは平坦に近い状態に戻るようになる。   By the way, such lead-free solder has a property that its hardness is higher than that of solder containing lead. When solder containing lead is used for joining between the insulating substrate 101 of the power module 100 and the originally flat heat dissipation base 105 as shown in FIG. 3 and FIG. Even if a convex warp of the base 105 toward the insulating substrate 101 occurs, the solder itself is soft, so that the solder layer 104 undergoes creep deformation immediately after soldering, and the stress therebetween is relaxed. As a result, the warping of the heat radiating base 105 is eliminated, and the heat radiating base 105 returns to the original flat state or a state close to flat.

これに対し、それらの接合に鉛フリーはんだを用いた場合には、はんだが硬く、はんだ層１０４のクリープ変形が起こらないため、平坦であった放熱ベース１０５に発生した凸状の反りが元に戻らず残ってしまうようになる。その反り量は、おおよそ２００μｍ〜５００μｍ程度と大きく、その結果、前述のように、はんだ付け以後の組み立てに支障をきたしたり、パワーモジュール１００の性能低下を引き起こしたりする場合がある。   On the other hand, when lead-free solder is used for joining them, the solder is hard and the creep deformation of the solder layer 104 does not occur. It will remain without returning. The amount of warpage is as large as about 200 μm to 500 μm. As a result, as described above, there are cases where the assembly after soldering is hindered or the performance of the power module 100 is lowered.

また、鉛フリーはんだは、鉛を含有するはんだに比べ、融点が高いという性質も有している。上記図３および図４に示したようなパワーモジュール１００と放熱ベース１０５との間の接合に鉛フリーはんだを用いた場合には、鉛を含有するはんだを用いてはんだ付けするときよりはんだを高温にしなければならず、放熱ベース１０５が再結晶温度付近まで加熱されてしまう。すると、放熱ベース１０５のバネ性が損なわれるので、はんだ層１０４へ与える応力が減少し、反りが元に戻りにくくなる。その結果、前述のように、はんだ付け以後の組み立てに支障をきたしたり、パワーモジュール１００の性能低下を引き起こしたりする場合がある。   In addition, lead-free solder has a property of having a higher melting point than solder containing lead. When lead-free solder is used for joining between the power module 100 and the heat dissipation base 105 as shown in FIGS. 3 and 4, the solder is heated to a higher temperature than when soldering using lead-containing solder. Therefore, the heat dissipation base 105 is heated to near the recrystallization temperature. Then, since the spring property of the heat dissipation base 105 is impaired, the stress applied to the solder layer 104 is reduced, and the warpage is difficult to return. As a result, as described above, the assembly after soldering may be hindered or the performance of the power module 100 may be degraded.

また、鉛を含有するはんだを用いてはんだ付けするときよりはんだを高温にすることにより、熱膨張係数差により発生する反り量が従来の鉛を含有するはんだを用いる場合より大きくなってしまうので、加熱によって反る方向とは逆の方向にあらかじめ放熱ベース１０５に反りを与えておくと、絶縁基板１０１と放熱ベース１０５との間に大きな隙間ができることになり、はんだ未接合部が発生してしまうという問題がある。その結果、絶縁基板１０１と放熱ベース１０５との間の接触熱抵抗が大きくなるために半導体チップ１０３で発生した熱の放散効率が低下し、半導体チップ１０３の接合部の温度が異常に上昇して熱破壊が起こりかねない。   Also, by making the solder at a higher temperature than when soldering using lead-containing solder, the amount of warpage caused by the difference in thermal expansion coefficient will be greater than when using conventional lead-containing solder, If the heat dissipation base 105 is warped in advance in a direction opposite to the direction warped by heating, a large gap is formed between the insulating substrate 101 and the heat dissipation base 105, and a solder unjoined portion is generated. There is a problem. As a result, the contact thermal resistance between the insulating substrate 101 and the heat radiating base 105 is increased, so that the efficiency of dissipation of the heat generated in the semiconductor chip 103 is lowered, and the temperature of the junction of the semiconductor chip 103 is abnormally increased. Thermal destruction can occur.

したがって、従来行われていた放熱ベース１０５に対してあらかじめ与えておいた反りと、加熱によって反った反りとを相殺させることによって放熱ベース１０５をほぼ平坦にするという方法は用いることができない。   Therefore, it is not possible to use the conventional method of making the heat dissipation base 105 substantially flat by offsetting the warp previously given to the heat dissipation base 105 and the warpage warped by heating.

本発明は、このような点に鑑みてなされたものであり、耐久性と信頼性が高い半導体装置の製造方法を提供することを目的とする。
また、他の目的は、耐久性と信頼性が高い半導体装置を提供することである。 The present invention has been made in view of these points, and an object of the present invention is to provide a method for manufacturing a semiconductor device having high durability and reliability.
Another object is to provide a semiconductor device having high durability and reliability.

本発明では上記問題を解決するために、セラミック基板の少なくとも一方の面に導体層を有する絶縁基板が金属ベース板上にはんだ接合され、前記絶縁基板上に半導体チップがはんだ接合された構造を有する半導体装置の製造方法において、前記金属ベース板と前記絶縁基板とをはんだ付けした後に、前記金属ベース板の前記絶縁基板とはんだ付けした接合面とは反対の面に対してショットピーニング処理を施すことを特徴とする半導体装置の製造方法が提供される。   In order to solve the above problems, the present invention has a structure in which an insulating substrate having a conductor layer on at least one surface of a ceramic substrate is soldered on a metal base plate, and a semiconductor chip is soldered on the insulating substrate. In the method of manufacturing a semiconductor device, after the metal base plate and the insulating substrate are soldered, a shot peening process is performed on a surface of the metal base plate opposite to the bonding surface soldered to the insulating substrate. A method for manufacturing a semiconductor device is provided.

このような半導体装置の製造方法によれば、金属ベース板と絶縁基板とをはんだ付けした後に、金属ベース板の絶縁基板とはんだ付けした接合面とは反対の面に対してショットピーニング処理を施し、当該面をほぼ平坦にするので、あらかじめ金属ベース板をはんだ付けのときに反る方向とは逆の方向に反らせておく必要がなくなる。これにより、金属ベース板と絶縁基板とのはんだ付けのとき、金属ベース板がほぼ平坦な状態ではんだ付けをすることができる。   According to such a method of manufacturing a semiconductor device, after the metal base plate and the insulating substrate are soldered, a shot peening process is performed on the surface of the metal base plate opposite to the soldered joint surface. Since the surface is substantially flat, it is not necessary to warp the metal base plate in advance in a direction opposite to the direction warped when soldering. Accordingly, when the metal base plate and the insulating substrate are soldered, the metal base plate can be soldered in a substantially flat state.

また、本発明では、セラミック基板の少なくとも一方の面に導体層を有する絶縁基板が金属ベース板上にはんだ接合され、前記絶縁基板上に半導体チップがはんだ接合された構造を有する半導体装置において、前記金属ベース板と前記絶縁基板とがはんだ付けされた後に、前記金属ベース板の前記絶縁基板とはんだ付けされた接合面とは反対の面に対してショットピーニング処理が施されていることを特徴とする半導体装置が提供される。   Further, in the present invention, in a semiconductor device having a structure in which an insulating substrate having a conductor layer on at least one surface of a ceramic substrate is soldered on a metal base plate, and a semiconductor chip is soldered on the insulating substrate, After the metal base plate and the insulating substrate are soldered, a shot peening process is performed on the surface of the metal base plate opposite to the bonding surface soldered to the insulating substrate. A semiconductor device is provided.

このような半導体装置によれば、金属ベース板と絶縁基板とがはんだ付けされた後に、金属ベース板の絶縁基板とはんだ付けされた接合面とは反対の面に対してショットピーニング処理が施され、当該面がほぼ平坦にされるので、あらかじめ金属ベース板がはんだ付けされるときに反る方向とは逆の方向に反らせておく必要がなくなる。これにより、金属ベース板と絶縁基板とがはんだ付けされるとき、金属ベース板がほぼ平坦な状態ではんだ付けがされる。   According to such a semiconductor device, after the metal base plate and the insulating substrate are soldered, the shot peening process is performed on the surface of the metal base plate opposite to the soldered joint surface. Since the surface is substantially flat, it is not necessary to bend the metal base plate in a direction opposite to the direction warped in advance. Thus, when the metal base plate and the insulating substrate are soldered, the metal base plate is soldered in a substantially flat state.

本発明の半導体装置の製造方法によれば、金属ベース板と絶縁基板とのはんだ付けのとき、金属ベース板がほぼ平坦な状態ではんだ付けをすることができるので、金属ベース板と絶縁基板との間のはんだ付け性が向上する。これにより、金属ベース板と絶縁基板との間の熱の放散効率が良好となり、耐久性と信頼性が高い半導体装置を製造することが可能となる。   According to the semiconductor device manufacturing method of the present invention, when the metal base plate and the insulating substrate are soldered, the metal base plate can be soldered in a substantially flat state. The solderability between the two is improved. As a result, heat dissipation efficiency between the metal base plate and the insulating substrate is improved, and a semiconductor device having high durability and reliability can be manufactured.

また、本発明の半導体装置によれば、金属ベース板と絶縁基板とがはんだ付けされるとき、金属ベース板がほぼ平坦な状態ではんだ付けされるので、金属ベース板の絶縁基板との間の熱の放散効率が良好であり、耐久性と信頼性が高い動作が可能となる。   In addition, according to the semiconductor device of the present invention, when the metal base plate and the insulating substrate are soldered, the metal base plate is soldered in a substantially flat state, so that the metal base plate is in contact with the insulating substrate between the metal base plate and the insulating substrate. The heat dissipation efficiency is good, and operation with high durability and reliability is possible.

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、実施の形態に係るパワーモジュールの側方断面図である。
パワーモジュール２０は、金属ベース板１上に下からはんだ層２、金属放熱板３ａ、セラミック板３ｂ、金属回路板３ｃ、はんだ層４、および半導体チップ５が順に積層されている構造となっている。セラミック板３ｂは、下面に金属放熱板３ａが、上面に金属回路板３ｃが、たとえばダイレクトボンディング法によって直接接合されている。ここでは、接合された金属放熱板３ａ、セラミック板３ｂ、および金属回路板３ｃを合わせて絶縁基板３とする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a side sectional view of a power module according to an embodiment.
The power module 20 has a structure in which a solder layer 2, a metal heat radiating plate 3a, a ceramic plate 3b, a metal circuit board 3c, a solder layer 4, and a semiconductor chip 5 are sequentially laminated on the metal base plate 1 from the bottom. . The ceramic plate 3b has a metal heat radiating plate 3a on the lower surface and a metal circuit plate 3c on the upper surface directly bonded by, for example, a direct bonding method. Here, the joined metal radiator plate 3a, ceramic plate 3b, and metal circuit board 3c are combined to form the insulating substrate 3.

金属ベース板１には、樹脂ケース６が接着されており、この樹脂ケース６は、内部がゲル９で封止され、上面が樹脂蓋１０で接着されている。金属回路板３ｃ上にはんだ付けされている半導体チップ５は、対応する端子７とワイヤ８で接続されている。   A resin case 6 is bonded to the metal base plate 1, and the inside of the resin case 6 is sealed with a gel 9 and the upper surface is bonded with a resin lid 10. The semiconductor chip 5 soldered on the metal circuit board 3 c is connected to the corresponding terminal 7 by a wire 8.

ここで、絶縁基板３に用いられるセラミック板３ｂは、たとえばアルミナ（Ａｌ2Ｏ3）を主成分とする適当な厚さの基板である。また、金属放熱板３ａと金属回路板３ｃは、たとえば適当な厚さの銅箔を用いて形成されている。 Here, the ceramic plate 3b used for the insulating substrate 3 is a substrate having an appropriate thickness mainly composed of alumina (Al 2 O 3 ), for example. Moreover, the metal heat sink 3a and the metal circuit board 3c are formed, for example using the copper foil of appropriate thickness.

絶縁基板３と半導体チップ５を接合するはんだ層４、および絶縁基板３と金属ベース板１を接合するはんだ層２は、たとえば成分にスズを含むスズ系はんだで構成されている。なお、これらのはんだ層２、４には、いずれも成分に鉛を含まない、いわゆる鉛フリーはんだが用いられている。   The solder layer 4 that joins the insulating substrate 3 and the semiconductor chip 5 and the solder layer 2 that joins the insulating substrate 3 and the metal base plate 1 are made of, for example, tin-based solder containing tin as a component. Note that these solder layers 2 and 4 use so-called lead-free solder, which does not contain lead as a component.

この鉛フリーはんだとしては、その成分に、銀（Ａｇ）、ビスマス（Ｂｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）等を含むスズ系はんだが用いられる。   As this lead-free solder, tin-based components containing silver (Ag), bismuth (Bi), copper (Cu), indium (In), antimony (Sb), zinc (Zn), aluminum (Al), etc. Solder is used.

半導体チップ５は、たとえばシリコン（Ｓｉ）を主成分とするＩＧＢＴやＦＷＤといったパワー半導体であり、動作時には比較的高温の発熱を伴い得るチップ部品である。金属ベース板１は、主に熱伝導率とコストを考慮して、たとえば無酸素銅を用いて構成されている。また、ここでは図示は省略するが、金属ベース板１の下面側（絶縁基板３との接合面とは反対の面側）には、放熱フィンが取り付けられるようになっている。   The semiconductor chip 5 is a power semiconductor such as IGBT or FWD whose main component is silicon (Si), for example, and is a chip component that can generate heat at a relatively high temperature during operation. The metal base plate 1 is configured using, for example, oxygen-free copper, mainly considering thermal conductivity and cost. Although illustration is omitted here, a heat radiating fin is attached to the lower surface side of the metal base plate 1 (the surface side opposite to the bonding surface with the insulating substrate 3).

このようなパワーモジュール２０は、動作時に半導体チップ５が発熱し、その熱ははんだ層４、金属回路板３ｃ、セラミック板３ｂ、金属放熱板３ａ、はんだ層２へと順に伝達され、放散されるようになっている。それにより、半導体チップ５の温度上昇が防止され、その正常な動作と、金属回路板３ｃおよび金属放熱板３ａとの接続が確保されるようになっている。   In such a power module 20, the semiconductor chip 5 generates heat during operation, and the heat is sequentially transmitted to the solder layer 4, the metal circuit board 3c, the ceramic board 3b, the metal heat sink 3a, and the solder layer 2 and is dissipated. It is like that. Thereby, the temperature rise of the semiconductor chip 5 is prevented, and the normal operation and the connection between the metal circuit board 3c and the metal heat radiating board 3a are ensured.

上記構成を有する本実施の形態のパワーモジュール２０を形成するときには、鉛フリーはんだを用いたはんだ付けをする前に、あらかじめ金属ベース板１にはんだ層２の形成面側と反対の面側に凸状の反りを与えることはしない。すなわち、金属ベース板１にはあらかじめ反りを与えることはせず、平坦な状態の金属ベース板１に対して絶縁基板３のはんだ付けを行う。したがって、金属ベース板１は、はんだ付けを行うとはんだ層２の形成面側と反対の面側に凹状に反りが生じる。   When forming the power module 20 of the present embodiment having the above-described configuration, the metal base plate 1 is previously projected on the surface side opposite to the surface on which the solder layer 2 is formed before soldering using lead-free solder. The warp of the shape is not given. That is, the metal base plate 1 is not warped in advance, and the insulating substrate 3 is soldered to the flat metal base plate 1. Accordingly, when the metal base plate 1 is soldered, a concave warpage occurs on the surface side opposite to the surface on which the solder layer 2 is formed.

この凹状の反りを生じさせたままでは、上述のとおり、金属ベース板１に対して放熱フィンを固定する際に間に隙間が生じてしまい、放熱性が著しく阻害される。そこで、金属ベース板１のはんだ層２の形成面側と反対の面側にショットピーニング処理を施すことによって反りを解消する。   If the concave warp is generated, a gap is generated between the metal base plate 1 and the heat dissipating fins as described above, and the heat dissipation is significantly hindered. Therefore, the warp is eliminated by performing shot peening on the surface of the metal base plate 1 opposite to the surface on which the solder layer 2 is formed.

なお、上記の実施の形態において、金属ベース板１にはんだ層２の形成側とは反対側に凸状の反りをあらかじめ与えない例で説明をしたが、これに限るものではない。たとえば、金属ベース板１にはんだ層２の形成側とは反対側に軽度の凸状の反りを与えた上でショットピーニング処理を施してもよい。このようにすれば、反りを与える加工、ショットピーニング処理双方の加工歪を小さくすることができる。   In the above embodiment, the metal base plate 1 has been described as an example in which a convex warp is not given in advance to the side opposite to the side on which the solder layer 2 is formed, but this is not restrictive. For example, the metal base plate 1 may be subjected to the shot peening process after giving a slight convex warpage to the side opposite to the side on which the solder layer 2 is formed. In this way, it is possible to reduce the processing distortions in both the warping processing and the shot peening processing.

以下、ショットピーニング処理について説明する。
図２は、実施の形態に係るショットピーニング処理を示す図である。
金属ベース板１のはんだ層２の形成面側と反対の面側に対してショットピーニング処理を施す場合には、金属ベース板１のはんだ層２の形成面側と反対の面に対してショット加速装置で加速したショット材３１を垂直に衝突させる。すると、ショット材３１が衝突した面は表面に加工硬化層１ａが形成される。この加工硬化層１ａが形成されると、金属ベース板１の両面の加工硬化度の差により、ショットピーニング処理を施した面全体が凸状に変形する。 Hereinafter, the shot peening process will be described.
FIG. 2 is a diagram illustrating a shot peening process according to the embodiment.
When shot peening is performed on the surface of the metal base plate 1 opposite to the surface on which the solder layer 2 is formed, shot acceleration is performed on the surface of the metal base plate 1 opposite to the surface on which the solder layer 2 is formed. The shot material 31 accelerated by the apparatus is collided vertically. Then, the work hardened layer 1a is formed on the surface where the shot material 31 collides. When the work hardened layer 1a is formed, the entire surface subjected to the shot peening process is deformed into a convex shape due to the difference in the work hardening degree of both surfaces of the metal base plate 1.

ショットピーニング処理を行うときには、ショット材３１を投射する投射ノズル３０をＸ方向、Ｙ方向２軸動作可能なアクチュエータに設置し、固定したパワーモジュール２０に対して一定の条件で照射することで、連続的、かつ均一に処理することができる。   When performing the shot peening process, the projection nozzle 30 that projects the shot material 31 is installed in an actuator that can operate in two directions in the X direction and the Y direction, and the fixed power module 20 is irradiated under a certain condition to continuously Can be processed uniformly and uniformly.

また、ショットピーニング処理を施す面の加工硬化度をコントロールすることによって反り量を調節することができる。加工硬化度をコントロールする方法としては、たとえば空圧でショット材を加速する場合には、空気の圧力と加工時間を調節することによってコントロールする。また、遠心力でショット材を加速する場合には、遠心力を発生させる電動機の回転数等と加工時間を調節することによってコントロールする。   Further, the amount of warpage can be adjusted by controlling the degree of work hardening of the surface to be shot peened. As a method for controlling the work hardening degree, for example, when the shot material is accelerated by air pressure, it is controlled by adjusting the air pressure and the processing time. Further, when the shot material is accelerated by centrifugal force, the shot material is controlled by adjusting the rotation speed of the electric motor that generates the centrifugal force and the processing time.

ショットピーニング処理によって金属ベース板１の反りを矯正するときは、たとえば空圧でショット材を加速する場合には、空圧を０．１ＭＰａ〜０．５ＭＰａ、ノズルから金属ベース板１までの距離を０ｍｍ〜１００ｍｍ、投射時間を１分〜５分とする。空圧や距離、投射時間は金属ベース板１の厚さや大きさ等によって変化する反りの大きさに応じて調整する。   When correcting the warp of the metal base plate 1 by shot peening, for example, when accelerating the shot material with air pressure, the air pressure is 0.1 MPa to 0.5 MPa, and the distance from the nozzle to the metal base plate 1 is set. The projection time is 0 to 100 mm and the projection time is 1 to 5 minutes. The air pressure, the distance, and the projection time are adjusted according to the amount of warpage that varies depending on the thickness and size of the metal base plate 1.

以上のような処理を行うことによって、金属ベース板１を平坦な状態のままで絶縁基板３との間のはんだ付けを行うことができるので、当該はんだ付けが簡単になることはもとより、はんだ未接合部が生じることを防ぐことができることにより、パワーモジュールの放熱性が阻害されることがなくなり、耐久性と信頼性の高いパワーモジュールを製造することが可能となる。   By performing the above processing, the metal base plate 1 can be soldered to the insulating substrate 3 while keeping the metal base plate 1 in a flat state. Since it can prevent that a junction part arises, the heat dissipation of a power module will not be inhibited, and it will become possible to manufacture a power module with high durability and reliability.

なお、ショットピーニング処理に用いるショット材を加速する方法は、上述した空圧による方法および遠心力による方法を示したが、ショット材が加速され、ショットピーニング処理を行うことができるならばどのような加速方法を使ってもよい。上述した方法の他には、たとえば超音波によって加速してもよい。また、ショットピーニング処理に用いるショット材は、ショットピーニング処理を行うことができるならばどのようなショット材を用いてもよい。   In addition, the method of accelerating the shot material used for the shot peening process has shown the above-described method using the air pressure and the method using the centrifugal force. An acceleration method may be used. In addition to the method described above, acceleration may be performed by, for example, ultrasonic waves. Any shot material may be used as the shot material used for the shot peening process as long as the shot peening process can be performed.

実施の形態に係るパワーモジュールの側方断面図である。It is side sectional drawing of the power module which concerns on embodiment. 実施の形態に係るショットピーニング処理を示す図である。It is a figure which shows the shot peening process which concerns on embodiment. 従来のパワーモジュールの要部断面模式図である。It is a principal part cross-sectional schematic diagram of the conventional power module. 放熱ベースが反った状態の要部断面模式図である。It is a principal part cross-sectional schematic diagram of the state in which the thermal radiation base curved.

符号の説明Explanation of symbols

１ 金属ベース板
２、４ はんだ層
３ 絶縁基板
３ａ 金属放熱板
３ｂ セラミック板
３ｃ 金属回路板
５ 半導体チップ
６ 樹脂ケース
７ 端子
８ ワイヤ
９ ゲル
１０ 樹脂蓋
２０ パワーモジュール
DESCRIPTION OF SYMBOLS 1 Metal base board 2, 4 Solder layer 3 Insulation board 3a Metal heat sink 3b Ceramic board 3c Metal circuit board 5 Semiconductor chip 6 Resin case 7 Terminal 8 Wire 9 Gel 10 Resin lid 20 Power module

Claims (7)

セラミック基板の少なくとも一方の面に導体層を有する絶縁基板が金属ベース板上にはんだ接合され、前記絶縁基板上に半導体チップがはんだ接合された構造を有する半導体装置の製造方法において、
前記金属ベース板と前記絶縁基板とをはんだ付けした後に、前記金属ベース板の前記絶縁基板とはんだ付けした接合面とは反対の面に対してショットピーニング処理を施すことを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device having a structure in which an insulating substrate having a conductor layer on at least one surface of a ceramic substrate is soldered onto a metal base plate, and a semiconductor chip is soldered onto the insulating substrate.
A semiconductor device characterized in that after the metal base plate and the insulating substrate are soldered, a shot peening process is performed on a surface of the metal base plate opposite to the bonding surface soldered to the insulating substrate. Production method. 前記はんだ接合に用いるはんだは、鉛を含有しないはんだであることを特徴とする請求項１記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the solder used for the solder bonding is a solder not containing lead. 前記ショットピーニング処理は、ショット材を超音波により加速させて行うことを特徴とする請求項１記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the shot peening process is performed by accelerating a shot material with ultrasonic waves. 前記ショットピーニング処理は、ショット材を空圧により加速させて行うことを特徴とする請求項１記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the shot peening process is performed by accelerating a shot material by air pressure. 前記ショットピーニング処理は、ショット材を電動機等による遠心力により加速させて行うことを特徴とする請求項１記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the shot peening process is performed by accelerating the shot material by a centrifugal force generated by an electric motor or the like. セラミック基板の少なくとも一方の面に導体層を有する絶縁基板が金属ベース板上にはんだ接合され、前記絶縁基板上に半導体チップがはんだ接合された構造を有する半導体装置において、
前記金属ベース板と前記絶縁基板とがはんだ付けされた後に、前記金属ベース板の前記絶縁基板とはんだ付けされた接合面とは反対の面に対してショットピーニング処理が施されていることを特徴とする半導体装置。 In a semiconductor device having a structure in which an insulating substrate having a conductor layer on at least one surface of a ceramic substrate is soldered on a metal base plate, and a semiconductor chip is soldered on the insulating substrate,
After the metal base plate and the insulating substrate are soldered, a shot peening process is performed on a surface of the metal base plate opposite to the bonding surface soldered to the insulating substrate. A semiconductor device. 前記はんだ接合に用いられるはんだは、鉛を含有しないはんだであることを特徴とする請求項６記載の半導体装置。
The semiconductor device according to claim 6, wherein the solder used for the solder bonding is a solder not containing lead.
JP2005148913A 2005-05-23 2005-05-23 Process for manufacturing semiconductor device, and semiconductor device Pending JP2006332084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005148913A JP2006332084A (en) 2005-05-23 2005-05-23 Process for manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148913A JP2006332084A (en) 2005-05-23 2005-05-23 Process for manufacturing semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2006332084A true JP2006332084A (en) 2006-12-07

Family

ID=37553504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148913A Pending JP2006332084A (en) 2005-05-23 2005-05-23 Process for manufacturing semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2006332084A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141384A1 (en) * 2014-03-20 2015-09-24 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
WO2017047544A1 (en) * 2015-09-17 2017-03-23 富士電機株式会社 Method for manufacturing semiconductor device
CN106548988A (en) * 2015-09-16 2017-03-29 富士电机株式会社 Semiconductor device
WO2017169857A1 (en) * 2016-03-31 2017-10-05 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
WO2022220191A1 (en) * 2021-04-14 2022-10-20 三菱電機株式会社 Substrate manufacturing method, method for manufacturing power semiconductor device, and substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003127065A (en) * 2001-10-19 2003-05-08 Nkk Corp Method for controlling surface shape of steel plate and steel plate
JP2003204020A (en) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp Semiconductor device
JP2004169100A (en) * 2002-11-19 2004-06-17 Nippon Steel Corp Ultrasonic shot-peening treating machine and ultrasonic shot-peening treating apparatus
JP2004214284A (en) * 2002-12-27 2004-07-29 Dowa Mining Co Ltd Metal-ceramic bonding substrate and method of manufacturing the same
JP2004356625A (en) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003127065A (en) * 2001-10-19 2003-05-08 Nkk Corp Method for controlling surface shape of steel plate and steel plate
JP2003204020A (en) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp Semiconductor device
JP2004169100A (en) * 2002-11-19 2004-06-17 Nippon Steel Corp Ultrasonic shot-peening treating machine and ultrasonic shot-peening treating apparatus
JP2004214284A (en) * 2002-12-27 2004-07-29 Dowa Mining Co Ltd Metal-ceramic bonding substrate and method of manufacturing the same
JP2004356625A (en) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd Semiconductor device and method for manufacturing the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276474B2 (en) 2014-03-20 2019-04-30 Fuji Electric Co., Ltd. Semiconductor device
US20160225688A1 (en) * 2014-03-20 2016-08-04 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6090529B2 (en) * 2014-03-20 2017-03-08 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
WO2015141384A1 (en) * 2014-03-20 2015-09-24 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
US10297527B2 (en) 2015-09-16 2019-05-21 Fuji Electric Co., Ltd. Semiconductor device
DE102016213508B4 (en) * 2015-09-16 2021-02-04 Fuji Electric Co., Ltd. Semiconductor component
CN106548988B (en) * 2015-09-16 2021-09-03 富士电机株式会社 Semiconductor device with a plurality of semiconductor chips
CN106548988A (en) * 2015-09-16 2017-03-29 富士电机株式会社 Semiconductor device
US10098254B2 (en) 2015-09-17 2018-10-09 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JPWO2017047544A1 (en) * 2015-09-17 2017-12-21 富士電機株式会社 Manufacturing method of semiconductor device
WO2017047544A1 (en) * 2015-09-17 2017-03-23 富士電機株式会社 Method for manufacturing semiconductor device
CN107431053B (en) * 2015-09-17 2020-10-13 富士电机株式会社 Method for manufacturing semiconductor device
CN107431053A (en) * 2015-09-17 2017-12-01 富士电机株式会社 The manufacture method of semiconductor device
CN107924889A (en) * 2016-03-31 2018-04-17 富士电机株式会社 The manufacture method of semiconductor device and semiconductor device
US10199305B2 (en) 2016-03-31 2019-02-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2017169857A1 (en) * 2016-03-31 2017-10-05 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
WO2022220191A1 (en) * 2021-04-14 2022-10-20 三菱電機株式会社 Substrate manufacturing method, method for manufacturing power semiconductor device, and substrate
JP7520215B2 (en) 2021-04-14 2024-07-22 三菱電機株式会社 Method for manufacturing a substrate, method for manufacturing a power semiconductor device, and substrate

Similar Documents

Publication Publication Date Title
JP4207896B2 (en) Semiconductor device
JP5214936B2 (en) Semiconductor device
JP4989552B2 (en) Electronic components
JP2007157863A (en) Power semiconductor device, and method of manufacturing same
JP4683043B2 (en) Manufacturing method of semiconductor device
JP2009283741A (en) Semiconductor device
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
JP2006100640A (en) Ceramic circuit board and power semiconductor module using same
JP2006332084A (en) Process for manufacturing semiconductor device, and semiconductor device
JP2010040881A (en) Positioning tool and method for manufacturing semiconductor device
JP2004356625A (en) Semiconductor device and method for manufacturing the same
JP2005332874A (en) Circuit board and semiconductor device employing it
JP2019079905A (en) Semiconductor device and semiconductor device manufacturing method
JP6183556B2 (en) Cooler integrated semiconductor module
JP2010199251A (en) Method of manufacturing semiconductor device
JP2006190728A (en) Electric power semiconductor device
JP5195314B2 (en) Manufacturing method of semiconductor device
JP2010219215A (en) Heat dissipation structure
JP2006286897A (en) Metal-ceramic bonding substrate
JP2011155227A (en) Semiconductor device and method of manufacturing the same
JP2010283169A (en) Method of manufacturing semiconductor device
JP2006140402A (en) Semiconductor integrated circuit device
JP5126073B2 (en) Manufacturing method of semiconductor device
JP4461268B2 (en) Semiconductor device component, manufacturing method thereof, and semiconductor device using the same
JP2004343035A (en) Heat radiating component, circuit board, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026