JP5195314B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5195314B2
JP5195314B2 JP2008285556A JP2008285556A JP5195314B2 JP 5195314 B2 JP5195314 B2 JP 5195314B2 JP 2008285556 A JP2008285556 A JP 2008285556A JP 2008285556 A JP2008285556 A JP 2008285556A JP 5195314 B2 JP5195314 B2 JP 5195314B2
Authority
JP
Japan
Prior art keywords
heat dissipation
solder
dissipation base
insulating substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008285556A
Other languages
Japanese (ja)
Other versions
JP2010114263A (en
Inventor
一永 大西
芳孝 西村
両角  朗
洋昭 外薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008285556A priority Critical patent/JP5195314B2/en
Publication of JP2010114263A publication Critical patent/JP2010114263A/en
Application granted granted Critical
Publication of JP5195314B2 publication Critical patent/JP5195314B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置の製造方法に関し、とくに放熱ベース上にセラミック等の絶縁基板が接合された半導体装置の製造方法に関する。 The present invention relates to the production how a semiconductor device, in particular an insulating substrate such as ceramic or the like on the heat radiating base about the manufacture how the semiconductor device is joined.

一般に、モータの可変速装置等に適用されるインバータ装置は、電力変換を行うパワー素子、このパワー素子を制御駆動するドライブ回路、保護回路、およびこれらを統括制御する制御回路等複数の半導体集積回路によって構成されている。最近では、こうしたインバータ装置のような大電力制御用の半導体装置は、直流を交流に変換するパワー素子、ドライブ回路および保護回路を一つのパッケージに内蔵したインテリジェント・パワー・モジュール(以下、IPMという)として製品化されている。   In general, an inverter device applied to a variable speed device of a motor includes a power element that performs power conversion, a drive circuit that controls and drives the power element, a protection circuit, and a plurality of semiconductor integrated circuits such as a control circuit that performs overall control thereof It is constituted by. Recently, high power control semiconductor devices such as inverter devices are intelligent power modules (hereinafter referred to as IPMs) that incorporate a power element that converts direct current into alternating current, a drive circuit, and a protection circuit in one package. It has been commercialized as.

図7は、従来のパワー半導体モジュールの要部断面模式図である。
図7に示すパワー半導体モジュール100の絶縁基板101には、窒化アルミニウム(AlN)等のセラミック基板101aの両面に、銅(Cu)やアルミニウム(Al)等の導体層101b,101cが形成された基板が使用され、その絶縁基板101上には、半田層102を介してパワー半導体等の半導体チップ103が接合されている。そして、このように半導体チップ103が接合された絶縁基板101は、その接合面側と反対面側で、半導体チップ103で発生した熱の放散を目的として、半田層104により銅、アルミニウム、アルミシリコンカーバイド(AlSiC)、銅モリブデン合金(Cu・Mo)等の金属で形成された板状の放熱ベース105に接合されている。
FIG. 7 is a schematic cross-sectional view of a main part of a conventional power semiconductor module.
The insulating substrate 101 of the power semiconductor module 100 shown in FIG. 7 is a substrate in which conductor layers 101b and 101c such as copper (Cu) and aluminum (Al) are formed on both surfaces of a ceramic substrate 101a such as aluminum nitride (AlN). A semiconductor chip 103 such as a power semiconductor is bonded to the insulating substrate 101 via a solder layer 102. Then, the insulating substrate 101 to which the semiconductor chip 103 is bonded in this way is copper, aluminum, aluminum silicon by the solder layer 104 for the purpose of radiating heat generated in the semiconductor chip 103 on the side opposite to the bonding surface side. It is joined to a plate-like heat dissipation base 105 made of a metal such as carbide (AlSiC) or copper molybdenum alloy (Cu · Mo).

このような構造のパワー半導体モジュール100を形成する場合、セラミック基板101aを含む絶縁基板101と金属製の放熱ベース105という、2つの熱膨張係数の異なる部材同士を半田層104によって接合しなければならない。そのため、元々平坦であった放熱ベース105が、半田付け後に反ってしまうことがある。   When the power semiconductor module 100 having such a structure is formed, two members having different thermal expansion coefficients, that is, the insulating substrate 101 including the ceramic substrate 101a and the metal heat dissipation base 105 must be joined together by the solder layer 104. . Therefore, the heat dissipation base 105 that was originally flat may be warped after soldering.

図8は、反った状態の放熱ベースを示す要部断面模式図である。なお、図8では、図7に示した要素と同一の要素については同一の符号を付している。
例えば、絶縁基板101のセラミック基板101aに窒化アルミニウムを用い、放熱ベース105に銅を用いた場合、窒化アルミニウムの熱膨張係数は約4.5ppm/K、銅の熱膨張係数は約16.5ppm/Kであり、比較的大きな差が生じる。そのため、半田付け後の冷却段階で、窒化アルミニウムよりも銅の収縮の方が大きくなり、放熱ベース105が絶縁基板101との接合面側に凸状に反ってしまうのである。放熱ベース105にこのような反りが発生した場合には、半田付け以後の装置組立工程等に支障をきたし、その反りの程度によっては、パワー半導体モジュール100の放熱性能低下が引き起こされることがあった。
FIG. 8 is a schematic cross-sectional view of an essential part showing the heat dissipation base in a warped state. In FIG. 8, the same elements as those shown in FIG. 7 are denoted by the same reference numerals.
For example, when aluminum nitride is used for the ceramic substrate 101a of the insulating substrate 101 and copper is used for the heat dissipation base 105, the thermal expansion coefficient of aluminum nitride is about 4.5 ppm / K, and the thermal expansion coefficient of copper is about 16.5 ppm / K, which produces a relatively large difference. Therefore, in the cooling stage after soldering, the shrinkage of copper is larger than that of aluminum nitride, and the heat dissipation base 105 is warped in a convex shape toward the joint surface with the insulating substrate 101. When such a warp occurs in the heat dissipation base 105, the device assembly process after soldering is hindered, and depending on the degree of the warp, the heat dissipation performance of the power semiconductor module 100 may be reduced. .

ところで、半導体装置の製造に用いられる半田は、その成分に鉛(Pb)を含んでいるものが少なくない。このような鉛を含む半田を利用した電子機器・電子部品は、もしそれが廃棄されて屋外に放置され酸性雨等に晒されると、半田から鉛が溶出して環境汚染を惹起するおそれがある。そのため、各種電子機器・電子部品には、鉛を含まないスズ(Sn)等を主成分としたいわゆる鉛フリー半田を利用することが望ましいとされている。電子・電気機器における特定有害物質の使用制限についての欧州連合(EU)によるRoHS指令に基づいて、とくに鉛を含む半田が制限され、その代用として、銀(Ag)、銅、亜鉛(Zn)、ビスマス(Bi)、インジウム(In)等の代替材を含む半田接合が提案されている。   By the way, many solders used for manufacturing semiconductor devices contain lead (Pb) as a component. Electronic devices and electronic parts that use such lead-containing solder, if discarded and left outdoors and exposed to acid rain, may lead to environmental pollution due to the elution of lead from the solder. . For this reason, it is desirable to use so-called lead-free solder mainly composed of tin (Sn) containing no lead for various electronic devices and electronic parts. Based on the European Union (EU) RoHS directive on the restriction of the use of specific hazardous substances in electronic and electrical equipment, solder containing lead in particular is restricted. As a substitute, silver (Ag), copper, zinc (Zn), A solder joint including an alternative material such as bismuth (Bi) or indium (In) has been proposed.

そのような鉛フリー半田は、鉛を含有した半田に比べて、その硬度が高いという性質を有している。鉛を含んだ半田を用いて、図7および図8に示したパワー半導体モジュール100の絶縁基板101を元々平坦な放熱ベース105と接合する場合は、半田付けの際にたとえ放熱ベース105の絶縁基板101側への凸状の反りが発生しても、半田自体が柔らかいため半田付け直後から半田層104がクリープ変形し、それらの間の応力が緩和される。その結果、放熱ベース105の反りが解消され、放熱ベース105は、元の平坦な状態か、あるいは平坦に近い状態に戻るようになる。   Such lead-free solder has a property that its hardness is higher than that of solder containing lead. When the insulating substrate 101 of the power semiconductor module 100 shown in FIGS. 7 and 8 is joined to the originally flat heat dissipation base 105 using solder containing lead, the insulating substrate of the heat dissipation base 105 is soldered at the time of soldering. Even if a convex warp toward the 101 side occurs, the solder itself is soft, so that the solder layer 104 undergoes creep deformation immediately after soldering, and the stress therebetween is relaxed. As a result, the warp of the heat radiating base 105 is eliminated, and the heat radiating base 105 returns to the original flat state or a state close to flat.

これに対し、それらの接合に鉛フリー半田を用いた場合には、半田が硬く半田層104のクリープ変形が起こらないため、平坦であった放熱ベース105に発生した凸状の反りは元に戻らないで残ってしまう。また、その反り量はおおよそ100μm〜900μm程度と大きい。その結果、前述のように半田付け以後の組立工程に支障をきたしたり、パワー半導体モジュール100の性能低下を引き起こしたりする場合がある。   On the other hand, when lead-free solder is used for joining them, since the solder is hard and the creep deformation of the solder layer 104 does not occur, the convex warpage generated in the flat heat radiation base 105 is restored. It will remain without. Further, the amount of warpage is as large as about 100 μm to 900 μm. As a result, as described above, the assembly process after soldering may be hindered or the performance of the power semiconductor module 100 may be degraded.

図9は、パワー半導体モジュールの組立工程を示す要部断面模式図である。なお、図9の各部には、図7および図8に示した要素と同一の要素については同一の符号を付している。   FIG. 9 is a schematic cross-sectional view of the relevant part showing the assembly process of the power semiconductor module. In FIG. 9, the same components as those shown in FIGS. 7 and 8 are denoted by the same reference numerals.

パワー半導体モジュール100は、図9に示すように、通常、絶縁基板101と放熱ベース105との半田付け後に、さらに放熱ベース105を冷却フィン200にネジ止め等の方法で固定されるようになっている。   As shown in FIG. 9, the power semiconductor module 100 is usually fixed to the cooling fin 200 by screws or the like after the insulating substrate 101 and the heat dissipation base 105 are soldered. Yes.

絶縁基板101と放熱ベース105との接合に鉛を含んだ半田を用いた場合、その半田付け時に放熱ベース105に発生した凸状の反りは、その後解消される方向に向かう。そのため、放熱ベース105と冷却フィン200との間の接触熱抵抗は比較的小さく抑えられ、半導体チップ103で発生した熱は、効率良く放熱ベース105から放散されていくようになる。   When solder containing lead is used for bonding between the insulating substrate 101 and the heat dissipation base 105, the convex warpage generated in the heat dissipation base 105 during the soldering tends to be eliminated thereafter. Therefore, the contact thermal resistance between the heat dissipation base 105 and the cooling fin 200 is kept relatively small, and the heat generated in the semiconductor chip 103 is efficiently dissipated from the heat dissipation base 105.

これに対し、絶縁基板101との接合に鉛フリー半田を用い放熱ベース105が絶縁基板101側に大きく凸状に反ってしまっている場合、図9に示したように、冷却フィン200の平坦な面との間に大きな隙間201が発生するようになる。このような隙間201が発生すると、接触熱抵抗が大きくなるため半導体チップ103で発生した熱の放散効率が低下し、半導体チップ103の接合部の温度が異常上昇して熱破壊が起こりかねない。また、放熱ベース105が絶縁基板101側に大きく凸状に反ってしまっている場合には、放熱ベース105を冷却フィン200へネジ止め等する際にセラミック基板101aが割れてしまう等の問題が発生する場合もある。   On the other hand, when lead-free solder is used for bonding with the insulating substrate 101 and the heat dissipation base 105 is greatly bent in a convex shape toward the insulating substrate 101, the cooling fin 200 is flat as shown in FIG. A large gap 201 is generated between the surface. When such a gap 201 is generated, the contact thermal resistance is increased, so that the efficiency of dissipation of the heat generated in the semiconductor chip 103 is lowered, and the temperature at the junction of the semiconductor chip 103 is abnormally increased, which may cause thermal destruction. In addition, when the heat dissipation base 105 is greatly warped toward the insulating substrate 101, there is a problem that the ceramic substrate 101a is cracked when the heat dissipation base 105 is screwed to the cooling fin 200. There is also a case.

そこで、絶縁基板と放熱ベースの接合、および絶縁基板と半導体チップの接合に、鉛を含まない鉛フリー半田を用いた半導体装置の製造方法として、例えば特許文献1に記載されているような技術が提案されている。この提案では、放熱ベースと絶縁基板を半田接合する際に、放熱ベースにあらかじめ反対向き(凹状)に所定の大きさの反り(反り付け量)を与えておいてから鉛フリー半田を用いて絶縁基板を半田接合して、結果として放熱ベースが絶縁基板にほぼ平坦な状態で半田接合されるようにしている。そのため、放熱ベースを冷却フィン等の平坦な面に取り付ける際、その部材との間に大きな隙間ができず、必要な接触面積が確保され、取付け時のセラミック基板の破損が防止される。   Therefore, as a method for manufacturing a semiconductor device using lead-free solder that does not contain lead for joining the insulating substrate and the heat dissipation base and joining the insulating substrate and the semiconductor chip, for example, a technique as described in Patent Document 1 is available. Proposed. In this proposal, when soldering the heat dissipation base and the insulating substrate, the heat dissipation base is preliminarily given a predetermined amount of warpage (recessed) and then insulated using lead-free solder. As a result, the heat dissipation base is soldered to the insulating substrate in a substantially flat state. For this reason, when the heat radiation base is attached to a flat surface such as a cooling fin, a large gap is not formed between the member and the member, a necessary contact area is ensured, and damage to the ceramic substrate during attachment is prevented.

一方、絶縁基板と放熱ベースの半田接合時には、未接合部(ボイド)が発生する場合がある。一般にボイドの発生原因としては、半田材料中に含まれている溶存ガス、成形された板半田(ペレット)や放熱ベースの表面、あるいは絶縁基板の電極酸化膜での還元後に発生するガス(例えば水蒸気等)が半田中に残存することや、放熱ベース・絶縁基板・半田表面の酸化膜が還元しきれず半田と接合しないこと等が想定されている。とくに、放熱ベースにあらかじめ与えられた反りによって板半田と放熱ベースとの間に隙間が生じていると、半田溶融時に巻き込まれる外気がボイドとなり易い。そこで、不活性ガス雰囲気中で、あるいは減圧した状態で半田溶融を行う真空半田付け工法により、こうしたボイドの発生を防ぐことが知られている。
特開2006−202884号公報(段落番号[0019]〜[0026]、図1)
On the other hand, unbonded portions (voids) may occur when soldering the insulating substrate and the heat dissipation base. In general, voids are caused by the dissolved gas contained in the solder material, the formed sheet solder (pellet), the surface of the heat dissipation base, or the gas generated after reduction on the electrode oxide film of the insulating substrate (for example, water vapor) Etc.) remain in the solder, and it is assumed that the oxide film on the heat dissipation base, the insulating substrate, and the solder surface cannot be reduced and cannot be joined to the solder. In particular, if there is a gap between the sheet solder and the heat dissipation base due to the warp given in advance to the heat dissipation base, the outside air that is involved when the solder melts tends to become voids. Thus, it is known to prevent such voids from being generated by a vacuum soldering method in which solder is melted in an inert gas atmosphere or under reduced pressure.
JP 2006-202884 A (paragraph numbers [0019] to [0026], FIG. 1)

ところが、こうしたボイドの発生を防ぐための減圧工程では、溶融した半田内部からボイドが抜け出る際に、周辺に半田が飛散するおそれがあった。とくに、飛散した半田飛沫が放熱ベースの外周端部にまで到達すると、後工程における保護ケースの嵌め合わせ面に干渉して、組立不良の原因となってしまう。また、放熱ベースに与えられた反りに起因して発生するボイドは、溶存ガス等のボイドに比べて大容積のものとなるため、半田飛散の数、量ともに多くなる傾向にある。したがって、従来から半導体装置の製造工程においては、効率的な半田飛沫の抑止が求められていた。   However, in the decompression process for preventing the generation of such voids, when the voids escape from the molten solder, there is a risk that the solder will be scattered around. In particular, if the scattered solder splashes reach the outer peripheral end of the heat dissipation base, it interferes with the mating surface of the protective case in the subsequent process, causing assembly failure. In addition, voids generated due to warping applied to the heat dissipation base have a larger volume than voids such as dissolved gas, and therefore, both the number and amount of solder scattering tend to increase. Therefore, conventionally, in the manufacturing process of a semiconductor device, efficient suppression of solder splash has been demanded.

本発明はこのような点に鑑みてなされたものであり、半田付け前の組立工程で使用される位置決め治具によって半田飛散を阻止するようにした半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of these points, and an object thereof is to provide a method for manufacturing a semiconductor device in which solder scattering is prevented by a positioning jig used in an assembly process before soldering. To do.

本発明では、上記問題を解決するために、一方の主面に配線層が形成された絶縁基板を放熱ベース上に接合するとともに前記絶縁基板の前記配線層側に半導体チップを半田接合してなる半導体装置の製造方法が提供される。この半導体装置の製造方法は、前記放熱ベースに、前記絶縁基板との接合面とは反対側に凸状の反りを所定の反り量で加工する工程と、底面が曲面をなす位置決め治具によって前記放熱ベース上で前記絶縁基板および接合材料を固定する工程と、前記接合材料を加熱溶融することで前記放熱ベースに前記絶縁基板を接合する工程と、を含み、前記位置決め治具の底面を、前記放熱ベースとの間隔が100μm以下となるように曲面形状としたことを特徴とする。   In the present invention, in order to solve the above problem, an insulating substrate having a wiring layer formed on one main surface is bonded onto a heat dissipation base, and a semiconductor chip is bonded to the wiring layer side of the insulating substrate by soldering. A method for manufacturing a semiconductor device is provided. In this method of manufacturing a semiconductor device, the heat dissipation base includes a step of processing a convex warp on a side opposite to the bonding surface with the insulating substrate with a predetermined amount of warpage, and a positioning jig having a curved bottom surface. A step of fixing the insulating substrate and a bonding material on a heat dissipation base, and a step of bonding the insulating substrate to the heat dissipation base by heating and melting the bonding material, the bottom surface of the positioning jig being It is characterized by having a curved surface shape so that the distance from the heat dissipation base is 100 μm or less.

本発明によれば、半導体装置の製造時における半田飛散を阻止して、製品の不良発生を抑止することが可能となり、接合品質の向上を図ることができる。   According to the present invention, it is possible to prevent solder from being scattered during the manufacture of a semiconductor device, to suppress the occurrence of product defects, and to improve the bonding quality.

以下、図面を参照して比較対象としての従来の製造方法について説明し、その後に本発明の実施の形態について説明する。
(従来の製造方法)
図10は、従来の位置決め治具を用いたパワー半導体モジュールの製造工程の一つであって、(A)は部材のセット工程、(B)は加熱工程、(C)は減圧工程を示す断面模式図である。
Hereinafter, a conventional manufacturing method as a comparison object will be described with reference to the drawings, and then an embodiment of the present invention will be described.
(Conventional manufacturing method)
FIG. 10 is one of the manufacturing processes of a power semiconductor module using a conventional positioning jig, in which (A) is a member setting process, (B) is a heating process, and (C) is a pressure reducing process. It is a schematic diagram.

パワー半導体モジュールの製造では、図10(A)に示すように反り加工した放熱ベース2上に絶縁基板1が板半田3を介してセットされる。絶縁基板1は、Cu層1a、セラミックス板1b、およびCu層1cが積層された基板として構成されている。なお、セラミックス板1bとしては、アルミナ(Al23)、窒化シリコン(Si34)、窒化アルミニウム(AlN)等を主成分とする基板が用いられる。 In the manufacture of the power semiconductor module, the insulating substrate 1 is set via the sheet solder 3 on the heat-radiating base 2 warped as shown in FIG. The insulating substrate 1 is configured as a substrate in which a Cu layer 1a, a ceramic plate 1b, and a Cu layer 1c are stacked. As the ceramic plate 1b, a substrate mainly composed of alumina (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), aluminum nitride (AlN), or the like is used.

両面に導体層を有する絶縁基板1には、その一方の主面ではCu層1aが配線層として形成され、他方のCu層1cが放熱ベース2と板半田3によって半田接合される。後の加熱工程で板半田3が溶融したとき、絶縁基板1が移動しないように、放熱ベース2上で位置決め治具4により固定される。   An insulating substrate 1 having conductor layers on both sides is formed with a Cu layer 1 a as a wiring layer on one main surface, and the other Cu layer 1 c is soldered by a heat dissipation base 2 and a plate solder 3. When the plate solder 3 is melted in the subsequent heating process, the insulating substrate 1 is fixed on the heat radiation base 2 by the positioning jig 4 so that it does not move.

図11は、従来の絶縁基板の接合時に放熱ベース上に設置される位置決め治具であって、(A)はその平面図、(B)はB−B線に沿った断面図である。
従来の位置決め治具4は、上下面が平行な枠体40を放熱ベース2上の所定位置に固定することで、絶縁基板1を放熱ベース2上に位置決めする治具である。すなわち枠体40には、同図(A)に示すような長辺がX、短辺がY(≦X)の矩形の開口部41が形成されている。この開口部41にほぼ同一形状の絶縁基板1を嵌め込んで、板半田3とともに絶縁基板1を放熱ベース2上に配置することができる。なお、位置決め治具4の左右に形成されているねじ孔42は、放熱ベース2上での位置合わせのためのものである。
FIGS. 11A and 11B are positioning jigs installed on a heat dissipation base at the time of joining conventional insulating substrates, in which FIG. 11A is a plan view and FIG. 11B is a cross-sectional view taken along line BB.
The conventional positioning jig 4 is a jig for positioning the insulating substrate 1 on the heat radiating base 2 by fixing a frame body 40 whose upper and lower surfaces are parallel to a predetermined position on the heat radiating base 2. That is, a rectangular opening 41 having a long side X and a short side Y (≦ X) as shown in FIG. The insulating substrate 1 having substantially the same shape can be fitted into the opening 41, and the insulating substrate 1 together with the sheet solder 3 can be disposed on the heat dissipation base 2. The screw holes 42 formed on the left and right of the positioning jig 4 are for alignment on the heat dissipation base 2.

放熱ベース2は、絶縁基板1に配置された図示しないパワー半導体チップからの発熱を逃がすために、同じく図示しない放熱フィン等に固定される放熱ベースである。この放熱ベース2には、絶縁基板1が半田接合される主面とは反対側に凸状をなすように、あらかじめ反りが与えられている。ここで、放熱ベース2の反り付け量は、たとえば半田付け時に放熱ベース2が平坦であったときに発生する絶縁基板1側への凸状の反りが約200μm〜約1000μmの範囲である場合、約100μm〜約900μmの範囲である。   The heat radiating base 2 is a heat radiating base that is fixed to a heat radiating fin (not shown) or the like in order to release heat generated from a power semiconductor chip (not shown) arranged on the insulating substrate 1. The heat dissipation base 2 is warped in advance so as to have a convex shape opposite to the main surface to which the insulating substrate 1 is soldered. Here, the amount of warping of the heat dissipation base 2 is, for example, when the convex warpage toward the insulating substrate 1 that occurs when the heat dissipation base 2 is flat during soldering is in the range of about 200 μm to about 1000 μm. The range is from about 100 μm to about 900 μm.

板半田3には、鉛を含まない半田材(鉛フリー半田)が用いられる。この板半田3の成分は、銀、ビスマス、銅、インジウム、アンチモン(Sb)、亜鉛、アルミニウム等を含むスズ系半田である。また、鉛フリー半田の中でも融点が低いものを用いるほど、半田付けの際に放熱ベース2に加えられる熱が低くなるので、銅の膨張・収縮が小さく、放熱ベース2に発生する反りを小さく抑えることが可能になる。一般には、板半田3の融点は250℃以下であることが好ましいとされている。   A solder material (lead-free solder) that does not contain lead is used for the plate solder 3. The component of the plate solder 3 is tin-based solder containing silver, bismuth, copper, indium, antimony (Sb), zinc, aluminum and the like. Also, the lower the melting point of lead-free solder, the lower the heat applied to the heat dissipation base 2 during soldering, so the copper expansion / contraction is small and the warp generated in the heat dissipation base 2 is kept small. It becomes possible. In general, the melting point of the sheet solder 3 is preferably 250 ° C. or less.

図10(B)には、加熱炉6内でのリフロー処理による半田3aの溶融状態を示している。加熱炉6によって板半田3を280℃〜400℃に加熱溶融すると、放熱ベース2上の窪みで溶融した半田3aが気体を巻き込むことによって、絶縁基板1の下で溶融した半田3a内にはボイド5が発生しやすい。   FIG. 10B shows a molten state of the solder 3 a by the reflow process in the heating furnace 6. When the sheet solder 3 is heated and melted to 280 ° C. to 400 ° C. by the heating furnace 6, the solder 3 a melted in the depression on the heat radiation base 2 entrains the gas, so that voids are formed in the solder 3 a melted under the insulating substrate 1. 5 is likely to occur.

図10(C)には、水素または不活性ガス雰囲気中での減圧処理によって発生したボイド5を吸引除去するボイド抜きの状態を示している。図11に示すような位置決め治具4では、全体が平行な枠体40によって構成されているために、放熱ベース2にあらかじめ反対向きの反りが与えられていると放熱ベース2との間に隙間が生じる。したがって、減圧工程では、この隙間から半田3a内のボイド5が抜け出る際に、溶融した半田飛沫3bが放熱ベース2上に飛散しやすくなる。   FIG. 10C shows a void-removed state in which the void 5 generated by the decompression process in a hydrogen or inert gas atmosphere is removed by suction. In the positioning jig 4 as shown in FIG. 11, since the entire structure is constituted by the parallel frame body 40, if the heat dissipation base 2 is warped in the opposite direction in advance, there is a gap between the heat dissipation base 2. Occurs. Therefore, in the decompression step, when the void 5 in the solder 3 a comes out from this gap, the molten solder droplet 3 b is likely to be scattered on the heat dissipation base 2.

つぎに、本発明の実施の形態に係る2つの位置決め治具について説明する。
(第1の実施の形態)
図1は、第1の実施の形態に係るパワー半導体モジュールの半田溶融状態を示す断面模式図であって、(A)は絶縁基板の長手方向に沿う断面図、(B)は絶縁基板の短手方向に沿う断面図である。
Next, two positioning jigs according to the embodiment of the present invention will be described.
(First embodiment)
1A and 1B are schematic cross-sectional views showing a solder melting state of the power semiconductor module according to the first embodiment, in which FIG. 1A is a cross-sectional view along the longitudinal direction of the insulating substrate, and FIG. It is sectional drawing which follows a hand direction.

位置決め治具は、図1(A)、(B)に示すように、底面が放熱ベース2の2次元平面の反り形状に沿った例えば曲面形状(階段状あるいは直線的な傾斜面でもよい。)のカーボン治具4aを用いている。カーボン治具4aの底面は、放熱ベース2の外周部の反り形状に一致するだけでなく、放熱ベース2の開口部に接する位置での反り形状にも一致するように曲面加工しておけば、放熱ベース2との間の隙間が殆どなくなる。したがって、半田付け前の組立工程において、このカーボン治具4aを使用して絶縁基板1を放熱ベース2上で位置決めすることによって、半田飛散が抑止され、放熱ベース2の外周端部にまで半田が飛散することはない。   As shown in FIGS. 1A and 1B, the positioning jig has, for example, a curved surface shape (which may be a stepped shape or a linear inclined surface) whose bottom surface follows the warped shape of the two-dimensional plane of the heat radiating base 2. The carbon jig 4a is used. If the bottom surface of the carbon jig 4a is not only matched with the warped shape of the outer peripheral portion of the heat radiating base 2, but also curved so as to match the warped shape at the position in contact with the opening of the heat radiating base 2, There is almost no gap between the heat dissipating base 2. Therefore, in the assembly process before soldering, the insulating substrate 1 is positioned on the heat dissipation base 2 using the carbon jig 4a, so that solder scattering is suppressed, and the solder reaches the outer peripheral end of the heat dissipation base 2. It will not scatter.

つぎに、カーボン治具4aの形成方法について説明する。
カーボン治具4aは、プレス型によってプレス加工した後に切削加工を施す等して形成することができる。放熱ベース2との接触面に、放熱ベース2の反り量に対応する反りを与えるには、与える反り量に応じた形状のプレス型を用意し、このプレス型内にカーボン粉末を充填してプレスすることによって成型体を形成する。これにより、プレス型に応じた形状のカーボン治具4aが形成される。このような方法によれば、プレス型を変更することにより、機械的な加工を行わずに、様々な反り量および平面サイズのカーボン治具4aを形成することができる。また、カーボン治具4aの底面に段差加工を施して、放熱ベース2の反り量に対応する反りを与えることもできる。
Next, a method for forming the carbon jig 4a will be described.
The carbon jig 4a can be formed by performing a cutting process after being pressed by a press die. In order to give warpage corresponding to the amount of warpage of the heat dissipation base 2 to the contact surface with the heat dissipation base 2, a press die having a shape corresponding to the amount of warpage to be applied is prepared, and the press die is filled with carbon powder. By doing so, a molded body is formed. Thereby, the carbon jig 4a having a shape corresponding to the press die is formed. According to such a method, by changing the press die, the carbon jig 4a having various warpage amounts and plane sizes can be formed without performing mechanical processing. Further, the bottom surface of the carbon jig 4 a can be stepped to give a warp corresponding to the warp amount of the heat dissipation base 2.

(第2の実施の形態)
図2は、第2の実施の形態に係るパワー半導体モジュールの半田溶融状態を示す断面模式図であって、(A)は絶縁基板の長手方向に沿う断面図、(B)は絶縁基板の短手方向に沿う断面図である。
(Second Embodiment)
2A and 2B are schematic cross-sectional views showing a solder melting state of the power semiconductor module according to the second embodiment, where FIG. 2A is a cross-sectional view along the longitudinal direction of the insulating substrate, and FIG. 2B is a short view of the insulating substrate. It is sectional drawing which follows a hand direction.

カーボン治具4bは、放熱ベース2の外周部の長手方向についての反り形状にだけ一致するように曲面加工されている。すなわち、このカーボン治具4bは、絶縁基板1の長手方向に沿う断面形状については図1のカーボン治具4aと同様であるが、絶縁基板1の短手方向については、図2(B)に示すようにカーボン治具4bの底面が上面に平行な平面となる。   The carbon jig 4b is curved so as to coincide only with the warp shape in the longitudinal direction of the outer peripheral portion of the heat dissipation base 2. That is, the carbon jig 4b is the same as the carbon jig 4a of FIG. 1 in the cross-sectional shape along the longitudinal direction of the insulating substrate 1, but the short side direction of the insulating substrate 1 is as shown in FIG. As shown, the bottom surface of the carbon jig 4b is a plane parallel to the top surface.

このようなカーボン治具4bは、放熱ベース2の2次元平面の反り形状に一致させている第1の実施の形態のものと比較して、その加工が容易である。その一方で、カーボン治具4bの開口部の底面では放熱ベース2との間で隙間が生じることになる。しかし、このときの隙間の大きさがある程度まで小さければ、第1の実施の形態の場合と同様に、半田飛散が抑止されて、放熱ベース2の外周端部にまで半田が飛散しないことは、以下の実験によって確認されている。   Such a carbon jig 4b is easier to process than the first embodiment in which the carbon jig 4b matches the warped shape of the two-dimensional plane of the heat dissipation base 2. On the other hand, a gap is formed between the bottom surface of the opening of the carbon jig 4b and the heat dissipation base 2. However, if the size of the gap at this time is small to some extent, as in the case of the first embodiment, the solder scattering is suppressed, and the solder does not splash up to the outer peripheral end of the heat dissipation base 2. It has been confirmed by the following experiment.

図3は、カーボン治具の形状と半田飛散との関係について説明する図であって、(A)はカーボン治具の平面図、(B)はそのB−B断面図、(C)はそのC−C断面図、(D)は放熱ベースの外周端部でのカーボン治具との隙間と水平方向外部への半田飛散率との関係を示す図である。   FIGS. 3A and 3B are diagrams for explaining the relationship between the shape of the carbon jig and solder scattering, where FIG. 3A is a plan view of the carbon jig, FIG. 3B is a cross-sectional view taken along the line B-B, and FIG. CC sectional drawing, (D) is a figure which shows the relationship between the clearance gap between the carbon jig in the outer peripheral edge part of a thermal radiation base, and the solder scattering rate to the horizontal direction exterior.

同図(D)に示す半田飛散率は、放熱ベース2の外周端部でのカーボン治具4bとの隙間の最大値(距離Da)に応じて変化する。この距離隙間が最も大きく開いた距離Daが全周で100μm以下であれば、放熱ベース2の接合部から水平方向への半田飛沫3bが放熱ベース2の外周接合部において全て阻止されることになる。したがって、放熱ベース2との間隔が最大でも200μm以下となるように、カーボン治具4bの底面を曲面形状に加工しておけば、半田飛散率が40%以下となって、後工程における保護ケースとの嵌め合わせ面に干渉しなくなるから、半導体装置の不良発生を抑止するうえで効果がある。   The solder scattering rate shown in FIG. 4D changes according to the maximum value (distance Da) of the gap with the carbon jig 4b at the outer peripheral end of the heat dissipation base 2. If the distance Da at which the distance gap is widest is 100 μm or less on the entire circumference, all the solder splashes 3b from the joint portion of the heat dissipation base 2 in the horizontal direction are blocked at the outer periphery joint portion of the heat dissipation base 2. . Therefore, if the bottom surface of the carbon jig 4b is processed into a curved surface shape so that the distance from the heat radiating base 2 is 200 μm or less at the maximum, the solder scattering rate becomes 40% or less, and the protective case in the subsequent process. Therefore, it is effective in suppressing the occurrence of defects in the semiconductor device.

図4は、カーボン治具の形状と半田飛散との関係について説明する図であって、(A)はカーボン治具の平面図、(B)はそのB−B断面図、(C)はそのC−C断面図、(D)は放熱ベースの接合面から垂直上方向へ向かう半田飛散率との関係を示す図である。ここでは、放熱ベース2とカーボン治具4bとの隙間を無くした状態で、溶融した半田3a内で発生したボイド5を逃がすために、絶縁基板1とカーボン治具4bとの間に隙間が形成されている。   4A and 4B are diagrams for explaining the relationship between the shape of the carbon jig and the solder scattering, where FIG. 4A is a plan view of the carbon jig, FIG. 4B is a cross-sectional view taken along the line BB, and FIG. CC sectional drawing, (D) is a figure which shows the relationship with the solder scattering rate which goes to a perpendicular | vertical upward direction from the joint surface of a thermal radiation base. Here, a gap is formed between the insulating substrate 1 and the carbon jig 4b in order to release the void 5 generated in the molten solder 3a in a state where the gap between the heat dissipation base 2 and the carbon jig 4b is eliminated. Has been.

同図(D)に示すように、絶縁基板1とカーボン治具4bとの隙間の最小値(距離Db)に応じて減圧工程でのボイド5の勢いが決まることから、半田飛散率は距離Dbに反比例する。ここでは、絶縁基板のほぼ全周で距離Dbが300μm以上であれば、溶融した半田3aは全て絶縁基板1の下で固化し、放熱ベース2の接合面から垂直方向へ半田が這い上がってしまう等の現象を確実に抑えることができる。したがって、カーボン治具4bは絶縁基板1を少なくとも300μm以上の間隔をもってその開口部内で保持するように構成すれば、Cu層1aまで半田飛沫が付着せず、半導体装置の不良発生を抑止することができる。   As shown in FIG. 4D, since the momentum of the void 5 in the decompression process is determined according to the minimum value (distance Db) of the gap between the insulating substrate 1 and the carbon jig 4b, the solder scattering rate is the distance Db. Inversely proportional to Here, if the distance Db is approximately 300 μm or more around the entire circumference of the insulating substrate, all the melted solder 3a is solidified under the insulating substrate 1, and the solder crawls up vertically from the joint surface of the heat dissipation base 2. Such a phenomenon can be surely suppressed. Therefore, if the carbon jig 4b is configured to hold the insulating substrate 1 in the opening at an interval of at least 300 μm or more, solder droplets do not adhere to the Cu layer 1a, and the occurrence of defects in the semiconductor device can be suppressed. it can.

このように、放熱ベースに沿った曲面を底面に有さない従来の位置決め治具4と、本発明のように底面に曲面を有し、距離Daが100μm以下、距離Dbが300〜500μmに設計されたカーボン治具4bを用いてそれぞれ実験を行ったところ、前者でははんだ飛散による不良率が88%であったものが、後者では0%となり大きな効果を得ることができた。   Thus, the conventional positioning jig 4 that does not have a curved surface along the heat dissipation base on the bottom surface and a curved surface on the bottom surface as in the present invention, the distance Da is 100 μm or less, and the distance Db is 300 to 500 μm. When an experiment was performed using the carbon jig 4b, the former had a defect rate of 88% due to solder scattering, and the latter was 0%, and a great effect was obtained.

なお、上述した距離Daが100μm以下であると、距離Dbが300μm以下の場合には、溶融した半田飛沫3bが毛細管現象によって絶縁基板1の回路パターン上に到達して付着するおそれがある。したがって、このような現象を避けるには距離Daを100μm以下、かつ距離Dbを300μm以上とすることが好ましい。さらに、距離Dbの上限は、治具の小型化の観点からすると、はんだ飛散率が0%である500μm程度とすることが好ましい。   When the distance Da described above is 100 μm or less, when the distance Db is 300 μm or less, the molten solder droplet 3b may reach and adhere to the circuit pattern of the insulating substrate 1 by capillary action. Therefore, in order to avoid such a phenomenon, it is preferable to set the distance Da to 100 μm or less and the distance Db to 300 μm or more. Furthermore, the upper limit of the distance Db is preferably set to about 500 μm where the solder scattering rate is 0% from the viewpoint of downsizing the jig.

図5は、カーボン治具の開口部形状を示す平面図である。
カーボン治具4bの開口部41は、絶縁基板1を挿入可能とする大きさが必要である。カーボン治具4bは、その本来の役割が放熱ベース2上で絶縁基板1の位置決めを行うことにあるからである。位置決め治具4のねじ孔42は、放熱ベース2上での位置合わせのためのものである。
FIG. 5 is a plan view showing the opening shape of the carbon jig.
The opening 41 of the carbon jig 4b needs to be large enough to allow the insulating substrate 1 to be inserted. This is because the carbon jig 4 b has an original role in positioning the insulating substrate 1 on the heat dissipation base 2. The screw hole 42 of the positioning jig 4 is for alignment on the heat dissipation base 2.

このカーボン治具4bでは、開口部41が絶縁基板1より一回り分だけ大きく形成され、開口部41の四隅には階段状の突起部43を設けて、それぞれ放熱ベース2の四隅を保持するようにしている。こうしてカーボン治具4bの突起部43によって、放熱ベース2上で絶縁基板1の位置決めを行えば、同時に図4(C)に示す絶縁基板1とカーボン治具4bとの距離Dbを所定の大きさに設定することが可能になる。   In the carbon jig 4b, the opening 41 is formed to be larger than the insulating substrate 1 by one turn, and stepped protrusions 43 are provided at the four corners of the opening 41 so as to hold the four corners of the heat dissipation base 2, respectively. I have to. When the insulating substrate 1 is positioned on the heat dissipation base 2 by the protrusion 43 of the carbon jig 4b in this way, the distance Db between the insulating substrate 1 and the carbon jig 4b shown in FIG. It becomes possible to set to.

図6は、冷却工程によって常圧常温とされたパワー半導体モジュールを示す要部断面模式図である。
樹脂ケース7は、絶縁基板1上の回路パターンや、そこに半田8で接合された半導体チップ9を保護するものである。上述したカーボン治具4a,4bを用いて半田飛散を抑止することで、放熱ベース2がほぼ平坦な状態にまで復帰したとき、絶縁基板1が半田接合された放熱ベース2の上面周辺には、半田飛沫が残留しない。したがって、その後の修正加工等の処理を実施しなくても、放熱ベース2の上から樹脂ケース7等を確実に密着させることができ、製品サイズを規格通りに仕上げることができる。しかも、放熱ベース2と樹脂ケース7の間に隙間が生じていなければ、さらに後工程で半導体チップ9をゲルにより封止する場合に、特段の処理を行わなくてもゲルが流出するおそれがなくなる。
FIG. 6 is a schematic cross-sectional view of the relevant part showing a power semiconductor module that is brought to normal pressure and room temperature by a cooling process.
The resin case 7 protects the circuit pattern on the insulating substrate 1 and the semiconductor chip 9 joined thereto with solder 8. By suppressing solder scattering using the carbon jigs 4a and 4b described above, when the heat dissipation base 2 returns to a substantially flat state, the periphery of the upper surface of the heat dissipation base 2 to which the insulating substrate 1 is soldered is No solder splashes remain. Therefore, the resin case 7 and the like can be reliably adhered from above the heat radiating base 2 without performing subsequent correction processing or the like, and the product size can be finished to the standard. Moreover, if there is no gap between the heat radiating base 2 and the resin case 7, there is no possibility that the gel flows out even if no special treatment is performed when the semiconductor chip 9 is sealed with gel in a later process. .

また、予め放熱ベース2に凹状に反りを与えておいたため、冷却して絶縁基板1が半田付けされた後に、放熱ベース2はほぼ平坦に近い状態になる。したがって、放熱ベース2の冷却フィンへの取付けも確実に行える。   Further, since the heat radiating base 2 is warped in a concave shape in advance, the heat radiating base 2 becomes almost flat after being cooled and soldered to the insulating substrate 1. Therefore, the heat radiating base 2 can be securely attached to the cooling fin.

以上では、接合材料として板半田3を用いる場合について説明したが、半田以外にも金属ペースト、あるいは導電性樹脂等を使用できる。いずれの場合も、それぞれ位置決め治具を構成するための材料は、例えばカーボン、あるいはセラミックのように、使用する接合材料の融点より高い加熱温度まで耐熱性を有し、その接合材料に対して非接着性を有するものでなければならない。   Although the case where the plate solder 3 is used as the bonding material has been described above, a metal paste or a conductive resin can be used in addition to the solder. In any case, the material for constituting the positioning jig is heat resistant up to a heating temperature higher than the melting point of the joining material used, such as carbon or ceramic, and is not resistant to the joining material. It must be adhesive.

第1の実施の形態に係るパワー半導体モジュールの半田溶融状態を示す断面模式図であって、(A)は絶縁基板の長手方向に沿う断面図、(B)は絶縁基板の短手方向に沿う断面図である。It is a cross-sectional schematic diagram which shows the solder melting state of the power semiconductor module which concerns on 1st Embodiment, (A) is sectional drawing which follows the longitudinal direction of an insulated substrate, (B) is along the transversal direction of an insulated substrate. It is sectional drawing. 第2の実施の形態に係るパワー半導体モジュールの半田溶融状態を示す断面模式図であって、(A)は絶縁基板の長手方向に沿う断面図、(B)は絶縁基板の短手方向に沿う断面図である。It is a cross-sectional schematic diagram which shows the solder melting state of the power semiconductor module which concerns on 2nd Embodiment, (A) is sectional drawing which follows the longitudinal direction of an insulated substrate, (B) is along the transversal direction of an insulated substrate. It is sectional drawing. カーボン治具の形状と半田飛散との関係について説明する図であって、(A)はカーボン治具の平面図、(B)はそのB−B断面図、(C)はそのC−C断面図、(D)は放熱ベースの外周端部でのカーボン治具との隙間と水平方向外部への半田飛散率との関係を示す図である。It is a figure explaining the relationship between the shape of a carbon jig and solder scattering, (A) is a top view of a carbon jig, (B) is the BB sectional view, (C) is the CC cross section. FIG. 4D is a diagram showing the relationship between the gap with the carbon jig at the outer peripheral end of the heat dissipation base and the solder scattering rate to the outside in the horizontal direction. カーボン治具の形状と半田飛散との関係について説明する図であって、(A)はカーボン治具の平面図、(B)はそのB−B断面図、(C)はそのC−C断面図、(D)は放熱ベースの接合面から垂直上方向へ向かう半田飛散率との関係を示す図である。It is a figure explaining the relationship between the shape of a carbon jig and solder scattering, (A) is a top view of a carbon jig, (B) is the BB sectional view, (C) is the CC cross section. FIG. 4D is a diagram showing the relationship with the solder scattering rate from the joining surface of the heat dissipation base toward the vertically upward direction. カーボン治具の開口部形状を示す平面図である。It is a top view which shows the opening part shape of a carbon jig. 冷却工程によって常圧常温とされたパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the power semiconductor module made into normal-pressure normal temperature by the cooling process. 従来のパワー半導体モジュールの要部断面模式図である。It is a principal part cross-sectional schematic diagram of the conventional power semiconductor module. 反った状態の放熱ベースを示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the thermal radiation base of the curved state. パワー半導体モジュールの組立工程を示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the assembly process of a power semiconductor module. 従来の位置決め治具を用いたパワー半導体モジュールの製造工程の一つであって、(A)は部材のセット工程、(B)は加熱工程、(C)は減圧工程を示す断面模式図である。It is one of the manufacturing processes of the power semiconductor module using the conventional positioning jig, (A) is a member setting process, (B) is a heating process, (C) is a cross-sectional schematic diagram which shows a pressure reduction process. . 従来の絶縁基板の接合時に放熱ベース上に設置される位置決め治具であって、(A)はその平面図、(B)はB−B線に沿った断面図である。It is a positioning jig installed on a heat dissipation base at the time of joining of conventional insulation substrates, and (A) is the top view and (B) is a sectional view which met a BB line.

符号の説明Explanation of symbols

1 絶縁基板
2 放熱ベース
3 板半田
3a 半田
4 位置決め治具
4a,4b カーボン治具
5 ボイド
6 加熱炉
7 樹脂ケース
8 半田
9 半導体チップ
40 枠体
41 開口部
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 2 Heat radiation base 3 Sheet solder 3a Solder 4 Positioning jig 4a, 4b Carbon jig 5 Void 6 Heating furnace 7 Resin case 8 Solder 9 Semiconductor chip 40 Frame 41 Opening part

Claims (5)

一方の主面に配線層が形成された絶縁基板を放熱ベース上に接合するとともに前記絶縁基板の前記配線層側に半導体チップを半田接合してなる半導体装置の製造方法において、
前記放熱ベースに、前記絶縁基板との接合面とは反対側に凸状の反りを所定の反り量で加工する工程と、
底面が曲面をなす位置決め治具によって前記放熱ベース上で前記絶縁基板および接合材料を固定する工程と、
前記接合材料を加熱溶融することで前記放熱ベースに前記絶縁基板を接合する工程と、
を含み、
前記位置決め治具の底面を、前記放熱ベースとの間隔が100μm以下となるように曲面形状としたことを特徴とする半導体装置の製造方法。
In a method of manufacturing a semiconductor device, in which an insulating substrate having a wiring layer formed on one main surface is bonded onto a heat dissipation base and a semiconductor chip is soldered to the wiring layer side of the insulating substrate.
A process of processing a convex warp with a predetermined warp amount on the side opposite to the joint surface with the insulating substrate on the heat dissipation base;
Fixing the insulating substrate and the bonding material on the heat dissipation base by a positioning jig having a curved bottom surface;
Bonding the insulating substrate to the heat dissipation base by heating and melting the bonding material;
Including
A method of manufacturing a semiconductor device, wherein the bottom surface of the positioning jig has a curved shape so that a distance from the heat dissipation base is 100 μm or less.
前記放熱ベースは、前記反り量が100μm〜900μmに形成されていることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the heat dissipation base is formed with a warpage amount of 100 μm to 900 μm. 前記接合材料は、鉛を含まない半田であることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the bonding material is solder containing no lead. 前記鉛を含まない半田は、融点が250℃以下であることを特徴とする請求項3記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the solder containing no lead has a melting point of 250 [deg.] C. or lower. 前記鉛を含まない半田は、銀、ビスマス、インジウム、アンチモン、亜鉛、アルミニウム、銅のうちの少なくとも1種とスズとを含むことを特徴とする請求項3記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the lead-free solder contains at least one of silver, bismuth, indium, antimony, zinc, aluminum, and copper and tin.
JP2008285556A 2008-11-06 2008-11-06 Manufacturing method of semiconductor device Active JP5195314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008285556A JP5195314B2 (en) 2008-11-06 2008-11-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008285556A JP5195314B2 (en) 2008-11-06 2008-11-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2010114263A JP2010114263A (en) 2010-05-20
JP5195314B2 true JP5195314B2 (en) 2013-05-08

Family

ID=42302601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008285556A Active JP5195314B2 (en) 2008-11-06 2008-11-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5195314B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2674971B1 (en) 2011-02-08 2021-04-07 Fuji Electric Co., Ltd. Method for manufacturing heat dissipating plate for semiconductor module, said heat dissipating plate, and method for manufacturing semiconductor module using said heat dissipating plate
JP2015103540A (en) * 2013-11-21 2015-06-04 日本インター株式会社 Power semiconductor module
JP6547701B2 (en) * 2016-07-22 2019-07-24 三菱電機株式会社 Positioning jig, manufacturing method of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277143A (en) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp Semiconductor device
DE3940933C2 (en) * 1989-12-12 1996-08-01 Eupec Gmbh & Co Kg Method for deforming a base plate for semiconductor modules and device for carrying out the method
JP2002361410A (en) * 2001-05-31 2002-12-18 Toyota Motor Corp Jig for reflow soldering
JP4560645B2 (en) * 2005-09-20 2010-10-13 Dowaメタルテック株式会社 Heat sink for mounting a plurality of semiconductor substrates and semiconductor substrate assembly using the same
JP2008098243A (en) * 2006-10-06 2008-04-24 Toyota Motor Corp Heat sink, method for mounting electronic part on heat sink and manufacturing method for heat sink
JP4750670B2 (en) * 2006-10-26 2011-08-17 電気化学工業株式会社 Manufacturing method of ceramic circuit board
JP4752826B2 (en) * 2007-08-31 2011-08-17 トヨタ自動車株式会社 Soldering jig

Also Published As

Publication number Publication date
JP2010114263A (en) 2010-05-20

Similar Documents

Publication Publication Date Title
KR101194429B1 (en) Semiconductor device and method for producing the same
JP6706253B2 (en) POWER MODULE SUBSTRATE, POWER MODULE SUBSTRATE ASSEMBLY, AND POWER MODULE SUBSTRATE MANUFACTURING METHOD
JP5853525B2 (en) Semiconductor chip positioning jig and semiconductor device manufacturing method
KR20160146799A (en) Substrate for power modules, substrate with heat sink for power modules and power module with heat sink
JP4683043B2 (en) Manufacturing method of semiconductor device
JP5214936B2 (en) Semiconductor device
JP4420001B2 (en) Power semiconductor module
JP2007157863A (en) Power semiconductor device, and method of manufacturing same
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
JP5195314B2 (en) Manufacturing method of semiconductor device
JP2010040881A (en) Positioning tool and method for manufacturing semiconductor device
JP2005332874A (en) Circuit board and semiconductor device employing it
JP2004356625A (en) Semiconductor device and method for manufacturing the same
JP2006332084A (en) Process for manufacturing semiconductor device, and semiconductor device
JP6702800B2 (en) Circuit board assembly, electronic device assembly, circuit board assembly manufacturing method, and electronic device manufacturing method
US20140224862A1 (en) Method of manufacturing a semiconductor device
JP2010199251A (en) Method of manufacturing semiconductor device
JP2006339491A (en) Method for reflow soldering of semiconductor package and circuit board, and semiconductor device
WO2015198724A1 (en) Semiconductor module integrated with cooling device
JP4498966B2 (en) Metal-ceramic bonding substrate
JP5126073B2 (en) Manufacturing method of semiconductor device
JP2007326137A (en) Lead-free solder material, semi-conductor device, and manufacturing method of semi-conductor device
JP6011410B2 (en) Semiconductor device assembly, power module substrate and power module
JP2011155227A (en) Semiconductor device and method of manufacturing the same
JP2010283169A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250