JP5126073B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5126073B2 JP5126073B2 JP2009002700A JP2009002700A JP5126073B2 JP 5126073 B2 JP5126073 B2 JP 5126073B2 JP 2009002700 A JP2009002700 A JP 2009002700A JP 2009002700 A JP2009002700 A JP 2009002700A JP 5126073 B2 JP5126073 B2 JP 5126073B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- solder
- manufacturing
- semiconductor device
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、絶縁基板が放熱ベース上に接合された半導体装置の製造方法に関し、とくに鉛を含まない半田を用いてセラミック等からなる絶縁基板を放熱ベース上に半田接合する半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device in which an insulating substrate is bonded on a heat dissipation base, and more particularly to a method of manufacturing a semiconductor device in which an insulating substrate made of ceramic or the like is soldered to a heat dissipation base using a lead-free solder. .
一般に、モータの可変速装置等に適用されるインバータ装置は、電力変換を行うパワー素子、このパワー素子を制御駆動するドライブ回路、保護回路、およびこれらを統括制御する制御回路等複数の半導体集積回路によって構成されている。最近では、こうしたインバータ装置のような大電力制御用の半導体装置は、直流を交流に変換するパワー素子、ドライブ回路および保護回路を一つのパッケージに内蔵したインテリジェント・パワー・モジュール(以下、IPMという)として製品化されている。 In general, an inverter device applied to a variable speed device of a motor includes a power element that performs power conversion, a drive circuit that controls and drives the power element, a protection circuit, and a plurality of semiconductor integrated circuits such as a control circuit that performs overall control thereof It is constituted by. Recently, high power control semiconductor devices such as inverter devices are intelligent power modules (hereinafter referred to as IPMs) that incorporate a power element that converts direct current into alternating current, a drive circuit, and a protection circuit in one package. It has been commercialized as.
図5は、従来のパワー半導体モジュールの要部断面模式図である。
この図5に示すパワー半導体モジュール100の絶縁基板101には、窒化アルミニウム(AlN)等のセラミック基板101aの両面に、銅(Cu)やアルミニウム(Al)等の導体層101b,101cが形成された基板が使用され、その絶縁基板101上には、半田層102を介してパワー半導体等の半導体チップ103が接合されている。そして、このように半導体チップ103が接合された絶縁基板101は、その接合面側と反対面側で、半導体チップ103で発生した熱の放散を目的として、半田層104により銅等の金属で形成された放熱ベース105に接合されている。
FIG. 5 is a schematic cross-sectional view of a main part of a conventional power semiconductor module.
In the
このような構造のパワー半導体モジュール100を形成する場合、セラミック基板101aを含む絶縁基板101と金属製の放熱ベース105という、2つの熱膨張係数の異なる部材同士を半田層104によって接合しなければならない。そのため、元々平坦であった放熱ベース105が、半田付け後に反ってしまうことがある。
When the
図6は、反った状態の放熱ベースを示す要部断面模式図である。なお、図6では、図5に示した要素と同一の要素については同一の符号を付している。
例えば、絶縁基板101のセラミック基板101aに窒化アルミニウムを用い、放熱ベース105に銅を用いた場合、窒化アルミニウムの熱膨張係数は約4.5ppm/K、銅の熱膨張係数は約16.5ppm/Kであり、比較的大きな差が生じる。そのため、半田付け後の冷却段階で、窒化アルミニウムよりも銅の収縮の方が大きくなり、放熱ベース105が絶縁基板101との接合面側に凸状に反ってしまうのである。放熱ベース105にこのような反りが発生した場合には、半田付け以後の装置組立工程等に支障をきたしたり、その反りの程度によっては、パワー半導体モジュール100の性能低下を引き起こしたりすることがあった。
FIG. 6 is a schematic cross-sectional view of an essential part showing the heat dissipation base in a warped state. In FIG. 6, the same elements as those shown in FIG. 5 are denoted by the same reference numerals.
For example, when aluminum nitride is used for the
ところで、半導体装置の製造に用いられる半田は、その成分に鉛(Pb)を含んでいるものが少なくない。このような鉛を含む半田を利用した電子機器・電子部品は、もしそれが廃棄されて屋外に放置され酸性雨等に晒されると、半田から鉛が溶出して環境汚染を惹起する恐れがある。そのため、各種電子機器・電子部品には、鉛を含まないスズ(Sn)等を主成分としたいわゆる鉛フリー半田を利用することが望ましいとされている。電子・電気機器における特定有害物質の使用制限についての欧州連合(EU)によるRoHS(ローズ)指令に基づいて、とくに鉛を含む半田が制限され、その代用として、銀(Ag)、銅、亜鉛(Zn)、ビスマス(Bi)、インジウム(In)等の代替材を含む半田接合が提案されている。 By the way, many solders used for manufacturing semiconductor devices contain lead (Pb) as a component. Electronic devices and electronic parts that use such lead-containing solder, if discarded and left outdoors and exposed to acid rain, etc., lead may elute from the solder and cause environmental pollution. . For this reason, it is desirable to use so-called lead-free solder mainly composed of tin (Sn) containing no lead for various electronic devices and electronic parts. Based on the European Union (EU) RoHS Directive on restrictions on the use of specific hazardous substances in electronic and electrical equipment, solder containing lead in particular is restricted. Instead, silver (Ag), copper, zinc ( Solder joints containing alternative materials such as Zn), bismuth (Bi), and indium (In) have been proposed.
そのような鉛フリー半田は、鉛を含有した半田に比べて、その硬度が高いという性質を有している。鉛を含んだ半田を用いて、図5および図6に示したパワー半導体モジュール100の絶縁基板101を元々平坦な放熱ベース105と接合する場合は、半田付けの際にたとえ放熱ベース105の絶縁基板101側への凸状の反りが発生しても、半田自体が柔らかいため半田付け直後から半田層104がクリープ変形し、それらの間の応力が緩和される。その結果、放熱ベース105の反りが解消され、放熱ベース105は、元の平坦な状態か、あるいは平坦に近い状態に戻るようになる。
Such lead-free solder has a property that its hardness is higher than that of solder containing lead. When the
これに対し、それらの接合に鉛フリー半田を用いた場合には、半田が硬く半田層104のクリープ変形が起こらないため、平坦であった放熱ベース105に発生した凸状の反りは元に戻らないで残ってしまう。また、その反り量はおおよそ200μm〜500μm程度と大きい。その結果、前述のように半田付け以後の組立工程に支障をきたしたり、パワー半導体モジュール100の性能低下を引き起こしたりする場合がある。
On the other hand, when lead-free solder is used for joining them, since the solder is hard and the creep deformation of the
図7は、パワー半導体モジュールの組立工程を示す要部断面模式図である。なお、図7の各部には、図5および図6に示した要素と同一の要素については同一の符号を付している。 FIG. 7 is a schematic cross-sectional view of the relevant part showing the assembly process of the power semiconductor module. In FIG. 7, the same components as those shown in FIGS. 5 and 6 are denoted by the same reference numerals.
パワー半導体モジュール100は、図7に示すように、通常、絶縁基板101と放熱ベース105との半田付け後に、さらに放熱ベース105を冷却フィン200にネジ止め等の方法で固定されるようになっている。
As shown in FIG. 7, the
絶縁基板101と放熱ベース105との接合に鉛を含んだ半田を用いた場合、その半田付け時に放熱ベース105に発生した凸状の反りは、その後解消される方向に向かう。そのため、放熱ベース105と冷却フィン200との間の接触熱抵抗は比較的小さく抑えられ、半導体チップ103で発生した熱は、効率良く放熱ベース105から放散されていくようになる。
When solder containing lead is used for bonding between the
これに対し、絶縁基板101との接合に鉛フリー半田を用い放熱ベース105が絶縁基板101側に大きく凸状に反ってしまっている場合、図7に示したように、冷却フィン200の平坦な面との間に大きな隙間201が発生するようになる。このような隙間201が発生すると、接触熱抵抗が大きくなるため半導体チップ103で発生した熱の放散効率が低下し、半導体チップ103の接合部の温度が異常上昇して熱破壊が起こりかねない。また、放熱ベース105が絶縁基板101側に大きく凸状に反ってしまっている場合には、放熱ベース105を冷却フィン200へネジ止め等する際にセラミック基板101aが割れてしまう等の問題が発生する場合もある。
On the other hand, when lead-free solder is used for bonding to the
そこで、絶縁基板と放熱ベースの接合、および絶縁基板と半導体チップの接合に、鉛を含まない鉛フリー半田を用いた半導体装置の製造方法として、例えば特許文献1に記載されているような技術が提案されている。この提案では、放熱ベースと絶縁基板を半田接合する際に、放熱ベースにあらかじめ反対向き(凹状)に所定の大きさの反り(反り付け量)を与えておいてから鉛フリー半田を用いて絶縁基板を半田接合して、結果として放熱ベースが絶縁基板にほぼ平坦な状態で半田接合されるようにしている。そのため、放熱ベースを冷却フィン等の平坦な面に取り付ける際、その部材との間に大きな隙間ができず、必要な接触面積が確保され、取り付け時のセラミック基板の破損が防止される。
Therefore, as a method for manufacturing a semiconductor device using lead-free solder that does not contain lead for joining the insulating substrate and the heat dissipation base and joining the insulating substrate and the semiconductor chip, for example, a technique as described in
図8は、従来の絶縁基板の接合時に放熱ベース上に設置されるカーボン治具であって、同図(A)はその平面図、同図(B)はB−B線に沿った断面図である。カーボン治具110は絶縁基板101の位置決め用の治具であって、絶縁基板101は縦方向の長さX、横方向の長さYの矩形をしている。このカーボン治具110には、絶縁基板101に対応する大きさで開口部111が形成されている。そして、開口部111に絶縁基板101を挿入することで、絶縁基板101を放熱ベース105上での接合位置に固定できる。
FIGS. 8A and 8B are carbon jigs installed on a heat dissipation base when bonding a conventional insulating substrate. FIG. 8A is a plan view thereof, and FIG. 8B is a cross-sectional view taken along line BB. It is. The
ところが、放熱ベース105に対して予め与えておく反り付け量に応じて、放熱ベースとカーボン治具との間に隙間が発生する。しかも、放熱ベース105の反り量が大きくなれば隙間も広がるから、その隙間から半田材料が流れ出したり、飛散したりするといった不都合な事態が頻発し、不良品が多数発生するという問題が生じることになる。とくに、鉛フリー半田を用いる場合には、銅等の放熱ベースとの親和性が低くなって、さらにその流出と飛散が促進されるという問題があった。
However, a gap is generated between the heat dissipating base and the carbon jig in accordance with the amount of warping applied to the
本発明はこのような点に鑑みてなされたものであり、放熱ベースとカーボン治具との間の隙間から半田材料の流出を効果的に防止した半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of these points, and an object thereof is to provide a method of manufacturing a semiconductor device that effectively prevents the outflow of solder material from a gap between a heat dissipation base and a carbon jig. To do.
本発明では、上記問題を解決するために、両面に導体層を有する絶縁基板の配線層側に半導体チップを半田接合するとともに前記絶縁基板を放熱ベース上に半田接合してなる半導体装置の製造方法が提供される。この半導体装置の製造方法は、前記絶縁基板を接合した後の前記放熱ベースが略平坦な状態となるように、接合前の前記放熱ベースに前記絶縁基板が半田接合される主面とは反対側に凸状の反りをあらかじめ与える第1の工程と、前記絶縁基板を挿入可能な開口部が形成された基板保持用の枠体、および耐熱性を有する有機物材料からなり、開口部を有する薄膜シートを用意する第2の工程と、前記放熱ベース上に、前記薄膜シートを介して前記枠体を設置して、前記放熱ベース上で前記絶縁基板の位置決めをする第3の工程と、前記絶縁基板と前記放熱ベースを半田接合する第4の工程と、から構成される。 In the present invention, in order to solve the above problem, a method of manufacturing a semiconductor device, in which a semiconductor chip is solder-bonded to the wiring layer side of an insulating substrate having conductor layers on both sides and the insulating substrate is solder-bonded to a heat dissipation base. Is provided. In this method of manufacturing a semiconductor device, the heat dissipation base after bonding is insulated from the main surface where the insulating substrate is solder-bonded to the heat dissipation base before bonding so that the heat dissipation base after bonding is in a substantially flat state. A thin film sheet having an opening, comprising: a first step of providing a convex warp to the substrate in advance; a substrate holding frame in which an opening into which the insulating substrate can be inserted is formed; and a heat-resistant organic material. A third step of positioning the insulating substrate on the heat dissipation base by installing the frame on the heat dissipation base via the thin film sheet; and the insulating substrate. And a fourth step of soldering the heat dissipation base.
本発明によれば、放熱ベースと枠体の間の隙間における半田の流出と飛散が少なくなり、鉛フリー半田を用いたパワー半導体モジュールの製造効率を高めることができる。 According to the present invention, the outflow and scattering of solder in the gap between the heat dissipation base and the frame body are reduced, and the manufacturing efficiency of the power semiconductor module using lead-free solder can be increased.
以下、図面を参照してこの発明の実施の形態について説明する。
図1は、実施の形態に係るパワー半導体モジュールの製造工程の一つであって、(A)は部材のセット工程、(B)は加熱工程、(C)は減圧工程を示す断面模式図である。ここでは、絶縁基板1を銅ベース2上に接合する半田接合の工程を説明する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is one of manufacturing steps of a power semiconductor module according to an embodiment, where (A) is a member setting step, (B) is a heating step, and (C) is a schematic cross-sectional view showing a decompression step. is there. Here, a solder bonding process for bonding the insulating
図1(A)は、銅ベース2上に絶縁基板1を板半田3とともにセットした状態を示している。絶縁基板1の外周はカーボン治具4によって保持され、カーボン治具4と銅ベース2の間には、半田飛散の抑止手段として、板半田3の周囲にカプトンシート5が配されている。絶縁基板1は、銅箔(Cu層)1a、セラミック基板1b、および銅箔(Cu層)1cが積層された基板として構成されている。両面に導体層として銅箔1a,1cを有する絶縁基板1は、その一方の主面に銅箔1aが配線層として形成され、他方の主面の銅箔1cが銅ベース2と板半田3によって半田接合される。なお、セラミック基板1bとしては、アルミナを主成分とする基板が用いられる。
FIG. 1A shows a state where an insulating
銅ベース2は、絶縁基板1に配置された図示しないパワー半導体チップからの発熱を逃がすために、同じく図示しない放熱フィン等に固定される放熱ベースである。この銅ベース2には、図1に示すように、絶縁基板1が半田接合される主面とは反対側に凸状をなすように加工され、あらかじめ反りが与えられている。また、銅ベース2の基板に対向する主面には、複数の突起2aがボス加工されている。これは、絶縁基板1との接合時に溶融した状態の半田層の厚みを確保して、製品の信頼性を高めるためである。
The
銅ベース2の反り付け量は、例えば半田付け時に銅ベース2が平坦であったときに発生する絶縁基板1側への凸状の反りが約200μm〜約500μmの範囲である場合、約100μm〜約600μmの範囲である。したがって、実際の板半田3の厚み(約0.3mm)を考慮すると、銅ベース2の反り付け量は、図1では相当に誇張されて図示してある。なお、この予め与えておく反り付け量は一例であって、銅ベース2の厚さや面積、絶縁基板1の厚さや面積、および絶縁基板1に接合されている銅箔1aおよび銅箔1cの厚さや面積に応じて、適宜設定された値にする。
The amount of warping of the
板半田3には、鉛を含まない半田材(鉛フリー半田)が用いられる。この板半田3の成分は、銀、ビスマス、銅、インジウム、アンチモン(Sb)、亜鉛、アルミニウム等を含むスズ系半田である。また、鉛フリー半田の中でも融点が低いものを用いるほど、半田付けの際に銅ベース2に加えられる熱が低くなるので、銅の膨張・収縮が小さく、銅ベース2に発生する反りを小さく抑えることが可能になる。一般には、板半田3の融点は250℃以下であることが好ましい。
A solder material (lead-free solder) that does not contain lead is used for the plate solder 3. The component of the plate solder 3 is tin-based solder containing silver, bismuth, copper, indium, antimony (Sb), zinc, aluminum and the like. Also, the lower the melting point of lead-free solder, the lower the heat applied to the
カーボン治具4は、平面視したときの形状が略ロの字形状であり、絶縁基板1が挿入可能な開口部が形成された基板保持用の枠体として構成されている。開口部は絶縁基板1の外周に対応する大きさを有し、開口部の内面とセラミック基板1bの外周が接することで絶縁基板1を保持する。ここでは、銅ベース2上でカーボン治具4によって絶縁基板1を位置決めして配置する際に、カーボン治具4と略同一形状の開口部を形成したカプトン(Kapton:登録商標)シート5を介在させている。
The
カプトンシート5は、加熱処理によって脱ガス処理された有機物材料(ポリイミド系樹脂)からなる薄膜シートであって、450℃程度の耐熱性を有している。ポリイミド系樹脂は有機高分子フィルムの一種であって、溶融半田との親和性が小さく、かつ耐薬品性、耐衝撃性に優れている。ここで使用されるカプトンシート5は、その厚みが50μm程度に形成されているものであるが、120μm以下の厚みに加工されていれば、所定の可撓性を有するものとなる。こうした溶融半田との親和性が小さいカプトンシート5を銅ベース2の曲面に沿って設置することによって、後述するような飛散半田による不良率が改善できる。
The
図1(B)には、加熱炉6内でのリフロー処理による半田3aの溶融状態を示している。加熱炉6によって板半田3を280℃〜400℃に加熱溶融すると、銅ベース2上の窪みで溶融した半田3aが気体を巻き込むことによって、絶縁基板1の下の半田3a内にボイド7が発生しやすい。
FIG. 1B shows a molten state of the
図1(C)には、窒素雰囲気中での減圧処理によって、発生したボイド7を半田3a内から吸引除去するボイド抜きの状態を示している。この減圧処理では、ボイド7が膨張して半田3a内から吸引除去される。このとき、銅ベース2とカーボン治具4の間には隙間が生じている。そのため、この銅ベース2とカーボン治具4の間隙から、半田3aの一部が周辺領域にボイド7と一体になって飛散する。ところが、加熱した半田3aの飛沫3bを弾く、いわゆる半田飛散の抑止効果を有しているカプトンシート5が隙間に存在しているため、飛沫3bが飛散したとしても銅ベース2の周辺に付着することを防ぐことができる。
FIG. 1C shows a void-removed state in which the generated void 7 is removed by suction from the
つぎに、カプトンシート5による半田飛散の抑止効果について説明する。
図2(A)はカプトンシートの平面図、同図(B)は銅ベースとカーボン治具の間に2枚のカプトンシートを介在させた状態の断面図である。
Next, the effect of suppressing solder scattering by the
2A is a plan view of the Kapton sheet, and FIG. 2B is a cross-sectional view of a state in which two Kapton sheets are interposed between the copper base and the carbon jig.
カプトンシート5は、カーボン治具4の開口部を囲む形状に加工されており、治具4の開口部と略同一形状の開口部51が形成されている。2枚のカプトンシート5a,5bを半田飛散の抑止手段として、銅ベース2上のカーボン治具4との隙間に挿入するように設置し、銅ベース2上で絶縁基板1の位置決めを行う。なお、カプトンシート5の開口部51の大きさは溶融した半田が銅ベース2に付着しないよう、板半田の外周と同程度とすることが好ましい。
The
絶縁基板1の放熱ベースとして用いられる銅ベース2は、その面積が大きいものを使用する場合には、銅ベース2に予め与えておく反り付け量も大きくなる。したがって、そのような場合には、銅ベース2とカーボン治具4との間に2枚以上のカプトンシート5a,5bを介在させることが好ましい。飛散した半田が2枚のカプトンシート5a,5bの間に残留しても、その後の工程には影響しないからである。
When the
また、図2(B)に示すような絶縁基板1の反りは、両面の導体層銅箔1a,1cの厚み(図1参照)に応じて反り量が決まる。ここでは、表面の銅箔1aと裏面の銅箔1cとの厚みを同じにする絶縁基板1を用いている。図2に示す反りを有する絶縁基板1では、図1(B)の半田溶融時における飛散半田による不良率を改善できる。
Further, the amount of warping of the insulating
なお、図1(C)に示す減圧処理が急速に行われると、加熱されたカプトンシート5からガスが発生する。そこで、カプトンシート5に予め脱ガス処理を施しておけば、半田加熱時におけるボイド処理のための減圧工程の時間を短縮できる。
Note that when the decompression process shown in FIG. 1C is performed rapidly, gas is generated from the
図3は、カーボン治具の開口部形状を示す平面図である。
カーボン治具4の開口部4aでは、絶縁基板1を挿入可能な大きさが必要である。カーボン治具4は、その本来の役割が銅ベース2上で絶縁基板1を保持し、位置決めを行うことにあるからである。なお、開口部4aの平面形状は絶縁基板の外周に相似する矩形でもよいし、図示したように、開口部4aの四隅に、それぞれ絶縁基板の四隅を押さえるための突起4bを残し、絶縁基板1の位置決めを可能とするものでもよい。なお、カーボン治具4の左右には、銅ベース2との位置合わせ用のねじ孔4cが形成されている。
FIG. 3 is a plan view showing the opening shape of the carbon jig.
The
図4は、冷却工程によって常圧常温とされたパワー半導体モジュールを示す要部断面模式図である。絶縁基板1上には、半田層9を介して半導体チップ10が接合されている。
上述したカプトンシート5を用いて半田飛散を抑止したため、銅ベース2がほぼ平坦な状態にまで復帰したとき、絶縁基板1が半田接合された銅ベース2の上面周辺には、半田飛沫が残留しない。したがって、その後の修正加工等の処理を実施しなくても、銅ベース2の上から樹脂ケース8を確実に密着させることができ、製品サイズを規格通りに仕上げることができる。しかも、銅ベース2と樹脂ケース8の間に隙間が生じていなければ、後工程で半導体チップをゲルにより封止した場合、特段の処理を行わなくてもゲルが流出するおそれがなくなる。一例として効果を検証したところ、半田飛沫等の修正加工の割合が、シートを使用しない場合に約90%あったものが、カプトンシートを2枚使用することにより約5%に大きく改善された。
FIG. 4 is a schematic cross-sectional view of an essential part showing a power semiconductor module that is brought to normal pressure and ordinary temperature by a cooling process. On the insulating
Since the above-described
また、予め銅ベース2に凹状に反りを与えておいたため、冷却して絶縁基板1が半田付けされた後に、銅ベース2はほぼ平坦に近い状態になる。したがって、銅ベース2の冷却フィンへの取付けも確実に行える。
Further, since the
1 絶縁基板
2 銅ベース
3 板半田
3a 半田
4 カーボン治具
5 カプトンシート
6 加熱炉
7 ボイド
8 樹脂ケース
9 半田層
10 半導体チップ
DESCRIPTION OF
Claims (9)
前記絶縁基板を接合した後の前記放熱ベースが略平坦な状態となるように、接合前の前記放熱ベースに前記絶縁基板が半田接合される主面とは反対側に凸状の反りをあらかじめ与える第1の工程と、
前記絶縁基板を挿入可能な開口部が形成された基板保持用の枠体、および耐熱性を有する有機物材料からなり、開口部を有する薄膜シートを用意する第2の工程と、
前記放熱ベース上に、前記薄膜シートを介して前記枠体を設置して、前記放熱ベース上で前記絶縁基板の位置決めをする第3の工程と、
前記絶縁基板と前記放熱ベースを半田接合する第4の工程と、
を備えたことを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device, in which a semiconductor chip is soldered to the wiring layer side of an insulating substrate having a conductor layer on both sides and the insulating substrate is soldered to a heat dissipation base.
A convex warp is applied in advance to the side opposite to the main surface to which the insulating substrate is solder-bonded to the heat-dissipating base before bonding so that the heat-dissipating base after the insulating substrate is bonded is substantially flat. A first step;
A second step of preparing a frame for holding a substrate in which an opening into which the insulating substrate can be inserted is formed, and a thin film sheet having an opening made of an organic material having heat resistance;
A third step of installing the frame body on the heat dissipation base via the thin film sheet and positioning the insulating substrate on the heat dissipation base;
A fourth step of solder bonding the insulating substrate and the heat dissipation base;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002700A JP5126073B2 (en) | 2009-01-08 | 2009-01-08 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002700A JP5126073B2 (en) | 2009-01-08 | 2009-01-08 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161219A JP2010161219A (en) | 2010-07-22 |
JP5126073B2 true JP5126073B2 (en) | 2013-01-23 |
Family
ID=42578187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009002700A Expired - Fee Related JP5126073B2 (en) | 2009-01-08 | 2009-01-08 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126073B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04241446A (en) * | 1991-01-16 | 1992-08-28 | Nec Corp | Manufacture of flat package type lsi |
-
2009
- 2009-01-08 JP JP2009002700A patent/JP5126073B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010161219A (en) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4207896B2 (en) | Semiconductor device | |
KR102097177B1 (en) | Power module substrate, power module substrate with heat sink, and power module | |
KR102130868B1 (en) | Bonded body, substrate for power modules, and substrate with heat sink for power modules | |
JP6111764B2 (en) | Power module substrate manufacturing method | |
KR102220852B1 (en) | Method for manufacturing bonded body and method for manufacturing power-module substrate | |
US20150055302A1 (en) | Power module substrate with heatsink, power module substrate with cooler and power module | |
KR20160146799A (en) | Substrate for power modules, substrate with heat sink for power modules and power module with heat sink | |
KR101676230B1 (en) | Assembly and power-module substrate | |
KR20150135285A (en) | Substrate for power modules, substrate with heat sink for power modules, and power module | |
JP2007157863A (en) | Power semiconductor device, and method of manufacturing same | |
JP2008235852A (en) | Ceramic substrate and semiconductor module using the same | |
JP4683043B2 (en) | Manufacturing method of semiconductor device | |
JP2006100640A (en) | Ceramic circuit board and power semiconductor module using same | |
EP1553628B1 (en) | Heat sink and heat spreader assembly | |
JP2004356625A (en) | Semiconductor device and method for manufacturing the same | |
JP2005332874A (en) | Circuit board and semiconductor device employing it | |
JP2006332084A (en) | Process for manufacturing semiconductor device, and semiconductor device | |
JP5195314B2 (en) | Manufacturing method of semiconductor device | |
JP2010199251A (en) | Method of manufacturing semiconductor device | |
JP4703492B2 (en) | Lead-free solder material | |
JP2006339491A (en) | Method for reflow soldering of semiconductor package and circuit board, and semiconductor device | |
JP5126073B2 (en) | Manufacturing method of semiconductor device | |
JP5363361B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006286897A (en) | Metal-ceramic bonding substrate | |
JP2010283169A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |