JP5126073B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5126073B2
JP5126073B2 JP2009002700A JP2009002700A JP5126073B2 JP 5126073 B2 JP5126073 B2 JP 5126073B2 JP 2009002700 A JP2009002700 A JP 2009002700A JP 2009002700 A JP2009002700 A JP 2009002700A JP 5126073 B2 JP5126073 B2 JP 5126073B2
Authority
JP
Japan
Prior art keywords
insulating substrate
solder
manufacturing
semiconductor device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009002700A
Other languages
Japanese (ja)
Other versions
JP2010161219A (en
Inventor
龍男 西澤
一永 大西
芳孝 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009002700A priority Critical patent/JP5126073B2/en
Publication of JP2010161219A publication Critical patent/JP2010161219A/en
Application granted granted Critical
Publication of JP5126073B2 publication Critical patent/JP5126073B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、絶縁基板が放熱ベース上に接合された半導体装置の製造方法に関し、とくに鉛を含まない半田を用いてセラミック等からなる絶縁基板を放熱ベース上に半田接合する半導体装置の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor device in which an insulating substrate is bonded on a heat dissipation base, and more particularly to a method of manufacturing a semiconductor device in which an insulating substrate made of ceramic or the like is soldered to a heat dissipation base using a lead-free solder. .

一般に、モータの可変速装置等に適用されるインバータ装置は、電力変換を行うパワー素子、このパワー素子を制御駆動するドライブ回路、保護回路、およびこれらを統括制御する制御回路等複数の半導体集積回路によって構成されている。最近では、こうしたインバータ装置のような大電力制御用の半導体装置は、直流を交流に変換するパワー素子、ドライブ回路および保護回路を一つのパッケージに内蔵したインテリジェント・パワー・モジュール(以下、IPMという)として製品化されている。   In general, an inverter device applied to a variable speed device of a motor includes a power element that performs power conversion, a drive circuit that controls and drives the power element, a protection circuit, and a plurality of semiconductor integrated circuits such as a control circuit that performs overall control thereof It is constituted by. Recently, high power control semiconductor devices such as inverter devices are intelligent power modules (hereinafter referred to as IPMs) that incorporate a power element that converts direct current into alternating current, a drive circuit, and a protection circuit in one package. It has been commercialized as.

図5は、従来のパワー半導体モジュールの要部断面模式図である。
この図5に示すパワー半導体モジュール100の絶縁基板101には、窒化アルミニウム(AlN)等のセラミック基板101aの両面に、銅(Cu)やアルミニウム(Al)等の導体層101b,101cが形成された基板が使用され、その絶縁基板101上には、半田層102を介してパワー半導体等の半導体チップ103が接合されている。そして、このように半導体チップ103が接合された絶縁基板101は、その接合面側と反対面側で、半導体チップ103で発生した熱の放散を目的として、半田層104により銅等の金属で形成された放熱ベース105に接合されている。
FIG. 5 is a schematic cross-sectional view of a main part of a conventional power semiconductor module.
In the insulating substrate 101 of the power semiconductor module 100 shown in FIG. 5, conductor layers 101b and 101c such as copper (Cu) and aluminum (Al) are formed on both surfaces of a ceramic substrate 101a such as aluminum nitride (AlN). A substrate is used, and a semiconductor chip 103 such as a power semiconductor is bonded onto the insulating substrate 101 via a solder layer 102. The insulating substrate 101 to which the semiconductor chip 103 is bonded in this way is formed of a metal such as copper by the solder layer 104 for the purpose of radiating heat generated in the semiconductor chip 103 on the side opposite to the bonding surface side. The heat dissipation base 105 is joined.

このような構造のパワー半導体モジュール100を形成する場合、セラミック基板101aを含む絶縁基板101と金属製の放熱ベース105という、2つの熱膨張係数の異なる部材同士を半田層104によって接合しなければならない。そのため、元々平坦であった放熱ベース105が、半田付け後に反ってしまうことがある。   When the power semiconductor module 100 having such a structure is formed, two members having different thermal expansion coefficients, that is, the insulating substrate 101 including the ceramic substrate 101a and the metal heat dissipation base 105 must be joined together by the solder layer 104. . Therefore, the heat dissipation base 105 that was originally flat may be warped after soldering.

図6は、反った状態の放熱ベースを示す要部断面模式図である。なお、図6では、図5に示した要素と同一の要素については同一の符号を付している。
例えば、絶縁基板101のセラミック基板101aに窒化アルミニウムを用い、放熱ベース105に銅を用いた場合、窒化アルミニウムの熱膨張係数は約4.5ppm/K、銅の熱膨張係数は約16.5ppm/Kであり、比較的大きな差が生じる。そのため、半田付け後の冷却段階で、窒化アルミニウムよりも銅の収縮の方が大きくなり、放熱ベース105が絶縁基板101との接合面側に凸状に反ってしまうのである。放熱ベース105にこのような反りが発生した場合には、半田付け以後の装置組立工程等に支障をきたしたり、その反りの程度によっては、パワー半導体モジュール100の性能低下を引き起こしたりすることがあった。
FIG. 6 is a schematic cross-sectional view of an essential part showing the heat dissipation base in a warped state. In FIG. 6, the same elements as those shown in FIG. 5 are denoted by the same reference numerals.
For example, when aluminum nitride is used for the ceramic substrate 101a of the insulating substrate 101 and copper is used for the heat dissipation base 105, the thermal expansion coefficient of aluminum nitride is about 4.5 ppm / K, and the thermal expansion coefficient of copper is about 16.5 ppm / K, which produces a relatively large difference. Therefore, in the cooling stage after soldering, the shrinkage of copper is larger than that of aluminum nitride, and the heat dissipation base 105 is warped in a convex shape toward the joint surface with the insulating substrate 101. If such a warp occurs in the heat dissipation base 105, it may hinder the device assembly process after soldering, or may cause the performance of the power semiconductor module 100 to deteriorate depending on the degree of the warp. It was.

ところで、半導体装置の製造に用いられる半田は、その成分に鉛(Pb)を含んでいるものが少なくない。このような鉛を含む半田を利用した電子機器・電子部品は、もしそれが廃棄されて屋外に放置され酸性雨等に晒されると、半田から鉛が溶出して環境汚染を惹起する恐れがある。そのため、各種電子機器・電子部品には、鉛を含まないスズ(Sn)等を主成分としたいわゆる鉛フリー半田を利用することが望ましいとされている。電子・電気機器における特定有害物質の使用制限についての欧州連合(EU)によるRoHS(ローズ)指令に基づいて、とくに鉛を含む半田が制限され、その代用として、銀(Ag)、銅、亜鉛(Zn)、ビスマス(Bi)、インジウム(In)等の代替材を含む半田接合が提案されている。   By the way, many solders used for manufacturing semiconductor devices contain lead (Pb) as a component. Electronic devices and electronic parts that use such lead-containing solder, if discarded and left outdoors and exposed to acid rain, etc., lead may elute from the solder and cause environmental pollution. . For this reason, it is desirable to use so-called lead-free solder mainly composed of tin (Sn) containing no lead for various electronic devices and electronic parts. Based on the European Union (EU) RoHS Directive on restrictions on the use of specific hazardous substances in electronic and electrical equipment, solder containing lead in particular is restricted. Instead, silver (Ag), copper, zinc ( Solder joints containing alternative materials such as Zn), bismuth (Bi), and indium (In) have been proposed.

そのような鉛フリー半田は、鉛を含有した半田に比べて、その硬度が高いという性質を有している。鉛を含んだ半田を用いて、図5および図6に示したパワー半導体モジュール100の絶縁基板101を元々平坦な放熱ベース105と接合する場合は、半田付けの際にたとえ放熱ベース105の絶縁基板101側への凸状の反りが発生しても、半田自体が柔らかいため半田付け直後から半田層104がクリープ変形し、それらの間の応力が緩和される。その結果、放熱ベース105の反りが解消され、放熱ベース105は、元の平坦な状態か、あるいは平坦に近い状態に戻るようになる。   Such lead-free solder has a property that its hardness is higher than that of solder containing lead. When the insulating substrate 101 of the power semiconductor module 100 shown in FIGS. 5 and 6 is joined to the originally flat heat dissipation base 105 using solder containing lead, the insulating substrate of the heat dissipation base 105 is used when soldering. Even if a convex warp toward the 101 side occurs, the solder itself is soft, so that the solder layer 104 undergoes creep deformation immediately after soldering, and the stress therebetween is relaxed. As a result, the warp of the heat radiating base 105 is eliminated, and the heat radiating base 105 returns to the original flat state or a state close to flat.

これに対し、それらの接合に鉛フリー半田を用いた場合には、半田が硬く半田層104のクリープ変形が起こらないため、平坦であった放熱ベース105に発生した凸状の反りは元に戻らないで残ってしまう。また、その反り量はおおよそ200μm〜500μm程度と大きい。その結果、前述のように半田付け以後の組立工程に支障をきたしたり、パワー半導体モジュール100の性能低下を引き起こしたりする場合がある。   On the other hand, when lead-free solder is used for joining them, since the solder is hard and the creep deformation of the solder layer 104 does not occur, the convex warpage generated in the flat heat radiation base 105 is restored. It will remain without. Further, the amount of warpage is as large as about 200 μm to 500 μm. As a result, as described above, the assembly process after soldering may be hindered or the performance of the power semiconductor module 100 may be degraded.

図7は、パワー半導体モジュールの組立工程を示す要部断面模式図である。なお、図7の各部には、図5および図6に示した要素と同一の要素については同一の符号を付している。   FIG. 7 is a schematic cross-sectional view of the relevant part showing the assembly process of the power semiconductor module. In FIG. 7, the same components as those shown in FIGS. 5 and 6 are denoted by the same reference numerals.

パワー半導体モジュール100は、図7に示すように、通常、絶縁基板101と放熱ベース105との半田付け後に、さらに放熱ベース105を冷却フィン200にネジ止め等の方法で固定されるようになっている。   As shown in FIG. 7, the power semiconductor module 100 is usually fixed to the cooling fin 200 by screws or the like after the insulating substrate 101 and the heat dissipation base 105 are soldered. Yes.

絶縁基板101と放熱ベース105との接合に鉛を含んだ半田を用いた場合、その半田付け時に放熱ベース105に発生した凸状の反りは、その後解消される方向に向かう。そのため、放熱ベース105と冷却フィン200との間の接触熱抵抗は比較的小さく抑えられ、半導体チップ103で発生した熱は、効率良く放熱ベース105から放散されていくようになる。   When solder containing lead is used for bonding between the insulating substrate 101 and the heat dissipation base 105, the convex warpage generated in the heat dissipation base 105 during the soldering tends to be eliminated thereafter. Therefore, the contact thermal resistance between the heat dissipation base 105 and the cooling fin 200 is kept relatively small, and the heat generated in the semiconductor chip 103 is efficiently dissipated from the heat dissipation base 105.

これに対し、絶縁基板101との接合に鉛フリー半田を用い放熱ベース105が絶縁基板101側に大きく凸状に反ってしまっている場合、図7に示したように、冷却フィン200の平坦な面との間に大きな隙間201が発生するようになる。このような隙間201が発生すると、接触熱抵抗が大きくなるため半導体チップ103で発生した熱の放散効率が低下し、半導体チップ103の接合部の温度が異常上昇して熱破壊が起こりかねない。また、放熱ベース105が絶縁基板101側に大きく凸状に反ってしまっている場合には、放熱ベース105を冷却フィン200へネジ止め等する際にセラミック基板101aが割れてしまう等の問題が発生する場合もある。   On the other hand, when lead-free solder is used for bonding to the insulating substrate 101 and the heat dissipation base 105 is greatly bent in a convex shape toward the insulating substrate 101, the cooling fin 200 is flat as shown in FIG. A large gap 201 is generated between the surface. When such a gap 201 is generated, the contact thermal resistance is increased, so that the efficiency of dissipation of the heat generated in the semiconductor chip 103 is lowered, and the temperature at the junction of the semiconductor chip 103 is abnormally increased, which may cause thermal destruction. In addition, when the heat dissipation base 105 is greatly warped toward the insulating substrate 101, there is a problem that the ceramic substrate 101a is cracked when the heat dissipation base 105 is screwed to the cooling fin 200. There is also a case.

そこで、絶縁基板と放熱ベースの接合、および絶縁基板と半導体チップの接合に、鉛を含まない鉛フリー半田を用いた半導体装置の製造方法として、例えば特許文献1に記載されているような技術が提案されている。この提案では、放熱ベースと絶縁基板を半田接合する際に、放熱ベースにあらかじめ反対向き(凹状)に所定の大きさの反り(反り付け量)を与えておいてから鉛フリー半田を用いて絶縁基板を半田接合して、結果として放熱ベースが絶縁基板にほぼ平坦な状態で半田接合されるようにしている。そのため、放熱ベースを冷却フィン等の平坦な面に取り付ける際、その部材との間に大きな隙間ができず、必要な接触面積が確保され、取り付け時のセラミック基板の破損が防止される。   Therefore, as a method for manufacturing a semiconductor device using lead-free solder that does not contain lead for joining the insulating substrate and the heat dissipation base and joining the insulating substrate and the semiconductor chip, for example, a technique as described in Patent Document 1 is available. Proposed. In this proposal, when soldering the heat dissipation base and the insulating substrate, the heat dissipation base is preliminarily given a predetermined amount of warpage (recessed) and then insulated using lead-free solder. As a result, the heat dissipation base is soldered to the insulating substrate in a substantially flat state. Therefore, when the heat radiation base is attached to a flat surface such as a cooling fin, a large gap cannot be formed between the heat radiation base and the member, a necessary contact area is ensured, and breakage of the ceramic substrate during attachment is prevented.

特開2006−202884号公報JP 2006-202884 A

図8は、従来の絶縁基板の接合時に放熱ベース上に設置されるカーボン治具であって、同図(A)はその平面図、同図(B)はB−B線に沿った断面図である。カーボン治具110は絶縁基板101の位置決め用の治具であって、絶縁基板101は縦方向の長さX、横方向の長さYの矩形をしている。このカーボン治具110には、絶縁基板101に対応する大きさで開口部111が形成されている。そして、開口部111に絶縁基板101を挿入することで、絶縁基板101を放熱ベース105上での接合位置に固定できる。   FIGS. 8A and 8B are carbon jigs installed on a heat dissipation base when bonding a conventional insulating substrate. FIG. 8A is a plan view thereof, and FIG. 8B is a cross-sectional view taken along line BB. It is. The carbon jig 110 is a jig for positioning the insulating substrate 101, and the insulating substrate 101 has a rectangular shape with a length X in the vertical direction and a length Y in the horizontal direction. The carbon jig 110 has an opening 111 having a size corresponding to the insulating substrate 101. Then, by inserting the insulating substrate 101 into the opening 111, the insulating substrate 101 can be fixed at a bonding position on the heat dissipation base 105.

ところが、放熱ベース105に対して予め与えておく反り付け量に応じて、放熱ベースとカーボン治具との間に隙間が発生する。しかも、放熱ベース105の反り量が大きくなれば隙間も広がるから、その隙間から半田材料が流れ出したり、飛散したりするといった不都合な事態が頻発し、不良品が多数発生するという問題が生じることになる。とくに、鉛フリー半田を用いる場合には、銅等の放熱ベースとの親和性が低くなって、さらにその流出と飛散が促進されるという問題があった。   However, a gap is generated between the heat dissipating base and the carbon jig in accordance with the amount of warping applied to the heat dissipating base 105 in advance. In addition, since the gap increases as the amount of warping of the heat dissipation base 105 increases, there is a problem in that inadvertent situations such as solder material flowing out or scattering from the gap frequently occur and a large number of defective products occur. Become. In particular, when lead-free solder is used, there is a problem that the affinity with a heat dissipation base such as copper is lowered, and the outflow and scattering are further promoted.

本発明はこのような点に鑑みてなされたものであり、放熱ベースとカーボン治具との間の隙間から半田材料の流出を効果的に防止した半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of these points, and an object thereof is to provide a method of manufacturing a semiconductor device that effectively prevents the outflow of solder material from a gap between a heat dissipation base and a carbon jig. To do.

本発明では、上記問題を解決するために、両面に導体層を有する絶縁基板の配線層側に半導体チップを半田接合するとともに前記絶縁基板を放熱ベース上に半田接合してなる半導体装置の製造方法が提供される。この半導体装置の製造方法は、前記絶縁基板を接合した後の前記放熱ベースが略平坦な状態となるように、接合前の前記放熱ベースに前記絶縁基板が半田接合される主面とは反対側に凸状の反りをあらかじめ与える第1の工程と、前記絶縁基板を挿入可能な開口部が形成された基板保持用の枠体、および耐熱性を有する有機物材料からなり、開口部を有する薄膜シートを用意する第2の工程と、前記放熱ベース上に、前記薄膜シートを介して前記枠体を設置して、前記放熱ベース上で前記絶縁基板の位置決めをする第3の工程と、前記絶縁基板と前記放熱ベースを半田接合する第4の工程と、から構成される。   In the present invention, in order to solve the above problem, a method of manufacturing a semiconductor device, in which a semiconductor chip is solder-bonded to the wiring layer side of an insulating substrate having conductor layers on both sides and the insulating substrate is solder-bonded to a heat dissipation base. Is provided. In this method of manufacturing a semiconductor device, the heat dissipation base after bonding is insulated from the main surface where the insulating substrate is solder-bonded to the heat dissipation base before bonding so that the heat dissipation base after bonding is in a substantially flat state. A thin film sheet having an opening, comprising: a first step of providing a convex warp to the substrate in advance; a substrate holding frame in which an opening into which the insulating substrate can be inserted is formed; and a heat-resistant organic material. A third step of positioning the insulating substrate on the heat dissipation base by installing the frame on the heat dissipation base via the thin film sheet; and the insulating substrate. And a fourth step of soldering the heat dissipation base.

本発明によれば、放熱ベースと枠体の間の隙間における半田の流出と飛散が少なくなり、鉛フリー半田を用いたパワー半導体モジュールの製造効率を高めることができる。   According to the present invention, the outflow and scattering of solder in the gap between the heat dissipation base and the frame body are reduced, and the manufacturing efficiency of the power semiconductor module using lead-free solder can be increased.

実施の形態に係るパワー半導体モジュールの製造工程の一つであって、(A)は部材のセット工程、(B)は加熱工程、(C)は減圧工程を示す断面模式図である。It is one of the manufacturing processes of the power semiconductor module which concerns on embodiment, Comprising: (A) is a member setting process, (B) is a heating process, (C) is a cross-sectional schematic diagram which shows a pressure reduction process. (A)はカプトンシートの平面図、(B)は銅ベースとカーボン治具の間に2枚のカプトンシートを介在させた状態の断面図である。(A) is a top view of a Kapton sheet, (B) is a sectional view in the state where two Kapton sheets were interposed between a copper base and a carbon jig. カーボン治具の開口部形状を示す平面図である。It is a top view which shows the opening part shape of a carbon jig. 冷却工程によって常圧常温とされたパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the power semiconductor module made into normal-pressure normal temperature by the cooling process. 従来のパワー半導体モジュールの要部断面模式図である。It is a principal part cross-sectional schematic diagram of the conventional power semiconductor module. 反った状態の放熱ベースを示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the thermal radiation base of the curved state. パワー半導体モジュールの組立工程を示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the assembly process of a power semiconductor module. 従来の絶縁基板の接合時に放熱ベース上に設置されるカーボン治具であって、同図(A)はその平面図、同図(B)はB−B線に沿った断面図である。It is the carbon jig | tool installed on a thermal radiation base at the time of joining of the conventional insulation board | substrate, Comprising: The figure (A) is the top view, The figure (B) is sectional drawing along the BB line.

以下、図面を参照してこの発明の実施の形態について説明する。
図1は、実施の形態に係るパワー半導体モジュールの製造工程の一つであって、(A)は部材のセット工程、(B)は加熱工程、(C)は減圧工程を示す断面模式図である。ここでは、絶縁基板1を銅ベース2上に接合する半田接合の工程を説明する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is one of manufacturing steps of a power semiconductor module according to an embodiment, where (A) is a member setting step, (B) is a heating step, and (C) is a schematic cross-sectional view showing a decompression step. is there. Here, a solder bonding process for bonding the insulating substrate 1 onto the copper base 2 will be described.

図1(A)は、銅ベース2上に絶縁基板1を板半田3とともにセットした状態を示している。絶縁基板1の外周はカーボン治具4によって保持され、カーボン治具4と銅ベース2の間には、半田飛散の抑止手段として、板半田3の周囲にカプトンシート5が配されている。絶縁基板1は、銅箔(Cu層)1a、セラミック基板1b、および銅箔(Cu層)1cが積層された基板として構成されている。両面に導体層として銅箔1a,1cを有する絶縁基板1は、その一方の主面に銅箔1aが配線層として形成され、他方の主面の銅箔1cが銅ベース2と板半田3によって半田接合される。なお、セラミック基板1bとしては、アルミナを主成分とする基板が用いられる。   FIG. 1A shows a state where an insulating substrate 1 is set together with a sheet solder 3 on a copper base 2. The outer periphery of the insulating substrate 1 is held by a carbon jig 4, and a Kapton sheet 5 is disposed between the carbon jig 4 and the copper base 2 around the sheet solder 3 as a means for suppressing solder scattering. The insulating substrate 1 is configured as a substrate in which a copper foil (Cu layer) 1a, a ceramic substrate 1b, and a copper foil (Cu layer) 1c are laminated. Insulating substrate 1 having copper foils 1a and 1c as conductor layers on both sides has copper foil 1a formed as a wiring layer on one main surface, and copper foil 1c on the other main surface is formed by copper base 2 and plate solder 3. Soldered. As the ceramic substrate 1b, a substrate mainly composed of alumina is used.

銅ベース2は、絶縁基板1に配置された図示しないパワー半導体チップからの発熱を逃がすために、同じく図示しない放熱フィン等に固定される放熱ベースである。この銅ベース2には、図1に示すように、絶縁基板1が半田接合される主面とは反対側に凸状をなすように加工され、あらかじめ反りが与えられている。また、銅ベース2の基板に対向する主面には、複数の突起2aがボス加工されている。これは、絶縁基板1との接合時に溶融した状態の半田層の厚みを確保して、製品の信頼性を高めるためである。   The copper base 2 is a heat dissipating base that is fixed to a heat dissipating fin or the like (not shown) in order to release heat from a power semiconductor chip (not shown) disposed on the insulating substrate 1. As shown in FIG. 1, the copper base 2 is processed to have a convex shape on the side opposite to the main surface to which the insulating substrate 1 is soldered and warped in advance. A plurality of protrusions 2a are bossed on the main surface of the copper base 2 facing the substrate. This is for securing the thickness of the solder layer in a melted state at the time of joining to the insulating substrate 1 and improving the reliability of the product.

銅ベース2の反り付け量は、例えば半田付け時に銅ベース2が平坦であったときに発生する絶縁基板1側への凸状の反りが約200μm〜約500μmの範囲である場合、約100μm〜約600μmの範囲である。したがって、実際の板半田3の厚み(約0.3mm)を考慮すると、銅ベース2の反り付け量は、図1では相当に誇張されて図示してある。なお、この予め与えておく反り付け量は一例であって、銅ベース2の厚さや面積、絶縁基板1の厚さや面積、および絶縁基板1に接合されている銅箔1aおよび銅箔1cの厚さや面積に応じて、適宜設定された値にする。   The amount of warping of the copper base 2 is, for example, about 100 μm to about 100 μm to about 500 μm when the convex warp toward the insulating substrate 1 generated when the copper base 2 is flat at the time of soldering. The range is about 600 μm. Therefore, considering the actual thickness of the sheet solder 3 (about 0.3 mm), the amount of warping of the copper base 2 is considerably exaggerated in FIG. The amount of warping given in advance is an example, and the thickness and area of the copper base 2, the thickness and area of the insulating substrate 1, and the thicknesses of the copper foil 1 a and the copper foil 1 c bonded to the insulating substrate 1. The value is set appropriately according to the sheath area.

板半田3には、鉛を含まない半田材(鉛フリー半田)が用いられる。この板半田3の成分は、銀、ビスマス、銅、インジウム、アンチモン(Sb)、亜鉛、アルミニウム等を含むスズ系半田である。また、鉛フリー半田の中でも融点が低いものを用いるほど、半田付けの際に銅ベース2に加えられる熱が低くなるので、銅の膨張・収縮が小さく、銅ベース2に発生する反りを小さく抑えることが可能になる。一般には、板半田3の融点は250℃以下であることが好ましい。   A solder material (lead-free solder) that does not contain lead is used for the plate solder 3. The component of the plate solder 3 is tin-based solder containing silver, bismuth, copper, indium, antimony (Sb), zinc, aluminum and the like. Also, the lower the melting point of lead-free solder, the lower the heat applied to the copper base 2 during soldering, so the copper expansion and contraction is small, and the warp generated in the copper base 2 is kept small. It becomes possible. In general, the melting point of the sheet solder 3 is preferably 250 ° C. or less.

カーボン治具4は、平面視したときの形状が略ロの字形状であり、絶縁基板1が挿入可能な開口部が形成された基板保持用の枠体として構成されている。開口部は絶縁基板1の外周に対応する大きさを有し、開口部の内面とセラミック基板1bの外周が接することで絶縁基板1を保持する。ここでは、銅ベース2上でカーボン治具4によって絶縁基板1を位置決めして配置する際に、カーボン治具4と略同一形状の開口部を形成したカプトン(Kapton:登録商標)シート5を介在させている。   The carbon jig 4 has a substantially square shape when seen in a plan view, and is configured as a substrate holding frame in which an opening into which the insulating substrate 1 can be inserted is formed. The opening has a size corresponding to the outer periphery of the insulating substrate 1, and holds the insulating substrate 1 by contacting the inner surface of the opening with the outer periphery of the ceramic substrate 1b. Here, when the insulating substrate 1 is positioned and arranged on the copper base 2 by the carbon jig 4, a Kapton (registered trademark) sheet 5 having an opening having substantially the same shape as the carbon jig 4 is interposed. I am letting.

カプトンシート5は、加熱処理によって脱ガス処理された有機物材料(ポリイミド系樹脂)からなる薄膜シートであって、450℃程度の耐熱性を有している。ポリイミド系樹脂は有機高分子フィルムの一種であって、溶融半田との親和性が小さく、かつ耐薬品性、耐衝撃性に優れている。ここで使用されるカプトンシート5は、その厚みが50μm程度に形成されているものであるが、120μm以下の厚みに加工されていれば、所定の可撓性を有するものとなる。こうした溶融半田との親和性が小さいカプトンシート5を銅ベース2の曲面に沿って設置することによって、後述するような飛散半田による不良率が改善できる。   The Kapton sheet 5 is a thin film sheet made of an organic material (polyimide resin) degassed by heat treatment, and has a heat resistance of about 450 ° C. Polyimide resin is a kind of organic polymer film, has low affinity with molten solder, and is excellent in chemical resistance and impact resistance. The Kapton sheet 5 used here has a thickness of about 50 μm, but if it is processed to a thickness of 120 μm or less, it has a predetermined flexibility. By installing the Kapton sheet 5 having a low affinity with the molten solder along the curved surface of the copper base 2, the defect rate due to the scattered solder as described later can be improved.

図1(B)には、加熱炉6内でのリフロー処理による半田3aの溶融状態を示している。加熱炉6によって板半田3を280℃〜400℃に加熱溶融すると、銅ベース2上の窪みで溶融した半田3aが気体を巻き込むことによって、絶縁基板1の下の半田3a内にボイド7が発生しやすい。   FIG. 1B shows a molten state of the solder 3 a by the reflow process in the heating furnace 6. When the sheet solder 3 is heated and melted to 280 ° C. to 400 ° C. in the heating furnace 6, a void 7 is generated in the solder 3 a under the insulating substrate 1 by entraining the gas in the melted solder 3 a in the depression on the copper base 2. It's easy to do.

図1(C)には、窒素雰囲気中での減圧処理によって、発生したボイド7を半田3a内から吸引除去するボイド抜きの状態を示している。この減圧処理では、ボイド7が膨張して半田3a内から吸引除去される。このとき、銅ベース2とカーボン治具4の間には隙間が生じている。そのため、この銅ベース2とカーボン治具4の間隙から、半田3aの一部が周辺領域にボイド7と一体になって飛散する。ところが、加熱した半田3aの飛沫3bを弾く、いわゆる半田飛散の抑止効果を有しているカプトンシート5が隙間に存在しているため、飛沫3bが飛散したとしても銅ベース2の周辺に付着することを防ぐことができる。   FIG. 1C shows a void-removed state in which the generated void 7 is removed by suction from the solder 3a by the decompression process in a nitrogen atmosphere. In this decompression process, the void 7 expands and is removed by suction from the solder 3a. At this time, a gap is generated between the copper base 2 and the carbon jig 4. Therefore, from the gap between the copper base 2 and the carbon jig 4, a part of the solder 3a is scattered integrally with the void 7 in the peripheral region. However, since the kapton sheet 5 that repels the splash 3b of the heated solder 3a and has a so-called solder splash suppression effect exists in the gap, even if the splash 3b splashes, it adheres to the periphery of the copper base 2. Can be prevented.

つぎに、カプトンシート5による半田飛散の抑止効果について説明する。
図2(A)はカプトンシートの平面図、同図(B)は銅ベースとカーボン治具の間に2枚のカプトンシートを介在させた状態の断面図である。
Next, the effect of suppressing solder scattering by the Kapton sheet 5 will be described.
2A is a plan view of the Kapton sheet, and FIG. 2B is a cross-sectional view of a state in which two Kapton sheets are interposed between the copper base and the carbon jig.

カプトンシート5は、カーボン治具4の開口部を囲む形状に加工されており、治具4の開口部と略同一形状の開口部51が形成されている。2枚のカプトンシート5a,5bを半田飛散の抑止手段として、銅ベース2上のカーボン治具4との隙間に挿入するように設置し、銅ベース2上で絶縁基板1の位置決めを行う。なお、カプトンシート5の開口部51の大きさは溶融した半田が銅ベース2に付着しないよう、板半田の外周と同程度とすることが好ましい。   The Kapton sheet 5 is processed into a shape surrounding the opening of the carbon jig 4, and an opening 51 having substantially the same shape as the opening of the jig 4 is formed. The two Kapton sheets 5a and 5b are installed so as to be inserted into the gap with the carbon jig 4 on the copper base 2 as a means for preventing solder scattering, and the insulating substrate 1 is positioned on the copper base 2. In addition, it is preferable that the size of the opening 51 of the Kapton sheet 5 is approximately the same as the outer periphery of the sheet solder so that the molten solder does not adhere to the copper base 2.

絶縁基板1の放熱ベースとして用いられる銅ベース2は、その面積が大きいものを使用する場合には、銅ベース2に予め与えておく反り付け量も大きくなる。したがって、そのような場合には、銅ベース2とカーボン治具4との間に2枚以上のカプトンシート5a,5bを介在させることが好ましい。飛散した半田が2枚のカプトンシート5a,5bの間に残留しても、その後の工程には影響しないからである。   When the copper base 2 used as the heat dissipation base of the insulating substrate 1 has a large area, the amount of warping applied to the copper base 2 in advance is also increased. Therefore, in such a case, it is preferable to interpose two or more Kapton sheets 5 a and 5 b between the copper base 2 and the carbon jig 4. This is because even if the scattered solder remains between the two Kapton sheets 5a and 5b, the subsequent processes are not affected.

また、図2(B)に示すような絶縁基板1の反りは、両面の導体層銅箔1a,1cの厚み(図1参照)に応じて反り量が決まる。ここでは、表面の銅箔1aと裏面の銅箔1cとの厚みを同じにする絶縁基板1を用いている。図2に示す反りを有する絶縁基板1では、図1(B)の半田溶融時における飛散半田による不良率を改善できる。   Further, the amount of warping of the insulating substrate 1 as shown in FIG. 2B is determined according to the thickness of the conductor layer copper foils 1a and 1c on both sides (see FIG. 1). Here, the insulating substrate 1 is used in which the copper foil 1a on the front surface and the copper foil 1c on the back surface have the same thickness. In the insulating substrate 1 having the warp shown in FIG. 2, the defect rate due to the scattered solder when the solder is melted in FIG. 1B can be improved.

なお、図1(C)に示す減圧処理が急速に行われると、加熱されたカプトンシート5からガスが発生する。そこで、カプトンシート5に予め脱ガス処理を施しておけば、半田加熱時におけるボイド処理のための減圧工程の時間を短縮できる。   Note that when the decompression process shown in FIG. 1C is performed rapidly, gas is generated from the heated Kapton sheet 5. Therefore, if the Kapton sheet 5 is preliminarily degassed, the time required for the decompression process for void treatment during solder heating can be shortened.

図3は、カーボン治具の開口部形状を示す平面図である。
カーボン治具4の開口部4aでは、絶縁基板1を挿入可能な大きさが必要である。カーボン治具4は、その本来の役割が銅ベース2上で絶縁基板1を保持し、位置決めを行うことにあるからである。なお、開口部4aの平面形状は絶縁基板の外周に相似する矩形でもよいし、図示したように、開口部4aの四隅に、それぞれ絶縁基板の四隅を押さえるための突起4bを残し、絶縁基板1の位置決めを可能とするものでもよい。なお、カーボン治具4の左右には、銅ベース2との位置合わせ用のねじ孔4cが形成されている。
FIG. 3 is a plan view showing the opening shape of the carbon jig.
The opening 4a of the carbon jig 4 needs to be large enough to allow the insulating substrate 1 to be inserted. This is because the carbon jig 4 has an original role of holding the insulating substrate 1 on the copper base 2 and performing positioning. The planar shape of the opening 4a may be a rectangle similar to the outer periphery of the insulating substrate. As shown in the drawing, the four protrusions 4b for holding the four corners of the insulating substrate are left at the four corners of the opening 4a, respectively. The positioning may be possible. Note that screw holes 4 c for alignment with the copper base 2 are formed on the left and right sides of the carbon jig 4.

図4は、冷却工程によって常圧常温とされたパワー半導体モジュールを示す要部断面模式図である。絶縁基板1上には、半田層9を介して半導体チップ10が接合されている。
上述したカプトンシート5を用いて半田飛散を抑止したため、銅ベース2がほぼ平坦な状態にまで復帰したとき、絶縁基板1が半田接合された銅ベース2の上面周辺には、半田飛沫が残留しない。したがって、その後の修正加工等の処理を実施しなくても、銅ベース2の上から樹脂ケース8を確実に密着させることができ、製品サイズを規格通りに仕上げることができる。しかも、銅ベース2と樹脂ケース8の間に隙間が生じていなければ、後工程で半導体チップをゲルにより封止した場合、特段の処理を行わなくてもゲルが流出するおそれがなくなる。一例として効果を検証したところ、半田飛沫等の修正加工の割合が、シートを使用しない場合に約90%あったものが、カプトンシートを2枚使用することにより約5%に大きく改善された。
FIG. 4 is a schematic cross-sectional view of an essential part showing a power semiconductor module that is brought to normal pressure and ordinary temperature by a cooling process. On the insulating substrate 1, a semiconductor chip 10 is bonded via a solder layer 9.
Since the above-described Kapton sheet 5 is used to suppress solder scattering, when the copper base 2 returns to a substantially flat state, no solder splashes remain around the upper surface of the copper base 2 to which the insulating substrate 1 is soldered. . Therefore, the resin case 8 can be reliably adhered from above the copper base 2 without performing subsequent correction processing or the like, and the product size can be finished to the standard. Moreover, if there is no gap between the copper base 2 and the resin case 8, when the semiconductor chip is sealed with a gel in a later process, there is no possibility that the gel will flow out without any special treatment. As an example, when the effect was verified, the ratio of correction processing such as solder splash was about 90% when the sheet was not used, but it was greatly improved to about 5% by using two Kapton sheets.

また、予め銅ベース2に凹状に反りを与えておいたため、冷却して絶縁基板1が半田付けされた後に、銅ベース2はほぼ平坦に近い状態になる。したがって、銅ベース2の冷却フィンへの取付けも確実に行える。   Further, since the copper base 2 is warped in a concave shape in advance, the copper base 2 becomes almost flat after being cooled and soldered to the insulating substrate 1. Therefore, the copper base 2 can be securely attached to the cooling fin.

1 絶縁基板
2 銅ベース
3 板半田
3a 半田
4 カーボン治具
5 カプトンシート
6 加熱炉
7 ボイド
8 樹脂ケース
9 半田層
10 半導体チップ
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 2 Copper base 3 Board solder 3a Solder 4 Carbon jig 5 Kapton sheet 6 Heating furnace 7 Void 8 Resin case 9 Solder layer 10 Semiconductor chip

Claims (9)

両面に導体層を有する絶縁基板の配線層側に半導体チップを半田接合するとともに前記絶縁基板を放熱ベース上に半田接合してなる半導体装置の製造方法において、
前記絶縁基板を接合した後の前記放熱ベースが略平坦な状態となるように、接合前の前記放熱ベースに前記絶縁基板が半田接合される主面とは反対側に凸状の反りをあらかじめ与える第1の工程と、
前記絶縁基板を挿入可能な開口部が形成された基板保持用の枠体、および耐熱性を有する有機物材料からなり、開口部を有する薄膜シートを用意する第2の工程と、
前記放熱ベース上に、前記薄膜シートを介して前記枠体を設置して、前記放熱ベース上で前記絶縁基板の位置決めをする第3の工程と、
前記絶縁基板と前記放熱ベースを半田接合する第4の工程と、
を備えたことを特徴とする半導体装置の製造方法。
In a method of manufacturing a semiconductor device, in which a semiconductor chip is soldered to the wiring layer side of an insulating substrate having a conductor layer on both sides and the insulating substrate is soldered to a heat dissipation base.
A convex warp is applied in advance to the side opposite to the main surface to which the insulating substrate is solder-bonded to the heat-dissipating base before bonding so that the heat-dissipating base after the insulating substrate is bonded is substantially flat. A first step;
A second step of preparing a frame for holding a substrate in which an opening into which the insulating substrate can be inserted is formed, and a thin film sheet having an opening made of an organic material having heat resistance;
A third step of installing the frame body on the heat dissipation base via the thin film sheet and positioning the insulating substrate on the heat dissipation base;
A fourth step of solder bonding the insulating substrate and the heat dissipation base;
A method for manufacturing a semiconductor device, comprising:
前記放熱ベースは、銅を用いて構成されていることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the heat dissipation base is made of copper. 前記薄膜シートは、ポリイミド系樹脂からなり、加熱処理によって脱ガス処理されたことを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the thin film sheet is made of a polyimide resin and degassed by heat treatment. 前記薄膜シートは、その厚みが120μm以下に加工されていることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the thin film sheet is processed to have a thickness of 120 μm or less. 前記薄膜シートは、可撓性のあるカプトン(Kapton:登録商標)シートであることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the thin film sheet is a flexible Kapton (registered trademark) sheet. 前記絶縁基板は、セラミック基板の両面に導体層を有するものであって、前記導体層として銅箔が用いられ、前記セラミック基板にアルミナを主成分とする基板が用いられていることを特徴とする請求項1記載の半導体装置の製造方法。   The insulating substrate has conductor layers on both sides of a ceramic substrate, wherein the conductor layer is made of copper foil, and the ceramic substrate is a substrate mainly composed of alumina. A method for manufacturing a semiconductor device according to claim 1. 前記第3の工程において、前記放熱ベースと前記枠体との間に前記薄膜シートを2枚以上介在させたことを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the third step, two or more thin film sheets are interposed between the heat dissipation base and the frame. 前記第4の工程における半田接合は、融点が250℃以下の鉛を含まない板半田を用いることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the solder bonding in the fourth step uses a plate solder not containing lead having a melting point of 250 [deg.] C. or less. 前記板半田は、銀、ビスマス、インジウム、アンチモン、亜鉛、アルミニウム、銅のうちの少なくとも1種とスズとを含むことを特徴とする請求項8記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 8, wherein the plate solder includes at least one of silver, bismuth, indium, antimony, zinc, aluminum, and copper and tin.
JP2009002700A 2009-01-08 2009-01-08 Manufacturing method of semiconductor device Expired - Fee Related JP5126073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009002700A JP5126073B2 (en) 2009-01-08 2009-01-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009002700A JP5126073B2 (en) 2009-01-08 2009-01-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2010161219A JP2010161219A (en) 2010-07-22
JP5126073B2 true JP5126073B2 (en) 2013-01-23

Family

ID=42578187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002700A Expired - Fee Related JP5126073B2 (en) 2009-01-08 2009-01-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5126073B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241446A (en) * 1991-01-16 1992-08-28 Nec Corp Manufacture of flat package type lsi

Also Published As

Publication number Publication date
JP2010161219A (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4207896B2 (en) Semiconductor device
KR102097177B1 (en) Power module substrate, power module substrate with heat sink, and power module
KR102130868B1 (en) Bonded body, substrate for power modules, and substrate with heat sink for power modules
JP6111764B2 (en) Power module substrate manufacturing method
KR102220852B1 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
US20150055302A1 (en) Power module substrate with heatsink, power module substrate with cooler and power module
KR20160146799A (en) Substrate for power modules, substrate with heat sink for power modules and power module with heat sink
KR101676230B1 (en) Assembly and power-module substrate
KR20150135285A (en) Substrate for power modules, substrate with heat sink for power modules, and power module
JP2007157863A (en) Power semiconductor device, and method of manufacturing same
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
JP4683043B2 (en) Manufacturing method of semiconductor device
JP2006100640A (en) Ceramic circuit board and power semiconductor module using same
EP1553628B1 (en) Heat sink and heat spreader assembly
JP2004356625A (en) Semiconductor device and method for manufacturing the same
JP2005332874A (en) Circuit board and semiconductor device employing it
JP2006332084A (en) Process for manufacturing semiconductor device, and semiconductor device
JP5195314B2 (en) Manufacturing method of semiconductor device
JP2010199251A (en) Method of manufacturing semiconductor device
JP4703492B2 (en) Lead-free solder material
JP2006339491A (en) Method for reflow soldering of semiconductor package and circuit board, and semiconductor device
JP5126073B2 (en) Manufacturing method of semiconductor device
JP5363361B2 (en) Semiconductor device and manufacturing method thereof
JP2006286897A (en) Metal-ceramic bonding substrate
JP2010283169A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees