JP2015103540A - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP2015103540A
JP2015103540A JP2013240629A JP2013240629A JP2015103540A JP 2015103540 A JP2015103540 A JP 2015103540A JP 2013240629 A JP2013240629 A JP 2013240629A JP 2013240629 A JP2013240629 A JP 2013240629A JP 2015103540 A JP2015103540 A JP 2015103540A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
see
conductor pattern
power semiconductor
insulating substrate
upper surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013240629A
Other languages
Japanese (ja)
Inventor
英昭 馬場
Hideaki Baba
英昭 馬場
貴志 東嶋
Takashi Tojima
貴志 東嶋
Original Assignee
日本インター株式会社
Nippon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor module which improves the reliability of soldering between a metal heat radiation plate and a conductor pattern of an insulation substrate and between the conductor pattern of the insulation substrate and a lower end of an external lead-out terminal.SOLUTION: A power semiconductor module 100 is manufactured by: providing on an insulation substrate 2 a conductor pattern 2b1 electrically connected with a lower surface electrode of a power semiconductor chip 3a, a conductor pattern 2b2 electrically connected with an upper surface electrode of the same, and a lower surface side conductor pattern 2c; and fixing a metal heat radiation plate 1 to a basing jig so that a lower surface of the heat radiation plate 1 is deformed in a convex shape while following a concave upper surface of the jig at execution of soldering between the heat radiation plate 1 and the conductor pattern 2c and between the conductor patterns 2b1 and 2b2 and lower ends 6a4 and 6b4 of external lead-out terminals 6a and 6b. In the power semiconductor module 100, a Pb-free solder 10a containing Sb is used for the soldering between the heat radiation plate 1 and the conductor pattern 2c, and a Pb-free solder 10f1 and 10f2 not containing Sb is used for the soldering between the conductor patterns 2b1 and 2b2 and the lower ends 6b4 and 6a4 of the external lead-out terminals 6b and 6a.

Description

本発明は、パワー半導体チップの下面電極に電気的に接続される上面側導体パターンと、パワー半導体チップの上面電極に電気的に接続される上面側導体パターンと、下面側導体パターンとを有する絶縁基板を具備し、金属製放熱板と下面側導体パターンとの間の半田接合、および、上面側導体パターンと外部導出端子の下端部との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板の下面が凸状に変形するように、金属製放熱板をベーシング冶具に対して固定することにより製造されるパワー半導体モジュールに関する。 The present invention includes an insulating having a top-side conductor pattern connected power semiconductor chip on the lower surface electrodes electrically, and the upper surface side conductor pattern connected power semiconductor chip on the upper surface electrodes electrically in, and a lower surface side conductor pattern comprising a substrate, a solder joint between the metal radiator plate and the lower surface side conductor pattern, and, during execution of a solder joint between the lower end portion of the upper surface conductor pattern and an external lead terminal, the concave upper surface of Beshingu jig Nara I as the lower surface of the metal heat dissipating plate is deformed in a convex shape, it relates to a power semiconductor module manufactured by fixing the metallic radiating plate against Beshingu jig.

特に、本発明は、金属製放熱板と絶縁基板の下面側導体パターンとの間の半田接合の信頼性を向上させつつ、絶縁基板の上面側導体パターンと外部導出端子の下端部との間の半田接合の信頼性を向上させることができるパワー半導体モジュールに関する。 In particular, the present invention is to improve the solder joint reliability between the lower conductor pattern of the insulating substrate metal radiator plate, between the lower end portion of the upper surface conductor pattern and an external lead terminal insulating substrate It relates to a power semiconductor module capable of improving the reliability of the solder joint.

更に、本発明は、パワー半導体チップの下面電極に電気的に接続される上面側導体パターンと、パワー半導体チップの上面電極に電気的に接続される上面側導体パターンと、下面側導体パターンとを有する絶縁基板を具備し、パワー半導体チップの上面電極と絶縁基板の上面側導体パターンとを電気的に接続するための接続部材を具備し、金属製放熱板と下面側導体パターンとの間の半田接合、および、パワー半導体チップの上面電極に電気的に接続される上面側導体パターンと接続部材の一方の下端部との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板の下面が凸状に変形するように、金属製放熱板をベーシング冶具に対して固定し、金属製放熱板上に配置された外囲ケース内にゲル状樹脂を充填し、ゲル状 Furthermore, the present invention includes a top-side conductor pattern electrically connected to the lower surface electrode of the power semiconductor chip, the upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip and a lower surface side conductor pattern comprising an insulating substrate having, comprising a connecting member for electrically connecting the upper electrode of the power semiconductor chip and the upper surface side conductor pattern of the insulating substrate, the solder between the metal radiator plate and the lower surface side conductor pattern bonding, and, during execution of a solder joint between one of the lower end of the upper surface side conductor pattern and the connecting member electrically connected to the upper electrode of the power semiconductor chip, metallic heat radiation following the concave upper surface of Beshingu jig as the lower surface of the plate is deformed in a convex shape, the metallic heat radiating plate is fixed to Beshingu jig, the gel-like resin is filled in the covering case disposed on a metal heat dissipating plate, gel 脂によってパワー半導体チップと接続部材とを覆ったパワー半導体モジュールに関する。 It relates to a power semiconductor module covering the connecting member and the power semiconductor chip by fat.

特に、本発明は、金属製放熱板と絶縁基板の下面側導体パターンとの間の半田接合の信頼性を向上させつつ、パワー半導体チップの上面電極に電気的に接続される上面側導体パターンと接続部材の一方の下端部との間の半田接合の信頼性を向上させることができるパワー半導体モジュールに関する。 In particular, the present invention is to improve the reliability of the solder joint between the lower surface side conductor pattern of the insulating substrate metal radiator plate, the upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip It relates to a power semiconductor module capable of improving the reliability of the solder joint between one of the lower end portion of the connecting member.

従来から、上面側導体パターン(金属回路層)と、下面側導体パターン(金属回路層)とを有する絶縁基板を具備し、金属製放熱板(ベース)と下面側導体パターン(金属回路層)との間の半田接合の実行時に、ベーシング冶具(半田付け用冶具)の凹状上面にならって金属製放熱板(ベース)の下面が凸状に変形するように、金属製放熱板(ベース)をベーシング冶具(半田付け用冶具)に対して固定することにより製造されるパワー半導体モジュール(半導体装置)が知られている。 Conventionally, the upper surface conductor pattern (metal circuit layer), comprising a dielectric substrate having a lower surface side conductor pattern (metal circuit layer), a metal heat dissipation plate (base) and the lower surface side conductor pattern (metal circuit layer) and at run time of a solder joint between, as the lower surface of the metal radiator plate following the concave upper surface of Beshingu jig (soldering jig) (base) is deformed in a convex shape, a metal heat dissipation plate (base) Beshingu jig power semiconductor module manufactured by fixing against (jig for soldering) (semiconductor device) is known. この種のパワー半導体モジュールの例としては、例えば特許文献1(特開2010−199251号公報)の図1〜図6等に記載されたものがある。 Examples of such power semiconductor modules, for example those described in FIGS. 1-6, etc. of Patent Document 1 (JP 2010-199251).

特許文献1に記載されたパワー半導体モジュールでは、パワー半導体チップが絶縁基板の上面側導体パターン(金属回路層)に搭載されている。 In the power semiconductor module described in Patent Document 1, the power semiconductor chip is mounted on the upper surface side conductor pattern of the insulating substrate (metal circuit layer). また、樹脂材料によって形成された外囲ケース(プラスチックケース)が、金属製放熱板(ベース)上に配置されている。 The outer covering case made of a resin material (plastic case) is disposed on a metal heat dissipation plate (base). 更に、外囲ケース(プラスチックケース)内にゲル状樹脂(液状ゲル)が充填され、ゲル状樹脂(液状ゲル)によってパワー半導体チップが覆われている。 Further, gel-like resin (liquid gel) is filled in the covering case (plastic case), the power semiconductor chip is covered by the gel-like resin (liquid gel).

ところで、特許文献1には、パワー半導体チップの上面電極に電気的に接続される外部導出端子について記載されていない。 Incidentally, Patent Document 1 does not describe an external lead terminal electrically connected to the upper electrode of the power semiconductor chip. また、パワー半導体チップの下面電極に電気的に接続される外部導出端子についても記載されていない。 Moreover, not described for the external lead terminal electrically connected to the lower surface electrode of the power semiconductor chip.

つまり、特許文献1には、金属製放熱板(ベース)と絶縁基板の下面側導体パターン(金属回路層)との間の半田接合に用いられる半田について記載されているものの、絶縁基板の上面側導体パターン(金属回路層)と外部導出端子の下端部との間の半田接合に用いられる半田について記載されていない。 That is, Patent Document 1, a metal heat dissipation plate (base) and solder but there is described a solder used for bonding, the upper surface of the insulating substrate between the insulating lower surface side conductor pattern of the substrate (metal circuit layer) It does not describe the solder used in the solder joint between the conductor pattern (metal circuit layer) and the lower end of the external lead terminals.

そのため、特許文献1に記載されたパワー半導体モジュールでは、金属製放熱板(ベース)と絶縁基板の下面側導体パターン(金属回路層)との間の半田接合の信頼性を向上させつつ、絶縁基板の上面側導体パターン(金属回路層)と外部導出端子の下端部との間の半田接合の信頼性を向上させるように、ベーシング冶具(半田付け用冶具)を用いて半田接合を実行することができない。 Therefore, in the power semiconductor module described in Patent Document 1, while improving the reliability of the solder joint between the lower surface side conductor pattern of the insulating substrate metal radiator plate (base) (metal circuit layer), an insulating substrate the top surface conductor pattern (metal circuit layer) and to improve the reliability of the solder joint between the lower end portion of the externally drawn terminals, be performed solder joint with Beshingu jig (soldering jig) Can not.

また、特許文献1には、パワー半導体チップの上面電極と絶縁基板の上面側導体パターン(金属回路層)とを電気的に接続するための接続部材として金属板を用い、その金属板を半田接合する旨が記載されているものの、金属板の半田接合に用いられる半田の詳細について記載されていない。 In Patent Document 1, a metal plate with a top surface conductor pattern of the upper electrode and the insulating substrate of the power semiconductor chip (metal circuit layer) as a connecting member for electrically connecting, the metal plate solder joint although effect that has been described, it does not describe details of the solder used in the solder bonding of the metal plate.

そのため、特許文献1に記載されたパワー半導体モジュールでは、金属製放熱板(ベース)と絶縁基板の下面側導体パターン(金属回路層)との間の半田接合の信頼性を向上させつつ、パワー半導体チップの上面電極に電気的に接続される上面側導体パターン(金属回路層)と接続部材(金属板)の一方の下端部との間の半田接合の信頼性を向上させるように、ベーシング冶具(半田付け用冶具)を用いた半田接合を実行することができない。 Therefore, in the power semiconductor module described in Patent Document 1, while improving the reliability of the solder joint between the lower surface side conductor pattern of the insulating substrate metal radiator plate (base) (metal circuit layer), a power semiconductor as improving solder joint reliability between one of the lower end of the top-side conductor pattern electrically connected to the upper electrode of the chip (metal circuit layer) and the connecting member (metal plate), Beshingu jig ( it is impossible to perform a solder bonding using a jig) soldering.

特開2010−199251号公報 JP 2010-199251 JP

前記問題点に鑑み、本発明は、金属製放熱板と絶縁基板の下面側導体パターンとの間の半田接合の信頼性を向上させつつ、絶縁基板の上面側導体パターンと外部導出端子の下端部との間の半田接合の信頼性を向上させることができるパワー半導体モジュールを提供することを目的とする。 In view of the above problems, the present invention, the solder while improving the reliability of the bonding, the lower end portion of the upper surface conductor pattern and an external lead-out terminal of the insulating substrate between the lower surface side conductor pattern of the insulating substrate metal radiating plate and to provide a power semiconductor module capable of improving the reliability of the solder joint between.

更に、本発明は、金属製放熱板と絶縁基板の下面側導体パターンとの間の半田接合の信頼性を向上させつつ、パワー半導体チップの上面電極に電気的に接続される上面側導体パターンと接続部材の一方の下端部との間の半田接合の信頼性を向上させることができるパワー半導体モジュールを提供することを目的とする。 Furthermore, the present invention is to improve the reliability of the solder joint between the lower surface side conductor pattern of the insulating substrate metal radiator plate, the upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip and to provide a power semiconductor module capable of improving the reliability of the solder joint between one of the lower end portion of the connecting member.

請求項1に記載の発明によれば、大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)を設け、 According to the invention described in claim 1, and a top electrode which a large current flows, the power semiconductor chips (3a) and a lower electrode which a large current flows is provided,
絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface of the power semiconductor chips insulating layer for mounting (3a) (2a), and a first electrically connected to the lower surface electrode of the power semiconductor chip (3a) an upper surface conductor pattern (2b1), are formed on the upper surface of the insulating layer (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2), insulating layer insulating substrate having a lower surface side conductor pattern formed on the lower surface side of (2a) (2c) (2) is provided,
パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for power semiconductor chip (3a) to radiate heat generated: (1) is provided,
右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)を、外囲ケース(6)にインサート成形し、 Lower portion electrically connected to the second upper surface conductor pattern (2b2) ​​a first external lead terminal (6a) having a (6a4), and insert-molded in the covering case (6),
第1上面側導体パターン(2b1)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)を、外囲ケース(6)にインサート成形し、 Lower portion electrically connected to the first upper surface conductor pattern (2b1) of the second external lead terminal (6b) having a (6b4), and insert-molded in the covering case (6),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定することにより製造されるパワー半導体モジュール(100)において、 Lower surface side solder bonding, the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal between the conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) ( solder joint between the lower end portion of 6b) and (6b4), and, between the lower end portion of the insulating second upper surface conductor pattern (2b2) ​​and the first external lead terminal board (2) (6a) (6a4) when running solder joint, as the lower surface of the metal radiator plate following the concave upper surface of Beshingu jig (1) is deformed in a convex shape, by fixing a metal radiating plate (1) relative to Beshingu jig in the power semiconductor module to be manufactured (100),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)を用い、 The solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b), than Pb-free solder containing Sb (10a) the tensile strength is low, using the Pb-free solder does not contain Sb (10f2),
絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)を用いたことを特徴とするパワー半導体モジュール(100)が提供される。 The solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), than Pb-free solder containing Sb (10a) tensile strength is low, the power semiconductor module, characterized by using a Pb-free solder containing no Sb (10f1) (100) is provided.

請求項2に記載の発明によれば、大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)を設け、 According to the invention described in claim 2, the upper electrode a large current flows, the power semiconductor chips (3a) and a lower electrode which a large current flows is provided,
絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface of the power semiconductor chips insulating layer for mounting (3a) (2a), and a first electrically connected to the lower surface electrode of the power semiconductor chip (3a) an upper surface conductor pattern (2b1), are formed on the upper surface of the insulating layer (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2), insulating layer insulating substrate having a lower surface side conductor pattern formed on the lower surface side of (2a) (2c) (2) is provided,
パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for power semiconductor chip (3a) to radiate heat generated: (1) is provided,
第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)を設け、 Lower portion electrically connected to the second upper surface conductor pattern (2b2) ​​a first external lead terminal (6a) having a (6a4) provided,
第1上面側導体パターン(2b1)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)を設け、 Lower portion electrically connected to the first upper surface conductor pattern (2b1) of the second external lead terminal (6b) having a (6b4) provided,
右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定し、 Lower surface side solder bonding, the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal between the conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) ( solder joint between the lower end portion of 6b) and (6b4), and, between the lower end portion of the insulating second upper surface conductor pattern (2b2) ​​and the first external lead terminal board (2) (6a) (6a4) at the solder joint run, as the lower surface of the metal radiator plate (1) following the concave upper surface of Beshingu jig is deformed in a convex shape, fixed metallic radiating plate (1) relative to Beshingu jig,
金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂を充填し、ゲル状樹脂によって、パワー半導体チップ(3a)と、第1外部導出端子(6a)の中央部(6a2)および下端部(6a4)と、第2外部導出端子(6b)の中央部(6b2)および下端部(6b4)とを覆ったパワー半導体モジュール(100)において、 Metallic radiating plate gel-like resin is filled in the disposed (1) on the covering case (6), the gel-like resin, and the power semiconductor chip (3a), the center of the first external lead terminal (6a) part (6a2) and a lower end and (6a4), in the central portion (6b2) and a lower end portion (6b4) and the power semiconductor module to cover the second external lead terminal (6b) (100),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)を用い、 The solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b), than Pb-free solder containing Sb (10a) the tensile strength is low, using the Pb-free solder does not contain Sb (10f2),
絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)を用いたことを特徴とするパワー半導体モジュール(100)が提供される。 The solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), than Pb-free solder containing Sb (10a) tensile strength is low, the power semiconductor module, characterized by using a Pb-free solder containing no Sb (10f1) (100) is provided.

請求項3に記載の発明によれば、大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)を設け、 According to the invention described in claim 3, the upper electrode a large current flows, the power semiconductor chips (3a) and a lower electrode which a large current flows is provided,
絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface of the power semiconductor chips insulating layer for mounting (3a) (2a), and a first electrically connected to the lower surface electrode of the power semiconductor chip (3a) an upper surface conductor pattern (2b1), are formed on the upper surface of the insulating layer (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2), insulating layer insulating substrate having a lower surface side conductor pattern formed on the lower surface side of (2a) (2c) (2) is provided,
パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for power semiconductor chip (3a) to radiate heat generated: (1) is provided,
パワー半導体チップ(3a)の上面電極と絶縁基板(2)の第2上面側導体パターン(2b2)とを電気的に接続するための接続部材(5a)を設け、 A connection member for electrically connecting the upper electrode of the power semiconductor chips (3a) and an insulating second upper surface conductor pattern of the substrate (2) (2b2) ​​(5a) is provided,
右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、および、接続部材(5a)の一方の下端部(5a1)と絶縁基板(2)の第2上面側導体パターン(2b2)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定し、 Solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), and connecting members of one of the lower end of (5a) and (5a1) insulating substrate (2) at run time of a solder joint between the second upper surface conductor pattern (2b2), as the metal radiator plate underside (1) is deformed in a convex shape following the concave upper surface of Beshingu jig, a metal heat dissipating plate ( 1) fixing the relative Beshingu jig,
金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂を充填し、ゲル状樹脂によってパワー半導体チップ(3a)と接続部材(5a)とを覆ったパワー半導体モジュール(100)において、 Metallic radiating plate gel-like resin is filled in the disposed (1) on the covering case (6), a power semiconductor module covering and connected to the power semiconductor chip (3a) member (5a) by gel-like resin in (100),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10d1)を用いたことを特徴とするパワー半導体モジュール(100)が提供される。 The solder joint between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1), tensile than Pb-free solder containing Sb (10a) strength is low, the power semiconductor module, characterized by using a Pb-free solder containing no Sb (10d1) (100) is provided.

請求項4に記載の発明によれば、大電流が流れる上面電極と、大電流が流れる下面電極とを有する第1パワー半導体チップ(3a)を設け、 According to the invention described in claim 4, the upper electrode a large current flows, the first power semiconductor chip and a lower electrode a large current flows (3a) is provided,
大電流が流れる上面電極と、大電流が流れる下面電極とを有する第2パワー半導体チップ(3c)を設け、 A top electrode through which a high current flows, a second power semiconductor chip and a lower electrode a large current flows (3c) provided,
絶縁層(2a)と、第1パワー半導体チップ(3a)および第2パワー半導体チップ(3c)を搭載するために絶縁層(2a)の上面側に形成され、かつ、第1パワー半導体チップ(3a)の下面電極および第2パワー半導体チップ(3c)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、第1パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の上面側に形成され、かつ、第2パワー半導体チップ(3c)の上面電極に電気的に接続される第3上面側導体パターン(2b6)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface side of the first power semiconductor chip (3a) and a second power insulation layer for mounting the semiconductor chip (3c) (2a), and the first power semiconductor chip (3a ) and the first upper surface side conductor pattern electrically connected to the lower electrode of the lower electrode and the second power semiconductor chip (3c) (2b1), are formed on the upper surface of the insulating layer (2a), and first power semiconductor chip second upper surface side conductor pattern electrically connected to the upper electrode of the (3a) (2b2), are formed on the upper surface of the insulating layer (2a), and, second power semiconductor chip (3c) the third upper surface conductor pattern (2b6) which is electrically connected to the upper electrode, an insulating substrate having a lower surface side conductor pattern formed on the lower surface side of the insulating layer (2a) (2c) (2) is provided,
第1パワー半導体チップ(3a)および第2パワー半導体チップ(3c)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for dissipating heat first power semiconductor chip (3a) and the second power semiconductor chip (3c) has generated the (1) is provided,
第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)を設け、 Lower portion electrically connected to the second upper surface conductor pattern (2b2) ​​a first external lead terminal (6a) having a (6a4) provided,
第3上面側導体パターン(2b6)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)を設け、 Lower portion electrically connected to the third upper surface conductor pattern (2b6) of the second external lead terminal (6b) having a (6b4) provided,
右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定し、 Lower surface side solder bonding, the insulating third upper surface conductor pattern of the substrate (2) (2b6) and the second external lead terminal between the conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) ( solder joint between the lower end portion of 6b) and (6b4), and, between the lower end portion of the insulating second upper surface conductor pattern (2b2) ​​and the first external lead terminal board (2) (6a) (6a4) at the solder joint run, as the lower surface of the metal radiator plate (1) following the concave upper surface of Beshingu jig is deformed in a convex shape, fixed metallic radiating plate (1) relative to Beshingu jig,
金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂を充填し、ゲル状樹脂によって、第1パワー半導体チップ(3a)と、第2パワー半導体チップ(3c)と、第1外部導出端子(6a)の中央部(6a2)および下端部(6a4)と、第2外部導出端子(6b)の中央部(6b2)および下端部(6b4)とを覆ったパワー半導体モジュール(100)において、 Metallic radiating plate gel-like resin is filled in the (1) arranged on the covering case (6), the gel-like resin, a first power semiconductor chip (3a), second power semiconductor chip (3c) When the central portion of the first external lead terminal (6a) (6a2) and a lower end and (6a4), the central portion of the second external lead terminal (6b) (6b2) and a lower end portion (6b4) and the covering power semiconductor in the module (100),
金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)を用い、 The solder joint between the lower end and (6b4) of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b), than Pb-free solder containing Sb (10a) the tensile strength is low, using the Pb-free solder does not contain Sb (10f2),
絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)を用いたことを特徴とするパワー半導体モジュール(100)が提供される。 The solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), than Pb-free solder containing Sb (10a) tensile strength is low, the power semiconductor module, characterized by using a Pb-free solder containing no Sb (10f1) (100) is provided.

請求項1に記載のパワー半導体モジュール(100)では、大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)が設けられている。 In the power semiconductor module (100) according to claim 1, the power semiconductor chip (3a) is provided having a top surface electrode a large current flows, and a lower electrode through which a high current flows. また、絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)が設けられている。 The insulating layer (2a), is formed on the upper surface of the insulating layer (2a) for mounting a power semiconductor chip (3a), and is electrically connected to the lower electrode of the power semiconductor chip (3a) the first and top conductor pattern (2b1), the insulating layer is formed on the upper surface side of (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2) When the insulating substrate (2) is provided having a lower surface side conductor pattern formed on the lower surface side of the insulating layer (2a) (2c). 更に、パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)が設けられている。 Moreover, the metal heat sink for dissipating heat power semiconductor chip (3a) is generated (1) is provided.

また、請求項1に記載のパワー半導体モジュール(100)では、右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)が設けられている。 Further, in the power semiconductor module (100) according to claim 1, and a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the electrically insulating resin material covering case formed by molding (6) is provided. 更に、第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)が、外囲ケース(6)にインサート成形されている。 Further, the first external lead-out terminal having a lower end portion electrically connected to the second upper surface conductor pattern (2b2) ​​to (6a4) (6a) has been insert molded to the covering case (6). また、第1上面側導体パターン(2b1)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)が、外囲ケース(6)にインサート成形されている。 The second external lead-out terminal having a lower end portion electrically connected to the first upper surface conductor pattern (2b1) to (6b4) (6b) has been insert molded to the covering case (6).

更に、請求項1に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)がベーシング冶具に対して固定される。 Further, in the power semiconductor module (100) according to claim 1, solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), insulating substrate (2) solder joint between the lower end portion of the first upper surface conductor pattern (2b1) and the second external lead terminal (6b) (6b4), and an insulating second upper surface conductor pattern of the substrate (2) and (2b2) ​​a the lower end of the first external lead terminal (6a) during execution of a solder joint between the (6a4), so the lower surface of the metal radiator plate following the concave upper surface of Beshingu jig (1) is deformed in a convex shape, metal Ltd. radiating plate (1) it is fixed to the Beshingu jig.

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) It was carried out of the temperature cycle test. 具体的には、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), the tensile strength is low, it contains Sb using a Pb-free solder that does not, and the temperature was cycle test. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, it was confirmed that the metallic heat radiating plate (1) and Pb-free solder containing no Sb between the lower surface side conductor pattern (2c) of the insulating substrate (2) is peeled off .

本発明者等は、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 The present inventors have considered that the solder tensile strength between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) is insufficient, in the study of the present inventors , go to the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), high tensile strength, using a Pb-free solder containing Sb, the temperature cycle test It was. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 As a result, after the temperature cycle test, the Pb-free solder containing Sb between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) without being stripped was confirmed.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the lower end portion of the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal (6b) were heat cycle test of the solder joint between the (6b4). 具体的には、本発明者等の研究において、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第1上面側導体パターン(2b1)が破損してしまうことが確認された。 As a result, after the temperature cycle test, a lower end portion (6b4) and Pb-free solder containing Sb between the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) although delamination is not observed, it was confirmed that the first upper surface conductor pattern of the insulating substrate (2) (2b1) is damaged.

外囲ケース(6)にインサート成形されている第2外部導出端子(6b)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース(6)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、第2外部導出端子(6b)の上下方向の熱膨張量・熱収縮量と、外囲ケース(6)の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第1上面側導体パターン(2b1) The thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test of the second external lead terminal which is insert-molded in the covering case (6) (6b), covering case are constituted by a resin material (6 ) because the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test is different, the lower end portion of the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal (6b) ( the solder joint between 6b4), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the second external lead terminal (6b) When the difference between the thermal expansion amount and thermal shrinkage of the vertical direction of the covering case (6), can not be sufficiently absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate (2 the first upper surface conductor pattern of the) (2b1) かかる熱応力によって、絶縁基板(2)の第1上面側導体パターン(2b1)が破損したと、本発明者等は考えた。 By such thermal stress, the first upper surface conductor pattern of the insulating substrate (2) (2b1) is corrupted, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b), the tensile strength It is low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第1上面側導体パターン(2b1)も破損しないことが確認された。 As a result, after the temperature cycle test, Pb-free solder containing no Sb between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) not peeled off, the first upper surface conductor pattern of the insulating substrate (2) (2b1) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for the power semiconductor module, the lower end portion of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) It was heat cycle test of the solder joint between the (6a4). 具体的には、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第2上面側導体パターン(2b2)が破損してしまうことが確認された。 As a result, after the temperature cycle test, a lower end portion (6a4) and Pb-free solder containing Sb between the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) although delamination is not observed, it was confirmed that the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​is damaged.

外囲ケース(6)にインサート成形されている第1外部導出端子(6a)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース(6)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、第1外部導出端子(6a)の上下方向の熱膨張量・熱収縮量と、外囲ケース(6)の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第2上面側導体パターン(2b2) The thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test of the first external lead terminal which is insert-molded in the covering case (6) (6a), covering case are constituted by a resin material (6 ) because the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test is different, the lower end portion of the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​and the first external lead terminal (6a) ( the solder joint between the 6a4), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the first external lead terminal (6a) When the difference between the thermal expansion amount and thermal shrinkage of the vertical direction of the covering case (6), can not be sufficiently absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate (2 the second upper surface side conductor pattern) (2b2) かかる熱応力によって、絶縁基板(2)の第2上面側導体パターン(2b2)が破損したと、本発明者等は考えた。 By such thermal stress, the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​is corrupted, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), tensile strength It is low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第2上面側導体パターン(2b2)も破損しないことが確認された。 As a result, after the temperature cycle test, Pb-free solder containing no Sb between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) not peeled off, the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​was also confirmed that no damage.

本発明者等の研究結果に鑑み、請求項1に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)が用いられている。 In view of the findings of the present inventors, the solder between the power semiconductor module according to claim 1 (100), the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) the joining, Pb-free solder containing Sb (10a) is used.

そのため、請求項1に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田(10a)の剥離を回避することができ、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 1, the solder between the lower surface side conductor pattern of the metal radiator plate after the temperature cycle test (1) and the insulating substrate (2) (2c) ( it is possible to avoid the release of 10a), it is possible to improve the solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2).

更に、請求項1に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)が用いられている。 Further, in the power semiconductor module according to claim 1 (100), between the lower end portion of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) (6b4) a solder joint, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10f2) is used.

そのため、請求項1に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田(10f2)の剥離および絶縁基板(2)の第1上面側導体パターン(2b1)の破損を同時に回避することができ、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合の信頼性を向上させることができる。 Therefore, the lower end portion of the According to the power semiconductor module (100) according to claim 1, the first upper surface conductor pattern and (2b1) a second external lead-out terminal of the insulating substrate after the temperature cycle test (2) (6b) peeling and breakage of the first upper surface conductor pattern of the insulating substrate (2) (2b1) can be avoided at the same time, insulating the first upper surface side conductors of the substrate (2) solder (10f2) between (6b4) it is possible to improve the solder joint reliability between the pattern bottom part of the (2b1) and the second external lead terminal (6b) (6b4).

また、請求項1に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)が用いられている。 Further, in the power semiconductor module according to claim 1 (100), between the lower end portion of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) (6a4) a solder joint, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10f1) is used.

そのため、請求項1に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田(10f1)の剥離および絶縁基板(2)の第2上面側導体パターン(2b2)の破損を同時に回避することができ、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 1, the lower end portion of the second upper surface side conductor pattern (2b2) ​​a first external lead-out terminal of the insulating substrate after the temperature cycle test (2) (6a) stripping and insulating the second upper surface conductor pattern of the substrate (2) corruption (2b2) ​​can be avoided at the same time, the insulating second upper surface side conductors of the substrate (2) solder (10f1) between (6a4) it is possible to improve the solder joint reliability between the pattern bottom part of the (2b2) ​​and the first external lead terminal (6a) (6a4).

換言すれば、請求項1に記載のパワー半導体モジュール(100)によれば、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させつつ、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合および絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の信頼性を向上させることができる。 In other words, according to the power semiconductor module (100) according to claim 1, solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) while improving, second first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal (6b) the lower end of the (6b4) solder joint and the insulating substrate between the (2) it is possible to improve the solder joint reliability between the lower end and (6a4) of the top surface conductor pattern (2b2) ​​and the first external lead terminal (6a).

請求項2に記載のパワー半導体モジュール(100)では、大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)が設けられている。 In the power semiconductor module (100) according to claim 2, the power semiconductor chip (3a) is provided having a top surface electrode a large current flows, and a lower electrode through which a high current flows. また、絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)が設けられている。 The insulating layer (2a), is formed on the upper surface of the insulating layer (2a) for mounting a power semiconductor chip (3a), and is electrically connected to the lower electrode of the power semiconductor chip (3a) the first and top conductor pattern (2b1), the insulating layer is formed on the upper surface side of (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2) When the insulating substrate (2) is provided having a lower surface side conductor pattern formed on the lower surface side of the insulating layer (2a) (2c). 更に、パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)が設けられている。 Moreover, the metal heat sink for dissipating heat power semiconductor chip (3a) is generated (1) is provided.

また、請求項2に記載のパワー半導体モジュール(100)では、第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)が設けられている。 Further, in the power semiconductor module according to claim 2 (100), a first external lead-out terminal having a lower end portion electrically connected to the second upper surface conductor pattern (2b2) ​​to (6a4) (6a) is provided ing. 更に、第1上面側導体パターン(2b1)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)が設けられている。 Further, the second external lead-out terminal having a lower end portion electrically connected to the first upper surface conductor pattern (2b1) to (6b4) (6b) is provided. また、右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)が設けられている。 Also it has a right side wall (6d) left wall (6e) and the front wall (6f) and the rear wall (6 g), is provided covering case formed by molding of an electrically insulating resin material (6) ing.

更に、請求項2に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)がベーシング冶具に対して固定される。 Further, in the power semiconductor module (100) according to claim 2, solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), insulating substrate (2) solder joint between the lower end portion of the first upper surface conductor pattern (2b1) and the second external lead terminal (6b) (6b4), and an insulating second upper surface conductor pattern of the substrate (2) and (2b2) ​​a the lower end of the first external lead terminal (6a) during execution of a solder joint between the (6a4), so the lower surface of the metal radiator plate following the concave upper surface of Beshingu jig (1) is deformed in a convex shape, metal Ltd. radiating plate (1) it is fixed to the Beshingu jig.

また、請求項2に記載のパワー半導体モジュール(100)では、金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂が充填され、ゲル状樹脂によって、パワー半導体チップ(3a)と、第1外部導出端子(6a)の中央部(6a2)および下端部(6a4)と、第2外部導出端子(6b)の中央部(6b2)および下端部(6b4)とが覆われている。 Further, in the power semiconductor module according to claim 2 (100), a gel-like resin is filled in the outer circumference in the casing (6) disposed on a metallic heat radiating plate (1), the gel-like resin, a power semiconductor a chip (3a), the central portion of the first external lead terminal (6a) (6a2) and a lower end and (6a4), a second central portion of the external lead terminal (6b) (6b2) and a lower end and (6b4) is It is covered.

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) It was carried out of the temperature cycle test. 具体的には、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), the tensile strength is low, it contains Sb using a Pb-free solder that does not, and the temperature was cycle test. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, it was confirmed that the metallic heat radiating plate (1) and Pb-free solder containing no Sb between the lower surface side conductor pattern (2c) of the insulating substrate (2) is peeled off .

本発明者等は、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 The present inventors have considered that the solder tensile strength between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) is insufficient, in the study of the present inventors , go to the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), high tensile strength, using a Pb-free solder containing Sb, the temperature cycle test It was. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 As a result, after the temperature cycle test, the Pb-free solder containing Sb between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) without being stripped was confirmed.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the lower end portion of the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal (6b) were heat cycle test of the solder joint between the (6b4). 具体的には、本発明者等の研究において、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第1上面側導体パターン(2b1)が破損してしまうことが確認された。 As a result, after the temperature cycle test, a lower end portion (6b4) and Pb-free solder containing Sb between the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) although delamination is not observed, it was confirmed that the first upper surface conductor pattern of the insulating substrate (2) (2b1) is damaged.

外囲ケース(6)内のゲル状樹脂によって覆われている第2外部導出端子(6b)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、第2外部導出端子(6b)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第1上面側導体パターン(2b1)にかかる熱応力によって、絶縁基板( And vertical thermal expansion amount and thermal shrinkage amount at the time of the temperature cycle test of the second external lead terminals are covered with the gel-like resin in the covering case (6) (6b), when the temperature cycle test of gel-like resin vertical and different thermal expansion amount and thermal shrinkage amount, between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) of the solder bonding, the tensile strength is high, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the second external lead terminals (6b), the gel-like resin the difference between the thermal expansion amount and thermal shrinkage of the vertical direction, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, insulating the first upper surface conductor pattern of the substrate (2) ( by thermal stress applied to 2b1), an insulating substrate ( )の第1上面側導体パターン(2b1)が破損したと、本発明者等は考えた。 ) And the first upper surface conductor pattern (2b1) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b), the tensile strength It is low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第1上面側導体パターン(2b1)も破損しないことが確認された。 As a result, after the temperature cycle test, Pb-free solder containing no Sb between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) not peeled off, the first upper surface conductor pattern of the insulating substrate (2) (2b1) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for the power semiconductor module, the lower end portion of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) It was heat cycle test of the solder joint between the (6a4). 具体的には、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第2上面側導体パターン(2b2)が破損してしまうことが確認された。 As a result, after the temperature cycle test, a lower end portion (6a4) and Pb-free solder containing Sb between the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) although delamination is not observed, it was confirmed that the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​is damaged.

外囲ケース(6)内のゲル状樹脂によって覆われている第1外部導出端子(6a)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、第1外部導出端子(6a)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第2上面側導体パターン(2b2)にかかる熱応力によって、絶縁基板( And vertical thermal expansion amount and thermal shrinkage amount at the time of the temperature cycle test of the first external lead terminals are covered with the gel-like resin in the covering case (6) (6a), at a temperature cycle test of gel-like resin vertical and different thermal expansion amount and thermal shrinkage amount, between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) of the solder bonding, the tensile strength is high, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the first external lead terminal (6a), the gel-like resin the difference between the thermal expansion amount and thermal shrinkage of the vertical direction, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the insulating second upper surface conductor pattern of the substrate (2) ( by thermal stress applied to 2b2), an insulating substrate ( )の第2上面側導体パターン(2b2)が破損したと、本発明者等は考えた。 ) And the second upper surface conductor pattern (2b2) ​​is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), tensile strength It is low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第2上面側導体パターン(2b2)も破損しないことが確認された。 As a result, after the temperature cycle test, Pb-free solder containing no Sb between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) not peeled off, the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​was also confirmed that no damage.

本発明者等の研究結果に鑑み、請求項2に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)が用いられている。 In view of the findings of the present inventors, the solder between the power semiconductor module according to claim 2 (100), the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) the joining, Pb-free solder containing Sb (10a) is used.

そのため、請求項2に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田(10a)の剥離を回避することができ、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 2, the solder between the lower surface side conductor pattern of the metal radiator plate after the temperature cycle test (1) and the insulating substrate (2) (2c) ( it is possible to avoid the release of 10a), it is possible to improve the solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2).

更に、請求項2に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)が用いられている。 Further, in the power semiconductor module according to claim 2 (100), between the lower end portion of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b) (6b4) a solder joint, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10f2) is used.

そのため、請求項2に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田(10f2)の剥離および絶縁基板(2)の第1上面側導体パターン(2b1)の破損を同時に回避することができ、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合の信頼性を向上させることができる。 Therefore, the lower end portion of the According to the power semiconductor module (100) according to claim 2, the first upper surface conductor pattern and (2b1) a second external lead-out terminal of the insulating substrate after the temperature cycle test (2) (6b) peeling and breakage of the first upper surface conductor pattern of the insulating substrate (2) (2b1) can be avoided at the same time, insulating the first upper surface side conductors of the substrate (2) solder (10f2) between (6b4) it is possible to improve the solder joint reliability between the pattern bottom part of the (2b1) and the second external lead terminal (6b) (6b4).

また、請求項2に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)が用いられている。 Further, in the power semiconductor module according to claim 2 (100), between the lower end portion of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) (6a4) a solder joint, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10f1) is used.

そのため、請求項2に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田(10f1)の剥離および絶縁基板(2)の第2上面側導体パターン(2b2)の破損を同時に回避することができ、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 2, the lower end portion of the second upper surface side conductor pattern (2b2) ​​a first external lead-out terminal of the insulating substrate after the temperature cycle test (2) (6a) stripping and insulating the second upper surface conductor pattern of the substrate (2) corruption (2b2) ​​can be avoided at the same time, the insulating second upper surface side conductors of the substrate (2) solder (10f1) between (6a4) it is possible to improve the solder joint reliability between the pattern bottom part of the (2b2) ​​and the first external lead terminal (6a) (6a4).

換言すれば、請求項2に記載のパワー半導体モジュール(100)によれば、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させつつ、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合および絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の信頼性を向上させることができる。 In other words, according to the power semiconductor module (100) according to claim 2, solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) while improving, second first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal (6b) the lower end of the (6b4) solder joint and the insulating substrate between the (2) it is possible to improve the solder joint reliability between the lower end and (6a4) of the top surface conductor pattern (2b2) ​​and the first external lead terminal (6a).

請求項3に記載のパワー半導体モジュール(100)では、大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)が設けられている。 In the power semiconductor module (100) according to claim 3, the power semiconductor chip (3a) is provided having a top surface electrode a large current flows, and a lower electrode through which a high current flows. また、絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)が設けられている。 The insulating layer (2a), is formed on the upper surface of the insulating layer (2a) for mounting a power semiconductor chip (3a), and is electrically connected to the lower electrode of the power semiconductor chip (3a) the first and top conductor pattern (2b1), the insulating layer is formed on the upper surface side of (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2) When the insulating substrate (2) is provided having a lower surface side conductor pattern formed on the lower surface side of the insulating layer (2a) (2c). 更に、パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)が設けられている。 Moreover, the metal heat sink for dissipating heat power semiconductor chip (3a) is generated (1) is provided.

また、請求項3に記載のパワー半導体モジュール(100)では、パワー半導体チップ(3a)の上面電極と絶縁基板(2)の第2上面側導体パターン(2b2)とを電気的に接続するための接続部材(5a)が設けられている。 Further, according to the power semiconductor module (100) according to claim 3, the second upper surface conductor pattern of the upper electrode and the insulating substrate of the power semiconductor chip (3a) (2) (2b2) ​​and a for electrically connecting connecting members (5a) is provided. 更に、右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)が設けられている。 Further comprising a a right side wall (6d) left wall (6e) and the front wall (6f) and the rear wall (6 g), is provided covering case formed by molding of an electrically insulating resin material (6) ing.

更に、請求項3に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、および、接続部材(5a)の一方の下端部(5a1)と絶縁基板(2)の第2上面側導体パターン(2b2)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)がベーシング冶具に対して固定される。 Further, in the power semiconductor module (100) according to claim 3, a solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), and, connecting member (5a one of the lower end portion of) (when running of the solder joint between the second upper surface side conductor pattern 5a1) and the insulating substrate (2) (2b2), a metallic radiator plate following the concave upper surface of Beshingu jig (1) as the lower surface of deformed convexly, metallic heat radiating plate (1) is fixed to the Beshingu jig.

また、請求項3に記載のパワー半導体モジュール(100)では、金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂が充填され、ゲル状樹脂によってパワー半導体チップ(3a)と接続部材(5a)とが覆われている。 Further, in the power semiconductor module according to claim 3 (100), a gel-like resin is filled in the outer circumference in the casing (6) disposed on a metallic heat radiating plate (1), the power semiconductor chip by gel-like resin connecting member and (5a) is covered with (3a).

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) It was carried out of the temperature cycle test. 具体的には、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), the tensile strength is low, it contains Sb using a Pb-free solder that does not, and the temperature was cycle test. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, it was confirmed that the metallic heat radiating plate (1) and Pb-free solder containing no Sb between the lower surface side conductor pattern (2c) of the insulating substrate (2) is peeled off .

本発明者等は、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 The present inventors have considered that the solder tensile strength between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) is insufficient, in the study of the present inventors , go to the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), high tensile strength, using a Pb-free solder containing Sb, the temperature cycle test It was. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 As a result, after the temperature cycle test, the Pb-free solder containing Sb between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) without being stripped was confirmed.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for the power semiconductor module, one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) ( the temperature cycle test of the solder joint between 5a1) was performed. 具体的には、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1), high tensile strength, using a Pb-free solder containing Sb, was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第2上面側導体パターン(2b2)が破損してしまうことが確認された。 As a result, after the temperature cycle test, Pb-free solder peeling containing Sb between one of the lower end portion of the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​and the connecting member (5a) (5a1) although not observed, the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​has been confirmed that being damaged.

外囲ケース(6)内のゲル状樹脂によって覆われている接続部材(5a)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、接続部材(5a)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第2上面側導体パターン(2b2)にかかる熱応力によって、絶縁基板(2)の第2上面側導 The thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test of the connection members are covered by the gel-like resin in the outer circumference in the casing (6) (5a), the vertical direction in the temperature cycle test of gel-like resin since the thermal expansion amount and thermal contraction amount is different, the solder joint between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the connecting member (5a), the thermal expansion amount in the vertical direction of the gel-like resin, the difference between the thermal shrinkage amount can not be sufficiently absorbed by the Pb-free solder variant containing Sb, the result, the thermal stress applied to the second upper surface conductor pattern of the insulating substrate (2) (2b2) , insulating second upper surface side conductive substrate (2) パターン(2b2)が破損したと、本発明者等は考えた。 And pattern (2b2) ​​is damaged, the inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1), tensile strength low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第2上面側導体パターン(2b2)も破損しないことが確認された。 As a result, after the temperature cycle test, the Pb-free solder containing no Sb between one of the lower end portion of the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​and the connecting member (5a) (5a1) Peeling without the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​it was also confirmed that no damage.

本発明者等の研究結果に鑑み、請求項3に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)が用いられている。 In view of the findings of the present inventors, the solder between the power semiconductor module (100) according to claim 3, the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) the joining, Pb-free solder containing Sb (10a) is used.

そのため、請求項3に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田の剥離(10a)を回避することができ、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 3, after the temperature cycle test metal radiator plate (1) and solder between the lower surface side conductor pattern (2c) of the insulating substrate (2) it is possible to avoid the release (10a), it is possible to improve the solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2).

更に、請求項3に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10d1)が用いられている。 Further, in the power semiconductor module (100) according to claim 3, solder between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1) It joined, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10d1) is used.

そのため、請求項3に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田(10d1)の剥離および絶縁基板(2)の第2上面側導体パターン(2b2)の破損を同時に回避することができ、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 3, one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate after the temperature cycle test (2) (5a) ( stripping and insulating the second upper surface conductor pattern of the substrate (2) corruption (2b2) ​​can be avoided at the same time, the second upper surface conductor pattern of the insulating substrate (2) solder (10d1) between 5a1) it is possible to improve the solder joint reliability between one of the lower end of the (2b2) ​​and the connecting member (5a) (5a1).

換言すれば、請求項3に記載のパワー半導体モジュール(100)によれば、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させつつ、絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合の信頼性を向上させることができる。 In other words, according to the power semiconductor module (100) according to claim 3, solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) while improving, it is possible to improve the solder joint reliability between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1).

請求項4に記載のパワー半導体モジュール(100)では、大電流が流れる上面電極と、大電流が流れる下面電極とを有する第1パワー半導体チップ(3a)が設けられている。 In the power semiconductor module (100) according to claim 4, the first power semiconductor chip (3a) is provided having a top surface electrode a large current flows, and a lower electrode through which a high current flows. 更に、大電流が流れる上面電極と、大電流が流れる下面電極とを有する第2パワー半導体チップ(3c)が設けられている。 Further, the second power semiconductor chip (3c) is provided having a top surface electrode a large current flows, and a lower electrode through which a high current flows. また、絶縁層(2a)と、第1パワー半導体チップ(3a)および第2パワー半導体チップ(3c)を搭載するために絶縁層(2a)の上面側に形成され、かつ、第1パワー半導体チップ(3a)の下面電極および第2パワー半導体チップ(3c)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、第1パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の上面側に形成され、かつ、第2パワー半導体チップ(3c)の上面電極に電気的に接続される第3上面側導体パターン(2b6)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)が設けられている。 The insulating layer (2a), is formed on the upper surface side of the first power semiconductor chip (3a) and a second power insulation layer for mounting the semiconductor chip (3c) (2a), and the first power semiconductor chip a first upper surface side conductor pattern electrically connected to the lower electrode of the lower surface of (3a) electrode and the second power semiconductor chip (3c) (2b1), are formed on the upper surface of the insulating layer (2a), and, the first power semiconductor chip second upper surface side conductor pattern electrically connected to the upper electrode of the (3a) (2b2), are formed on the upper surface of the insulating layer (2a), and, second power semiconductor chip (3c ) and the third upper surface conductor pattern electrically connected to the upper surface electrode (2b6), an insulating substrate having a lower surface side conductor pattern formed on the lower surface side of the insulating layer (2a) (2c) (2) is It is provided. 更に、第1パワー半導体チップ(3a)および第2パワー半導体チップ(3c)が発生した熱を放熱するための金属製放熱板(1)が設けられている。 Moreover, the metal heat sink for dissipating heat first power semiconductor chip (3a) and the second power semiconductor chip (3c) is generated (1) is provided.

また、請求項4に記載のパワー半導体モジュール(100)では、第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)が設けられている。 Further, in the power semiconductor module according to claim 4 (100), a first external lead-out terminal having a lower end portion electrically connected to the second upper surface conductor pattern (2b2) ​​to (6a4) (6a) is provided ing. 更に、第3上面側導体パターン(2b6)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)が設けられている。 Further, the second external lead-out terminal having a lower end portion electrically connected to the third upper surface conductor pattern (2b6) to (6b4) (6b) is provided. また、右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)が設けられている。 Also it has a right side wall (6d) left wall (6e) and the front wall (6f) and the rear wall (6 g), is provided covering case formed by molding of an electrically insulating resin material (6) ing.

更に、請求項4に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)がベーシング冶具に対して固定される。 Further, in the power semiconductor module (100) according to claim 4, solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), insulating substrate (2) third solder joint between the lower end portion of the upper surface conductor pattern (2b6) a second externally leading terminal (6b) and (6b4), and a second upper surface conductor pattern of the insulating substrate (2) and (2b2) ​​a the lower end of the first external lead terminal (6a) during execution of a solder joint between the (6a4), so the lower surface of the metal radiator plate following the concave upper surface of Beshingu jig (1) is deformed in a convex shape, metal Ltd. radiating plate (1) it is fixed to the Beshingu jig.

また、請求項4に記載のパワー半導体モジュール(100)では、金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂が充填され、ゲル状樹脂によって、第1パワー半導体チップ(3a)と、第2パワー半導体チップ(3c)と、第1外部導出端子(6a)の中央部(6a2)および下端部(6a4)と、第2外部導出端子(6b)の中央部(6b2)および下端部(6b4)とが覆われている。 Further, in the power semiconductor module according to claim 4 (100), a gel-like resin is filled in the outer circumference in the casing (6) disposed on a metallic heat radiating plate (1), the gel-like resin, the first a power semiconductor chip (3a), a second power semiconductor chip (3c), the central portion of the first external lead terminal (6a) (6a2) and a lower end and (6a4), the center of the second external lead terminal (6b) part (6b2) and a lower end portion (6b4) and is covered.

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) It was carried out of the temperature cycle test. 具体的には、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), the tensile strength is low, it contains Sb using a Pb-free solder that does not, and the temperature was cycle test. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, it was confirmed that the metallic heat radiating plate (1) and Pb-free solder containing no Sb between the lower surface side conductor pattern (2c) of the insulating substrate (2) is peeled off .

本発明者等は、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 The present inventors have considered that the solder tensile strength between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) is insufficient, in the study of the present inventors , go to the solder joint between the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c), high tensile strength, using a Pb-free solder containing Sb, the temperature cycle test It was. その結果、温度サイクル試験後に、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 As a result, after the temperature cycle test, the Pb-free solder containing Sb between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) without being stripped was confirmed.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the lower end portion of the third upper surface conductor pattern of the insulating substrate (2) (2b6) and the second external lead terminal (6b) were heat cycle test of the solder joint between the (6b4). 具体的には、本発明者等の研究において、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower end and (6b4) of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第3上面側導体パターン(2b6)が破損してしまうことが確認された。 As a result, after the temperature cycle test, a lower end portion (6b4) and Pb-free solder containing Sb between the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b) although delamination is not observed, it was confirmed that the third upper surface conductor pattern of the insulating substrate (2) (2b6) is damaged.

外囲ケース(6)内のゲル状樹脂によって覆われている第2外部導出端子(6b)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、第2外部導出端子(6b)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第3上面側導体パターン(2b6)にかかる熱応力によって、絶縁基板( And vertical thermal expansion amount and thermal shrinkage amount at the time of the temperature cycle test of the second external lead terminals are covered with the gel-like resin in the covering case (6) (6b), when the temperature cycle test of gel-like resin vertical and different thermal expansion amount and thermal shrinkage amount, between the lower end and (6b4) of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b) of the solder bonding, the tensile strength is high, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the second external lead terminals (6b), the gel-like resin the difference between the thermal expansion amount and thermal shrinkage of the vertical direction, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the third upper surface conductor pattern of the insulating substrate (2) ( by thermal stress applied to 2b6), an insulating substrate ( )の第3上面側導体パターン(2b6)が破損したと、本発明者等は考えた。 ) And the third upper surface conductor pattern (2b6) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between the lower end and (6b4) of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b), the tensile strength It is low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第3上面側導体パターン(2b6)も破損しないことが確認された。 As a result, after the temperature cycle test, Pb-free solder containing no Sb between the lower end and (6b4) of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b) not peeled off, the third upper surface conductor pattern of the insulating substrate (2) (2b6) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for the power semiconductor module, the lower end portion of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) It was heat cycle test of the solder joint between the (6a4). 具体的には、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板(2)の第2上面側導体パターン(2b2)が破損してしまうことが確認された。 As a result, after the temperature cycle test, a lower end portion (6a4) and Pb-free solder containing Sb between the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) although delamination is not observed, it was confirmed that the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​is damaged.

外囲ケース(6)内のゲル状樹脂によって覆われている第1外部導出端子(6a)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、第1外部導出端子(6a)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板(2)の第2上面側導体パターン(2b2)にかかる熱応力によって、絶縁基板( And vertical thermal expansion amount and thermal shrinkage amount at the time of the temperature cycle test of the first external lead terminals are covered with the gel-like resin in the covering case (6) (6a), at a temperature cycle test of gel-like resin vertical and different thermal expansion amount and thermal shrinkage amount, between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) of the solder bonding, the tensile strength is high, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion amount and thermal shrinkage of the vertical direction of the first external lead terminal (6a), the gel-like resin the difference between the thermal expansion amount and thermal shrinkage of the vertical direction, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the insulating second upper surface conductor pattern of the substrate (2) ( by thermal stress applied to 2b2), an insulating substrate ( )の第2上面側導体パターン(2b2)が破損したと、本発明者等は考えた。 ) And the second upper surface conductor pattern (2b2) ​​is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), tensile strength It is low, using the Pb-free solder containing no Sb, was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板(2)の第2上面側導体パターン(2b2)も破損しないことが確認された。 As a result, after the temperature cycle test, Pb-free solder containing no Sb between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) not peeled off, the second upper surface conductor pattern of the insulating substrate (2) (2b2) ​​was also confirmed that no damage.

本発明者等の研究結果に鑑み、請求項4に記載のパワー半導体モジュール(100)では、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)が用いられている。 In view of the findings of the present inventors, the solder between the power semiconductor module according to claim 4 (100), the lower surface side conductor pattern of the metal radiator plate (1) and the insulating substrate (2) (2c) the joining, Pb-free solder containing Sb (10a) is used.

そのため、請求項4に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田(10a)の剥離を回避することができ、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 4, the solder between the lower surface side conductor pattern of the metal radiator plate after the temperature cycle test (1) and the insulating substrate (2) (2c) ( it is possible to avoid the release of 10a), it is possible to improve the solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2).

更に、請求項4に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)が用いられている。 Further, in the power semiconductor module according to claim 4 (100), between the lower end portion of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b) (6b4) a solder joint, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10f2) is used.

そのため、請求項4に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田(10f2)の剥離および絶縁基板(2)の第3上面側導体パターン(2b6)の破損を同時に回避することができ、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合の信頼性を向上させることができる。 Therefore, the lower end portion of the According to the power semiconductor module (100) according to claim 4, the third upper surface conductor pattern and (2b6) a second external lead-out terminal of the insulating substrate after the temperature cycle test (2) (6b) can simultaneously avoiding damage to the peeling, and the third upper surface conductor pattern of the insulating substrate (2) solder (10f2) (2b6) between the (6b4), the third upper surface conductor of the insulating substrate (2) it is possible to improve the solder joint reliability between the pattern bottom part of the (2b6) and the second external lead terminal (6b) (6b4).

また、請求項4に記載のパワー半導体モジュール(100)では、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)が用いられている。 Further, in the power semiconductor module according to claim 4 (100), between the lower end portion of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a) (6a4) a solder joint, Pb-free solder containing Sb (10a) tensile strength is lower than, Pb-free solder containing no Sb (10f1) is used.

そのため、請求項4に記載のパワー半導体モジュール(100)によれば、温度サイクル試験後の絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田(10f1)の剥離および絶縁基板(2)の第2上面側導体パターン(2b2)の破損を同時に回避することができ、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module (100) according to claim 4, the lower end portion of the second upper surface side conductor pattern (2b2) ​​a first external lead-out terminal of the insulating substrate after the temperature cycle test (2) (6a) stripping and insulating the second upper surface conductor pattern of the substrate (2) corruption (2b2) ​​can be avoided at the same time, the insulating second upper surface side conductors of the substrate (2) solder (10f1) between (6a4) it is possible to improve the solder joint reliability between the pattern bottom part of the (2b2) ​​and the first external lead terminal (6a) (6a4).

換言すれば、請求項4に記載のパワー半導体モジュール(100)によれば、金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合の信頼性を向上させつつ、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合および絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の信頼性を向上させることができる。 In other words, according to the power semiconductor module (100) according to claim 4, solder joint reliability between the lower conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) while improving, second third upper surface conductor pattern of the insulating substrate (2) (2b6) and the second external lead terminal (6b) the lower end of the (6b4) solder joint and the insulating substrate between the (2) it is possible to improve the solder joint reliability between the lower end and (6a4) of the top surface conductor pattern (2b2) ​​and the first external lead terminal (6a).

第1の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 It is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the first embodiment. 第1の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the first embodiment. 金属製放熱板1上に絶縁基板2等が搭載される様子を示した図である。 Metallic radiating plate insulating substrate 2 and the like on the 1 is a diagram showing a state to be mounted. 図3(A)に示した組立体上に接続部材5a,5bが搭載される様子を示した図である。 Figure 3 connected to the indicated assembly on (A) member 5a, a diagram 5b showed how to be mounted. 図4(A)に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 4 (A). 図4(A)に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 4 (A). 図4(A)に示した組立体上に図5および図6に示した外囲ケース6が被せられる様子を示した図である。 Covering case 6 is a diagram showing a state for covering shown in FIGS. 5 and 6 the assembly on shown in FIG. 4 (A). 図7(A)に示した組立体上に被せられる蓋体7の部品図である。 It is a part view of a lid 7 for covering the assembly on shown in FIG. 7 (A). 第1の実施形態のパワー半導体モジュール100を示した図である。 Is a diagram showing the power semiconductor module 100 of the first embodiment. 第2の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 It is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the second embodiment. 第2の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the second embodiment. 金属製放熱板1上に絶縁基板2等が搭載される様子を示した図である。 Metallic radiating plate insulating substrate 2 and the like on the 1 is a diagram showing a state to be mounted. 図12(A)に示した組立体上に接続部材5a,5a'が搭載される様子を示した図である。 Figure 12 connected to the indicated assembly on (A) member 5a, a diagram 5a 'showed how to be mounted. 図13(A)に示した組立体上に外部導出端子6a,6bが搭載される様子を示した図である。 Figure 13 (A) to the external lead terminal 6a on the assembly shown a diagram 6b is showing a state to be mounted. 図13(A)に示した組立体上に外部導出端子6a,6bが搭載される様子を示した図である。 Figure 13 (A) to the external lead terminal 6a on the assembly shown a diagram 6b is showing a state to be mounted. 図14に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 14. 図14に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 14. 図14に示した組立体上に被せられた図16および図17に示した外囲ケース6上に被せられる蓋体7の部品図である。 It is a part view of a lid 7 for covering over the covering case 6 shown in FIGS. 16 and 17 placed over the assembly on shown in FIG. 14. 第2の実施形態のパワー半導体モジュール100を示した図である。 Is a diagram showing the power semiconductor module 100 of the second embodiment. 第3の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 It is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the third embodiment. 第3の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the third embodiment. 金属製放熱板1上に絶縁基板2等が搭載される様子を示した図である。 Metallic radiating plate insulating substrate 2 and the like on the 1 is a diagram showing a state to be mounted. 図22(A)に示した組立体上に接続部材5a,5a'が搭載される様子を示した図である。 Figure 22 connected to the indicated assembly on (A) member 5a, a diagram 5a 'showed how to be mounted. 図23(A)に示した組立体上に外部導出端子6a,6bが搭載される様子を示した図である。 Figure 23 (A) to the external lead terminal 6a on the assembly shown a diagram 6b is showing a state to be mounted. 図23(A)に示した組立体上に外部導出端子6a,6bが搭載される様子を示した図である。 Figure 23 (A) to the external lead terminal 6a on the assembly shown a diagram 6b is showing a state to be mounted. 図24に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 24. 図24に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 24. 図24に示した組立体上に被せられた図26および図27に示した外囲ケース6上に被せられる蓋体7の部品図である。 It is a part view of a lid 7 for covering over the covering case 6 shown in FIGS. 26 and 27 placed over the assembly on shown in FIG. 24. 第3の実施形態のパワー半導体モジュール100を示した図である。 Is a diagram showing the power semiconductor module 100 of the third embodiment. 第4の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 It is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the fourth embodiment. 第4の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the fourth embodiment. 絶縁基板2上にパワー半導体チップ3a,3b,3cが搭載される様子等を示した図である。 Power semiconductor chip 3a on the insulating substrate 2, 3b, is a diagram showing a state such that 3c is mounted. 図32(D)に示した組立体上に被せられる外囲ケース6の部品図である。 Is a part view of a covering case 6 for covering the assembly on shown in FIG. 32 (D). 図32(D)に示した組立体上に被せられる外囲ケース6の部品図である。 Is a part view of a covering case 6 for covering the assembly on shown in FIG. 32 (D). 図30に示した金属製放熱板1上に、図32(D)に示した組立体が搭載されると共に、図33および図34に示した外囲ケース6が被せられる様子を示した図である。 On the metal radiator plate 1 shown in FIG. 30, the assembly is mounted as shown in FIG. 32 (D), in view covering case 6 showing a state for covering shown in FIGS. 33 and 34 is there. 図35(A)に示した組立体上に被せられる蓋体7の部品図である。 It is a part view of a lid 7 for covering the assembly on shown in FIG. 35 (A). 第4の実施形態のパワー半導体モジュール100を示した図である。 Is a diagram showing the power semiconductor module 100 of the fourth embodiment. 第5の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 It is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the fifth embodiment. 第5の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the fifth embodiment. 絶縁基板2上にパワー半導体チップ3a,3b,3c,3dが搭載される様子等を示した図である。 Power semiconductor chip 3a on the insulating substrate 2, 3b, 3c, a diagram illustrating a manner like 3d are mounted. 第5の実施形態のパワー半導体モジュール100の一部を構成する蓋体7の部品図である。 It is a part view of a lid member 7 which constitutes a part of the power semiconductor module 100 of the fifth embodiment. 外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体を示した図である。 External lead terminals 6a, 6b, 6c and signal terminals 6j, illustrates 6k, 6 m, an assembly obtained by attaching the 6n the lid 7. 図43は図42に示した組立体のうちの蓋体7を透視して見た外部導出端子6a,6b,6cの図である。 Figure 43 is an external lead terminal 6a, 6b, Figure 6c, as viewed by fluoroscopy the lid 7 of the assembly shown in FIG. 42. 図42に示した組立体のうちの蓋体7を透視して見た信号端子6j,6k,6m,6nの図である。 Figure 42 perspective the lid 7 of the assembly shown in seeing the signal terminals 6j, 6k, 6m, a diagram of 6n. 図38に示した金属製放熱板1上に、図40(C)に示した組立体が搭載され、その上に図42に示した組立体が搭載される様子を示した図である。 On the metal radiator plate 1 shown in FIG. 38, is mounted assembly shown in FIG. 40 (C), is a diagram showing a state in which assembly shown in FIG. 42 is mounted thereon. 図45(A)に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 45 (A). 第5の実施形態のパワー半導体モジュール100を示した図である。 Is a diagram showing the power semiconductor module 100 of the fifth embodiment. 第6の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 It is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the sixth embodiment. 第6の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the sixth embodiment. 絶縁基板2上にパワー半導体チップ3a,3a',3b,3b',3c,3c',3d,3d',3e,3fおよびゲート抵抗チップR1,R1',R2,R2'が搭載される様子を示した図である。 Power semiconductor chip 3a on the insulating substrate 2, 3a ', 3b, 3b', 3c, 3c ', 3d, 3d', 3e, 3f and the gate resistor chips R1, R1 ', R2, R2' how the mounted it is a diagram showing. 図50(A)に示した組立体に対してワイヤボンディングを行うことにより得られる組立体の平面図である。 Is a plan view of the assembly obtained by performing wire bonding with respect to the assembly shown in FIG. 50 (A). 第6の実施形態のパワー半導体モジュール100の一部を構成する蓋体7の部品図である。 It is a part view of a lid member 7 which constitutes a part of the power semiconductor module 100 of the sixth embodiment. 外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体を示した図である。 External lead terminals 6a, 6b, 6c and signal terminals 6j, illustrates 6k, 6 m, an assembly obtained by attaching the 6n the lid 7. 図53に示した組立体のうちの蓋体7を透視して見た外部導出端子6a,6b,6cの図である。 External lead terminals 6a to the cover 7 as seen in perspective of the assembly shown in FIG. 53, 6b, a diagram of 6c. 図53に示した組立体のうちの蓋体7を透視して見た信号端子6j,6k,6m,6nの図である。 Signal terminals 6j of the lid 7 as seen in perspective of the assembly shown in FIG. 53, 6k, 6m, a diagram of 6n. 図48に示した金属製放熱板1上に、図51に示した組立体が搭載され、その上に図53に示した組立体が搭載される様子を示した図である。 On the metal radiator plate 1 shown in FIG. 48, it is mounted assembly shown in FIG. 51 is a diagram showing a state in which assembly shown in FIG. 53 is mounted thereon. 図56(A)に示した組立体上に被せられる外囲ケース6の部品図である。 It is a part view of a covering case 6 for covering the assembly on shown in FIG. 56 (A). 第6の実施形態のパワー半導体モジュール100を示した図である。 Is a diagram showing the power semiconductor module 100 of the sixth embodiment.

以下、本発明のパワー半導体モジュールの第1の実施形態について説明する。 Hereinafter, a description will be given of a first embodiment of a power semiconductor module of the present invention. 図1は第1の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 Figure 1 is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the first embodiment. 詳細には、図1(A)は金属製放熱板1の平面図、図1(B)は図1(A)のA−A線に沿った鉛直断面図である。 In particular, FIG. 1 (A) is a plan view of the metal radiator plate 1, FIG. 1 (B) is a vertical sectional view taken along line A-A of FIG. 1 (A). 図2は第1の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Figure 2 is a view showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the first embodiment. 詳細には、図2(A)は絶縁基板2の平面図、図2(B)は図2(A)のB−B線に沿った鉛直断面図、図2(C)は絶縁基板2の底面図である。 In detail, FIG. 2 (A) a plan view of an insulating substrate 2, FIG. 2 (B) a vertical sectional view taken along the line B-B in FIG. 2 (A), FIG. 2 (C) of the insulating substrate 2 it is a bottom view. 図3は金属製放熱板1上に絶縁基板2等が搭載される様子を示した図である。 Figure 3 is a diagram showing a state in which the metal radiator plate 1 on the insulating substrate 2 and the like are mounted. 詳細には、図3(A)は金属製放熱板1上に絶縁基板2が搭載され、絶縁基板2上にパワー半導体チップ(ダイオードチップ)3a,3bが搭載され、パワー半導体チップ(ダイオードチップ)3a,3b上に例えばアノードPCM(琺瑯鉄)板、アノードモリブデン板などのようなアノード電極板4a,4bが搭載された状態を示した平面図である。 In particular, FIG. 3 (A) an insulating substrate 2 is mounted on a metal heat dissipation plate 1, the power semiconductor chip on the insulating substrate 2 (diode chips) 3a, 3b are mounted, power semiconductor chips (LED chips) 3a, for example, the anode PCM (enamel iron) on 3b plate is a plan view of the anode electrode plates 4a, 4b showed the mounted state, such as the anode molybdenum plate. 図3(B)は図3(A)のC−C線に沿った分解組立断面図、図3(C)は図3(A)のD−D線に沿った分解組立断面図である。 It exploded cross-sectional view taken along line C-C in FIG. 3 (B) FIG. 3 (A), the FIG. 3 (C) is an exploded cross-sectional view taken along line D-D in FIG. 3 (A).

図4は図3(A)に示した組立体上に接続部材5a,5bが搭載される様子を示した図である。 Figure 4 is a diagram showing a state in which connecting members 5a, 5b are mounted on the indicated assembly on Figure 3 (A). 詳細には、図4(A)は図3(A)に示した組立体上に接続部材5a,5bが搭載された状態を示した平面図である。 In particular, FIG. 4 (A) is a plan view of an assembly connection on the body member 5a, 5b showed the mounted state shown in Figure 3 (A). 図4(B)は図4(A)のE−E線に沿った分解組立断面図、図4(C)は図4(A)のF−F線に沿った分解組立断面図である。 FIG. 4 (B) 4 exploded sectional view taken along line E-E of (A), 4 (C) is an exploded cross-sectional view taken along line F-F in FIG. 4 (A). 図5および図6は図4(A)に示した組立体上に被せられる外囲ケース6の部品図である。 5 and 6 are part views of a covering case 6 for covering the assembly on shown in FIG. 4 (A). 詳細には、図5(A)は外囲ケース6の平面図、図5(B)は外囲ケース6の正面図、図5(C)は外囲ケース6の底面図である。 In particular, FIG. 5 (A) a plan view of the covering case 6, and FIG. 5 (B) is a front view of the covering case 6, FIG. 5 (C) is a bottom view of the covering case 6. 図6(A)は図5(A)のG−G線に沿った鉛直断面図、図6(B)は図5(A)のH−H線に沿った鉛直断面図である。 FIG 6 (A) is a vertical sectional view taken along line G-G of FIG. 5 (A), 6 (B) is a vertical sectional view taken along the line H-H in FIG. 5 (A).

図7は図4(A)に示した組立体上に図5および図6に示した外囲ケース6が被せられる様子を示した図である。 Figure 7 is a diagram covering case 6 showing a state for covering shown in FIGS. 5 and 6 the assembly on shown in FIG. 4 (A). 詳細には、図7(A)は図4(A)に示した組立体上に図5および図6に示した外囲ケース6が被せられた状態を示した平面図である。 Specifically, FIG. 7 (A) is a plan view showing a state in which covering case 6 has been covered as shown in FIGS. 5 and 6 the assembly on shown in FIG. 4 (A). 図7(B)は図7(A)のK−K線に沿った分解組立断面図、図7(C)は図7(A)のL−L線に沿った分解組立断面図である。 Figure 7 (B) is 7 exploded cross-sectional view taken along the line K-K of (A), FIG. 7 (C) is an exploded cross-sectional view taken along line L-L in FIG. 7 (A). 図8は図7(A)に示した組立体上に被せられる蓋体7の部品図である。 Figure 8 is a part view of a lid 7 for covering the the indicated assembly on Figure 7 (A). 詳細には、図8(A)は蓋体7の平面図、図8(B)は蓋体7の正面図、図8(C)は蓋体7の底面図である。 In particular, FIG. 8 (A) is a plan view of the lid 7, and FIG. 8 (B) is a front view of the lid 7, FIG. 8 (C) is a bottom view of the cover 7. 図9は第1の実施形態のパワー半導体モジュール100を示した図である。 Figure 9 is a diagram showing the power semiconductor module 100 of the first embodiment. 詳細には、図9(A)は図7(A)に示した組立体上に、図8に示した蓋体7が被せられることにより得られる第1の実施形態のパワー半導体モジュール100の平面図である。 In particular, on the assembly shown in FIG. 9 (A) FIG. 7 (A), the plane of the power semiconductor module 100 of the first embodiment obtained by the cover 7 shown in FIG. 8 is covered it is a diagram. 図9(B)は図9(A)に示した外部導出端子6a,6b,6cの上端部が折り曲げられることにより得られる第1の実施形態のパワー半導体モジュール100の概略的な鉛直断面図である。 Figure 9 (B) is externally drawn terminals 6a shown in FIG. 9 (A), 6b, in a schematic vertical cross-sectional view of the power semiconductor module 100 of the first embodiment obtained by the upper end of 6c is folded is there. 図9(C)は第1の実施形態のパワー半導体モジュール100の等価回路図である。 Figure 9 (C) is a equivalent circuit diagram of the power semiconductor module 100 of the first embodiment.

第1の実施形態のパワー半導体モジュール100では、図3(B)および図3(C)に示すように、パワー半導体チップ(ダイオードチップ)3a,3b(図3参照)が発生した熱を放熱するための金属製放熱板1(図1および図3参照)の上面と、絶縁基板2(図2および図3参照)の絶縁層2a(図2および図3参照)の下面側に形成された下面側導体パターン2c(図2(B)、図2(C)、図3(B)および図3(C)参照)との間に半田10a(図3(B)および図3(C)参照)が配置されている。 In the power semiconductor module 100 of the first embodiment, as shown in FIG. 3 (B) and FIG. 3 (C), the power semiconductor chips (LED chips) 3a, 3b (see FIG. 3) for radiating heat generated and the upper surface of the metal radiator plate 1 for (see FIGS. 1 and 3), a lower surface which is formed on the lower surface side of the insulating layer 2a of the insulating substrate 2 (see FIGS. 2 and 3) (see FIGS. 2 and 3) side conductor pattern 2c (FIG. 2 (B), the FIG. 2 (C), the FIG. 3 (B) and refer to FIG. 3 (C)) (refer to FIG. 3 (B) and FIG 3 (C)) solder 10a between the There has been placed. また、図3(B)に示すように、絶縁基板2(図2および図3参照)の上面側導体パターン2b1(図2(A)、図3(A)および図3(B)参照)とパワー半導体チップ(ダイオードチップ)3a(図3(A)および図3(B)参照)の下面電極(カソード電極)との間に半田10b1(図3(B)参照)が配置されている。 Further, as shown in FIG. 3 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 2 and 3) (FIG. 2 (A), the FIG. 3 (A) and FIG. 3 (B) refer) and power semiconductor chips (LED chips) 3a solder 10b1 (see FIG. 3 (B)) between the lower electrode (FIGS. 3 (a) and 3 (B) refer) (cathode electrode) is arranged. 更に、図3(C)に示すように、絶縁基板2(図2および図3参照)の上面側導体パターン2b2(図2(A)、図2(B)、図3(A)および図3(C)参照)とパワー半導体チップ(ダイオードチップ)3b(図3(A)および図3(C)参照)の下面電極(カソード電極)との間に半田10b2(図3(C)参照)が配置されている。 Furthermore, as shown in FIG. 3 (C), the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 3) (FIG. 2 (A), the FIG. 2 (B), the FIG. 3 (A) and FIG. 3 (C) see) the power semiconductor chip (diode chip) 3b (FIG. 3 (a) see (solder 10b2 (FIG. 3 (C between the cathode electrode)) lower electrode and of FIG. 3 (C) see)) is It is located.

また、第1の実施形態のパワー半導体モジュール100では、図3(B)に示すように、パワー半導体チップ(ダイオードチップ)3a(図3(A)および図3(B)参照)の上面電極(アノード電極)とアノード電極板4a(図3(A)および図3(B)参照)の下面との間に半田10c1(図3(B)参照)が配置されている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 3 (B), the upper surface electrode of the power semiconductor chips (LED chips) 3a (see FIG. 3 (A) and FIG. 3 (B)) ( the anode electrode) and the anode electrode plate 4a reference solder 10c1 (Fig. 3 (B) between the lower surface (FIG. 3 (a) and see FIG. 3 (B))) is disposed. 更に、図3(C)に示すように、パワー半導体チップ(ダイオードチップ)3b(図3(A)および図3(C)参照)の上面電極(アノード電極)とアノード電極板4b(図3(A)および図3(C)参照)の下面との間に半田10c2(図3(C)参照)が配置されている。 Furthermore, FIG. 3 (C), the power semiconductor chips (LED chips) 3b (FIG. 3 (A) and FIG. 3 (C) see) the upper electrode (anode electrode) and the anode electrode plate 4b (FIG. 3 ( solder 10c2 (see FIG. 3 (C)) is disposed between the lower surface of a) and FIG. 3 (C) see).

更に、第1の実施形態のパワー半導体モジュール100では、図4に示すように、例えば金属材料のプレス加工等によって形成された接続部材5a,5bが設けられている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 4, for example, a metal material pressing the connection formed by such members 5a, 5b are provided. 詳細には、図4(B)に示すように、アノード電極板4a(図4(A)および図4(B)参照)の上面と接続部材5a(図4参照)の前側下端部5a2(図4(A)および図4(B)参照)の下面との間に半田10e1(図4(B)参照)が配置されている。 Specifically, as shown in FIG. 4 (B), the front lower end portion 5a2 (FIG upper surface and the connecting member 5a of the anode electrode plate 4a (see FIGS. 4 (A) and 4 (B)) (see FIG. 4) 4 reference solder 10e1 (Figure 4 (B) between the lower (a) and FIG. 4 (B) refer)) are arranged. また、図4(C)に示すように、アノード電極板4b(図4(A)および図4(C)参照)の上面と接続部材5b(図4参照)の後側下端部5b1(図4(A)および図4(C)参照)の下面との間に半田10d2(図4(C)参照)が配置されている。 Further, FIG. 4 (C), the anode electrode plate 4b (FIG. 4 (A) and FIG. 4 (C) see) side lower portion after the upper surface and the connecting member 5b (see FIG. 4) 5b1 (FIG. 4 solder 10d2 reference (FIG. 4 (C)) is disposed between the lower surface of the (a) and FIG. 4 (C) see).

また、第1の実施形態のパワー半導体モジュール100では、図4(C)に示すように、絶縁基板2(図4参照)の上面側導体パターン2b2(図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)の下面との間に半田10d1(図4(C)参照)が配置されている。 Further, in the power semiconductor module 100 of the first embodiment, FIG. 4 (C), the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 4) (Fig. 4 (A) and FIG. 4 (C) see) and the connecting member 5a reference solder 10d1 (Figure 4 (C) between the lower surface of the reference and FIG. 4 (C)) (the side lower end 5a1 (FIG. 4 (a after see FIG. 4))) are arranged ing. 更に、図4(B)に示すように、絶縁基板2(図4参照)の上面側導体パターン2b3(図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)の下面との間に半田10e2(図4(B)参照)が配置されている。 Furthermore, as shown in FIG. 4 (B), the insulating substrate 2 top conductor pattern 2b3 in (see FIG. 4) (see FIGS. 4 (A) and 4 (B)) and the connecting member 5b (see FIG. 4) front lower portion 5b2 solder 10e2 (see FIG. 4 (B)) between the lower surface (FIG. 4 (a) and FIG. 4 (B) refer) is disposed.

更に、第1の実施形態のパワー半導体モジュール100では、図5および図6に示すように、右側壁6d(図5(C)参照)と左側壁6e(図5(C)参照)と前側壁6f(図5および図6参照)と後側壁6g(図5(A)、図5(C)および図6(A)参照)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース6(図5および図6参照)が設けられている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIGS. 5 and 6, front right side wall 6d (FIG. 5 (C) see) and the left side wall 6e (see FIG. 5 (C)) sidewall 6f (Fig. 5 and FIG. 6) and the rear wall 6 g (FIG. 5 (a), the reference 5 (C) and FIG. 6 (a)) and has an outer formed by molding of an electrically insulating resin material covering case 6 (see FIGS. 5 and 6) is provided.

また、第1の実施形態のパワー半導体モジュール100では、図6(A)に示すように、外囲ケース6の後側壁6gから上側に突出している上端部6a1と、外囲ケース6の後側壁6gに埋設されている中央部6a2と、外囲ケース6の後側壁6gから下側に突出している下端部6a4とを有する外部導出端子6aが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 6 (A), an upper end portion 6a1 projecting upward from the side wall 6g after covering case 6, the rear wall of the covering case 6 a central portion 6a2, which are embedded in 6g, external lead terminals 6a and a lower end 6a4 projecting downward from the side wall 6g after covering case 6 is formed by press working of a metallic material, for example.

更に、第1の実施形態のパワー半導体モジュール100では、図6(A)に示すように、外囲ケース6の前側壁6fから上側に突出している上端部6b1と、外囲ケース6の前側壁6fに埋設されている中央部6b2と、外囲ケース6の前側壁6fから下側に突出している下端部6b4とを有する外部導出端子6bが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 6 (A), the upper end portion 6b1 of the front side wall 6f of the covering case 6 projecting upward, the front side wall of the covering case 6 a central portion 6b2 which is embedded in 6f, the externally drawn terminals 6b and a lower end portion 6b4 projecting downward from the front wall 6f of covering case 6 is formed by press working of a metallic material, for example.

また、第1の実施形態のパワー半導体モジュール100では、図6(B)に示すように、外囲ケース6の前側壁6fから上側に突出している上端部6c1と、外囲ケース6の前側壁6fに埋設されている中央部6c2と、外囲ケース6の前側壁6fから下側に突出している下端部6c4とを有する外部導出端子6cが、金属材料の例えばプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 6 (B), an upper end portion 6c1 from the front side wall 6f of the covering case 6 projecting upward, the front side wall of the covering case 6 a central portion 6c2 which is embedded in 6f, external lead terminals 6c and a lower portion 6c4 that projects downward from the front wall 6f of covering case 6 is formed by, for example, press working of a metal material.

つまり、第1の実施形態のパワー半導体モジュール100では、図5(A)、図5(C)および図6(A)に示すように、外部導出端子6aが外囲ケース6の後側壁6gにインサート成形されている。 That is, in the power semiconductor module 100 of the first embodiment, FIG. 5 (A), the as shown in FIG. 5 (C) and FIG. 6 (A), the in the side wall 6g after the externally leading terminals 6a of covering case 6 It is insert-molded. また、図5(A)、図5(C)および図6(A)に示すように、外部導出端子6bが外囲ケース6の前側壁6fにインサート成形されている。 Further, FIG. 5 (A), the as shown in FIG. 5 (C) and FIG. 6 (A), the externally drawn terminals 6b are insert-molded in the front side wall 6f of the covering case 6. 更に、図5(A)、図5(C)および図6(B)に示すように、外部導出端子6cが外囲ケース6の前側壁6fにインサート成形されている。 Furthermore, FIG. 5 (A), the as shown in FIG. 5 (C) and FIG. 6 (B), the externally drawn terminals 6c are insert-molded in the front side wall 6f of the covering case 6.

また、第1の実施形態のパワー半導体モジュール100では、図7(B)に示すように、絶縁基板2(図7(A)および図7(B)参照)の上面側導体パターン2b2(図7(A)および図7(B)参照)と、外部導出端子6a(図7(A)および図7(B)参照)の下端部6a4(図7(A)および図7(B)参照)の下面との間に半田10f1(図7(B)参照)が配置され、上面側導体パターン2b2(図7(A)および図7(B)参照)と外部導出端子6a(図7(A)および図7(B)参照)とが電気的に接続されている。 Further, in the power semiconductor module 100 of the first embodiment, FIG. 7 (B), the insulating substrate 2 (FIG. 7 (A) and FIG. 7 (B) refer) top-side conductor pattern 2b2 (FIG. 7 and (a) and 7 (B) refer), the lower end 6a4 (FIG. 7 (a) and 7 of the external lead terminals 6a reference (FIG. 7 (a) and 7 (B)) of (B) refer) by soldering 10f1 (see FIG. 7 (B)) is disposed between the lower surface, upper surface side conductor pattern 2b2 (FIG. 7 (a) and FIG. 7 (B) refer) and the external lead terminal 6a (Fig. 7 (a) and Figure 7 (B) refer) and are electrically connected. 更に、図7(C)に示すように、絶縁基板2(図7(A)および図7(C)参照)の上面側導体パターン2b1(図7(A)および図7(C)参照)と、外部導出端子6b(図7(A)参照)の下端部6b4(図7(A)および図7(C)参照)の下面との間に半田10f2(図7(C)参照)が配置され、上面側導体パターン2b1(図7(A)および図7(C)参照)と外部導出端子6b(図7(A)参照)とが電気的に接続されている。 Furthermore, as shown in FIG. 7 (C), an insulating substrate 2 top conductor pattern 2b1 (FIG. 7 (A) and FIG. 7 (C) see) (see FIG. 7 (A) and FIG. 7 (C)) , by soldering 10f2 (see FIG. 7 (C)) is disposed between the lower surface of the lower end of the external lead terminal 6b (see FIG. 7 (a)) 6b4 (see FIG. 7 (a) and FIG. 7 (C)) , top-side conductor pattern 2b1 (FIG. 7 (a) and FIG. 7 (C) see) and the external lead terminal 6b (see FIG. 7 (a)) and are electrically connected. また、図7(C)に示すように、絶縁基板2(図7(A)および図7(C)参照)の上面側導体パターン2b3(図7(A)および図7(C)参照)と、外部導出端子6c(図7(A)参照)の下端部6c4(図7(A)および図7(C)参照)の下面との間に半田10f3(図7(C)参照)が配置され、上面側導体パターン2b3(図7(A)および図7(C)参照)と外部導出端子6c(図7(A)参照)とが電気的に接続されている。 Further, as shown in FIG. 7 (C), an insulating substrate 2 top conductor pattern 2b3 (FIG. 7 (A) and FIG. 7 (C) see) (see FIG. 7 (A) and FIG. 7 (C)) , by soldering 10f3 (see FIG. 7 (C)) is disposed between the lower surface of the lower end of the external lead terminals 6c (see FIG. 7 (a)) 6c4 (see FIG. 7 (a) and FIG. 7 (C)) , top-side conductor pattern 2b3 (FIG. 7 (a) and FIG. 7 (C) see) and the external lead terminals 6c (see FIG. 7 (a)) and are electrically connected.

更に、第1の実施形態のパワー半導体モジュール100では、図7(A)に示した組立体の外囲ケース6の内側にゲル状樹脂(図示せず)が充填され、ゲル状樹脂(図示せず)によって、少なくとも絶縁基板2(図7参照)と、パワー半導体チップ(ダイオードチップ)3a,3b(図7参照)と、電極板4a,4b(図7参照)と、接続部材5a,5b(図4および図9(B)参照)と、外部導出端子6a,6b,6c(図5、図6および図7(A)参照)の下端部6a4,6b4,6c4(図5(C)、図6、図7(B)および図7(C)参照)とが覆われている。 Further, in the power semiconductor module 100 of the first embodiment, gel-like resin (not shown) is filled in the inside of the covering case 6 of the indicated assembly FIG 7 (A), gel-like resin (shown by not), at least the insulating substrate 2 (see FIG. 7), power semiconductor chips (LED chips) 3a, and 3b (see FIG. 7), the electrode plate 4a, and 4b (see FIG. 7), connecting members 5a, 5b ( and FIG. 4 and FIG. 9 (B) refer), the external lead terminals 6a, 6b, 6c lower end 6A4,6b4,6c4 (FIG. 5 (C), the diagram (FIG. 5, FIG. 6 and FIG. 7 (a) reference) 6, see FIG. 7 (B) and FIG. 7 (C)) and are covered. 更に、図7(A)に示した組立体に対し、図8に示した蓋体7が被せられている。 Further, with respect to the indicated assembly FIG 7 (A), the cover 7 shown in FIG. 8 are covered. 詳細には、蓋体7(図8、図9(A)および図9(B)参照)の装着時に、図9(A)に示すように、外部導出端子6a(図7(A)、図7(B)および図9(A)参照)の上端部6a1(図6(A)参照)が蓋体7(図8、図9(A)および図9(B)参照)の導出穴7a(図8(A)および図8(C)参照)を通され、外部導出端子6b(図7(A)および図9(A)参照)の上端部6b1(図6(A)参照)が蓋体7(図8、図9(A)および図9(B)参照)の導出穴7b(図8(A)および図8(C)参照)を通され、外部導出端子6c(図7(A)および図9(A)参照)の上端部6c1(図6(B)参照)が蓋体7(図8、図9(A)および図9(B)参照)の導出穴7c(図8(A)および図8(C)参照)を通される。 In particular, the lid 7 when mounting the (8, FIG. 9 (A) and FIG. 9 (B) refer), as shown in FIG. 9 (A), the external lead terminal 6a (Fig. 7 (A), FIG. 7 (B) and FIG. 9 (a) an upper end portion 6a1 (FIG. 6 (a) refer) is the cover 7 (FIG. 8, FIG. 9 (a) and FIG. 9 (B) refer) derivation hole 7a of reference) ( Figure 8 (a) and see FIG. 8 (C)) is passed through a top end of the external lead terminal 6b reference (FIG. 7 (a) and FIG. 9 (a)) 6b1 reference (FIG. 6 (a)) is the lid 7 is passed through a derivation holes 7b (FIG. 8, FIG. 9 (a) and FIG. 9 (B) refer) (see FIG. 8 (a) and FIG. 8 (C)), the external lead terminals 6c (FIG. 7 (a) and FIG. 9 (a) upper part 6c1 (FIG. 6 (B) refer) is the lid 7 derived holes 7c (FIG. 8 (a (FIG. 8, FIG. 9 (a) and FIG. 9 (B) refer) reference) ) and 8 is passed through a (C) see). 次いで、蓋体7(図8、図9(A)および図9(B)参照)の上面の凹部7f(図8(A)および図9(A)参照)にナット(図示せず)が挿入される。 Then, the lid body 7 to the nut (not shown) (FIG. 8, FIG. 9 (A) and FIG. 9 (B) refer) recess 7f of the upper surface (see FIG. 8 (A) and FIG. 9 (A)) is inserted It is. 次いで、外部導出端子6a,6b,6c(図7(A)および図9(A)参照)の上端部6a1,6b1,6c1(図6(A)および図6(B)参照)が折り曲げられ、図9(B)に示す第1の実施形態のパワー半導体モジュール100が完成する。 Then, external lead terminals 6a, 6b, 6c upper end 6a1,6b1,6c1 (FIG. 7 (A) and FIG. 9 (A) refer) (see FIGS. And FIG. 6 (A) 6 (B)) is bent, a first embodiment of the power semiconductor module 100 shown in FIG. 9 (B) is completed.

つまり、第1の実施形態のパワー半導体モジュール100では、図9(B)および図9(C)に示すように、大電流が流れる上面電極(アノード電極)と、大電流が流れる下面電極(カソード電極)とを有するパワー半導体チップ(ダイオードチップ)3a,3bが設けられている。 That is, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 9 (B) and FIG. 9 (C), the the upper surface electrode through which a high current flows (anode electrode), the lower electrode (cathode through which a high current flows power semiconductor chips (LED chips) 3a having an electrode), 3b is provided. また、図3(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(ダイオードチップ)3aが搭載されている。 Further, as shown in FIG. 3 (A), on the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (LED chip) 3a is mounted. 更に、図3(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(ダイオードチップ)3aの下面電極(カソード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 3 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip (LED chip) 3a lower electrode (cathode electrode) of it, it is electrically connected. また、図3(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b2に、パワー半導体チップ(ダイオードチップ)3bが搭載されている。 Further, as shown in FIG. 3 (A), on the upper surface side conductor pattern 2b2 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (LED chip) 3b is mounted. 更に、図3(C)に示すように、絶縁基板2の上面側導体パターン2b2と、パワー半導体チップ(ダイオードチップ)3bの下面電極(カソード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 3 (C), the upper surface side conductor pattern 2b2 of the insulating substrate 2, a power semiconductor chip (LED chip) 3b lower electrode (cathode electrode) of it, are electrically connected.

また、第1の実施形態のパワー半導体モジュール100では、図4に示すように、接続部材5a(図4参照)および電極板4a(図4(A)および図4(B)参照)を介して、パワー半導体チップ(ダイオードチップ)3a(図4(A)および図4(B)参照)の上面電極(アノード電極)と絶縁基板2(図4参照)の上面側導体パターン2b2(図4(A)および図4(C)参照)とが電気的に接続されている。 Further, in the power semiconductor module 100 of the first embodiment, as shown in FIG. 4, the connection member 5a via a (see FIG. 4) and the electrode plate 4a (see FIGS. 4 (A) and 4 (B)) , power semiconductor chips (LED chips) 3a (FIGS. 4 (a) and 4 (B) refer) top-side conductor pattern of the upper electrode of the (anode electrode) and the insulating substrate 2 (see FIG. 4) 2b2 (FIG. 4 (a ) and FIG. 4 (C) see) and are electrically connected. 更に、接続部材5b(図4参照)および電極板4b(図4(A)および図4(C)参照)を介して、パワー半導体チップ(ダイオードチップ)3b(図4(A)および図4(C)参照)の上面電極(アノード電極)と絶縁基板2(図4参照)の上面側導体パターン2b3(図4(A)および図4(B)参照)とが電気的に接続されている。 Further, the connection member 5b via a (see FIG. 4) and the electrode plates 4b (see FIG. 4 (A) and 4 (C)), power semiconductor chips (LED chips) 3b (FIG. 4 (A) and 4 ( C) the upper surface electrode of the reference) and (an anode electrode) and the upper conductor pattern 2b3 of the insulating substrate 2 (see FIG. 4) (see FIG. 4 (a) and FIG. 4 (B)) are electrically connected.

詳細には、第1の実施形態のパワー半導体モジュール100では、金属製放熱板1(図1および図3参照)と絶縁基板2(図2および図3参照)の下面側導体パターン2c(図2(B)、図2(C)、図3(B)および図3(C)参照)との間の半田10a(図3(B)および図3(C)参照)による接合、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間の半田10f2(図7(C)参照)による接合、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6 Specifically, in the power semiconductor module 100 of the first embodiment, the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIGS. 1 and 3) and the insulating substrate 2 (see FIGS. 2 and 3) (Figure 2 (B), FIG. 2 (C), FIG. 3 (B) and 3 joined by the solder 10a reference (FIG. 3 (B) and 3 (C)) between (C) see), the insulating substrate 2 ( top conductor pattern 2b1 of Fig reference 2 and FIG. 7) (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) and the external lead terminal 6b (FIG. 5, FIG. 6 (a) and FIG. 7 (a) the upper surface side conductor pattern of the lower end portion of the reference) 6b4 reference junction, the insulating substrate 2 (FIGS. 2 and 7 by solder 10f2 reference (FIG. 7 (C)) between (FIG. 7 (C) see)) 2b2 (FIG. 2 (a), the FIG. 2 (B), the FIG. 7 (a) and FIG. 7 (B) refer) and the external lead terminal 6a (Fig. 5, Fig. 6 A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間の半田10f1(図7(B)参照)による接合、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間の半田10f3(図7(C)参照)による接合、接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)と絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)との間の半田10d1(図4(C)参照)による接合、接続部材5b(図4参照)の前側下端部5b2(図4(A)お Solder 10f1 (joint according to FIG. 7 (B) refer), the insulating substrate 2 (Fig between A), but the lower end of FIG. 7 (A) and FIG. 7 (B) refer) 6a4 (see FIG. 7 (B)) top conductor pattern 2b3 of reference 2 and FIG. 7) (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) and the external lead terminals 6c (FIG. 5, FIG. 6 (B) and 7 ( bonding by solder 10f3 (see FIG. 7 (C)) between the lower end portion of a) reference) 6c4 (see FIG. 7 (C)), connecting members 5a (side lower portion after the reference 4) 5a1 (FIG. 4 (a) and 4 (C) see) and the insulating substrate 2 (upper surface side conductor pattern of FIG. 2 and FIG. 4) 2b2 (FIG. 2 (a), the FIG. 2 (B), the 4 (a) and FIG. 4 (C) joined by soldering 10d1 reference (FIG. 4 (C)) between the reference), the connecting member 5b (front lower portion of the see FIG. 4) 5b2 (FIG. 4 (a) Contact び図4(B)参照)と絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)との間の半田10e2(図4(B)参照)による接合、接続部材5a(図4参照)の前側下端部5a2(図4(A)および図4(B)参照)と電極板4a(図3(A)、図3(B)、図4(A)および図4(B)参照)との間の半田10e1(図4(B)参照)による接合、接続部材5b(図4参照)の後側下端部5b1(図4(A)および図4(C)参照)と電極板4b(図3(A)、図3(C)、図4(A)および図4(C)参照)との間の半田10d2(図4(C)参照)による接合、電極板4a(図3(A)および図3(B)参照)とパワー半導体チップ(ダイオードチップ)3a(図3(A) Beauty Figure 4 (B) refer) and the insulating substrate 2 between the (upper surface side conductor pattern of FIG. 2 and FIG. 4) 2b3 (FIG. 2 (A) see, FIGS. 4 (A) and 4 (B)) solder 10e2 (Figure 4 (B) refer) front lower portion of the joining by the connecting members 5a (see FIG. 4) 5a2 (see FIG. 4 (a) and FIG. 4 (B)) and the electrode plate 4a (FIG. 3 (a) , FIG. 3 (B), the 4 (a) and solder 10e1 (Figure 4 (B) refer) joined by a side lower portion after the connecting member 5b (see FIG. 4) between 4 and (B) refer) 5b1 (FIG. 4 (a) and FIG. 4 (C) see) and the electrode plates 4b (FIG. 3 (a), the FIG. 3 (C), the FIG. 4 (a) and see FIG. 4 (C)) solder between the 10d2 (Figure 4 (C) see) joined by an electrode plate 4a (see FIG. 3 (a) and FIG. 3 (B)) the power semiconductor chips (LED chips) 3a (FIG 3 (a) および図3(B)参照)の上面電極(アノード電極)との間の半田10c1(図3(B)参照)による接合、電極板4b(図3(A)および図3(C)参照)とパワー半導体チップ(ダイオードチップ)3b(図3(A)および図3(C)参照)の上面電極(アノード電極)との間の半田10c2(図3(C)参照)による接合、パワー半導体チップ(ダイオードチップ)3a(図3(A)および図3(B)参照)の下面電極(カソード電極)と絶縁基板2(図3参照)の上面側導体パターン2b1(図3(A)および図3(B)参照)との間の半田10b1(図3(B)参照)による接合、および、パワー半導体チップ(ダイオードチップ)3b(図3(A)および図3(C)参照)の下面電極(カソード電極)と絶縁基板2(図3参照) And bonding by reference) (solder 10c1 (Fig. 3 (B between the anode electrode)) top electrode see FIG. 3 (B)), the electrode plates 4b (FIG. 3 (A) and 3 (C) and see) bonding with power semiconductor chips (LED chips) 3b solder 10c2 (see FIG. 3 (C)) between the upper electrode (anode electrode) (FIG. 3 (a) and FIG. 3 (C) see), the power semiconductor chip ( diode chip) 3a (FIGS. 3 (a) and 3 (B) the lower electrode of the reference) (the upper surface side conductor pattern of the cathode electrode) and an insulating substrate 2 (see FIG. 3) 2b1 (FIG. 3 (a) and 3 ( solder 10b1 (joining by see FIG. 3 (B)) between the B) reference), and, the lower electrode (cathode of the power semiconductor chips (LED chips) 3b (see FIG. 3 (a) and FIG. 3 (C)) electrode) and the insulating substrate 2 (see FIG. 3) 上面側導体パターン2b2(図3(A)および図3(C)参照)との間の半田10b2(図3(C)参照)による接合が一括処理によって実行される。 Bonding by solder 10b2 (see FIG. 3 (C)) between the top-side conductor pattern 2b2 (see FIG. 3 (A) and FIG. 3 (C)) are performed by the batch process. 更に、それらの半田接合の実行時に、特許文献1(特開2010−199251号公報)の図3に記載されたパワー半導体モジュールのように、ベーシング冶具(図示せず)の凹状上面にならって金属製放熱板1(図7参照)の下面が凸状に変形するように、金属製放熱板1(図7参照)がベーシング冶具(図示せず)に対して固定される。 Moreover, when their solder joint run, following the concave upper surface of the Patent Document 1 as a power semiconductor module described in FIG. 3 (JP 2010-199251 JP), Beshingu jig (not shown) Metal as the lower surface of the manufactured heat radiating plate 1 (see FIG. 7) is deformed in a convex shape, the metal radiator plate 1 (see FIG. 7) is fixed to Beshingu jig (not shown). 具体的には、第1の実施形態のパワー半導体モジュール100では、ベーシング冶具(図示せず)に対して金属製放熱板1(図7参照)を固定するためのねじ(図示せず)によって、外囲ケース6(図7参照)も共締めされる。 Specifically, in the power semiconductor module 100 of the first embodiment, by Beshingu jig metal radiator plate 1 with respect to (not shown) (see FIG. 7) screw for fixing the (not shown), covering case 6 (see FIG. 7) are also fastened together. つまり、図7(A)に示す状態の組立体が、ねじ(図示せず)によって、ベーシング冶具(図示せず)に対して固定される。 In other words, the assembly in the state shown in FIG. 7 (A), by screws (not shown), it is fixed to Beshingu jig (not shown).

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板1(図3参照)と絶縁基板2(図3参照)の下面側導体パターン2c(図3(B)および図3(C)参照)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present invention thought that in order to meet the recent high reliability requirements for the power semiconductor module, the lower surface side conductor pattern 2c (FIG metal radiator plate 1 (see FIG. 3) and the insulating substrate 2 (see FIG. 3) 3 the temperature cycle test of the solder joint between the (B) and see FIG. 3 (C)) was performed. 具体的には、本発明者等の研究において、金属製放熱板1(図3参照)と絶縁基板2(図3参照)の下面側導体パターン2c(図3(B)および図3(C)参照)との間の半田接合に、引張強度が低い、Sb(アンチモン)を含有しないPb(鉛)フリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the metal radiator plate 1 (see FIG. 3) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 3) (Fig. 3 (B) and FIG 3 (C) the solder joint between the reference), the tensile strength is low, use of a non Pb (lead) free solder containing Sb (antimony), was subjected to a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図3参照)と絶縁基板2(図3参照)の下面側導体パターン2c(図3(B)および図3(C)参照)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, between the metal radiator plate 1 lower surface side conductor pattern 2c (refer to FIG. 3 (B) and FIG 3 (C)) in (see FIG. 3) and the insulating substrate 2 (see FIG. 3) it was confirmed that the Pb-free solder you do not want to contain the Sb is peeled off.

本発明者等は、金属製放熱板1(図3参照)と絶縁基板2(図3参照)の下面側導体パターン2c(図3(B)および図3(C)参照)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板1(図3参照)と絶縁基板2(図3参照)の下面側導体パターン2c(図3(B)および図3(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田(合金組成が例えばSn−3.9Ag−0.6Cu−3.0Sb)を用い、温度サイクル試験を行った。 The inventors have solder between the metal radiator plate 1 lower surface side conductor pattern 2c (refer to FIG. 3 (B) and FIG 3 (C)) in (see FIG. 3) and the insulating substrate 2 (see FIG. 3) considered tensile strength is insufficient, in the study of the present inventors, the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 3) and the insulating substrate 2 (see FIG. 3) (Fig. 3 (B) and the solder joint between the FIG. 3 (C) and see), high tensile strength, with the Pb-free solder containing (alloy composition, for example, Sn-3.9Ag-0.6Cu-3.0Sb) Sb, the temperature cycle test was carried out. その結果、温度サイクル試験後に、金属製放熱板1(図3参照)と絶縁基板2(図3参照)の下面側導体パターン2c(図3(B)および図3(C)参照)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 As a result, after the temperature cycle test, between the metal radiator plate 1 lower surface side conductor pattern 2c (refer to FIG. 3 (B) and FIG 3 (C)) in (see FIG. 3) and the insulating substrate 2 (see FIG. 3) Pb-free solder containing of Sb has been confirmed that no peeling.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the 7 ( a) and FIG. 7 (C) see) and the external lead terminal 6b (FIG. 5, the solder joint between the lower end portion 6b4 (see FIG. 7 (C)) in FIG. 6 (a) and FIG. 7 (a) reference) It was carried out of the temperature cycle test. 具体的には、本発明者等の研究において、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 (see FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C)) the upper surface side conductor pattern (see FIGS. 2 and 7) 2b1 an external lead terminal 6b to the solder joint between the lower end portion 6b4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (a) and FIG. 7 (a) reference), high tensile strength, contain Sb using a Pb-free solder, the temperature was cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C) see) and the external lead terminal 6b although Pb separation of free solder is not allowed to contain Sb between the lower end portion 6b4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (a) and FIG. 7 (a) reference), an insulating substrate 2 the upper surface side conductor pattern (see FIGS. 2 and 7) 2b1 (FIG. 2 (a), the see FIG. 7 (a) and FIG. 7 (C)) it was confirmed that being damaged.

外囲ケース6(図5および図6参照)にインサート成形されている外部導出端子6b(図5、図6(A)および図7(A)参照)の温度サイクル試験時の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース6(図5および図6参照)の温度サイクル試験時の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6b(図5、図 Covering case 6 (FIGS. 5 and 6 refer) to external lead terminal 6b that is insert molded (FIG. 5, FIG. 6 (A) and FIG. 7 (A) refer) vertical direction when the temperature cycle test (FIG. 6 the thermal expansion amount and thermal shrinkage of the vertical direction) of the (a), covering case 6 is constituted by a resin material (the vertical direction in the temperature cycle test see FIGS. 5 and 6) (Fig. 6 (a) the upper and lower thermal expansion amount and thermal shrinkage of the direction) and are different for, (upper surface side conductor pattern 2b1 see FIGS. 2 and 7) (see FIG. 2 (a) an insulating substrate 2, Fig. 7 (a) and FIG. 7 ( C) reference) and the external lead terminal 6b (FIG. 5, the solder joint between the lower end portion 6b4 (see FIG. 7 (C)) in FIG. 6 (a) and FIG. 7 (a) reference), high tensile strength , the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminal 6b (FIG. 5, FIG. (A)および図7(A)参照)の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量と、外囲ケース6(図5および図6参照)の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)にかかる熱応力によって、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)が破損したと、本発明者等は考えた。 (A) and the vertical direction and the thermal expansion amount and thermal shrinkage of the vertical direction) in (FIG. 6 (A), the vertical direction of the outer covering case 6 (see FIGS. 5 and 6) shown in FIG. 7 (A) reference) ( the difference between the thermal expansion amount and thermal shrinkage of the vertical direction) in FIG. 6 (a), can not be sufficiently absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate 2 (FIG. 2 and top conductor pattern 2b1 in FIG. 7 reference) (FIG. 2 (a), the by thermal stress in FIG. 7 (a) and FIG. 7 (C) see), the upper surface of the insulating substrate 2 (see FIGS. 2 and 7) side conductor pattern 2b1 and (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the see FIG. 7 (A) and FIG. 7 (C)) and external lead terminal 6b to the solder joint between the lower end portion 6b4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (a) and FIG. 7 (a) refer), the tensile strength is low, Pb-free containing no Sb solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0.035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図5、図6(A)および図7(A)参照)の下端部6b4(図7(C)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C) see) and the external lead terminal 6b Pb-free solder is not peeled off, the insulating substrate 2 (FIG containing no Sb between the lower end portion 6b4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (a) and FIG. 7 (a) reference) top conductor pattern 2b1 of reference 2 and FIG. 7) (FIG. 2 (a), the see FIG. 7 (a) and FIG. 7 (C)) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the 2 ( B), the lower end 6a4 (FIG. in FIG. 7 (a) and FIG. 7 (B) refer) and the external lead terminals 6a (see FIG. 5, FIG. 6 (a), the FIG. 7 (a) and FIG. 7 (B)) the temperature cycle test of the solder joint between the 7 (B) refer) was performed. 具体的には、本発明者等の研究において、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 2 (B), the FIG. 7 (A) and FIG. 7 (B) refer) and the external lead terminal 6a (Fig. 5, FIG. 6 (a), the between the lower end portion 6a4 of FIG. 7 (a) and FIG. 7 (B) refer) see (FIG. 7 (B)) the solder bonding, the tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 2 (B), the see FIG. 7 (A) and FIG. 7 (B) ) and external lead terminal 6a (Fig. 5, FIG. 6 (a), Pb containing Sb between the lower end portion 6a4 reference (FIG. 7 (B)) in FIG. 7 (a) and FIG. 7 (B) refer) although stripping of the free solder is not recognized, the insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 7) 2b2 (FIG. 2 (a), the FIG. 2 (B), the FIG. 7 (a) and FIG. 7 (B ) reference) it was confirmed that being damaged.

外囲ケース6(図5および図6参照)にインサート成形されている外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の温度サイクル試験時の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース6(図5および図6参照)の温度サイクル試験時の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル Covering case 6 (FIGS. 5 and 6 refer) to external lead terminals 6a which are insert-molded at a temperature cycle test (FIG. 5, FIG. 6 (A), the FIG. 7 (A) and FIG. 7 (B) refer) vertical and thermal expansion amount and thermal shrinkage of the vertical direction in the temperature cycle test of covering case 6 is constituted by a resin material (see FIGS. 5 and 6) (the vertical direction in FIG. 6 (a)) of since the thermal expansion amount and thermal contraction amount (vertical direction in FIG. 6 (a)) are different, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (a), the 2 ( B), the lower end 6a4 (FIG. in FIG. 7 (a) and FIG. 7 (B) refer) and the external lead terminals 6a (see FIG. 5, FIG. 6 (a), the FIG. 7 (a) and FIG. 7 (B)) the solder joint between the 7 (B) refer), high tensile strength, the use of Pb-free solder containing Sb, temperature cycle 験時に、外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量と、外囲ケース6(図5および図6参照)の上下方向(図6(A)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)にかかる熱応力によって、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)が破損したと、本発明者等は考えた。 During test, the externally leading terminals 6a thermal expansion amount and thermal shrinkage (Figure 5, FIG. 6 (A), the FIG. 7 (A) and FIG. 7 (B) refer) in the vertical direction (vertical direction in FIG. 6 (A)) the amount and the vertical direction a difference between the thermal expansion amount and thermal contraction amount (vertical direction in FIG. 6 (a)), deformation of the Pb-free solder containing Sb of covering case 6 (see FIGS. 5 and 6) can not be sufficiently absorbed by, as a result, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (a), the FIG. 2 (B), the FIG. 7 (a) and FIG. 7 by a thermal stress applied to the (B) refer to), (upper surface side conductor pattern 2b2 see FIGS. 2 and 7) (see FIG. 2 (a) an insulating substrate 2, FIG. 2 (B), FIG. 7 (a) and FIG. 7 (B) and reference) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 2 (B), the FIG. 7 (A) and FIG. 7 (B ) reference) and the external lead terminal 6a (Fig. 5, the solder joint between the FIG. 6 (a), the lower end of FIG. 7 (a) and FIG. 7 (B) refer) 6a4 (see FIG. 7 (B)) , the tensile strength is low, using a Pb-free solder containing no Sb (alloy composition, for example, Sn-0.3Ag-0.7Cu-0.035Ni, Sn-0.7Cu-0.05Ni, etc.), the temperature cycle test went. その結果、温度サイクル試験後に、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図5、図6(A)、図7(A)および図7(B)参照)の下端部6a4(図7(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 2 (B), the see FIG. 7 (A) and FIG. 7 (B) ) and external lead terminal 6a (Fig. 5, FIG. 6 (a), the not containing Sb between the lower end portion 6a4 reference (FIG. 7 (B)) in FIG. 7 (a) and FIG. 7 (B) refer) Pb not free solder peeling, insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 7) 2b2 (FIG. 2 (a), the FIG. 2 (B), the FIG. 7 (a) and FIG. 7 (B) refer) it was confirmed that no damage.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the 7 ( a) and FIG. 7 (C) see) and the external lead terminals 6c (FIG. 5, the solder joint between the lower end portion 6c4 (see FIG. 7 (C)) shown in FIG. 6 (B) and FIG. 7 (a) reference) It was carried out of the temperature cycle test. 具体的には、本発明者等の研究において、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 (see FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C)) the upper surface side conductor pattern (see FIGS. 2 and 7) 2b3 an externally leading terminal 6c the solder joint between the lower end portion 6c4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (B) and FIG. 7 (a) reference), high tensile strength, contain Sb using a Pb-free solder, the temperature was cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C) see) and the external lead terminals 6c although Pb separation of free solder is not allowed to contain Sb between the lower end portion 6c4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (B) and FIG. 7 (a) reference), an insulating substrate 2 the upper surface side conductor pattern (see FIGS. 2 and 7) 2b3 (FIG. 2 (a), the see FIG. 7 (a) and FIG. 7 (C)) it was confirmed that being damaged.

外囲ケース6(図5および図6参照)にインサート成形されている外部導出端子6c(図5、図6(B)および図7(A)参照)の温度サイクル試験時の上下方向(図6(B)の上下方向)の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース6(図5および図6参照)の温度サイクル試験時の上下方向(図6(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6c(図5、図 Covering case 6 (FIGS. 5 and 6 refer) to external lead terminals 6c which are insert-molded vertical direction during temperature cycle test (FIG. 5, FIG. 6 (B) and FIG. 7 (A) reference) (FIG. 6 the thermal expansion amount and thermal shrinkage of the vertical direction) of (B), covering case 6 is constituted by a resin material (the vertical direction in the temperature cycle test see FIGS. 5 and 6) (Fig. 6 (B) the upper and lower thermal expansion amount and thermal shrinkage of the direction) and are different for, (upper surface side conductor pattern 2b3 see FIGS. 2 and 7) (see FIG. 2 (a) an insulating substrate 2, Fig. 7 (a) and FIG. 7 ( C) reference) and the external lead terminals 6c (FIG. 5, the solder joint between the lower end portion 6c4 (see FIG. 7 (C)) shown in FIG. 6 (B) and FIG. 7 (a) reference), high tensile strength , the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6c (FIG. 5, FIG. (B)および図7(A)参照)の上下方向(図6(B)の上下方向)の熱膨張量・熱収縮量と、外囲ケース6(図5および図6参照)の上下方向(図6(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)にかかる熱応力によって、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)が破損したと、本発明者等は考えた。 (B) and FIG. 7 (A) and the thermal expansion amount and thermal shrinkage of the vertical direction the vertical direction (FIG. 6 (B)) of the reference), the vertical direction of the outer covering case 6 (see FIGS. 5 and 6) ( the difference between the thermal expansion amount and thermal shrinkage of the vertical direction) in FIG. 6 (B), can not be sufficiently absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate 2 (FIG. 2 and top conductor pattern 2b3 in FIG. 7 reference) (FIG. 2 (a), the by thermal stress in FIG. 7 (a) and FIG. 7 (C) see), the upper surface of the insulating substrate 2 (see FIGS. 2 and 7) side conductor pattern 2b3 and (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the see FIG. 7 (A) and FIG. 7 (C)) and external lead terminal 6c the solder joint between the lower end portion 6c4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (B) and FIG. 7 (a) refer), the tensile strength is low, Pb-free containing no Sb solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0.035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図5、図6(B)および図7(A)参照)の下端部6c4(図7(C)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C) see) and the external lead terminals 6c Pb-free solder is not peeled off, the insulating substrate 2 (FIG containing no Sb between the lower end portion 6c4 (see FIG. 7 (C)) (FIG. 5, FIG. 6 (B) and see FIG. 7 (a)) top conductor pattern 2b3 of reference 2 and FIG. 7) (FIG. 2 (a), the see FIG. 7 (a) and FIG. 7 (C)) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the 2 ( B), the solder between the FIG. 4 (a) and FIG. 4 (C) see) and the side bottom portion after the connecting members 5a (see FIG. 4) 5a1 (see FIG. 4 (a) and FIG. 4 (C)) It was heat cycle test of the joint. 具体的には、本発明者等の研究において、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b2 (FIG. 2 (A), the FIG. 2 (B), the FIG. 4 (A) and FIG. the solder joint between the 4 (C) see) and the connecting member 5a (side lower portion after the reference FIG. 4) 5a1 (FIG. 4 (a) reference and FIG. 4 (C)), tensile strength is high, the Sb using a Pb-free solder containing, we went to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the FIG. 2 (B), the FIG. 4 (A) and FIG. 4 (C) see ) and the connecting member 5a although Pb-free solder peeling containing Sb between the reference and FIG. 4 (C)) (see FIG. 4 a side lower portion 5a1 (FIG. 4 (a after)) is not observed, the insulating substrate 2 top surface conductor pattern (see FIGS. 2 and 4) 2b2 confirmed that (FIG. 2 (a), the FIG. 2 (B), the see FIG. 4 (a) and FIG. 4 (C)) may be damaged It has been.

外囲ケース6(図9(B)参照)内のゲル状樹脂によって覆われている接続部材5a(図4および図9(B)参照)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4および図9(B)参照)の後側下端部5a1(図4(A)および図4(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、接続部材5a(図4および図9(B)参照)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を Covering case 6 (FIG. 9 (B), see) connecting members 5a covered by gelatinous resin in (FIG. 4 and FIG. 9 (B) refer) vertical thermal expansion amount and thermal at a temperature cycle test and shrinkage amount, since the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test of gel-like resin are different, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (Fig. 2 (a ), FIG. 2 (B), the side lower portion 5a1 (FIG. 4 (a) and FIG. following FIGS. 4 (a) and 4 (C) see) and the connecting member 5a (see FIGS. 4 and 9 (B)) the solder joint between the 4 (C) see), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the connection members 5a of the reference (FIG. 4 and FIG. 9 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction, the difference between the thermal expansion amount and thermal shrinkage of the vertical direction of the gel-like resin Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)にかかる熱応力によって、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)が破損したと、本発明者等は考えた。 Can not be adequately absorbed by the Pb-free solder variant containing Sb, As a result, the insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b2 (FIG. 2 (A), the FIG. 2 (B ), the thermal stress applied to FIGS. 4 (a) and 4 (C) see), the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (a), the 2 (B) , and FIG. 4 (a) and FIG. 4 (C) see) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4および図9(B)参照)の後側下端部5a1(図4(A)および図4(C)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the FIG. 2 (B), the FIG. 4 (A) and FIG. 4 (C ) reference) and the connecting member 5a (the solder joint between the side lower end after 4 and FIG. 9 (B) refer) 5a1 (see FIG. 4 (a) and FIG. 4 (C)), the tensile strength is low , using a solder Pb-free containing no (alloy composition, for example 0.3Ag-Sn-0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4および図9(B)参照)の後側下端部5a1(図4(A)および図4(C)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the FIG. 2 (B), the FIG. 4 (A) and FIG. 4 (C) see ) and the connecting member 5a (FIG. 4 and FIG. 9 (B) refer) side lower portion 5a1 (FIG. 4 (a) and FIG. 4 (C) see) Sb Pb-free solder was peeled off not containing between after not, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (a), the FIG. 2 (B), the see FIG. 4 (a) and FIG. 4 (C)) also may not be damaged confirmed.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the 4 ( performing a temperature cycle test of the solder joint between the front lower portion of a) and 4 (B) refer) and the connecting member 5b (see FIG. 4) 5b2 (see FIG. 4 (a) and 4 (B)) It was. 具体的には、本発明者等の研究において、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the FIG. 4 (A) and FIG. 4 (B) refer) connecting member 5b the solder joint between the front lower end portion (see FIG. 4) 5b2 (see FIG. 4 (a) and FIG. 4 (B)), high tensile strength, a Pb-free solder containing Sb used as We were subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b3 (see FIG. 2 (A), the FIG. 4 (A) and FIG. 4 (B)) and the connecting member 5b ( Figure Pb although free peeling of the solder is not observed, the insulating substrate 2 (FIGS. 2 and containing Sb between the front lower end portion 5b2 reference (FIGS. 4 (a) and 4 (B)) of 4 reference) top conductor pattern 2b3 of 4 reference) (FIG. 2 (a), the it was confirmed that FIGS. 4 (a) and 4 (B) refer) is damaged.

外囲ケース6(図9(B)参照)内のゲル状樹脂によって覆われている接続部材5b(図4および図9(B)参照)の温度サイクル試験時の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4および図9(B)参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、接続部材5b(図4および図9(B)参照)の上下方向の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向の熱膨張量・熱収縮量との差分を、Sbを含有 Covering case 6 (FIG. 9 (B), see) connecting member 5b which is covered by the gel-like resin in (FIG. 4 and FIG. 9 (B) refer) vertical thermal expansion amount and thermal at a temperature cycle test and shrinkage amount, since the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test of gel-like resin are different, top-side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 4) (Fig. 2 (a ), Figure 4 (a) and and Fig. 4 (B) refer) and the connecting member 5b (see FIG. 4 and the front lower end portion 5b2 shown in FIG. 9 (B) refer) (FIG. 4 (a) and 4 (B)) the solder joint between the tensile strength is high, the use of Pb-free solder containing Sb, during the temperature cycle test, the thermal expansion of the vertical connecting member 5b (see FIGS. 4 and 9 (B)) · and the amount of thermal contraction, the difference between the thermal expansion amount and thermal shrinkage of the vertical direction of the gel-like resin, containing Sb るPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)にかかる熱応力によって、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)が破損したと、本発明者等は考えた。 That Pb can not be sufficiently absorbed by free solder deformation, so that the upper surface conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the FIG. 4 (A) and FIG. by thermal stress applied to the 4 (B) refer to), (upper surface side conductor pattern 2b3 see FIGS. 2 and 4) (see FIG. 2 (a) an insulating substrate 2, see FIG. 4 (a) and FIG. 4 (B)) It damaged and, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4および図9(B)参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the see FIG. 4 (A) and FIG. 4 (B)) and the connecting member 5b the solder joint between the front lower end (FIG. 4 and FIG. 9 (B) refer) 5b2 (see FIG. 4 (a) and FIG. 4 (B)), the tensile strength is low, Pb-free containing no Sb solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0.035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4および図9(B)参照)の前側下端部5b2(図4(A)および図4(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b3 (see FIG. 2 (A), the FIG. 4 (A) and FIG. 4 (B)) and the connecting member 5b ( front lower end 5b2 of FIG. 4 and FIG. 9 (B) refer) (FIGS. 4 (a) and 4 (B) refer) Sb without Pb-free solder is peeled off not containing between an insulating substrate 2 (Fig. top side conductor pattern of the reference 2 and FIG. 4) 2b3 (FIG. 2 (a), the see FIG. 4 (a) and FIG. 4 (B)) it was also confirmed that no damage.

本発明者等の研究結果に鑑み、第1の実施形態のパワー半導体モジュール100では、金属製放熱板1(図1および図3参照)と絶縁基板2(図2および図3参照)の下面側導体パターン2c(図2(B)、図2(C)、図3(B)および図3(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)が用いられている。 In view of the findings of the present inventors, the lower surface of the power semiconductor module 100 of the first embodiment, the metal radiator plate 1 (see FIGS. 1 and 3) and the insulating substrate 2 (see FIGS. 2 and 3) conductor patterns 2c (FIG. 2 (B), the FIG. 2 (C), the FIG. 3 (B) and see FIG. 3 (C)) to the solder joint between, Pb-free solder 10a containing Sb (FIG. 3 (B ) and FIG. 3 (C) see) it is used.

そのため、第1の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の金属製放熱板1(図1および図3参照)と絶縁基板2(図2および図3参照)の下面側導体パターン2c(図2(B)、図2(C)、図3(B)および図3(C)参照)との間の半田10a(図3(B)および図3(C)参照)の剥離を回避することができ、金属製放熱板1(図1および図3参照)と絶縁基板2(図2および図3参照)の下面側導体パターン2c(図2(B)、図2(C)、図3(B)および図3(C)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the first embodiment, the lower surface side conductor of the metal radiator plate 1 after the temperature cycle test (see FIGS. 1 and 3) and the insulating substrate 2 (see FIGS. 2 and 3) pattern 2c (FIG. 2 (B), the FIG. 2 (C), the FIG. 3 (B) and FIG 3 (C) see) separation of the solder 10a between (refer to FIG. 3 (B) and FIG 3 (C)) can be avoided, the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIGS. 1 and 3) and the insulating substrate 2 (see FIGS. 2 and 3) (FIG. 2 (B), the 2 (C) , it is possible to improve the reliability of the solder joint between the FIG. 3 (B) and refer to FIG. 3 (C)).

更に、第1の実施形態のパワー半導体モジュール100では、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図7(A)参照)の下端部6b4(図7(A)および図7(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f2(図7(C)参照)が用いられている。 Further, in the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C) see a solder joint, Pb-free solder 10a containing Sb (FIG between) and the external lead terminal 6b the lower end (FIG. 7 (a) refer) 6b4 reference (FIG. 7 (a) and FIG. 7 (C)) 3 (B) and FIG 3 (C) see) tensile strength is lower than, Pb-free solder 10f2 not containing Sb reference (FIG. 7 (C)) is used.

そのため、第1の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図7(A)参照)の下端部6b4(図7(A)および図7(C)参照)との間の半田10f2(図7(C)参照)の剥離および絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)の破損を同時に回避することができ、絶縁基板2(図2および図7参照)の上面側導体パターン2b1(図2(A)、図7(A)および図7(C)参照)と外部導出端子6b(図7(A)参照)の下端部6b4(図7(A)および図7(C)参照)との間の半田接合の Therefore, according to the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b1 of the insulating substrate 2 after the temperature cycle test (see FIGS. 2 and 7) (FIG. 2 (A), the 7 (A) and solder 10f2 (Figure 7 (C between 7 and (C) refer) and the lower end portion 6b4 of the outer lead pin 6b reference (FIG. 7 (a)) see (FIG. 7 (a) and FIG. 7 (C)) ) refer) peeling and the insulating substrate 2 (upper surface side conductor patterns of FIGS. 2 and 7) 2b1 (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) of avoiding simultaneous breakage It can be an insulating substrate 2 (FIGS. 2 and 7 refer) top-side conductor pattern 2b1 of (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) and the external lead terminal 6b (FIG. 7 (a the lower end 6b4 of the) reference) (the solder joint between the FIG. 7 (a) and FIG. 7 (C) see) 頼性を向上させることができる。 Can be improved-reliability.

また、第1の実施形態のパワー半導体モジュール100では、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図7(A)および図7(B)参照)の下端部6a4(図7(A)および図7(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f1(図7(B)参照)が用いられている。 Further, in the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 2 (B), the 7 (A) and Figure 7 (B) refer) and solder bonding between the external lead terminals 6a see the lower end (FIG. 7 (a) and FIG. 7 (B) refer) 6a4 (FIG. 7 (a) and FIG. 7 (B)) to, Pb-free solder 10a containing Sb (FIG. 3 (B) and FIG 3 (C) see) tensile strength is lower than, Pb-free solder 10f1 containing no Sb (see FIG. 7 (B)) is used ing.

そのため、第1の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図7(A)および図7(B)参照)の下端部6a4(図7(A)および図7(B)参照)との間の半田10f1(図7(B)参照)の剥離および絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)の破損を同時に回避することができ、絶縁基板2(図2および図7参照)の上面側導体パターン2b2(図2(A)、図2(B)、図7(A)および図7(B)参照)と外部導出端子6a(図7(A)および図7(B)参照 Therefore, according to the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b2 of the insulating substrate 2 after the temperature cycle test (see FIGS. 2 and 7) (FIG. 2 (A), the 2 (B) , see lower portion 6a4 (FIG. 7 (a) and FIG. 7 in FIG. 7 (a) and FIG. 7 (B) refer) and the external lead terminal 6a reference (FIG. 7 (a) and 7 (B)) (B) ) solder between 10f1 (FIG. 7 (B) (upper surface side conductor pattern 2b2 see FIGS. 2 and 7) (see FIG. 2 (a) peeling reference) and the insulating substrate 2, FIG. 2 (B), the 7 corruption (a) and 7 (B) refer) can be avoided at the same time, (the upper surface side conductor pattern 2b2 see FIGS. 2 and 7) (FIG. 2 (a) an insulating substrate 2, and FIG. 2 (B) , see FIG. 7 (a) and FIG. 7 (B)) and externally leading terminal 6a (Fig. 7 (a) and FIG. 7 (B) see の下端部6a4(図7(A)および図7(B)参照)との間の半田接合の信頼性を向上させることができる。 It is possible to improve the reliability of the solder joint between the lower end 6a4 (see FIG. 7 (A) and FIG. 7 (B)).

更に、第1の実施形態のパワー半導体モジュール100では、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図7(A)参照)の下端部6c4(図7(A)および図7(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f3(図7(C)参照)が用いられている。 Further, in the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 7) (FIG. 2 (A), the FIG. 7 (A) and FIG. 7 (C) see a solder joint, Pb-free solder 10a containing Sb (FIG between) and the externally leading terminal 6c lower end (FIG. 7 (a) refer) 6c4 reference (FIG. 7 (a) and FIG. 7 (C)) 3 (B) and FIG 3 (C) see) tensile strength is lower than, Pb-free solder 10f3 not containing Sb reference (FIG. 7 (C)) is used.

そのため、第1の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図7(A)参照)の下端部6c4(図7(A)および図7(C)参照)との間の半田10f3(図7(C)参照)の剥離および絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)の破損を同時に回避することができ、絶縁基板2(図2および図7参照)の上面側導体パターン2b3(図2(A)、図7(A)および図7(C)参照)と外部導出端子6c(図7(A)参照)の下端部6c4(図7(A)および図7(C)参照)との間の半田接合の Therefore, according to the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b3 of the insulating substrate 2 after the temperature cycle test (see FIGS. 2 and 7) (FIG. 2 (A), the 7 (A) and solder 10f3 (Figure 7 (C between 7 and (C) refer) and the lower end portion 6c4 of the externally drawn terminals 6c reference (FIG. 7 (a)) see (FIG. 7 (a) and FIG. 7 (C)) ) refer) peeling and the insulating substrate 2 (upper surface side conductor patterns of FIGS. 2 and 7) 2b3 (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) of avoiding simultaneous breakage can be an insulating substrate 2 (FIGS. 2 and 7 refer) top-side conductor pattern 2b3 of (FIG. 2 (a), the FIG. 7 (a) and FIG. 7 (C) see) and the external lead terminals 6c (FIG. 7 (a lower portion 6c4 of the) reference) (the solder joint between the FIG. 7 (a) and FIG. 7 (C) see) 頼性を向上させることができる。 Can be improved-reliability.

また、第1の実施形態のパワー半導体モジュール100では、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10d1(図4(C)参照)が用いられている。 Further, in the power semiconductor module 100 of the first embodiment, the insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b2 (FIG. 2 (A), the FIG. 2 (B), the Fig. 4 (A) and Figure 4 (C) to the solder joint between the (side lower end after the reference FIG. 4) 5a1 (FIG. 4 (a) refer) and the connecting member 5a reference and FIG. 4 (C)), Pb-free containing Sb solder 10a (FIG. 3 (B) and FIG 3 (C) see) tensile strength is lower than, Pb-free solder 10d1 containing no Sb (see FIG. 4 (C)) is used.

そのため、第1の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C)参照)との間の半田10d1(図4(C)参照)の剥離および絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)の破損を同時に回避することができ、絶縁基板2(図2および図4参照)の上面側導体パターン2b2(図2(A)、図2(B)、図4(A)および図4(C)参照)と接続部材5a(図4参照)の後側下端部5a1(図4(A)および図4(C) Therefore, according to the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b2 of the insulating substrate 2 after the temperature cycle test (see FIGS. 2 and 4) (FIG. 2 (A), the 2 (B) solder 10d1 between FIGS. 4 (a) and 4 (C) see) and (side lower end after the reference FIG. 4) 5a1 (FIG. 4 (a) connecting members 5a reference and FIG. 4 (C)) ( Figure 4 (C) (top-side conductor pattern 2b2 see FIGS. 2 and 4) (see FIG. 2 (a) peel and the insulating substrate 2 of reference), FIG. 2 (B), the FIG. 4 (a) and FIG. 4 (C ) refer) damage can be avoided at the same time, the insulating substrate 2 (upper surface side conductor pattern of FIG. 2 and FIG. 4) 2b2 (FIG. 2 (a), the FIG. 2 (B), the FIG. 4 (a) and FIG. 4 (C) see) and the connecting member 5a (side lower portion after the reference FIG. 4) 5a1 (FIG. 4 (a) and FIG. 4 (C) 照)との間の半田接合の信頼性を向上させることができる。 It is possible to improve the reliability of the solder joint between the irradiation).

更に、第1の実施形態のパワー半導体モジュール100では、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10e2(図4(B)参照)が用いられている。 Further, in the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 2 and 4) (FIG. 2 (A), the FIG. 4 (A) and FIG. 4 (B) refer to ) and the connecting member 5b the solder joint between the (front lower end of the see FIG. 4) 5b2 (FIG. 4 (a) reference and FIG. 4 (B)), Pb-free solder 10a (FIG. 3 containing Sb (B ) and FIG. 3 (C) see) tensile strength is lower than, Pb-free solder 10e2 containing no Sb (see FIG. 4 (B)) is used.

そのため、第1の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田10e2(図4(B)参照)の剥離および絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)の破損を同時に回避することができ、絶縁基板2(図2および図4参照)の上面側導体パターン2b3(図2(A)、図4(A)および図4(B)参照)と接続部材5b(図4参照)の前側下端部5b2(図4(A)および図4(B)参照)との間の半田接合の信頼性を向上 Therefore, according to the power semiconductor module 100 of the first embodiment, the upper surface side conductor pattern 2b3 of the insulating substrate 2 after the temperature cycle test (see FIGS. 2 and 4) (FIG. 2 (A), the 4 (A) and FIG. 4 (B) refer) and the connecting member 5b (front lower portion of the see FIG. 4) 5b2 (FIG. 4 (a) refer solder 10e2 (Figure 4 (B) between and FIG 4 (B) refer)) the release and the insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b3 can be avoided (FIG. 2 (a), the FIG. 4 (a) and FIG. 4 (B) refer) corruption simultaneously, insulating substrate 2 top-side conductor pattern (see FIGS. 2 and 4) 2b3 front lower end of (FIG. 2 (a), the FIG. 4 (a) and FIG. 4 (B) refer) and the connecting member 5b (see FIG. 4) 5b2 improved solder joint reliability between (FIGS. 4 (a) and 4 (B) refer) せることができる。 It can be.

第1の実施形態のパワー半導体モジュール100では、半田10b1,10c1(図3(B)参照)として、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第1の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b1,10c1(図3(B)参照)として、半田10a(図3(B)および図3(C)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 In the power semiconductor module 100 of the first embodiment, as the solder 10B1,10c1 (refer to FIG. 3 (B)), than Pb-free solder 10a containing Sb (refer to FIG. 3 (B) and FIG 3 (C)) tensile strength is low, although Pb-free solder containing no Sb is used, the modification of the power semiconductor module 100 of the first embodiment, instead, as the solder 10B1,10c1 (see FIG. 3 (B)) solder 10a (FIG. 3 (B) and FIG 3 (C) see) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

また、第1の実施形態のパワー半導体モジュール100では、半田10b2,10c2(図3(C)参照)として、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第1の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b2,10c2(図3(C)参照)として、半田10a(図3(B)および図3(C)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Further, in the power semiconductor module 100 of the first embodiment, the solder 10B2,10c2 (refer to FIG. 3 (B) and FIG 3 (C)) (FIG. 3 (C) see) as, Pb-free solder 10a containing Sb than the tensile strength is low, although Pb-free solder is used containing no Sb, the modification of the power semiconductor module 100 of the first embodiment, instead, the solder 10B2,10c2 (see FIG. 3 (C) ) as solder 10a (FIG. 3 (B) and FIG 3 (C) see) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

更に、第1の実施形態のパワー半導体モジュール100では、半田10e1(図4(B)参照)として、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第1の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10e1(図4(B)参照)として、半田10a(図3(B)および図3(C)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Further, in the power semiconductor module 100 of the first embodiment, as the solder 10e1 (see FIG. 4 (B)), than Pb-free solder 10a containing Sb (refer to FIG. 3 (B) and FIG 3 (C)) tensile strength is low, although Pb-free solder containing no Sb is used, the modification of the power semiconductor module 100 of the first embodiment, instead, as the solder 10e1 (see FIG. 4 (B)), the solder 10a (FIG. 3 (B) and FIG 3 (C) see) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

また、第1の実施形態のパワー半導体モジュール100では、半田10d2(図4(C)参照)として、Sbを含有するPbフリー半田10a(図3(B)および図3(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第1の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10d2(図4(C)参照)として、半田10a(図3(B)および図3(C)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Further, in the power semiconductor module 100 of the first embodiment, as the solder 10d2 (see FIG. 4 (C)), than Pb-free solder 10a containing Sb (refer to FIG. 3 (B) and FIG 3 (C)) tensile strength is low, although Pb-free solder containing no Sb is used, the modification of the power semiconductor module 100 of the first embodiment, instead, as the solder 10d2 (see FIG. 4 (C)), solder 10a (FIG. 3 (B) and FIG 3 (C) see) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

以下、本発明のパワー半導体モジュールの第2の実施形態について説明する。 The following describes a second embodiment of a power semiconductor module of the present invention. 図10は第2の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 Figure 10 is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the second embodiment. 詳細には、図10(A)は金属製放熱板1の平面図、図10(B)は図10(A)のA1−A1線に沿った鉛直断面図である。 In particular, FIG. 10 (A) is a plan view of the metal radiator plate 1, FIG. 10 (B) is a vertical sectional view taken along line A1-A1 of FIG. 10 (A). 図11は第2の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Figure 11 is a diagram showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the second embodiment. 詳細には、図11(A)は絶縁基板2の平面図、図11(B)は図11(A)のB1−B1線に沿った鉛直断面図、図11(C)は絶縁基板2の底面図である。 In particular, FIG. 11 (A) is a plan view of an insulating substrate 2, FIG. 11 (B) vertical cross-sectional view taken along line B1-B1 in FIG. 11 (A), FIG. 11 (C) is an insulating substrate 2 it is a bottom view. 図12は金属製放熱板1上に絶縁基板2等が搭載される様子を示した図である。 Figure 12 is a diagram showing a state in which the metal radiator plate 1 on the insulating substrate 2 and the like are mounted. 詳細には、図12(A)は金属製放熱板1上に絶縁基板2が搭載され、絶縁基板2上にパワー半導体チップ(ダイオードチップ)3aが搭載され、パワー半導体チップ(ダイオードチップ)3a上に例えばアノードPCM(琺瑯鉄)板、アノードモリブデン板などのようなアノード電極板4aが搭載された状態を示した平面図である。 In particular, FIG. 12 (A) is an insulating substrate 2 is mounted on a metal heat radiating plate 1, is equipped with a power semiconductor chip (diode chip) 3a on the insulating substrate 2, a power semiconductor chip (LED chip) 3a on for example the anode PCM (enamel iron) plate in a plan view an anode electrode plate 4a showed the mounted state, such as the anode molybdenum plate. 図12(B)は図12(A)のC1−C1線に沿った分解組立断面図である。 FIG. 12 (B) is an exploded cross-sectional view taken along a line C1-C1 in FIG. 12 (A).

図13は図12(A)に示した組立体上に接続部材5a,5a'が搭載される様子を示した図である。 Figure 13 is a diagram showing a state in which connecting members 5a, 5a 'are mounted on the indicated assembly on Figure 12 (A). 詳細には、図13(A)は図12(A)に示した組立体上に接続部材5a,5a'が搭載された状態を示した平面図である。 In particular, FIG. 13 (A) is a plan view of an assembly connection on the body member 5a shown, 5a 'showed the mounted state in FIG. 12 (A). 図13(B)は図13(A)のE1−E1線に沿った分解組立断面図、図13(C)は図13(A)のF1−F1線に沿った分解組立断面図である。 Figure 13 (B) is 13 exploded cross-sectional view taken along the line E1-E1 of (A), FIG. 13 (C) is an exploded cross-sectional view taken along the line F1-F1 in FIG. 13 (A). 図14および図15は図13(A)に示した組立体上に外部導出端子6a,6bが搭載される様子を示した図である。 14 and FIG. 15 is a diagram showing a state where the external lead terminals 6a, 6b are mounted on the assembly shown in FIG. 13 (A). 詳細には、図14は図13(A)に示した組立体上に外部導出端子6a,6bが搭載された状態を示した平面図である。 In particular, FIG. 14 is a plan view of the external lead terminals 6a, 6b is showing a state mounted in the indicated assembly on Figure 13 (A). 図15(A)は図14のG1−G1線に沿った分解組立断面図、図15(B)は図14のH1−H1線に沿った分解組立断面図である。 Figure 15 (A) is an exploded cross-sectional view taken along the G1-G1 line of FIG. 14, FIG. 15 (B) is an exploded cross-sectional view taken along the H1-H1 line in FIG. 図16および図17は図14に示した組立体上に被せられる外囲ケース6の部品図である。 16 and 17 are part views of a covering case 6 for covering the assembly on shown in FIG. 14. 詳細には、図16(A)は外囲ケース6の平面図、図16(B)は外囲ケース6の正面図である。 In particular, FIG. 16 (A) is a plan view of the covering case 6, FIG. 16 (B) is a front view of the covering case 6. 図17(A)は図16(A)のK1−K1線に沿った鉛直断面図、図17(B)は外囲ケース6の底面図である。 Figure 17 (A) is a vertical sectional view taken along the K1-K1 line in FIG. 16 (A), FIG. 17 (B) is a bottom view of the covering case 6.

図18は図14に示した組立体上に被せられた図16および図17に示した外囲ケース6上に被せられる蓋体7の部品図である。 Figure 18 is a part view of a lid 7 for covering over the covering case 6 shown in FIGS. 16 and 17 placed over the assembly on shown in FIG. 14. 詳細には、図18(A)は蓋体7の平面図、図18(B)は蓋体7の正面図、図18(C)は蓋体7の底面図である。 In particular, FIG. 18 (A) is a plan view of the lid 7, and FIG. 18 (B) is a front view of the lid 7, FIG. 18 (C) is a bottom view of the cover 7. 図19は第2の実施形態のパワー半導体モジュール100を示した図である。 Figure 19 is a diagram showing the power semiconductor module 100 of the second embodiment. 詳細には、図19(A)は図14に示した組立体上に、図16および図17に示した外囲ケース6が被せられ、次いで、図18に示した蓋体7が被せられることにより得られる第2の実施形態のパワー半導体モジュール100の平面図である。 In particular, on the assembly shown in FIG. 19 (A) is 14, is covered is covering case 6 shown in FIGS. 16 and 17, then, that the cover 7 shown in FIG. 18 is covered the is a plan view of the power semiconductor module 100 of the second embodiment is obtained. 図19(B)は第2の実施形態のパワー半導体モジュール100の概略的な鉛直断面図である。 Figure 19 (B) is a schematic vertical cross-sectional view of the power semiconductor module 100 of the second embodiment. 図19(C)は第2の実施形態のパワー半導体モジュール100の等価回路図である。 Figure 19 (C) is an equivalent circuit diagram of the power semiconductor module 100 of the second embodiment.

第2の実施形態のパワー半導体モジュール100では、図12(B)に示すように、パワー半導体チップ(ダイオードチップ)3a(図12参照)が発生した熱を放熱するための金属製放熱板1(図10および図12参照)の上面と、絶縁基板2(図11および図12参照)の絶縁層2a(図11および図12参照)の下面側に形成された下面側導体パターン2c(図11(B)、図11(C)および図12(B)参照)との間に半田10a(図12(B)参照)が配置されている。 In the second embodiment of the power semiconductor module 100, FIG. 12 (B) as shown in, power semiconductor chips (LED chips) 3a (see FIG. 12) for radiating heat generated is metal radiator plate 1 ( and the upper surface of FIG see 10 and 12), the insulating substrate 2 (FIGS. 11 and 12 refer) of the insulating layer 2a (Fig. 11 and the lower surface side conductor pattern 2c formed on the lower surface side in FIG. 12 reference) (FIG. 11 ( B), the solder 10a (see FIG. 12 (B)) are arranged between the FIG. 11 (C) and FIG. 12 (B) refer). また、図12(B)に示すように、絶縁基板2(図11および図12参照)の上面側導体パターン2b1(図11(A)、図12(A)および図12(B)参照)とパワー半導体チップ(ダイオードチップ)3a(図12(A)および図12(B)参照)の下面電極(カソード電極)との間に半田10b1(図12(B)参照)が配置されている。 Further, as shown in FIG. 12 (B), the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 12) 2b1 (FIG. 11 (A), the FIG. 12 (A) and FIG. 12 (B) refer) and power semiconductor chips (LED chips) 3a solder 10b1 (see FIG. 12 (B)) between the lower electrode (FIG. 12 (a) and FIG. 12 (B) refer) (cathode electrode) is arranged.

また、第2の実施形態のパワー半導体モジュール100では、図12(B)に示すように、パワー半導体チップ(ダイオードチップ)3a(図12(A)および図12(B)参照)の上面電極(アノード電極)とアノード電極板4a(図12(A)および図12(B)参照)の下面との間に半田10c1(図12(B)参照)が配置されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 12 (B), the upper surface electrode of the power semiconductor chips (LED chips) 3a (see FIG. 12 (A) and FIG. 12 (B)) ( the anode electrode) and the anode electrode plate 4a reference solder 10c1 (Fig. 12 (B) between the lower surface (FIG. 12 (a) and FIG. 12 (B) refer)) are arranged.

更に、第2の実施形態のパワー半導体モジュール100では、図13に示すように、例えば金属材料のプレス加工等によって形成された接続部材5a,5a'が設けられている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 13, for example, a metal material such as press working connection members 5a formed by the 5a 'is provided. 詳細には、図13(B)に示すように、アノード電極板4a(図13(A)および図13(B)参照)の上面と接続部材5a(図13(A)および図13(B)参照)の右側下端部5a2(図13(A)および図13(B)参照)の下面との間に半田10e1(図13(B)参照)が配置されている。 Specifically, as shown in FIG. 13 (B), an anode electrode plate 4a (FIGS. 13 (A) and 13 FIG. 13 (B) refer) upper surface and the connecting member 5a in (FIGS. 13 (A) and 13 FIG. 13 (B) right lower end portion of the reference) 5a2 reference solder 10e1 (Figure 13 (B) between the lower surface of the (FIGS. 13 (a) and 13 FIG. 13 (B) refer)) are arranged. また、図13(C)に示すように、アノード電極板4a(図13(A)および図13(C)参照)の上面と接続部材5a'(図13(A)および図13(C)参照)の右側下端部5a2'(図13(A)および図13(C)参照)の下面との間に半田10e1'(図13(C)参照)が配置されている。 Further, as shown in FIG. 13 (C), the upper surface and connecting members 5a '(FIGS. 13 (A) and 13 FIG. 13 (C) reference anode electrode plate 4a (see FIGS. 13 (A) and 13 FIG. 13 (C)) ) right lower end 5a2 of the reference 'solder 10e1 between the lower surface of the (FIGS. 13 (a) and 13 FIG. 13 (C) see)' (FIG. 13 (C)) are arranged.

また、第2の実施形態のパワー半導体モジュール100では、図13(B)に示すように、絶縁基板2(図13参照)の上面側導体パターン2b2(図13(A)および図13(B)参照)と接続部材5a(図13(A)および図13(B)参照)の左側下端部5a1(図13(A)および図13(B)参照)の下面との間に半田10d1(図13(B)参照)が配置されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 13 (B), the insulating substrate 2 FIG upper surface side conductor pattern 2b2 (FIGS. 13 (A) and 13 (see FIG. 13) 13 (B) connected to the reference) member 5a (FIGS. 13 (a) and 13 13 (B) left lower end portion of the reference) 5a1 (FIGS. 13 (a) and 13 13 (B) solder between the lower surface of the reference) 10d1 (Figure 13 (B) refer) it is disposed. 更に、図13(C)に示すように、絶縁基板2(図13参照)の上面側導体パターン2b2(図13(A)および図13(C)参照)と接続部材5a'(図13(A)および図13(C)参照)の左側下端部5a1'(図13(A)および図13(C)参照)の下面との間に半田10d1'(図13(B)参照)が配置されている。 Furthermore, as shown in FIG. 13 (C), the insulating substrate 2 top-side conductor pattern 2b2 (see FIGS. 13 (A) and 13 13 (C)) (see FIG. 13) and the connecting member 5a '(FIG. 13 (A ) and the reference 'solder 10d1 between the lower surface of the (see FIG. 13 (a) and FIG. 13 (C))' (FIG. 13 (B) left lower end 5a1 shown in FIG. 13 (C) see)) is arranged there.

更に、第2の実施形態のパワー半導体モジュール100では、図14および図15に示すように、上下方向(図15の上下方向)に延びている上端部6a1と、上端部6a1から分岐しかつ屈曲している中央部6a2,6a2'と、水平方向(図15の左右方向)に延びている下端部6a4,6a4'とを有する外部導出端子6aが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIGS. 14 and 15, the upper end portion 6a1 extending in the vertical direction (vertical direction in FIG. 15), branched from the upper end portion 6a1 and bending 'and lower end 6a4,6a4 extending in the horizontal direction (horizontal direction in FIG. 15)' to have central 6a2,6a2 externally leading terminal 6a and a are, for example, formed by press working of a metallic material . また、第2の実施形態のパワー半導体モジュール100では、図14および図15に示すように、上下方向(図15の上下方向)に延びている上端部6b1と、上端部6b1から分岐しかつ屈曲している中央部6b2,6b2'と、水平方向(図15の左右方向)に延びている下端部6b4,6b4'とを有する外部導出端子6bが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIGS. 14 and 15, the upper end portion 6b1 extending in the vertical direction (vertical direction in FIG. 15), branched from the upper end portion 6b1 and the bent 'and lower end 6b4,6b4 extending in the horizontal direction (horizontal direction in FIG. 15)' to have central 6b2,6b2 externally leading terminals 6b and a it is, for example, formed by press working of a metallic material .

また、第2の実施形態のパワー半導体モジュール100では、図14および図15(A)に示すように、絶縁基板2(図14および図15(A)参照)の上面側導体パターン2b2(図14および図15(A)参照)と、外部導出端子6a(図14および図15(A)参照)の下端部6a4(図15(A)参照)の下面との間に半田10f1(図15(A)参照)が配置されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 14 and FIG. 15 (A), the insulating substrate 2 top-side conductor pattern (FIGS. 14 and 15 (A) refer) 2b2 (FIG. 14 Figure 15 (a) and see) and solder 10f1 (Figure 15 (a between the lower surface of the lower end of the external lead terminals 6a reference (FIGS. 14 and 15 (a)) 6a4 reference (FIG. 15 (a)) ) reference) is disposed. また、図14および図15(B)に示すように、絶縁基板2(図14および図15(B)参照)の上面側導体パターン2b2(図14および図15(B)参照)と、外部導出端子6a(図14および図15(B)参照)の下端部6a4'(図15(B)参照)の下面との間に半田10f1'(図15(B)参照)が配置されている。 Further, as shown in FIG. 14 and FIG. 15 (B), the insulating substrate 2 top-side conductor pattern (FIGS. 14 and 15 (B) refer) 2b2 (see FIG. 14 and FIG. 15 (B)), the externally leading terminal 6a 'solder 10f1 between the lower surface of the (see FIG. 15 (B))' (see FIG. 15 (B)) the lower end 6a4 (FIG. 14 and FIG. 15 (B) refer) is disposed. その結果、上面側導体パターン2b2(図14および図15参照)と外部導出端子6a(図14および図15参照)とが電気的に接続されている。 As a result, upper surface side conductor pattern 2b2 (see FIGS. 14 and 15) and the external lead terminals 6a (see FIGS. 14 and 15) are electrically connected.

更に、第2の実施形態のパワー半導体モジュール100では、図14および図15(A)に示すように、絶縁基板2(図14および図15(A)参照)の上面側導体パターン2b1(図14および図15(A)参照)と、外部導出端子6b(図14および図15(A)参照)の下端部6b4(図15(A)参照)の下面との間に半田10f2(図15(A)参照)が配置されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 14 and FIG. 15 (A), the insulating substrate 2 top-side conductor pattern (FIGS. 14 and 15 (A) refer) 2b1 (FIG. 14 Figure 15 (a) and see) and solder 10f2 (Figure 15 (a between the lower surface of the lower end of the external lead terminal 6b reference (FIGS. 14 and 15 (a)) 6b4 reference (FIG. 15 (a)) ) reference) is disposed. また、図14および図15(B)に示すように、絶縁基板2(図14および図15(B)参照)の上面側導体パターン2b1(図14および図15(B)参照)と、外部導出端子6b(図14および図15(B)参照)の下端部6b4'(図15(B)参照)の下面との間に半田10f2'(図15(B)参照)が配置されている。 Further, as shown in FIG. 14 and FIG. 15 (B), the insulating substrate 2 top-side conductor pattern (FIGS. 14 and 15 (B) refer) 2b1 (see FIG. 14 and FIG. 15 (B)), the externally leading terminal 6b 'solder 10f2 between the lower surface of the (see FIG. 15 (B))' (see FIG. 15 (B)) the lower end 6b4 (FIG. 14 and FIG. 15 (B) refer) is disposed. その結果、上面側導体パターン2b1(図14および図15参照)と外部導出端子6b(図14および図15参照)とが電気的に接続されている。 As a result, upper surface side conductor pattern 2b1 (see FIGS. 14 and 15) and the external lead terminal 6b (see FIG. 14 and FIG. 15) are electrically connected.

また、第2の実施形態のパワー半導体モジュール100では、図16および図17に示すように、右側壁6d(図17(A)および図17(B)参照)と左側壁6e(図17(A)および図17(B)参照)と前側壁6f(図16(B)および図17(B)参照)と後側壁6g(図17(A)および図17(B)参照)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース6(図16および図17参照)が設けられている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIGS. 16 and 17, right side wall 6d (see FIG. 17 (A) and 17 (B)) and the left side wall 6e (Fig. 17 (A ) and refer to FIG. 17 (B)) and has a front wall 6f (see FIG. 16 (B) and FIG. 17 (B) refer) and the rear wall 6 g (FIG. 17 (a) and FIG. 17 (B)), covering case 6 (see FIGS. 16 and 17) is provided which is formed by a molding of electrically insulative resin material. 詳細には、外囲ケース6(図16、図17、図19(A)および図19(B)参照)が、図14に示した組立体上に被せられている。 In particular, covering case 6 (FIGS. 16, 17, 19 (A) and FIG. 19 (B) refer), is placed over the assembly on shown in FIG. 14.

つまり、外部導出端子6a,6b(図5および図6(A)参照)がインサートされて外囲ケース6(図5および図6参照)と一体的に形成されている第1の実施形態のパワー半導体モジュール100(図9参照)とは異なり、第2の実施形態のパワー半導体モジュール100では、図14〜図17に示すように、外部導出端子6a,6b(図14および図15参照)が、外囲ケース6(図16および図17参照)にインサートされておらず、外囲ケース6(図16および図17参照)とは別個の部材として構成されている。 That is, the power of the first embodiment is integrally formed externally drawn terminals 6a, and 6b (FIGS. 5 and 6 (A) refer) is inserted covering case 6 (see FIGS. 5 and 6) Unlike the semiconductor module 100 (see FIG. 9), the power semiconductor module 100 of the second embodiment, as shown in FIGS. 14 to 17, the externally drawn terminals 6a, 6b (see FIG. 14 and FIG. 15), covering case 6 has not been inserted (see FIGS. 16 and 17) is constructed as a separate member from the outer covering case 6 (see FIGS. 16 and 17).

更に、第2の実施形態のパワー半導体モジュール100では、図14に示した組立体上に被せられた外囲ケース6の内側にゲル状樹脂(図示せず)が充填されている。 Further, in the power semiconductor module 100 of the second embodiment, the gel-like resin (not shown) is filled inside the covering case 6 which is placed over the assembly on shown in FIG. 14. 詳細には、図19(B)に破線で示した高さHTまで、ゲル状樹脂(図示せず)が充填されている。 In particular, to the height HT indicated by a broken line in FIG. 19 (B), gel-like resin (not shown) is filled. つまり、ゲル状樹脂(図示せず)によって、絶縁基板2(図19(B)参照)と、パワー半導体チップ(ダイオードチップ)3a(図19(B)参照)と、電極板4a(図19(B)参照)と、接続部材5a,5a'(図13および図19(B)参照)と、外部導出端子6a,6b(図14、図15および図19(B)参照)の下端部6a4,6a4',6b4,6b4'(図15(A)および図15(B)参照)および中央部6a2,6a2',6b2,6b2'(図15(A)および図15(B)参照)とが覆われている。 That is, the gel-like resin (not shown), an insulating substrate 2 (see FIG. 19 (B)), the power semiconductor chips (LED chips) 3a (see FIG. 19 (B)), the electrode plates 4a (Fig. 19 ( and B) reference), connecting members 5a, 5a '(FIG. 13 and FIG. 19 (B) and reference), the external lead terminals 6a, 6b (Fig. 14, the lower end portion 6a4 of FIG. 15 and FIG. 19 (B) refer), 6a4 ', 6b4,6b4' (FIG. 15 (A) and FIG. 15 (B) refer) and the central portion 6a2,6a2 ', 6b2,6b2' (see FIG. 15 (A) and FIG. 15 (B)) Togakutsugae are we. また、図14に示した組立体上に被せられた外囲ケース6の内側であって、図19(B)に破線で示した高さHTの上側には、エポキシ樹脂(図示せず)が充填されている。 Further, an inner of the covering case 6 which is placed over the assembly on shown in FIG. 14, on the upper side of the height HT indicated by a broken line in FIG. 19 (B), epoxy resin (not shown) It is filled. 更に、図19(A)および図19(B)に示すように、外囲ケース6(図19(A)および図19(B)参照)上に、図18に示した蓋体7が被せられている。 Furthermore, as shown in FIG. 19 (A) and FIG. 19 (B), the above covering case 6 (see FIG. 19 (A) and FIG. 19 (B)), the lid 7 shown in FIG. 18 is put ing. 詳細には、蓋体7(図18、図19(A)および図19(B)参照)の装着時に、図19(A)に示すように、外部導出端子6a(図14、図15、図19(A)および図19(B)参照)の上端部6a1(図15参照)が蓋体7(図18、図19(A)および図19(B)参照)の導出穴7a(図18(A)、図18(C)および図19(A)参照)を通される。 In particular, the lid 7 when mounting the (FIGS. 18, 19 (A) and FIG. 19 (B) refer), as shown in FIG. 19 (A), the external lead terminals 6a (FIGS. 14, 15, 19 (a) and FIG. 19 (B) an upper end portion of the reference) 6a1 (see FIG. 15) is the cover 7 (FIG. 18, FIG. 19 (a) and FIG. 19 (B) refer) derivation holes 7a (FIG. 18 ( a), it is passed to Figure 18 (C) and FIG. 19 (a) refer). また、外部導出端子6b(図14、図15、図19(A)および図19(B)参照)の上端部6b1(図15参照)が蓋体7(図18、図19(A)および図19(B)参照)の導出穴7b(図18(A)、図18(C)および図19(A)参照)を通される。 The external lead-out terminal 6b upper part 6 b 1 (see FIG. 15) is the cover 7 (FIG. 14, 15, 19 (A) and FIG. 19 (B) refer) (FIG. 18, FIG. 19 (A) and FIG. 19 derived holes 7b of the (B) refer) (FIG. 18 (a), the passed Figure 18 (C) and FIG. 19 (a) refer). 次いで、蓋体7(図18、図19(A)および図19(B)参照)の上面の凹部7f(図18(A)および図19(A)参照)にナット(図示せず)が挿入される。 Then, the lid body 7 to the nut (not shown) the recess 7f of the upper surface (FIG. 18, FIG. 19 (A) and FIG. 19 (B) refer) (see FIG. 18 (A) and FIG. 19 (A)) is inserted It is. 次いで、外部導出端子6a,6b(図14、図15、図19(A)および図19(B)参照)の上端部6a1,6b1(図15参照)が折り曲げられ、第2の実施形態のパワー半導体モジュール100が完成する。 Then, external lead terminals 6a, 6b (see FIG. 15) the upper end 6a1,6b1 of (14, 15, 19 (A) and FIG. 19 (B) refer) it is bent, the power of the second embodiment semiconductor module 100 is completed.

つまり、第2の実施形態のパワー半導体モジュール100では、図19(B)および図19(C)に示すように、大電流が流れる上面電極(アノード電極)と、大電流が流れる下面電極(カソード電極)とを有するパワー半導体チップ(ダイオードチップ)3aが設けられている。 That is, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 19 (B) and FIG. 19 (C), the upper surface electrode through which a high current flows (anode electrode), the lower electrode (cathode through which a high current flows power semiconductor chips (LED chips) 3a having an electrode) is provided. また、図12(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(ダイオードチップ)3aが搭載されている。 Further, as shown in FIG. 12 (A), on the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (LED chip) 3a is mounted. 更に、図12(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(ダイオードチップ)3aの下面電極(カソード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 12 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip (LED chip) 3a lower electrode (cathode electrode) of it, are electrically connected.

また、第2の実施形態のパワー半導体モジュール100では、図13に示すように、接続部材5a(図13(A)および図13(B)参照)および電極板4a(図13(A)および図13(B)参照)を介して、パワー半導体チップ(ダイオードチップ)3a(図13(A)参照)の上面電極(アノード電極)と絶縁基板2(図13参照)の上面側導体パターン2b2(図13(A)および図13(B)参照)とが電気的に接続されている。 Further, in the power semiconductor module 100 of the second embodiment, as shown in FIG. 13, the connecting member 5a (FIGS. 13 (A) and 13 13 (B) refer) and the electrode plate 4a (FIGS. 13 (A) and 13 FIG. 13 through (B) refer), power semiconductor chips (LED chips) 3a (Fig. 13 (a) the upper surface side conductor pattern 2b2 (Figure of the upper electrode of the reference) (anode electrode) and the insulating substrate 2 (see FIG. 13) 13 (A) and 13 (B) a reference) are electrically connected. 更に、接続部材5a'(図13(A)および図13(C)参照)および電極板4a(図13(A)および図13(C)参照)を介して、パワー半導体チップ(ダイオードチップ)3a(図13(A)参照)の上面電極(アノード電極)と絶縁基板2(図13参照)の上面側導体パターン2b2(図13(A)および図13(C)参照)とが電気的に接続されている。 Further, connecting members 5a 'through (FIGS. 13 (A) and 13 FIG. 13 (C) see) and the electrode plate 4a (see FIGS. 13 (A) and 13 FIG. 13 (C)), power semiconductor chips (LED chips) 3a top conductor pattern 2b2 (see FIGS. 13 (a) and 13 13 (C)) of the upper electrode (anode electrode) and the insulating substrate 2 (see FIG. 13) (FIG. 13 (a) refer) and is electrically connected It is.

詳細には、第2の実施形態のパワー半導体モジュール100では、金属製放熱板1(図10および図12参照)と絶縁基板2(図11および図12参照)の下面側導体パターン2c(図11(B)、図11(C)および図12(B)参照)との間の半田10a(図12(B)参照)による接合、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田10f2,10f2'(図15参照)による接合、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照) Specifically, in the power semiconductor module 100 of the second embodiment, the metal radiator plate 1 (see FIGS. 10 and 12) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 11 and FIG. 12) (FIG. 11 (B), joined by solder 10a see (FIG. 12 (B)) between the FIG. 11 (C) and FIG. 12 (B) refer), the upper surface of the insulating substrate 2 (see FIGS. 11, 14 and 15) side conductor pattern 2b1 (FIG. 11 (a), the 14 and see FIG. 15) solder between the externally leading terminal 6b (see FIG. 14 and FIG. 15) the lower end 6b4,6b4 of '(see FIG. 15) 10f2, 10f2 'joined by (see FIG. 15), the insulating substrate 2 top-side conductor pattern 2b2 (FIG. 11 (a), the reference 14 and 15) (FIG. 11, see FIG. 14 and FIG. 15) and the externally leading terminal 6a ( see FIG. 14 and FIG. 15) 下端部6a4,6a4'(図15参照)との間の半田10f1,10f1'(図15参照)による接合、接続部材5a,5a'(図13参照)の左側下端部5a1,5a1'(図13参照)と絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)および図13参照)との間の半田10d1,10d1'(図13(B)および図13(C)参照)による接合、接続部材5a,5a'(図13参照)の右側下端部5a2,5a2'(図13参照)と電極板4a(図12(A)、図12(B)および図13参照)との間の半田10e1,10e1'(図13参照)による接合、電極板4a(図12(A)および図12(B)参照)とパワー半導体チップ(ダイオードチップ)3a(図12(A)および図12(B)参照)の上面 Joining by (see FIG. 15) 'solder 10f1,10f1 between (see FIG. 15)' lower end 6A4,6a4, connecting members 5a, 5a 'left lower end 5a1,5a1 (see FIG. 13)' (FIG. 13 see) and the insulating substrate 2 (upper surface side conductive pattern see FIGS. 11 and 13) 2b2 (FIG. 11 (a) and FIG solder 10D1,10d1 '(FIG. 13 (B) and between 13 reference) 13 ( joining by C) reference), connecting members 5a, 5a '(the right lower end 5a2,5a2 see FIG. 13)' (see FIG. 13) and the electrode plate 4a (FIG. 12 (a), the FIG. 12 (B) and 13 (joining by see FIG. 13), the electrode plates 4a (Fig. 12 (a) solder 10E1,10e1 'between the reference) reference and FIG. 12 (B)) and the power semiconductor chip (diode chip) 3a (FIG 12 (a ) and the upper surface shown in FIG. 12 (B) refer) 極(アノード電極)との間の半田10c1(図12(B)参照)による接合、および、パワー半導体チップ(ダイオードチップ)3a(図12(A)および図12(B)参照)の下面電極(カソード電極)と絶縁基板2(図12参照)の上面側導体パターン2b1(図12(A)および図12(B)参照)との間の半田10b1(図12(B)参照)による接合が一括処理によって実行される。 Electrode bonding by solder 10c1 (see FIG. 12 (B)) between the (anode electrode), and the lower surface electrode of the power semiconductor chips (LED chips) 3a (see FIG. 12 (A) and FIG. 12 (B)) ( joining the batch by soldering 10b1 reference (FIG. 12 (B)) between the cathode electrode) and an insulating substrate 2 (upper surface side conductor pattern of the reference Figure 12) 2b1 (FIG. 12 (a) reference and FIG. 12 (B)) executed by the processing. 更に、それらの半田接合の実行時に、特許文献1(特開2010−199251号公報)の図3に記載されたパワー半導体モジュールのように、ベーシング冶具(図示せず)の凹状上面にならって金属製放熱板1(図10、図14および図15参照)の下面が凸状に変形するように、金属製放熱板1(図10、図14および図15参照)がベーシング冶具(図示せず)に対して固定される。 Moreover, when their solder joint run, following the concave upper surface of the Patent Document 1 as a power semiconductor module described in FIG. 3 (JP 2010-199251 JP), Beshingu jig (not shown) Metal Ltd. radiating plate 1 so that the lower surface (FIG. 10, see FIG. 14 and FIG. 15) is deformed in a convex shape, the metal radiator plate 1 (see FIGS. 10 and 14 and FIG. 15) (not shown) Beshingu jig It is fixed with respect to the.

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板1(図12参照)と絶縁基板2(図12参照)の下面側導体パターン2c(図12(B)参照)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present invention thought that in order to meet the recent high reliability requirements for the power semiconductor module, the lower surface side conductor pattern 2c (FIG metal radiator plate 1 (see FIG. 12) and the insulating substrate 2 (see FIG. 12) the temperature cycle test of the solder joint between the 12 (B) refer) was performed. 具体的には、本発明者等の研究において、金属製放熱板1(図12参照)と絶縁基板2(図12参照)の下面側導体パターン2c(図12(B)参照)との間の半田接合に、引張強度が低い、Sb(アンチモン)を含有しないPb(鉛)フリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 12) and the insulating substrate 2 (see FIG. 12) (see FIG. 12 (B)) the solder bonding, the tensile strength is low, use of a non Pb (lead) free solder containing Sb (antimony), was subjected to a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図12参照)と絶縁基板2(図12参照)の下面側導体パターン2c(図12(B)参照)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, not containing Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 12) and the insulating substrate 2 (see FIG. 12) (see FIG. 12 (B)) Pb it was confirmed that free solder is peeled off.

本発明者等は、金属製放熱板1(図12参照)と絶縁基板2(図12参照)の下面側導体パターン2c(図12(B)参照)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板1(図12参照)と絶縁基板2(図12参照)の下面側導体パターン2c(図12(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田(合金組成が例えばSn−3.9Ag−0.6Cu−3.0Sb)を用い、温度サイクル試験を行った。 The present inventors have insufficient solder tensile strength between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 12) and the insulating substrate 2 (see FIG. 12) (see FIG. 12 (B)) believes that, in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 12) and the insulating substrate 2 (see FIG. 12) (see FIG. 12 (B)) the solder bonding, the tensile strength is high, using a Pb-free solder containing (alloy composition, for example, Sn-3.9Ag-0.6Cu-3.0Sb) Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図12参照)と絶縁基板2(図12参照)の下面側導体パターン2c(図12(B)参照)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 Pb As a result, after the temperature cycle test, which contains Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 12) and the insulating substrate 2 (see FIG. 12) (see FIG. 12 (B)) it was confirmed that free solder is not peeling.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for the power semiconductor module, the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 14 and FIG. 15) 2b1 (FIG. 11 (A), the 14 and FIG. 15) and was subjected to temperature cycle testing of the solder joint between the lower end portion 6b4,6b4 external leadout terminals 6b (see FIG. 14 and FIG. 15) '(see FIG. 15). 具体的には、本発明者等の研究において、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 11, see FIGS. 14 and 15) 2b1 (FIG. 11 (A), the reference 14 and 15) and external lead the solder joint between the lower end portion 6b4,6b4 terminal 6b (see FIG. 14 and FIG. 15) '(see FIG. 15), high tensile strength, using a Pb-free solder containing Sb, subjected to temperature cycle test It was. その結果、温度サイクル試験後に、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (Fig. 11, 14 and 15 refer) of the upper surface side conductor pattern 2b1 (FIG. 11 (A), the 14 and see FIG. 15) and the externally leading terminal 6b (FIG. 14 and a lower end portion 6b4,6b4 of Figure 15 reference) '(although Pb delamination-free solder are not allowed to contain Sb between the reference FIG. 15), the insulating substrate 2 (see FIGS. 11, 14 and 15) the top conductor pattern 2b1 (FIG. 11 (a), the reference 14 and 15) it was confirmed that being damaged.

外囲ケース6(図16、図17、図19(A)および図19(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6b(図19(B)参照)の温度サイクル試験時の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6b(図19(B)参照) Covering case 6 reference (16, 17, 19 (A) and FIG. 19 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6b (FIG. 19 (B) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test vertical direction (FIG. 19 (B)) of), the vertical direction in the heat cycle test of gel-like resin (not shown) (FIG. 19 (B ) vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (Fig. 11, top-side conductor pattern of the reference 14 and 15) 2b1 (FIG. 11 (a), the 14 and 15 the solder joint between the lower end portion 6b4,6b4 reference) and the external lead terminal 6b (see FIG. 14 and FIG. 15) '(see FIG. 15), high tensile strength, the use of Pb-free solder containing Sb , when the temperature cycle test, the externally leading terminal 6b (FIG. 19 (B) refer) の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)にかかる熱応力によって、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)が破損したと、本発明者等は考えた。 Vertical direction (FIG. 19 (B) in the vertical direction) and the thermal expansion amount and thermal contraction amount of the gel-like resin (not shown) in the vertical direction (FIG. 19 (B) in the vertical direction) thermal expansion amount and thermal of the difference between the amount of shrinkage, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate 2 top-side conductor pattern (11, 14 and 15 refer) 2b1 ( by thermal stress in FIG. 11 (a), see FIG. 14 and FIG. 15), the insulating substrate 2 (Fig. 11, top-side conductor pattern of the reference 14 and 15) 2b1 (FIG. 11 (a), the 14 and 15 reference) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 11, see FIGS. 14 and 15) 2b1 (FIG. 11 (A), the reference 14 and 15) and the externally leading terminal 6b ( the solder joint between the lower end portion 6b4,6b4 '(see FIG. 15) of the reference 14 and 15), the tensile strength is low, Pb-free solder containing no Sb (alloy composition, for example, Sn-0.3Ag- 0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (Fig. 11, 14 and 15 refer) of the upper surface side conductor pattern 2b1 (FIG. 11 (A), the 14 and see FIG. 15) and the externally leading terminal 6b (FIG. 14 and a lower end portion 6B4,6b4 '(not Pb-free solder is peeled containing no Sb between the FIG. 15) in FIG. 15 reference), the upper surface of the insulating substrate 2 (see FIGS. 11, 14 and 15) conductor patterns 2b1 (FIG. 11 (A), the reference 14 and 15) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for the power semiconductor module, the insulating substrate 2 top-side conductor pattern (11, 14 and 15 refer) 2b2 (FIG. 11 (A), the 14 and FIG. 15) and was subjected to temperature cycle testing of the solder joint between the lower end portion 6a4,6a4 external leadout terminals 6a (see FIGS. 14 and 15) '(see FIG. 15). 具体的には、本発明者等の研究において、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 11, see FIGS. 14 and 15) 2b2 (FIG. 11 (A), the reference 14 and 15) and external lead the solder joint between the lower end portion 6a4,6a4 terminals 6a (see FIGS. 14 and 15) '(see FIG. 15), high tensile strength, using a Pb-free solder containing Sb, subjected to temperature cycle test It was. その結果、温度サイクル試験後に、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (Fig. 11, 14 and 15 refer) of the upper surface side conductor pattern 2b2 (FIG. 11 (A), the 14 and see FIG. 15) and the externally leading terminal 6a (Fig. 14 and a lower end portion 6a4,6a4 of Figure 15 reference) '(although Pb delamination-free solder are not allowed to contain Sb between the reference FIG. 15), the insulating substrate 2 (see FIGS. 11, 14 and 15) the top conductor pattern 2b2 (FIG. 11 (a), the reference 14 and 15) it was confirmed that being damaged.

外囲ケース6(図16、図17、図19(A)および図19(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6a(図19(B)参照)の温度サイクル試験時の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6a(図19(B)参照) Covering case 6 reference (16, 17, 19 (A) and FIG. 19 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6a (FIG. 19 (B) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test vertical direction (FIG. 19 (B)) of), the vertical direction in the heat cycle test of gel-like resin (not shown) (FIG. 19 (B ) vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (Fig. 11, top-side conductor pattern of the reference 14 and 15) 2b2 (FIG. 11 (a), the 14 and 15 the solder joint between the lower end portion 6a4,6a4 reference) and the external lead terminals 6a (see FIGS. 14 and 15) '(see FIG. 15), high tensile strength, the use of Pb-free solder containing Sb , when the temperature cycle test, the externally leading terminal 6a (FIG. 19 (B) refer) の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)にかかる熱応力によって、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)が破損したと、本発明者等は考えた。 Vertical direction (FIG. 19 (B) in the vertical direction) and the thermal expansion amount and thermal contraction amount of the gel-like resin (not shown) in the vertical direction (FIG. 19 (B) in the vertical direction) thermal expansion amount and thermal of the difference between the amount of shrinkage, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate 2 top-side conductor pattern (11, 14 and 15 refer) 2b2 ( by thermal stress in FIG. 11 (a), see FIG. 14 and FIG. 15), the insulating substrate 2 (Fig. 11, top-side conductor pattern of the reference 14 and 15) 2b2 (FIG. 11 (a), the 14 and 15 reference) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 11, see FIGS. 14 and 15) 2b2 (FIG. 11 (A), the reference 14 and 15) and the externally leading terminal 6a ( the solder joint between the lower end portion 6a4,6a4 '(see FIG. 15) of the reference 14 and 15), the tensile strength is low, Pb-free solder containing no Sb (alloy composition, for example, Sn-0.3Ag- 0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図14および図15参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (Fig. 11, 14 and 15 refer) of the upper surface side conductor pattern 2b2 (FIG. 11 (A), the 14 and see FIG. 15) and the externally leading terminal 6a (Fig. 14 and a lower end portion 6A4,6a4 '(not Pb-free solder is peeled containing no Sb between the FIG. 15) in FIG. 15 reference), the upper surface of the insulating substrate 2 (see FIGS. 11, 14 and 15) conductor patterns 2b2 (FIG. 11 (A), the reference 14 and 15) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a(図13参照)の左側下端部5a1,5a1'(図13参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (A), the 11 ( B) and 13 reference) and the connecting member 5a, was carried out a temperature cycle test of the solder joint between the 5a (left lower end 5a1,5a1 see FIG. 13) '(see FIG. 13). 具体的には、本発明者等の研究において、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13参照)の左側下端部5a1,5a1'(図13参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (A), the 11 (B) and 13 reference) and the connecting member Been 5a, 5a on the solder joint between the 'left lower end 5a1,5a1 (see FIG. 13)' (see FIG. 13), high tensile strength, using a Pb-free solder containing Sb, the temperature cycle test It was. その結果、温度サイクル試験後に、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13参照)の左側下端部5a1,5a1'(図13参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (A), the 11 (B) and 13 reference) and the connecting member 5a, 5a '( although Figure 13 Referring Pb-free solder peeling containing Sb between the left lower end 5A1,5a1 '(see FIG. 13) of) is not recognized, the upper surface of the insulating substrate 2 (see FIGS. 11 and 13) conductor patterns 2b2 (FIG. 11 (A), the see FIG 11 (B) and FIG. 13) it was confirmed that being damaged.

外囲ケース6(図19(B)参照)内のゲル状樹脂によって覆われている接続部材5a,5a'(図13および図19(B)参照)の温度サイクル試験時の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13および図19(B)参照)の左側下端部5a1,5a1'(図13参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、接続部材5a,5a'(図13および図19(B)参照)の上下方向(図19 Covering case 6 (FIG. 19 (B) refer) are covered with the gel-like resin in the connecting member 5a, 5a 'vertical direction during temperature cycle test (FIGS. 13 and 19 (B) refer) (FIG. 19 the thermal expansion amount and thermal shrinkage of the vertical direction) of (B), is different from the thermal expansion amount and thermal shrinkage of the vertical direction) in the vertical direction when the temperature cycle test of gel-like resin (FIG. 19 (B) , insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (a), the 11 (B) and 13 reference) and the connecting member 5a, 5a '(FIG. 13 and FIG. 19 (B ) the solder joint between the left lower end portion 5a1,5a1 reference) '(see FIG. 13), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the connection members 5a, 5a 'vertical (FIGS. 13 and 19 (B) refer) (FIG. 19 (B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向(図19(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)にかかる熱応力によって、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal shrinkage of the vertical direction) of (B), the difference between the thermal expansion amount and thermal shrinkage of the vertical direction) in the vertical direction of the gel-like resin (FIG. 19 (B), the containing Sb can not be adequately absorbed by the Pb-free solder of deformation, so that the upper surface conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 11 and 13) (FIG. 11 (a), the 11 (B) and 13 by thermal stress applied to the reference), (upper surface side conductor pattern 2b2 see FIGS. 11 and 13) (FIG. 11 (a) an insulating substrate 2, see FIG. 11 (B) and FIG. 13) is broken and, the present inventors etc. thought.

そこで、本発明者等の研究において、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13および図19(B)参照)の左側下端部5a1,5a1'(図13参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 (FIGS. 11 and 13 refer) top-side conductor pattern 2b2 in (FIG. 11 (A), the 11 (B) and FIG. 13) and the connecting member 5a, 5a the solder joint between the 'left lower end 5a1,5a1 (Figure 13 and Figure 19 (B) refer to)' (see FIG. 13), the tensile strength is low, Pb-free solder containing no Sb (alloy composition, e.g. Sn-0.3Ag-0.7Cu-0.035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13および図19(B)参照)の左側下端部5a1,5a1'(図13参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (A), the 11 (B) and 13 reference) and the connecting member 5a, 5a '( left lower end 5a1,5a1 of FIGS. 13 and 19 (B) refer to) '(see FIG. 13) Pb-free solder containing no Sb is not peeled off between the insulating substrate 2 (see FIGS. 11 and 13) the top conductor pattern 2b2 (FIG. 11 (a), the see FIG 11 (B) and FIG. 13) was also confirmed that no damage.

本発明者等の研究結果に鑑み、第2の実施形態のパワー半導体モジュール100では、金属製放熱板1(図10および図12参照)と絶縁基板2(図11および図12参照)の下面側導体パターン2c(図11(B)、図11(C)および図12(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図12(B)参照)が用いられている。 In view of the findings of the present inventors, in the power semiconductor module 100 of the second embodiment, the lower surface side of the metal radiator plate 1 (see FIGS. 10 and 12) and the insulating substrate 2 (see FIGS. 11 and 12) conductor patterns 2c (FIG. 11 (B), FIG. 11 (C) and FIG. 12 (B) refer) to the solder joint between, Pb-free solder 10a containing Sb (see FIG. 12 (B)) is used ing.

そのため、第2の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の金属製放熱板1(図10および図12参照)と絶縁基板2(図11および図12参照)の下面側導体パターン2c(図11(B)、図11(C)および図12(B)参照)との間の半田10a(図12(B)参照)の剥離を回避することができ、金属製放熱板1(図10および図12参照)と絶縁基板2(図11および図12参照)の下面側導体パターン2c(図11(B)、図11(C)および図12(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the second embodiment, the lower surface side conductor of the metal radiator plate 1 after the temperature cycle test (see FIGS. 10 and 12) and the insulating substrate 2 (see FIGS. 11 and 12) pattern 2c (FIG. 11 (B), FIG. 11 (C) and FIG. 12 (B) refer) solder 10a between (FIG. 12 (B) refer) can avoid the release of a metal radiating plate 1 between (FIGS. 10 and 12 refer) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 11 and FIG. 12) (see FIG. 11 (B), FIG. 11 (C) and 12 (B)) it is possible to improve the reliability of the solder joint.

更に、第2の実施形態のパワー半導体モジュール100では、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図12(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f2,10f2'(図15参照)が用いられている。 Further, in the power semiconductor module 100 of the second embodiment, the insulating substrate 2 top conductor pattern 2b1 (FIG. 11, see FIG. 14 and FIG. 15) (FIG. 11 (A), the reference 14 and 15) and external lead-out terminal 6b to the solder joint between the lower end portion 6b4,6b4 (see FIGS. 14 and 15) '(see FIG. 15), tensile than Pb-free solder 10a containing Sb (see FIG. 12 (B)) strength is low, Pb-free solder 10f2,10f2 containing no Sb '(see FIG. 15) is used.

そのため、第2の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照)との間の半田10f2,10f2'(図15参照)の剥離および絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)の破損を同時に回避することができ、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b1(図11(A)、図14および図15参照)と外部導出端子6b(図14および図15参照)の下端部6b4,6b4'(図15参照) Therefore, according to the power semiconductor module 100 of the second embodiment, the insulating substrate 2 after the temperature cycle test upper surface conductor pattern (see FIGS. 11 and 14 and FIG. 15) 2b1 (FIG. 11 (A), the 14 and see FIG. 15) and the externally leading terminal 6b (FIGS. 14 and 15 refer) of the lower end portion 6b4,6b4 peeling and the insulating substrate (see FIG. 15) '(solder 10f2,10f2 between see FIG. 15)' 2 (FIGS. 11, 14 and 15 refer) top-side conductor pattern 2b1 in (FIG. 11 (a), the reference 14 and 15) it is possible to avoid breakage of the same time, the insulating substrate 2 (FIG. 11, FIG. 14 and see FIG. 15 upper surface side conductor pattern 2b1) of (FIG. 11 (a), the reference 14 and 15) and the lower end portion 6b4,6b4 external leadout terminals 6b (see FIG. 14 and FIG. 15) '(see FIG. 15) の間の半田接合の信頼性を向上させることができる。 It is possible to improve the solder joint reliability between.

また、第2の実施形態のパワー半導体モジュール100では、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図11(B)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図12(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f1,10f1'(図15参照)が用いられている。 Further, in the power semiconductor module 100 of the second embodiment, the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 14 and FIG. 15) 2b2 (FIG. 11 (A), the 11 (B), FIG. 14 and the solder joint between the Figure 15 reference) and a lower end portion 6a4,6a4 external leadout terminals 6a (see FIGS. 14 and 15) '(see FIG. 15), Pb-free solder 10a containing Sb (FIG. 12 (B ) tensile strength is lower than the reference), Pb-free solder 10f1,10f1 containing no Sb '(see FIG. 15) is used.

そのため、第2の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図11(B)、図14および図15参照)と外部導出端子6a(図14および図15参照)の下端部6a4,6a4'(図15参照)との間の半田10f1,10f1'(図15参照)の剥離および絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図11(B)、図14および図15参照)の破損を同時に回避することができ、絶縁基板2(図11、図14および図15参照)の上面側導体パターン2b2(図11(A)、図11(B)、図14および図15参照)と外部導出端子6a(図14および図15 Therefore, according to the power semiconductor module 100 of the second embodiment, the insulating substrate 2 after the temperature cycle test upper surface conductor pattern (see FIGS. 11 and 14 and FIG. 15) 2b2 (FIG. 11 (A), the 11 (B), see FIG. 14 and FIG. 15) and the externally leading terminal 6a ( 'solder 10f1,10f1 between (see FIG. 15)' (see FIG. 15 lower part 6a4,6a4 see FIGS. 14 and 15)) the release and the insulating substrate 2 (Fig. 11, see FIGS. 14 and 15) the upper surface side conductor pattern 2b2 in (FIG. 11 (a), the 11 (B), see FIG. 14 and FIG. 15) to avoid damage at the same time It can be an insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 14 and FIG. 15) 2b2 (FIG. 11 (a), the 11 (B), FIG. 14 and FIG. 15) and the externally leading terminal 6a (Fig. 14 and 15 照)の下端部6a4,6a4'(図15参照)との間の半田接合の信頼性を向上させることができる。 The lower end of the irradiation) 6a4,6a4 '(it is possible to improve the reliability of the solder joint between the see Figure 15).

また、第2の実施形態のパワー半導体モジュール100では、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13参照)の左側下端部5a1,5a1'(図13参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図12(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10d1,10d1'(図13(B)および図13(C)参照)が用いられている。 The connection in the power semiconductor module 100 of the second embodiment, the insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (A), the 11 (B) and FIG. 13) and members 5a, 5a on the solder joint between the 'left lower end 5a1,5a1 (see FIG. 13)' (see FIG. 13), tensile than Pb-free solder 10a containing Sb (see FIG. 12 (B)) strength is low, Pb-free solder 10d1,10d1 containing no Sb '(see FIG. 13 (B) and FIG. 13 (C)) is used.

そのため、第2の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)と接続部材5a,5a'(図13参照)の左側下端部5a1,5a1'(図13参照)との間の半田10d1,10d1'(図13(B)および図13(C)参照)の剥離および絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13参照)の破損を同時に回避することができ、絶縁基板2(図11および図13参照)の上面側導体パターン2b2(図11(A)、図11(B)および図13(C)参照)と接続部材5a,5a'(図13参照)の左側下端部5a1,5a1' Therefore, according to the power semiconductor module 100 of the second embodiment, the upper surface side conductor pattern 2b2 of the insulating substrate 2 after the temperature cycle test (see FIGS. 11 and 13) (FIG. 11 (A), the 11 (B) and 13 see) and the connecting member 5a, 5a '(solder 10D1,10d1' (FIG. 13 (B between the left lower end portion 5a1,5a1 see FIG. 13) '(see FIG. 13)) and 13 (C ) refer) peeling and the insulating substrate 2 (upper surface side conductive pattern see FIGS. 11 and 13) 2b2 (FIG. 11 (a), the it is possible to avoid breakage shown in FIG. 11 (B) and FIG. 13) at the same time, insulating substrate 2 top-side conductor pattern (see FIGS. 11 and 13) 2b2 (FIG. 11 (a), the 11 (B) and FIG. 13 (C) see) and the connecting member 5a, 5a '(see FIG. 13) left lower end 5a1,5a1 ' 図13参照)との間の半田接合の信頼性を向上させることができる。 It is possible to improve the reliability of the solder joint between the Figure 13 reference).

第2の実施形態のパワー半導体モジュール100では、半田10b1,10c1(図12(B)参照)として、Sbを含有するPbフリー半田10a(図12(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第2の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b1,10c1(図12(B)参照)として、半田10a(図12(B)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 In the second embodiment of the power semiconductor module 100, as the solder 10B1,10c1 (see FIG. 12 (B)), the tensile strength is lower than the Pb-free solder 10a containing Sb (see FIG. 12 (B)), Sb Although Pb-free solder is used which does not contain, in the modification of the power semiconductor module 100 of the second embodiment, instead, as the solder 10B1,10c1 (see FIG. 12 (B)), the solder 10a (FIG. 12 (B) refer) and high Similarly tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

更に、第2の実施形態のパワー半導体モジュール100では、半田10e1,10e1'(図13(B)および図13(C)参照)として、Sbを含有するPbフリー半田10a(図12(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第2の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10e1,10e1'(図13(B)および図13(C)参照)として、半田10a(図12(B)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Further, in the power semiconductor module 100 of the second embodiment, the solder 10E1,10e1 '(FIG. 13 (B) and see FIG. 13 (C)), Pb-free solder 10a containing Sb (FIG. 12 (B) see ) tensile strength is lower than, but Pb-free solder containing no Sb is used, the modification of the power semiconductor module 100 of the second embodiment, instead, the solder 10e1,10e1 '(FIG. 13 (B ) and as FIG. 13 (C) see), the solder 10a (FIG. 12 (B) refer) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

以下、本発明のパワー半導体モジュールの第3の実施形態について説明する。 Hereinafter, a description will be given of a third embodiment of a power semiconductor module of the present invention. 図20は第3の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 Figure 20 is a view showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the third embodiment. 詳細には、図20(A)は金属製放熱板1の平面図、図20(B)は図20(A)のA2−A2線に沿った鉛直断面図である。 In particular, FIG. 20 (A) is a plan view of the metal radiator plate 1, FIG. 20 (B) is a vertical sectional view taken along line A2-A2 of FIG. 20 (A). 図21は第3の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Figure 21 is a view showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the third embodiment. 詳細には、図21(A)は絶縁基板2の平面図、図21(B)は図21(A)のB2−B2線に沿った鉛直断面図、図21(C)は絶縁基板2の底面図である。 In particular, FIG. 21 (A) is a plan view of an insulating substrate 2, FIG. 21 (B) is a vertical sectional view taken along line B2-B2 in FIG. 21 (A), the FIG. 21 (C) is an insulating substrate 2 it is a bottom view. 図22は金属製放熱板1上に絶縁基板2等が搭載される様子を示した図である。 Figure 22 is a diagram showing a state in which the metal radiator plate 1 on the insulating substrate 2 and the like are mounted. 詳細には、図22(A)は金属製放熱板1上に絶縁基板2が搭載され、絶縁基板2上に例えばアノードPCM(琺瑯鉄)板、アノードモリブデン板などのようなアノード電極板4a'が搭載され、アノード電極板4a'上にパワー半導体チップ(サイリスタチップ)3aが搭載され、パワー半導体チップ(ダイオードチップ)3aの上面に形成された大電流が流れるための上面電極(カソード電極)上に例えばカソードPCM(琺瑯鉄)板、カソードモリブデン板などのようなカソード電極板4aが搭載され、パワー半導体チップ(ダイオードチップ)3aの上面に形成されたゲート電極上に接続部材8が搭載された状態を示した平面図である。 In particular, FIG. 22 (A) is an insulating substrate 2 is mounted on a metal heat radiating plate 1, for example, the anode PCM on the insulating substrate 2 (enamel iron) plate, anode plate 4a such as anode molybdenum plate ' There is mounted, the power semiconductor chip (thyristor chip) 3a is mounted on the anode electrode plate 4a ', power semiconductor chips (LED chips) upper electrode for 3a large current formed on the upper surface of the flow (cathode) above for example cathode PCM (enamel iron) plate, the loaded cathode electrode plate 4a such as cathode molybdenum plate, power semiconductor chips (LED chips) connected on a gate electrode formed on the upper surface of the 3a element 8 is mounted state is a plan view showing a. 図22(B)は図22(A)のC2−C2線に沿った分解組立断面図である。 Figure 22 (B) is an exploded cross-sectional view along the line C2-C2 in FIG. 22 (A).

図23は図22(A)に示した組立体上に接続部材5a,5a'が搭載される様子を示した図である。 Figure 23 is a diagram showing a state in which connecting members 5a, 5a 'are mounted with the assembly on which FIG. 22 (A). 詳細には、図23(A)は図22(A)に示した組立体上に接続部材5a,5a'が搭載された状態を示した平面図である。 In particular, FIG. 23 (A) is a plan view of an assembly connection on the body member 5a shown, 5a 'showed the mounted state in FIG. 22 (A). 図23(B)は図23(A)のE2−E2線に沿った概略的な分解組立断面図、図23(C)は図23(A)のF2−F2線に沿った概略的な分解組立断面図である。 Figure 23 (B) are schematic exploded cross-sectional view taken along the E2-E2 line in FIG. 23 (A), FIG. 23 (C) are schematic exploded along line F2-F2 in FIG. 23 (A) it is an assembled cross-sectional view. 図24および図25は図23(A)に示した組立体上に外部導出端子6a,6bが搭載される様子を示した図である。 24 and FIG. 25 is a diagram showing a state where the external lead terminals 6a, 6b are mounted in the indicated assembly on Figure 23 (A). 詳細には、図24は図23(A)に示した組立体上に外部導出端子6a,6bが搭載された状態を示した平面図である。 In particular, FIG. 24 is a plan view of the external lead terminals 6a, 6b is showing a state mounted in the indicated assembly on Figure 23 (A). 図25(A)は図24のG2−G2線に沿った概略的な分解組立断面図、図25(B)は図24のH2−H2線に沿った概略的な分解組立断面図である。 Figure 25 (A) is G2-G2 line schematic exploded cross-sectional view taken along the 24, FIG. 25 (B) is a schematic exploded cross-sectional view taken along the H2-H2 line in FIG. 図26および図27は図24に示した組立体上に被せられる外囲ケース6の部品図である。 26 and 27 are part views of a covering case 6 for covering the assembly on shown in FIG. 24. 詳細には、図26(A)は外囲ケース6の平面図、図26(B)は外囲ケース6の正面図である。 In particular, FIG. 26 (A) is a plan view of the covering case 6, FIG. 26 (B) is a front view of the covering case 6. 図27(A)は図26(A)のK2−K2線に沿った鉛直断面図、図27(B)は外囲ケース6の底面図である。 Figure 27 (A) is a vertical sectional view taken along the K2-K2 line in FIG. 26 (A), FIG. 27 (B) is a bottom view of the covering case 6.

図28は図24に示した組立体上に被せられた図26および図27に示した外囲ケース6上に被せられる蓋体7の部品図である。 Figure 28 is a part view of a lid 7 for covering over the covering case 6 shown in FIGS. 26 and 27 placed over the assembly on shown in FIG. 24. 詳細には、図28(A)は蓋体7の平面図、図28(B)は蓋体7の正面図、図28(C)は蓋体7の底面図である。 In particular, FIG. 28 (A) is a plan view of the lid 7, FIG. 28 (B) is a front view of the lid 7, FIG. 28 (C) is a bottom view of the cover 7. 図29は第3の実施形態のパワー半導体モジュール100を示した図である。 Figure 29 is a diagram showing the power semiconductor module 100 of the third embodiment. 詳細には、図29(A)は図24に示した組立体上に、図26および図27に示した外囲ケース6が被せられ、次いで、図28に示した蓋体7が被せられることにより得られる第3の実施形態のパワー半導体モジュール100の平面図である。 In particular, on the assembly shown in FIG. 29 (A) is 24, is put covering case 6 shown in FIGS. 26 and 27, then, that the cover 7 shown in FIG. 28 is covered the is a plan view of the power semiconductor module 100 of the third embodiment is obtained. 図29(B)は第3の実施形態のパワー半導体モジュール100の概略的な鉛直断面図である。 Figure 29 (B) is a schematic vertical cross-sectional view of the power semiconductor module 100 of the third embodiment. 図29(C)は第3の実施形態のパワー半導体モジュール100の等価回路図である。 Figure 29 (C) is an equivalent circuit diagram of the power semiconductor module 100 of the third embodiment.

第3の実施形態のパワー半導体モジュール100では、図22(B)に示すように、パワー半導体チップ(サイリスタチップ)3a(図22参照)が発生した熱を放熱するための金属製放熱板1(図20および図22参照)の上面と絶縁基板2(図21および図22参照)の絶縁層2a(図21および図22参照)の下面側に形成された下面側導体パターン2c(図21(B)、図21(C)および図22(B)参照)との間に半田10a(図22(B)参照)が配置されている。 In the third embodiment of the power semiconductor module 100, FIG. 22 (B), the power semiconductor chip (thyristor chip) 3a (see FIG. 22) for radiating heat generated is metal radiator plate 1 ( FIGS. 20 and 22 refer) upper surface and an insulating substrate 2 (FIG. 21 and FIG. 22 reference) of the insulating layer 2a (Fig. 21 and the lower surface side conductor pattern 2c formed on the lower surface side in FIG see 22) (FIG. 21 (B ), solder 10a (see FIG. 22 (B)) is disposed between the FIG. 21 (C) and FIG. 22 (B) refer). また、図22(B)に示すように、絶縁基板2(図21および図22参照)の上面側導体パターン2b1(図21(A)、図22(A)および図22(B)参照)とアノード電極板4a'(図22(B)参照)の下面との間に半田10c1'(図22(B)参照)が配置されている。 Further, as shown in FIG. 22 (B), the insulating substrate 2 top conductor pattern (see FIGS. 21 and 22) 2b1 (FIG. 21 (A), the FIG. 22 (A) and FIG. 22 (B) refer) and 'solder 10c1 between the lower surface (see FIG. 22 (B))' (see FIG. 22 (B)) are arranged anode plate 4a. 更に、図22(B)に示すように、アノード電極板4a'(図22(B)参照)の上面とパワー半導体チップ(サイリスタチップ)3a(図22(A)および図22(B)参照)の下面電極(アノード電極)との間に半田10b1(図22(B)参照)が配置されている。 Furthermore, as shown in FIG. 22 (B), an anode electrode plate 4a '(FIG. 22 (B) refer) top and the power semiconductor chip (thyristor chip) 3a (see FIG. 22 (A) and FIG. 22 (B)) the lower electrode of the solder 10b1 (see FIG. 22 (B)) between (anode electrode) is arranged.

また、第3の実施形態のパワー半導体モジュール100では、図22(B)に示すように、パワー半導体チップ(サイリスタチップ)3a(図22(A)および図22(B)参照)の大電流が流れる上面電極(カソード電極)とカソード電極板4a(図22(A)および図22(B)参照)の下面との間に半田10c1(図22(B)参照)が配置されている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIG. 22 (B), a large current of the power semiconductor chip (thyristor chip) 3a (see FIG. 22 (A) and FIG. 22 (B)) the upper electrode (cathode electrode) and a cathode plate 4a flowing solder 10c1 (see FIG. 22 (B)) between the lower surface (FIG. 22 (a) and FIG. 22 (B) refer) is disposed. 更に、図22(B)に示すように、パワー半導体チップ(サイリスタチップ)3a(図22(A)および図22(B)参照)の上面に形成されたゲート電極と接続部材8(図22(A)および図22(B)参照)の下面との間に半田10g1(図22(B)参照)が配置されている。 Furthermore, as shown in FIG. 22 (B), the power semiconductor chip (thyristor chip) 3a (Fig. 22 (A) and FIG. 22 (B) refer) connected to the upper surface which is formed on the gate electrode of the member 8 (FIG. 22 ( solder 10g1 (see FIG. 22 (B)) is disposed between the lower surface of a) and FIG. 22 (B) refer).

更に、第3の実施形態のパワー半導体モジュール100では、図23に示すように、例えば金属材料のプレス加工等によって形成された接続部材5a,5a'が設けられている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIG. 23, for example, a metal material such as press working connection members 5a formed by the 5a 'is provided. 詳細には、図23(B)に示すように、カソード電極板4a(図23(A)および図23(B)参照)の上面と接続部材5a(図23(A)および図23(B)参照)の左側下端部5a2(図23(A)および図23(B)参照)の下面との間に半田10e1(図23(B)参照)が配置されている。 Specifically, as shown in FIG. 23 (B), the cathode electrode plate 4a (FIG. 23 (A) and FIG. 23 (B) refer) upper surface and the connecting member 5a (Fig. 23 (A) and FIG. 23 (B) left reference) the lower end 5a2 reference solder 10e1 (Figure 23 (B) between the lower surface (FIG. 23 (a) and FIG. 23 (B) refer)) are arranged. また、図23(C)に示すように、カソード電極板4a(図23(A)および図23(C)参照)の上面と接続部材5a'(図23(A)および図23(C)参照)の左側下端部5a2'(図23(A)および図23(C)参照)の下面との間に半田10e1'(図23(C)参照)が配置されている。 Further, as shown in FIG. 23 (C), the cathode electrode plate 4a reference connected to the upper surface (FIG. 23 (A) and FIG. 23 (C) see) members 5a '(FIG. 23 (A) and FIG. 23 (C) ) left lower end 5a2 'of the solder 10e1 between the lower surface (FIG. 23 (a) and FIG. 23 (C) see)' reference (FIG. 23 (C)) are arranged.

また、第3の実施形態のパワー半導体モジュール100では、図23(B)に示すように、絶縁基板2(図23参照)の上面側導体パターン2b2(図23(A)および図23(B)参照)と接続部材5a(図23(A)および図23(B)参照)の右側下端部5a1(図23(A)および図23(B)参照)の下面との間に半田10d1(図23(B)参照)が配置されている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIG. 23 (B), the insulating substrate 2 top side conductive pattern (see FIG. 23) 2b2 (FIG. 23 (A) and FIG. 23 (B) connected to the reference) member 5a (Fig. 23 (a) and FIG. 23 (B) solder between the lower surface of the right lower portion 5a1 reference (FIG. 23 (a) and FIG. 23 (B)) of the reference) 10d1 (Figure 23 (B) refer) it is disposed. 更に、図23(C)に示すように、絶縁基板2(図23参照)の上面側導体パターン2b2(図23(A)および図23(C)参照)と接続部材5a'(図23(A)および図23(C)参照)の右側下端部5a1'(図23(A)および図23(C)参照)の下面との間に半田10d1'(図23(B)参照)が配置されている。 Furthermore, as shown in FIG. 23 (C), the insulating substrate 2 top-side conductor pattern 2b2 (see FIG. 23 (A) and FIG. 23 (C)) (see FIG. 23) and the connecting member 5a '(FIG. 23 (A ) and the reference 'solder 10d1 between the lower surface (see FIG. 23 (a) and FIG. 23 (C))' (FIG. 23 (B) right lower end 5a1 of FIG. 23 (C) see)) is arranged there.

更に、第3の実施形態のパワー半導体モジュール100では、図24および図25に示すように、上下方向(図25の上下方向)に延びている上端部6a1と、上端部6a1から分岐しかつ屈曲している中央部6a2,6a2'と、水平方向(図25の左右方向)に延びている下端部6a4,6a4'とを有する外部導出端子6aが、例えば金属材料のプレス加工によって形成されている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIGS. 24 and 25, the upper end portion 6a1 extending in the vertical direction (vertical direction in FIG. 25), branching from the upper end portion 6a1 and bending 'and lower end 6a4,6a4 extending in the horizontal direction (lateral direction in FIG. 25)' to have central 6a2,6a2 externally leading terminal 6a and a are, for example, formed by press working of a metallic material . また、第3の実施形態のパワー半導体モジュール100では、図24および図25に示すように、上下方向(図25の上下方向)に延びている上端部6b1と、上端部6b1から分岐しかつ屈曲している中央部6b2,6b2'と、水平方向(図25の左右方向)に延びている下端部6b4,6b4'とを有する外部導出端子6bが、例えば金属材料のプレス加工によって形成されている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIGS. 24 and 25, the upper end portion 6b1 extending in the vertical direction (vertical direction in FIG. 25), branching from the upper end portion 6b1 and the bent 'and lower end 6b4,6b4 extending in the horizontal direction (lateral direction in FIG. 25)' to have central 6b2,6b2 externally leading terminals 6b and a are, for example, formed by press working of a metallic material .

また、第3の実施形態のパワー半導体モジュール100では、図24および図25(A)に示すように、絶縁基板2(図24および図25(A)参照)の上面側導体パターン2b2(図24および図25(A)参照)と、外部導出端子6a(図24および図25(A)参照)の下端部6a4(図25(A)参照)の下面との間に半田10f1(図25(A)参照)が配置されている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIG. 24 and FIG. 25 (A), the insulating substrate 2 top-side conductor pattern (FIG. 24 and FIG. 25 (A) refer) 2b2 (FIG. 24 a and FIG. 25 (a) refer), solder 10f1 (Figure 25 (a between the lower surface of the lower end of the external lead terminals 6a reference (FIG. 24 and FIG. 25 (a)) 6a4 reference (FIG. 25 (a)) ) reference) is disposed. また、図24および図25(B)に示すように、絶縁基板2(図24および図25(B)参照)の上面側導体パターン2b2(図24および図25(B)参照)と、外部導出端子6a(図24および図25(B)参照)の下端部6a4'(図25(B)参照)の下面との間に半田10f1'(図25(B)参照)が配置されている。 Further, as shown in FIG. 24 and FIG. 25 (B), the insulating substrate 2 top-side conductor pattern (FIG. 24 and FIG. 25 (B) refer) 2b2 (refer to FIG. 24 and FIG. 25 (B)), the externally leading terminal 6a 'solder 10f1 between the lower surface (see FIG. 25 (B))' (see FIG. 25 (B)) the lower end 6a4 (FIG. 24 and FIG. 25 (B) refer) is disposed. その結果、上面側導体パターン2b2(図24および図25参照)と外部導出端子6a(図24および図25参照)とが電気的に接続されている。 As a result, upper surface side conductor pattern 2b2 (see FIGS. 24 and 25) and the external lead terminals 6a (see FIGS. 24 and 25) are electrically connected.

更に、第3の実施形態のパワー半導体モジュール100では、図24および図25(A)に示すように、絶縁基板2(図24および図25(A)参照)の上面側導体パターン2b1(図24および図25(A)参照)と、外部導出端子6b(図24および図25(A)参照)の下端部6b4(図25(A)参照)の下面との間に半田10f2(図25(A)参照)が配置されている。 Further, in the third embodiment of the power semiconductor module 100, as shown in FIG. 24 and FIG. 25 (A), the insulating substrate 2 top-side conductor pattern (FIG. 24 and FIG. 25 (A) refer) 2b1 (FIG. 24 a and FIG. 25 (a) refer), solder 10f2 (Figure 25 (a between the lower surface of the lower end of the external lead terminal 6b reference (FIG. 24 and FIG. 25 (a)) 6b4 reference (FIG. 25 (a)) ) reference) is disposed. また、図24および図25(B)に示すように、絶縁基板2(図24および図25(B)参照)の上面側導体パターン2b1(図24および図25(B)参照)と、外部導出端子6b(図24および図25(B)参照)の下端部6b4'(図25(B)参照)の下面との間に半田10f2'(図25(B)参照)が配置されている。 Further, as shown in FIG. 24 and FIG. 25 (B), the insulating substrate 2 top-side conductor pattern (FIG. 24 and FIG. 25 (B) refer) 2b1 (refer to FIG. 24 and FIG. 25 (B)), the externally leading terminal 6b 'solder 10f2 between the lower surface (see FIG. 25 (B))' (see FIG. 25 (B)) the lower end 6b4 (FIG. 24 and FIG. 25 (B) refer) is disposed. その結果、上面側導体パターン2b1(図24および図25参照)と外部導出端子6b(図24および図25参照)とが電気的に接続されている。 As a result, upper surface side conductor pattern 2b1 (see FIGS. 24 and 25) and the external lead terminal 6b (see FIG. 24 and FIG. 25) are electrically connected.

また、第3の実施形態のパワー半導体モジュール100では、図26および図27に示すように、右側壁6d(図27(A)および図27(B)参照)と左側壁6e(図27(A)および図27(B)参照)と前側壁6f(図26(B)および図27(B)参照)と後側壁6g(図27(A)および図27(B)参照)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース6(図26および図27参照)が設けられている。 Further, in the power semiconductor module 100 of the third embodiment, as shown in FIGS. 26 and 27, right side wall 6d (FIG. 27 (A) and 27 (B) refer) and left side wall 6e (Fig. 27 (A ) and refer to FIG. 27 (B)) and has a front wall 6f (see FIG. 26 (B) and FIG. 27 (B) refer) and the rear wall 6 g (FIG. 27 (a) and FIG. 27 (B)), covering case 6 (see FIG. 26 and FIG. 27) is provided which is formed by a molding of electrically insulative resin material. 詳細には、外囲ケース6(図26、図27、図29(A)および図29(B)参照)が、図24に示した組立体上に被せられている。 In particular, covering case 6 (FIG. 26, FIG. 27, reference FIGS. 29 (A) and 29 (B)) have been put to the assembly on shown in FIG. 24.

つまり、外部導出端子6a,6b(図5および図6(A)参照)がインサートされて外囲ケース6(図5および図6参照)と一体的に形成されている第1の実施形態のパワー半導体モジュール100(図9参照)とは異なり、第3の実施形態のパワー半導体モジュール100では、図24〜図27に示すように、外部導出端子6a,6b(図24および図25参照)が、外囲ケース6(図26および図27参照)にインサートされておらず、外囲ケース6(図26および図27参照)とは別個の部材として構成されている。 That is, the power of the first embodiment is integrally formed externally drawn terminals 6a, and 6b (FIGS. 5 and 6 (A) refer) is inserted covering case 6 (see FIGS. 5 and 6) Unlike the semiconductor module 100 (see FIG. 9), the third embodiment of the power semiconductor module 100, as shown in FIGS. 24 to 27, the externally drawn terminals 6a, 6b (see FIG. 24 and FIG. 25) is, covering case 6 has not been inserted (see FIGS. 26 and 27) is constructed as a separate member from the outer covering case 6 (see FIG. 26 and FIG. 27).

また、第3の実施形態のパワー半導体モジュール100では、信号端子6d(図29(A)、図29(B)および図29(C)参照)が、信号線を介して接続部材8(図22参照)に接続され、その結果、信号端子6d(図29(A)、図29(B)および図29(C)参照)とパワー半導体チップ(ダイオードチップ)3a(図29(B)および図29(C)参照)の上面に形成されたゲート電極とが電気的に接続されている。 Further, in the third embodiment of the power semiconductor module 100, the signal terminals 6d (FIG. 29 (A), see FIG. 29 (B) and FIG. 29 (C)) is connected via a signal line member 8 (Fig. 22 is connected to a reference), as a result, the signal terminals 6d (FIG. 29 (a), FIG. 29 (B) and 29 (C) see) the power semiconductor chip (diode chip) 3a (Fig. 29 (B) and 29 (C) a gate electrode formed on the upper surface of the reference) are electrically connected. 更に、信号端子6e(図29(A)、図29(B)および図29(C)参照)が、信号線を介して絶縁基板2(図22および図29(B)参照)の上面側導体パターン2b2(図22参照)に接続され、その結果、信号端子6e(図29(A)、図29(B)および図29(C)参照)とパワー半導体チップ(ダイオードチップ)3a(図29(B)および図29(C)参照)の上面電極(カソード電極)とが電気的に接続されている。 Furthermore, the signal terminals 6e (Fig. 29 (A), FIG. 29 (B) and see FIG. 29 (C)) is the upper surface side conductor of the insulating substrate 2 through the signal line (see FIG. 22 and FIG. 29 (B)) is connected to the pattern 2b2 (see Fig. 22), as a result, the signal terminals 6e (Fig. 29 (a), see FIG. 29 (B) and FIG. 29 (C)) and the power semiconductor chip (diode chip) 3a (Figure 29 ( B) and FIG. 29 (C) and the upper electrode of the reference) (cathode electrode) are electrically connected.

更に、第3の実施形態のパワー半導体モジュール100では、図24に示した組立体上に被せられた外囲ケース6の内側にゲル状樹脂(図示せず)が充填されている。 Further, in the third embodiment of the power semiconductor module 100, gel-like resin (not shown) is filled inside the covering case 6 which is placed over the assembly on shown in FIG. 24. 詳細には、図29(B)に破線で示した高さHTまで、ゲル状樹脂(図示せず)が充填されている。 In particular, to the height HT indicated by a broken line in FIG. 29 (B), gel-like resin (not shown) is filled. つまり、ゲル状樹脂(図示せず)によって、絶縁基板2(図29(B)参照)と、パワー半導体チップ(サイリスタチップ)3a(図29(B)参照)と、電極板4a,4a'(図22(B)および図29(B)参照)と、接続部材5a,5a'(図23および図29(B)参照)と、外部導出端子6a,6b(図24、図25および図29(B)参照)の下端部6a4,6a4',6b4,6b4'(図25(A)および図25(B)参照)および中央部6a2,6a2',6b2,6b2'(図25(A)および図25(B)参照)とが覆われている。 That is, the gel-like resin (not shown), an insulating substrate 2 (see FIG. 29 (B)), the power semiconductor chip (thyristor chip) 3a (FIG 29 (B) refer), the electrode plates 4a, 4a '( Figure 22 (B) and 29 (B) refer), connecting members 5a, 5a '(FIG. 23 and FIG. 29 (B) refer), the external lead terminals 6a, 6b (Fig. 24, 25 and 29 ( B) reference) the lower end 6a4,6a4 of ', 6b4,6b4' (see FIG. 25 (a) and FIG. 25 (B)) and the central portion 6a2,6a2 ', 6b2,6b2' (FIG. 25 (a) and FIG. 25 (B) refer) and are covered. また、図24に示した組立体上に被せられた外囲ケース6の内側であって、図29(B)に破線で示した高さHTの上側には、エポキシ樹脂(図示せず)が充填されている。 Further, an inner of the covering case 6 which is placed over the assembly on shown in FIG. 24, on the upper side of the height HT indicated by a broken line in FIG. 29 (B), epoxy resin (not shown) It is filled. 更に、図29(A)および図29(B)に示すように、外囲ケース6(図29(A)および図29(B)参照)上に、図28に示した蓋体7が被せられている。 Furthermore, as shown in FIGS. 29 (A) and 29 (B), on the covering case 6 (see FIGS. 29 (A) and 29 (B)), the lid 7 shown in FIG. 28 is put ing. 詳細には、蓋体7(図28、図29(A)および図29(B)参照)の装着時に、図29(A)に示すように、外部導出端子6a(図24、図25、図29(A)および図29(B)参照)の上端部6a1(図25参照)が蓋体7(図28、図29(A)および図29(B)参照)の導出穴7a(図28(A)、図28(C)および図29(A)参照)を通される。 In particular, the lid 7 when mounting the (28, FIGS. 29 (A) and 29 (B) refer), as shown in FIG. 29 (A), the external lead terminal 6a (Figure 24, Figure 25, Figure 29 (a) and FIG. 29 (B) an upper end portion of the reference) 6a1 (see FIG. 25) is the cover 7 (FIG. 28, FIGS. 29 (a) and 29 (B) refer) derivation holes 7a (FIG. 28 ( a), it is passed through to FIG 28 (C) and FIG. 29 (a) refer). また、外部導出端子6b(図24、図25、図29(A)および図29(B)参照)の上端部6b1(図25参照)が蓋体7(図28、図29(A)および図29(B)参照)の導出穴7b(図28(A)、図28(C)および図29(A)参照)を通される。 The external lead terminal 6b (FIGS. 24 and 25, FIGS. 29 (A) and 29 (B) refer) of the upper end portion 6 b 1 (see FIG. 25) is the cover 7 (FIG. 28, FIGS. 29 (A) and 29 derived holes 7b of the (B) refer) (FIG. 28 (a), is passed through FIG 28 (C) and FIG. 29 (a) refer). 次いで、蓋体7(図28、図29(A)および図29(B)参照)の上面の凹部7f(図28(A)および図29(A)参照)にナット(図示せず)が挿入される。 Then, the lid body 7 to the nut (not shown) the recess 7f of the upper surface (FIG. 28, FIGS. 29 (A) and 29 (B) refer) (see FIG. 28 (A) and FIG. 29 (A)) is inserted It is. 次いで、外部導出端子6a,6b(図24、図25、図29(A)および図29(B)参照)の上端部6a1,6b1(図25参照)が折り曲げられ、第3の実施形態のパワー半導体モジュール100が完成する。 Then, external lead terminals 6a, 6b (see FIG. 25) the upper end 6a1,6b1 (Figure 24, Figure 25, FIGS. 29 (A) and 29 (B) refer) it is bent, the power of the third embodiment semiconductor module 100 is completed.

つまり、第3の実施形態のパワー半導体モジュール100では、図29(B)および図29(C)に示すように、大電流が流れる上面電極(カソード電極)と、大電流が流れる下面電極(アノード電極)とを有するパワー半導体チップ(サイリスタチップ)3aが設けられている。 That is, in the power semiconductor module 100 of the third embodiment, as shown in FIG. 29 (B) and FIG. 29 (C), the upper surface electrode through which a high current flows (cathode electrode), the lower electrode (anode through which a high current flows power semiconductor chip (thyristor chip) 3a having an electrode) is provided. また、図22(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(サイリスタチップ)3aが搭載されている。 Further, as shown in FIG. 22 (A), on the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (thyristor chip) 3a is mounted. 更に、図22(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(サイリスタチップ)3aの下面電極(アノード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 22 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, the lower surface electrode of the power semiconductor chip (thyristor chip) 3a and (anode electrode), but is electrically connected.

また、第3の実施形態のパワー半導体モジュール100では、図23に示すように、接続部材5a(図23(A)および図23(B)参照)および電極板4a(図23(A)および図23(B)参照)を介して、パワー半導体チップ(サイリスタチップ)3a(図23(A)参照)の上面電極(カソード電極)と絶縁基板2(図23参照)の上面側導体パターン2b2(図23(A)および図23(B)参照)とが電気的に接続されている。 Further, in the power semiconductor module 100 of the third embodiment, as shown in FIG. 23, the connecting member 5a (Fig. 23 (A) and FIG. 23 (B) refer) and the electrode plate 4a (FIG. 23 (A) and FIG. through 23 (B) refer), the power semiconductor chip (thyristor chip) 3a (Fig. 23 (a) the upper surface side conductor pattern 2b2 (Figure of the upper electrode (cathode electrode) and an insulating substrate 2 (see FIG. 23) of the reference) 23 (A) and FIG. 23 and (B) refer) are electrically connected. 更に、接続部材5a'(図23(A)および図23(C)参照)および電極板4a(図23(A)および図23(C)参照)を介して、パワー半導体チップ(サイリスタチップ)3a(図23(A)参照)の上面電極(カソード電極)と絶縁基板2(図23参照)の上面側導体パターン2b2(図23(A)および図23(C)参照)とが電気的に接続されている。 Further, connecting members 5a 'through (FIG. 23 (A) and FIG. 23 (C) see) and the electrode plate 4a (see FIG. 23 (A) and FIG. 23 (C)), the power semiconductor chip (thyristor chip) 3a top conductor pattern 2b2 (see FIG. 23 (a) and FIG. 23 (C)) of the upper electrode (cathode electrode) and an insulating substrate 2 (see FIG. 23) (FIG. 23 (a) refer) and is electrically connected It is.

詳細には、第3の実施形態のパワー半導体モジュール100では、金属製放熱板1(図20および図22参照)と絶縁基板2(図21および図22参照)の下面側導体パターン2c(図21(B)、図21(C)および図22(B)参照)との間の半田10a(図22(B)参照)による接合、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田10f2,10f2'(図25参照)による接合、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照) Specifically, in the third embodiment of the power semiconductor module 100, the metal radiator plate 1 (see FIGS. 20 and 22) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 21 and FIG. 22) (FIG. 21 (B), joined by solder 10a see (FIG. 22 (B)) between 21 (C) and FIG. 22 (B) refer), the upper surface of the insulating substrate 2 (see FIG. 21, FIGS. 24 and 25) side conductor pattern 2b1 (FIG. 21 (a), the 24 and see FIG. 25) solder between the externally leading terminal 6b (see FIG. 25) the lower end 6B4,6b4 '(see FIG. 24 and FIG. 25) 10f2, 10f2 '(see FIG. 25) joined by an insulating substrate 2 top-side conductor pattern 2b2 (FIG. 21 (a), the reference 24 and 25) (FIG. 21, see FIGS. 24 and 25) and the externally leading terminal 6a ( see FIGS. 24 and 25) 下端部6a4,6a4'(図25参照)との間の半田10f1,10f1'(図25参照)による接合、接続部材5a,5a'(図23参照)の右側下端部5a1,5a1'(図23参照)と絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)および図23参照)との間の半田10d1,10d1'(図23(B)および図23(C)参照)による接合、接続部材5a,5a'(図23参照)の左側下端部5a2,5a2'(図23参照)と電極板4a(図22(A)、図22(B)および図23参照)との間の半田10e1,10e1'(図23参照)による接合、電極板4a(図22(A)および図22(B)参照)とパワー半導体チップ(サイリスタチップ)3a(図22(A)および図22(B)参照)の上面 Joining by (see FIG. 25) 'solder 10f1,10f1 between (see FIG. 25)' lower end 6A4,6a4, connecting members 5a, 5a 'right lower end 5a1,5a1 (see FIG. 23)' (FIG. 23 see) and the insulating substrate 2 solder 10d1,10d1 between the (upper surface side conductor pattern 2b2 see FIGS. 21 and 23) (FIG. 21 (a) reference and FIG. 23) '(FIG. 23 (B) and 23 ( C) reference) joined by connecting members 5a, 5a '(the left lower end 5a2,5a2 see Figure 23)' (see FIG. 23) and the electrode plates 4a (Fig. 22 (a), FIG. 22 (B) and 23 (joining by see FIG. 23), the electrode plate 4a (FIG. 22 (a) solder 10E1,10e1 'between the reference) reference and FIG. 22 (B)) and the power semiconductor chip (thyristor chip) 3a (FIG 22 (a ) and the upper surface shown in FIG. 22 (B) refer) 極(カソード電極)との間の半田10c1(図22(B)参照)による接合、パワー半導体チップ(サイリスタチップ)3a(図22(A)および図22(B)参照)の下面電極(アノード電極)と電極板4a'(図22(B)参照)との間の半田10b1(図22(B)参照)による接合、電極板4a'(図22(B)参照)と絶縁基板2(図22参照)の上面側導体パターン2b1(図22(A)および図22(B)参照)との間の半田10c1'(図22(B)参照)による接合、および、パワー半導体チップ(サイリスタチップ)3a(図22(A)および図22(B)参照)の上面に形成されたゲート電極と接続部材8(図22(A)および図22(B)参照)との間の半田10g1(図22(B)参照)による接合が一括処理によ Pole solder 10c1 bonding by (FIG. 22 (B) refer), the lower electrode (the anode electrode of the power semiconductor chip (thyristor chip) 3a (see FIG. 22 (A) and FIG. 22 (B)) between the (cathode electrode) ) and the electrode plate 4a 'solder 10b1 bonding by (FIG. 22 (B) refer), the electrode plate 4a between (FIG. 22 (B) refer to)' (FIG. 22 (B) refer) and the insulating substrate 2 (Fig. 22 bonding by solder 10c1 'reference (FIG. 22 (B)) between the top-side conductor pattern of the reference) 2b1 reference (FIG. 22 (a) and FIG. 22 (B)), and the power semiconductor chip (thyristor chip) 3a solder 10g1 (FIG between (FIG. 22 (a) and FIG. 22 (B) refer) connected to a gate electrode formed on the upper surface of the member 8 (see FIG. 22 (a) and FIG. 22 (B)) 22 ( joining by B) reference) is to batch processing て実行される。 It is executed Te. 更に、それらの半田接合の実行時に、特許文献1(特開2010−199251号公報)の図3に記載されたパワー半導体モジュールのように、ベーシング冶具(図示せず)の凹状上面にならって金属製放熱板1(図20、図24および図25参照)の下面が凸状に変形するように、金属製放熱板1(図20、図24および図25参照)がベーシング冶具(図示せず)に対して固定される。 Moreover, when their solder joint run, following the concave upper surface of the Patent Document 1 as a power semiconductor module described in FIG. 3 (JP 2010-199251 JP), Beshingu jig (not shown) Metal Ltd. radiating plate 1 so that the lower surface (Fig. 20, see FIGS. 24 and 25) is deformed in a convex shape, the metal radiator plate 1 (FIG. 20, see FIG. 24 and FIG. 25) (not shown) Beshingu jig It is fixed with respect to the.

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板1(図22参照)と絶縁基板2(図22参照)の下面側導体パターン2c(図22(B)参照)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present invention thought that in order to meet the recent high reliability requirements for the power semiconductor module, the lower surface side conductor pattern 2c (FIG metal radiator plate 1 (see FIG. 22) and the insulating substrate 2 (see FIG. 22) the temperature cycle test of the solder joint between the 22 (B) refer) was performed. 具体的には、本発明者等の研究において、金属製放熱板1(図22参照)と絶縁基板2(図22参照)の下面側導体パターン2c(図22(B)参照)との間の半田接合に、引張強度が低い、Sb(アンチモン)を含有しないPb(鉛)フリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 22) and the insulating substrate 2 (see FIG. 22) (see FIG. 22 (B)) the solder bonding, the tensile strength is low, use of a non Pb (lead) free solder containing Sb (antimony), was subjected to a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図22参照)と絶縁基板2(図22参照)の下面側導体パターン2c(図22(B)参照)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, not containing Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 22) and the insulating substrate 2 (see FIG. 22) (see FIG. 22 (B)) Pb it was confirmed that free solder is peeled off.

本発明者等は、金属製放熱板1(図22参照)と絶縁基板2(図22参照)の下面側導体パターン2c(図22(B)参照)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板1(図22参照)と絶縁基板2(図22参照)の下面側導体パターン2c(図22(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田(合金組成が例えばSn−3.9Ag−0.6Cu−3.0Sb)を用い、温度サイクル試験を行った。 The present inventors have insufficient solder tensile strength between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 22) and the insulating substrate 2 (see FIG. 22) (see FIG. 22 (B)) in which the thinking in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 22) and the insulating substrate 2 (see FIG. 22) (see FIG. 22 (B)) the solder bonding, the tensile strength is high, using a Pb-free solder containing (alloy composition, for example, Sn-3.9Ag-0.6Cu-3.0Sb) Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図22参照)と絶縁基板2(図22参照)の下面側導体パターン2c(図22(B)参照)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 Pb As a result, after the temperature cycle test, which contains Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 22) and the insulating substrate 2 (see FIG. 22) (see FIG. 22 (B)) it was confirmed that free solder is not peeling.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for the power semiconductor module, the insulating substrate 2 top-side conductor pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b1 (FIG. 21 (A), the 24 and see FIG. 25) and was subjected to temperature cycle testing of the solder joint between the lower end portion 6b4,6b4 external leadout terminals 6b (see FIG. 24 and FIG. 25) '(see FIG. 25). 具体的には、本発明者等の研究において、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 21, see FIGS. 24 and 25) 2b1 (FIG. 21 (A), the reference 24 and 25) and external lead the solder joint between the lower end portion 6b4,6b4 terminal 6b (see FIG. 24 and FIG. 25) '(see FIG. 25), high tensile strength, using a Pb-free solder containing Sb, subjected to temperature cycle test It was. その結果、温度サイクル試験後に、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern 2b1 (FIG. 21, see FIGS. 24 and 25) (FIG. 21 (A), the reference 24 and 25) and the externally leading terminal 6b (FIG. 24 and a lower end portion 6b4,6b4 of Figure 25 reference) '(although see FIG. 25) Pb delamination-free solder are not allowed to contain Sb between the insulating substrate 2 (see FIG. 21, FIGS. 24 and 25) the top conductor pattern 2b1 (FIG. 21 (a), the reference 24 and 25) it was confirmed that being damaged.

外囲ケース6(図26、図27、図29(A)および図29(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6b(図29(B)参照)の温度サイクル試験時の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6b(図29(B)参照) Covering case 6 reference (26, 27, FIGS. 29 (A) and 29 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6b (FIG. 29 (B) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test vertical direction (FIG. 29 (B)) of), the vertical direction in the heat cycle test of gel-like resin (not shown) (FIG. 29 (B ) vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (Fig. 21, top-side conductor pattern of the reference 24 and 25) 2b1 (FIG. 21 (a), the FIGS. 24 and 25 the solder joint between the lower end portion 6b4,6b4 reference) and the external lead terminal 6b (see FIG. 24 and FIG. 25) '(see FIG. 25), high tensile strength, the use of Pb-free solder containing Sb , when the temperature cycle test, the externally leading terminal 6b (FIG. 29 (B) refer) の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)にかかる熱応力によって、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)が破損したと、本発明者等は考えた。 Vertical and thermal expansion amount and thermal contraction amount of the gel-like resin vertical thermal expansion amount and thermal of (vertical direction in FIG. 29 (B)) (not shown) (the vertical direction in FIG. 29 (B)) of the difference between the amount of shrinkage, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate 2 top-side conductor pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b1 ( FIG. 21 (a), the by thermal stress applied to the reference 24 and 25), the insulating substrate 2 (Fig. 21, top-side conductor pattern of the reference 24 and 25) 2b1 (FIG. 21 (a), the 24 and 25 see) is broken, the inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 21, see FIGS. 24 and 25) 2b1 (FIG. 21 (A), the reference 24 and 25) and the externally leading terminal 6b ( the solder joint between the lower end portion 6b4,6b4 '(see FIG. 25) of FIG see 24 and 25), the tensile strength is low, Pb-free solder containing no Sb (alloy composition, for example, Sn-0.3Ag- 0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern 2b1 (FIG. 21, see FIGS. 24 and 25) (FIG. 21 (A), the reference 24 and 25) and the externally leading terminal 6b (FIG. 24 and Figure 25 reference) the lower end 6B4,6b4 '(not Pb-free solder is peeled containing no Sb between the see FIG. 25) of the upper surface side of the insulating substrate 2 (see FIG. 21, FIGS. 24 and 25) conductor patterns 2b1 (FIG. 21 (A), the reference 24 and 25) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for the power semiconductor module, the insulating substrate 2 top-side conductor pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b2 (FIG. 21 (A), the 24 and see FIG. 25) and was subjected to temperature cycle testing of the solder joint between the lower end portion 6a4,6a4 external leadout terminals 6a (see FIG. 24 and FIG. 25) '(see FIG. 25). 具体的には、本発明者等の研究において、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 21, see FIGS. 24 and 25) 2b2 (FIG. 21 (A), the reference 24 and 25) and external lead the solder joint between the lower end portion 6a4,6a4 terminals 6a (see FIG. 24 and FIG. 25) '(see FIG. 25), high tensile strength, using a Pb-free solder containing Sb, subjected to temperature cycle test It was. その結果、温度サイクル試験後に、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern 2b2 (FIG. 21, see FIGS. 24 and 25) (FIG. 21 (A), the reference 24 and 25) and the externally leading terminal 6a (Fig. 24 and a lower end portion 6a4,6a4 of Figure 25 reference) '(although see FIG. 25) Pb delamination-free solder are not allowed to contain Sb between the insulating substrate 2 (see FIG. 21, FIGS. 24 and 25) the top conductor pattern 2b2 (FIG. 21 (a), the reference 24 and 25) it was confirmed that being damaged.

外囲ケース6(図26、図27、図29(A)および図29(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6a(図29(B)参照)の温度サイクル試験時の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6a(図29(B)参照) Covering case 6 reference (26, 27, FIGS. 29 (A) and 29 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6a (FIG. 29 (B) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the temperature cycle test vertical direction (FIG. 29 (B)) of), the vertical direction in the heat cycle test of gel-like resin (not shown) (FIG. 29 (B ) vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (Fig. 21, top-side conductor pattern of the reference 24 and 25) 2b2 (FIG. 21 (a), the FIGS. 24 and 25 the solder joint between the lower end portion 6a4,6a4 reference) and the external lead terminals 6a (see FIG. 24 and FIG. 25) '(see FIG. 25), high tensile strength, the use of Pb-free solder containing Sb , when the temperature cycle test, the externally leading terminal 6a (FIG. 29 (B) refer) の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)にかかる熱応力によって、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)が破損したと、本発明者等は考えた。 Vertical and thermal expansion amount and thermal contraction amount of the gel-like resin vertical thermal expansion amount and thermal of (vertical direction in FIG. 29 (B)) (not shown) (the vertical direction in FIG. 29 (B)) of the difference between the amount of shrinkage, can not be adequately absorbed by the Pb-free solder variant containing Sb, as a result, the insulating substrate 2 top-side conductor pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b2 ( FIG. 21 (a), the by thermal stress applied to the reference 24 and 25), the insulating substrate 2 (Fig. 21, top-side conductor pattern of the reference 24 and 25) 2b2 (FIG. 21 (a), the 24 and 25 see) is broken, the inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top-side conductor pattern (FIG. 21, see FIGS. 24 and 25) 2b2 (FIG. 21 (A), the reference 24 and 25) and the externally leading terminal 6a ( the solder joint between the lower end portion 6a4,6a4 '(see FIG. 25) of FIG see 24 and 25), the tensile strength is low, Pb-free solder containing no Sb (alloy composition, for example, Sn-0.3Ag- 0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図24および図25参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern 2b2 (FIG. 21, see FIGS. 24 and 25) (FIG. 21 (A), the reference 24 and 25) and the externally leading terminal 6a (Fig. 24 and Figure 25 reference) the lower end 6A4,6a4 '(not Pb-free solder is peeled containing no Sb between the see FIG. 25) of the upper surface side of the insulating substrate 2 (see FIG. 21, FIGS. 24 and 25) conductor patterns 2b2 (FIG. 21 (A), the reference 24 and 25) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a(図23参照)の右側下端部5a1,5a1'(図23参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have power to meet the recent high reliability requirements for semiconductor modules, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 21 and 23) (FIG. 21 (A), the 21 ( B) and see FIG. 23) and the connecting member 5a, it was carried out a temperature cycle test of the solder joint between the 5a (right lower portion 5a1,5a1 see Figure 23) '(see FIG. 23). 具体的には、本発明者等の研究において、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23参照)の右側下端部5a1,5a1'(図23参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 21 and 23) (FIG. 21 (A), the reference 21 (B) and FIG. 23) and the connecting member Been 5a, 5a on the solder joint between the 'right lower end 5a1,5a1 (see FIG. 23)' (see FIG. 23), high tensile strength, using a Pb-free solder containing Sb, the temperature cycle test It was. その結果、温度サイクル試験後に、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23参照)の右側下端部5a1,5a1'(図23参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIGS. 21 and 23) 2b2 (FIG. 21 (A), the FIG. 21 (B) and see FIG. 23) and the connecting member 5a, 5a '( although the right lower end 5a1,5a1 '(Pb-free solder peeling containing Sb between the see FIG. 23) is not recognized see FIG. 23), the upper surface of the insulating substrate 2 (see FIGS. 21 and 23) conductor patterns 2b2 (FIG. 21 (A), the see FIG 21 (B) and FIG. 23) it was confirmed that being damaged.

外囲ケース6(図29(B)参照)内のゲル状樹脂によって覆われている接続部材5a,5a'(図23および図29(B)参照)の温度サイクル試験時の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂の温度サイクル試験時の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23および図29(B)参照)の右側下端部5a1,5a1'(図23参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、接続部材5a,5a'(図23および図29(B)参照)の上下方向(図29 Covering case 6 (FIG. 29 (B) refer) connected are covered with the gel-like resin in the member 5a, 5a 'vertical direction during temperature cycle test (FIG. 23 and FIG. 29 (B) refer) (FIG. 29 the thermal expansion amount and thermal shrinkage of the vertical direction) of (B), is different from the thermal expansion amount and thermal shrinkage of the vertical direction) in the vertical direction when the temperature cycle test of gel-like resin (FIG. 29 (B) , top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 21 and 23) (FIG. 21 (a), the reference 21 (B) and FIG. 23) and the connecting member 5a, 5a '(FIG. 23 and FIG. 29 (B ) the solder joint between the right lower end portion of the reference) 5a1,5a1 '(see FIG. 23), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the connection members 5a, 5a 'vertical (FIGS. 23 and 29 (B) refer) (FIG. 29 (B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂の上下方向(図29(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)にかかる熱応力によって、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal shrinkage of the vertical direction) of (B), the difference between the thermal expansion amount and thermal shrinkage of the vertical direction) in the vertical direction of the gel-like resin (FIG. 29 (B), containing Sb can not be adequately absorbed by the Pb-free solder of deformation, so that the upper surface conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 21 and 23) (FIG. 21 (a), the FIG. 21 (B) and 23 by thermal stress applied to the reference), (upper surface side conductor pattern 2b2 see FIGS. 21 and 23) (FIG. 21 (a) an insulating substrate 2, see FIG. 21 (B) and FIG. 23) is broken and, the present inventors etc. thought.

そこで、本発明者等の研究において、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23および図29(B)参照)の右側下端部5a1,5a1'(図23参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 (see FIG. FIG. 21 (A), the FIG. 21 (B) and 23) the upper surface side conductor pattern 2b2 (see FIGS. 21 and 23) and the connecting member 5a, 5a the solder joint between the 'right lower end 5a1,5a1 (Figure 23 and Figure 29 (B) refer to)' (see FIG. 23), the tensile strength is low, Pb-free solder containing no Sb (alloy composition, e.g. Sn-0.3Ag-0.7Cu-0.035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23および図29(B)参照)の右側下端部5a1,5a1'(図23参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIGS. 21 and 23) 2b2 (FIG. 21 (A), the FIG. 21 (B) and see FIG. 23) and the connecting member 5a, 5a '( 23 and FIG. 29 (B) right lower end 5a1,5a1 reference) '(without Pb-free solder is peeled containing no Sb between the reference FIG. 23), the insulating substrate 2 (see FIGS. 21 and 23) the top conductor pattern 2b2 (FIG. 21 (a), the see FIG 21 (B) and FIG. 23) was also confirmed that no damage.

本発明者等の研究結果に鑑み、第3の実施形態のパワー半導体モジュール100では、金属製放熱板1(図20および図22参照)と絶縁基板2(図21および図22参照)の下面側導体パターン2c(図21(B)、図21(C)および図22(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図22(B)参照)が用いられている。 In view of the findings of the present inventors, in the third embodiment of the power semiconductor module 100, the lower surface side of the metal radiator plate 1 (see FIGS. 20 and 22) and the insulating substrate 2 (see FIGS. 21 and 22) conductor patterns 2c (FIG. 21 (B), the FIG. 21 (C) and FIG. 22 (B) refer) to the solder joint between, Pb-free solder 10a containing Sb (see FIG. 22 (B)) is used ing.

そのため、第3の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の金属製放熱板1(図20および図22参照)と絶縁基板2(図21および図22参照)の下面側導体パターン2c(図21(B)、図21(C)および図22(B)参照)との間の半田10a(図22(B)参照)の剥離を回避することができ、金属製放熱板1(図20および図22参照)と絶縁基板2(図21および図22参照)の下面側導体パターン2c(図21(B)、図21(C)および図22(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the third embodiment, the lower surface side conductor of the metal radiator plate 1 after the temperature cycle test (see FIGS. 20 and 22) and the insulating substrate 2 (see FIGS. 21 and 22) pattern 2c (FIG. 21 (B), the FIG. 21 (C) and FIG. 22 (B) refer) can avoid peeling of the solder 10a (see FIG. 22 (B)) between the metallic heat radiating plate 1 between (FIGS. 20 and see FIG. 22) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 21 (B), the FIG. 21 (C) and 22 (B)) (see FIGS. 21 and 22) it is possible to improve the reliability of the solder joint.

更に、第3の実施形態のパワー半導体モジュール100では、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図22(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f2,10f2'(図25参照)が用いられている。 Further, in the third embodiment of the power semiconductor module 100, the insulating substrate 2 top conductor pattern 2b1 (FIG. 21, see FIGS. 24 and 25) (FIG. 21 (A), the reference 24 and 25) and external lead-out terminal 6b to the solder joint between the lower end portion 6b4,6b4 (see FIG. 24 and FIG. 25) '(see FIG. 25), tensile than Pb-free solder 10a containing Sb (see FIG. 22 (B)) strength is low, Pb-free solder 10f2,10f2 containing no Sb '(see FIG. 25) is used.

そのため、第3の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照)との間の半田10f2,10f2'(図25参照)の剥離および絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)の破損を同時に回避することができ、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b1(図21(A)、図24および図25参照)と外部導出端子6b(図24および図25参照)の下端部6b4,6b4'(図25参照) Therefore, according to the power semiconductor module 100 of the third embodiment, the insulating substrate 2 after the temperature cycle test top side conductive pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b1 (FIG. 21 (A), the 24 and Figure 25 reference) and the external lead terminal 6b (FIGS. 24 and 25 refer) of the lower end portion 6b4,6b4 peeling and the insulating substrate (see FIG. 25) '(solder 10f2,10f2 between see FIG. 25)' 2 (Figure 21, see FIGS. 24 and 25) the upper surface side conductor pattern 2b1 in (FIG. 21 (a), the reference 24 and 25) it is possible to avoid breakage of the same time, the insulating substrate 2 (FIG. 21, FIG. 24 and see FIG. 25 upper surface side conductor pattern 2b1) of (FIG. 21 (a), the reference 24 and 25) and the lower end portion 6b4,6b4 external leadout terminals 6b (see FIG. 24 and FIG. 25) '(see FIG. 25) の間の半田接合の信頼性を向上させることができる。 It is possible to improve the solder joint reliability between.

また、第3の実施形態のパワー半導体モジュール100では、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図21(B)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図22(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f1,10f1'(図25参照)が用いられている。 Further, in the third embodiment of the power semiconductor module 100, the insulating substrate 2 top-side conductor pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b2 (FIG. 21 (A), the FIG. 21 (B), the 24 and the solder joint between the Figure 25 reference) and a lower end portion 6a4,6a4 external leadout terminals 6a (see FIG. 24 and FIG. 25) '(see FIG. 25), Pb-free solder 10a containing Sb (FIG. 22 (B ) tensile strength is lower than the reference), Pb-free solder 10f1,10f1 containing no Sb '(see FIG. 25) is used.

そのため、第3の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図21(B)、図24および図25参照)と外部導出端子6a(図24および図25参照)の下端部6a4,6a4'(図25参照)との間の半田10f1,10f1'(図25参照)の剥離および絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図21(B)、図24および図25参照)の破損を同時に回避することができ、絶縁基板2(図21、図24および図25参照)の上面側導体パターン2b2(図21(A)、図21(B)、図24および図25参照)と外部導出端子6a(図24および図25 Therefore, according to the power semiconductor module 100 of the third embodiment, the insulating substrate 2 after the temperature cycle test top side conductive pattern (FIG. 21, see FIG. 24 and FIG. 25) 2b2 (FIG. 21 (A), the 21 (B), see FIGS. 24 and 25) and the externally leading terminal 6a ( 'solder 10f1,10f1 between (see FIG. 25)' (see FIG. 25 lower part 6a4,6a4 see FIGS. 24 and 25)) the release and the insulating substrate 2 (Fig. 21, see FIGS. 24 and 25) the upper surface side conductor pattern 2b2 in (FIG. 21 (a), the FIG. 21 (B), the reference 24 and 25) to avoid damage at the same time can be an insulating substrate 2 top-side conductor pattern 2b2 (FIG. 21 (a), the FIG. 21 (B), the reference 24 and 25) and the externally leading terminal 6a (Fig. (Fig. 21, see FIGS. 24 and 25) 24 and 25 照)の下端部6a4,6a4'(図25参照)との間の半田接合の信頼性を向上させることができる。 The lower end of the irradiation) 6a4,6a4 '(it is possible to improve the reliability of the solder joint between the see Figure 25).

また、第3の実施形態のパワー半導体モジュール100では、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23参照)の右側下端部5a1,5a1'(図23参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図22(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10d1,10d1'(図23(B)および図23(C)参照)が用いられている。 The connection in the third embodiment of the power semiconductor module 100, the insulating substrate 2 top conductor pattern (see FIGS. 21 and 23) 2b2 (FIG. 21 (A), the FIG. 21 (B) and see FIG. 23) and members 5a, 5a on the solder joint between the 'right lower end 5a1,5a1 (see FIG. 23)' (see FIG. 23), tensile than Pb-free solder 10a containing Sb (see FIG. 22 (B)) strength is low, Pb-free solder 10d1,10d1 containing no Sb '(see FIG. 23 (B) and FIG. 23 (C)) is used.

そのため、第3の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)と接続部材5a,5a'(図23参照)の右側下端部5a1,5a1'(図23参照)との間の半田10d1,10d1'(図23(B)および図23(C)参照)の剥離および絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23参照)の破損を同時に回避することができ、絶縁基板2(図21および図23参照)の上面側導体パターン2b2(図21(A)、図21(B)および図23(C)参照)と接続部材5a,5a'(図23参照)の右側下端部5a1,5a1' Therefore, according to the third embodiment of the power semiconductor module 100, an upper surface side conductor pattern 2b2 of the insulating substrate 2 after the temperature cycle test (see FIGS. 21 and 23) (FIG. 21 (A), the FIG. 21 (B) and Figure 23 reference) and the connecting member 5a, 5a Figure '(solder 10D1,10d1' (FIG. 23 (B between the right lower end portion 5a1,5a1 see Figure 23) '(see FIG. 23)) and 23 (C ) top side conductor pattern 2b2 of the release of the reference) and the insulating substrate 2 (see FIGS. 21 and 23) (FIG. 21 (a), the it is possible to avoid breakage of FIG 21 (B) and see FIG. 23) at the same time, insulating substrate 2 top conductor pattern (see FIGS. 21 and 23) 2b2 (FIG. 21 (a), the FIG. 21 (B) and FIG. 23 (C) see) and the connecting member 5a, 5a '(see FIG. 23) the right lower end 5a1,5a1 ' 図23参照)との間の半田接合の信頼性を向上させることができる。 It is possible to improve the reliability of the solder joint between the see Figure 23).

第3の実施形態のパワー半導体モジュール100では、半田10b1,10c1,10c1',10g1(図22(B)参照)として、Sbを含有するPbフリー半田10a(図22(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第3の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b1,10c1,10c1',10g1(図22(B)参照)として、半田10a(図22(B)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 In the third embodiment of the power semiconductor module 100, the solder 10b1,10c1,10c1 ', 10g1 (FIG. 22 (B) refer), tensile than Pb-free solder 10a containing Sb (see FIG. 22 (B)) low strength, although Pb-free solder is used containing no Sb, the modification of the power semiconductor module 100 of the third embodiment, instead, the solder 10b1,10c1,10c1 ', 10g1 (FIG. 22 (B ) as a reference), the solder 10a (FIG. 22 (B) refer) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

更に、第3の実施形態のパワー半導体モジュール100では、半田10e1,10e1'(図23(B)および図23(C)参照)として、Sbを含有するPbフリー半田10a(図22(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第3の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10e1,10e1'(図23(B)および図23(C)参照)として、半田10a(図22(B)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Further, in the power semiconductor module 100 of the third embodiment, the solder 10E1,10e1 '(FIG. 23 (B) and FIG. 23 (C) see), Pb-free solder 10a containing Sb (see FIG. 22 (B) ) tensile strength is lower than, but Pb-free solder containing no Sb is used, the modification of the power semiconductor module 100 of the third embodiment, instead, the solder 10e1,10e1 '(FIG. 23 (B ) and as FIG. 23 (C) see), the solder 10a (FIG. 22 (B) refer) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

以下、本発明のパワー半導体モジュールの第4の実施形態について説明する。 Hereinafter, a description will be given of a fourth embodiment of a power semiconductor module of the present invention. 図30は第4の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 Figure 30 is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the fourth embodiment. 詳細には、図30(A)は金属製放熱板1の平面図、図30(B)は図30(A)のA3−A3線に沿った鉛直断面図である。 In particular, FIG. 30 (A) is a plan view of the metal radiator plate 1, FIG. 30 (B) is a vertical sectional view taken along line A3-A3 of FIG. 30 (A). 図31は第4の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Figure 31 is a view showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the fourth embodiment. 詳細には、図31(A)は絶縁基板2の平面図、図31(B)は図31(A)のB3−B3線に沿った鉛直断面図、図31(C)は絶縁基板2の底面図である。 In particular, FIG. 31 (A) is a plan view of an insulating substrate 2, FIG. 31 (B) is a vertical sectional view taken along the line B3-B3 in FIG. 31 (A), FIG. 31 (C) is an insulating substrate 2 it is a bottom view. 図32は絶縁基板2上にパワー半導体チップ3a,3b,3cが搭載される様子等を示した図である。 Figure 32 is a diagram showing a state such that the power semiconductor chips 3a, 3b, 3c are mounted on the insulating substrate 2. 詳細には、図32(A)は絶縁基板2上にパワー半導体チップ(IGBTチップ)3aおよびパワー半導体チップ(ダイオードチップ)3b,3cが搭載された状態を示した平面図である。 In particular, FIG. 32 (A) is a plan view showing a state in which the power semiconductor chip (IGBT chips) 3a and the power semiconductor chips (LED chips) 3b, 3c is mounted on the insulating substrate 2. 図32(B)は図32(A)のC3−C3線に沿った分解組立断面図、図32(C)は図32(A)のD3−D3線に沿った分解組立断面図である。 Figure 32 (B) is 32 exploded cross-sectional view taken along the C3-C3 line in (A), FIG. 32 (C) is an exploded cross-sectional view along the D3-D3 line in FIG. 32 (A). 図32(D)は図32(A)に示した組立体に対してワイヤボンディングを行うことにより得られる組立体の平面図である。 Figure 32 (D) is a plan view of the assembly obtained by performing wire bonding with respect to the assembly shown in FIG. 32 (A).

図33および図34は図32(D)に示した組立体上に被せられる外囲ケース6の部品図である。 33 and FIG. 34 is a part view of a covering case 6 for covering the the indicated assembly on Figure 32 (D). 詳細には、図33(A)は外囲ケース6の平面図、図33(B)は外囲ケース6の正面図、図33(C)は外囲ケース6の底面図である。 In particular, FIG. 33 (A) is a plan view of the covering case 6, FIG. 33 (B) is a front view of the covering case 6, FIG. 33 (C) is a bottom view of the covering case 6. 図34は外囲ケース6の一部を構成する樹脂材料を透視して見た外部導出端子6a,6b,6cの正面図である。 Figure 34 is externally drawn terminals 6a viewed perspectively a resin material constituting the part of the covering case 6, 6b, a front view of 6c.

図35は図30に示した金属製放熱板1上に、図32(D)に示した組立体が搭載されると共に、図33および図34に示した外囲ケース6が被せられる様子を示した図である。 Figure 35 is on the metal radiator plate 1 shown in FIG. 30, the assembly is mounted as shown in FIG. 32 (D), shows how the covering case 6 shown in FIGS. 33 and 34 is covered It was a diagram. 詳細には、図35(A)は図30に示した金属製放熱板1上に、図32(D)に示した組立体が搭載されると共に、図33および図34に示した外囲ケース6が被せられた状態を示した平面図である。 In particular, on FIG. 35 (A) is a metal heat dissipating plate 1 shown in FIG. 30, the assembly is mounted as shown in FIG. 32 (D), covering case shown in FIGS. 33 and 34 6 is a plan view showing a state of being covered. 図35(B)は外部導出端子6aの下端部6a4を含む鉛直断面内における概略的な分解組立断面図、図35(C)は外部導出端子6bの下端部6b4および外部導出端子6cの下端部6c4を含む鉛直断面内における概略的な分解組立断面図である。 Figure 35 (B) are schematic exploded cross-sectional view in vertical cross section including the lower end portion 6a4 of the externally drawn terminals 6a, FIG. 35 (C) the lower end of the lower end portion 6b4 and the lead-out terminals 6c of the external lead terminal 6b 6c4 is a schematic exploded cross-sectional view in vertical cross section containing. 図36は図35(A)に示した組立体上に被せられる蓋体7の部品図である。 Figure 36 is a part view of a lid 7 for covering the the indicated assembly on Figure 35 (A). 詳細には、図36(A)は蓋体7の平面図、図36(B)は蓋体7の正面図、図36(C)は蓋体7の底面図である。 In particular, FIG. 36 (A) is a plan view of the lid 7, FIG. 36 (B) is a front view of the lid 7, FIG. 36 (C) is a bottom view of the cover 7. 図37は第4の実施形態のパワー半導体モジュール100を示した図である。 Figure 37 is a diagram showing the power semiconductor module 100 of the fourth embodiment. 詳細には、図37(A)は図35(A)に示した組立体上に、図36に示した蓋体7が被せられることにより得られる第4の実施形態のパワー半導体モジュール100の平面図である。 In particular, the assembly on shown in FIG. 37 (A) Fig. 35 (A), the plane of the fourth embodiment of the power semiconductor module 100 the lid 7 is obtained by being covered as shown in FIG. 36 it is a diagram. 図37(B)は図37(A)に示した外部導出端子6a,6b,6cの上端部が折り曲げられることにより得られる第4の実施形態のパワー半導体モジュール100の概略的な鉛直断面図である。 Figure 37 (B) is externally drawn terminals 6a shown in FIG. 37 (A), 6b, in a schematic vertical cross-sectional view of the power semiconductor module 100 of the fourth embodiment is obtained by the upper end of 6c is folded is there. 図37(C)は第4の実施形態のパワー半導体モジュール100の等価回路図である。 Figure 37 (C) is an equivalent circuit diagram of the power semiconductor module 100 of the fourth embodiment.

第4の実施形態のパワー半導体モジュール100では、図35(B)および図35(C)に示すように、パワー半導体チップ(IGBTチップ)3a(図32および図35参照)およびパワー半導体チップ(ダイオードチップ)3b,3c(図32および図35参照)が発生した熱を放熱するための金属製放熱板1(図30および図35参照)の上面と、絶縁基板2(図31および図35参照)の絶縁層2a(図31、図35(B)および図35(C)参照)の下面側に形成された下面側導体パターン2c(図31(B)、図31(C)、図35(B)および図35(C)参照)との間に半田10a(図35(B)および図35(C)参照)が配置されている。 Fourth In the power semiconductor module 100 of the embodiment of, as shown in FIG. 35 (B) and 35 (C), the power semiconductor chips (IGBT chip) 3a (see FIGS. 32 and 35) and the power semiconductor chip (diode chip) 3b, 3c (see FIG. 32 and FIG. 35) and the upper surface of the metal radiator plate 1 for dissipating heat generated (see FIGS. 30 and 35), the insulating substrate 2 (see FIGS. 31 and 35) the insulating layer 2a (FIG. 31, FIG. 35 (B) and FIG. 35 (C) see) formed on the lower surface side of the lower surface side conductor pattern 2c (FIG. 31 (B), FIG. 31 (C), FIG. 35 (B ) and reference solder 10a (FIG. 35 (B) and FIG. 35 (C) between 35 and (C) refer)) are arranged. また、図32(B)に示すように、絶縁基板2(図31および図32参照)の上面側導体パターン2b1(図31(A)、図31(B)、図32(A)および図32(B)参照)とパワー半導体チップ(IGBTチップ)3a(図32(A)および図32(B)参照)の下面電極(コレクタ電極)との間に半田10b1(図32(B)参照)が配置されている。 Further, as shown in FIG. 32 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 31 and 32) (FIG. 31 (A), FIG. 31 (B), FIG. 32 (A) and FIG. 32 (B) refer) and the power semiconductor chip (IGBT chip) 3a (FIG 32 (a) see (solder 10b1 (FIG. 32 (B between the collector electrode)) lower electrode and of FIG. 32 (B) refer)) is It is located. 更に、図32(B)に示すように、絶縁基板2(図31および図32参照)の上面側導体パターン2b3(図31(A)、図31(B)、図32(A)および図32(B)参照)とパワー半導体チップ(ダイオードチップ)3b(図32(A)および図32(B)参照)の下面電極(カソード電極)との間に半田10b2(図32(B)参照)が配置されている。 Furthermore, as shown in FIG. 32 (B), the insulating substrate 2 top conductor pattern (see FIGS. 31 and 32) 2b3 (FIG. 31 (A), FIG. 31 (B), FIG. 32 (A) and FIG. 32 (B) refer) and the power semiconductor chip (diode chip) 3b (FIG. 32 (a) see (solder 10b2 (FIG. 32 (B between the cathode electrode)) lower electrode and of FIG. 32 (B) refer)) is It is located. また、図32(C)に示すように、絶縁基板2(図31および図32参照)の上面側導体パターン2b1(図31(A)、図31(B)、図32(A)および図32(C)参照)とパワー半導体チップ(ダイオードチップ)3c(図32(A)および図32(C)参照)の下面電極(カソード電極)との間に半田10b3(図32(C)参照)が配置されている。 Further, as shown in FIG. 32 (C), the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 31 and 32) (FIG. 31 (A), FIG. 31 (B), FIG. 32 (A) and FIG. 32 (C) see) the power semiconductor chip (diode chip) 3c (Fig. 32 (a) see (solder 10 b 3 (FIG. 32 (C between the cathode electrode)) lower electrode and of FIG. 32 (C) see)) is It is located.

また、第4の実施形態のパワー半導体モジュール100では、図32(D)に示すように、パワー半導体チップ(IGBTチップ)3aの大電流用上面電極(エミッタ電極)と絶縁基板2(図31および図32(D)参照)の上面側導体パターン2b2(図31(A)および図32(D)参照)とがボンディングワイヤによって接続されている。 Further, in the fourth embodiment of the power semiconductor module 100, as shown in FIG. 32 (D), a power semiconductor chip (IGBT chip) 3a large current upper-surface electrode (emitter electrode) and the insulating substrate 2 (FIG. 31 and Figure 32 and (D) the top surface conductor pattern 2b2 reference) reference (FIG 31 (a) and FIG. 32 (D)) are connected by a bonding wire. 更に、パワー半導体チップ(IGBTチップ)3aの上面に形成されたゲート電極と絶縁基板2(図31および図32(D)参照)の上面側導体パターン2b4(図31(A)および図32(D)参照)とがボンディングワイヤによって接続されている。 Furthermore, the power semiconductor chips (IGBT chip) 3a and a gate electrode formed on the upper surface of the insulating substrate 2 top-side conductor pattern (FIG. 31 and FIG. 32 (D) refer) 2b4 (FIG. 31 (A) and FIG. 32 (D ) reference) and are connected by a bonding wire. また、パワー半導体チップ(ダイオードチップ)3bの上面電極(アノード電極)と絶縁基板2(図31および図32(D)参照)の上面側導体パターン2b1(図31(A)および図32(D)参照)とがボンディングワイヤによって接続されている。 The power semiconductor chips (LED chips) 3b upper surface electrode (anode electrode) and the insulating substrate 2 top-side conductor pattern (FIG. 31 and FIG. 32 (D) refer) 2b1 (FIG. 31 (A) and FIG. 32 (D) see) are connected by a bonding wire. 更に、パワー半導体チップ(ダイオードチップ)3cの上面電極(アノード電極)と絶縁基板2(図31および図32(D)参照)の上面側導体パターン2b2(図31(A)および図32(D)参照)とがボンディングワイヤによって接続されている。 Furthermore, power semiconductor chips (LED chips) 3c top electrode (anode electrode) and the insulating substrate 2 top-side conductor pattern (FIG. 31 and FIG. 32 (D) refer) 2b2 (FIG. 31 (A) and FIG. 32 (D) see) are connected by a bonding wire.

更に、第4の実施形態のパワー半導体モジュール100では、図33および図34に示すように、右側壁6d(図33(C)参照)と左側壁6e(図33(C)参照)と前側壁6f(図33参照)と後側壁6g(図33(A)および図33(C)参照)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース6(図33および図34参照)が設けられている。 Further, in the fourth embodiment of the power semiconductor module 100, as shown in FIGS. 33 and 34, front right side wall 6d (FIG. 33 (C) see) and the left side wall 6e (see FIG. 33 (C)) sidewall 6f (Figure 33 reference) and has a rear wall 6 g (see FIG. 33 (a) and FIG. 33 (C)), covering case 6 formed by molding an electrically insulating resin material (FIGS. 33 and 34 reference) is provided.

また、第4の実施形態のパワー半導体モジュール100では、図34に示すように、外囲ケース6の前側壁6f(図33参照)から上側に突出している上端部6a1と、外囲ケース6の前側壁6f(図33参照)に埋設されている中央部6a2と、外囲ケース6の前側壁6f(図33参照)から下側に突出している下端部6a4とを有する外部導出端子6aが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the fourth embodiment, as shown in FIG. 34, the upper end portion 6a1 of the front side wall 6f of the covering case 6 (see FIG. 33) projecting upward, the covering case 6 a central portion 6a2, which is embedded in the front wall 6f (see FIG. 33), the external lead terminals 6a and a lower end 6a4 projecting downward from the front wall 6f (see FIG. 33) of the covering case 6, for example, it is formed by pressing a metal material.

更に、第4の実施形態のパワー半導体モジュール100では、図34に示すように、外囲ケース6の前側壁6f(図33参照)から上側に突出している上端部6b1と、外囲ケース6の前側壁6f(図33参照)に埋設されている中央部6b2と、外囲ケース6の前側壁6f(図33参照)から下側に突出している下端部6b4とを有する外部導出端子6bが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the fourth embodiment, as shown in FIG. 34, the upper end portion 6b1 of the front side wall 6f of the covering case 6 (see FIG. 33) projecting upward, the covering case 6 a central portion 6b2 that is embedded in the front wall 6f (see FIG. 33), the external lead-out terminal 6b and a lower end portion 6b4 projecting downward from the front wall 6f (see FIG. 33) of the covering case 6, for example, it is formed by pressing a metal material.

また、第4の実施形態のパワー半導体モジュール100では、図34に示すように、外囲ケース6の前側壁6f(図33参照)から上側に突出している上端部6c1と、外囲ケース6の前側壁6f(図33参照)に埋設されている中央部6c2と、外囲ケース6の前側壁6f(図33参照)から下側に突出している下端部6c4とを有する外部導出端子6cが、金属材料の例えばプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the fourth embodiment, as shown in FIG. 34, the upper end portion 6c1 from the front side wall 6f of the covering case 6 (see FIG. 33) projecting upward, the covering case 6 a central portion 6c2 which is embedded in the front wall 6f (see FIG. 33), the external lead-out terminal 6c and a lower portion 6c4 that projects downward from the front wall 6f (see FIG. 33) of the covering case 6, It is formed of, for example, press working of a metal material.

つまり、第4の実施形態のパワー半導体モジュール100では、図33(A)および図33(C)に示すように、外部導出端子6aが外囲ケース6の前側壁6fにインサート成形されている。 That is, in the power semiconductor module 100 of the fourth embodiment, as shown in FIG. 33 (A) and FIG. 33 (C), the external lead terminals 6a is insert-molded to the front side wall 6f of the covering case 6. また、外部導出端子6bが外囲ケース6の前側壁6fにインサート成形されている。 Further, the externally leading terminals 6b are insert-molded in the front side wall 6f of the covering case 6. 更に、外部導出端子6cが外囲ケース6の前側壁6fにインサート成形されている。 Further, the externally leading terminals 6c are insert-molded in the front side wall 6f of the covering case 6.

また、第4の実施形態のパワー半導体モジュール100では、図35(B)に示すように、絶縁基板2(図35(A)および図35(B)参照)の上面側導体パターン2b2(図35(A)および図35(B)参照)と、外部導出端子6a(図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)の下面との間に半田10f1(図35(B)参照)が配置され、上面側導体パターン2b2(図35(A)および図35(B)参照)と外部導出端子6a(図35(A)および図35(B)参照)とが電気的に接続されている。 Further, in the fourth embodiment of the power semiconductor module 100, as shown in FIG. 35 (B), the upper surface side conductor pattern 2b2 (FIG. 35 of the insulating substrate 2 (see FIG. 35 (A) and FIG. 35 (B)) and (a) and 35 (B) refer), the lower end 6a4 (FIG. 35 (a) and FIG. 35 of the externally drawn terminals 6a reference (FIG. 35 (a) and 35 (B)) of (B) refer) by soldering 10f1 (see FIG. 35 (B)) is disposed between the lower surface, upper surface side conductor pattern 2b2 (see FIG. 35 (a) and FIG. 35 (B)) and externally leading terminal 6a (FIG. 35 (a) and Figure 35 (B) refer) and are electrically connected. 更に、図35(C)に示すように、絶縁基板2(図35(A)および図35(C)参照)の上面側導体パターン2b1(図35(A)および図35(C)参照)と、外部導出端子6b(図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)の下面との間に半田10f2(図35(C)参照)が配置され、上面側導体パターン2b1(図35(A)および図35(C)参照)と外部導出端子6b(図35(A)および図35(C)参照)とが電気的に接続されている。 Furthermore, as shown in FIG. 35 (C), an insulating substrate 2 top conductor pattern 2b1 (FIG 35 (A) and FIG. 35 (C) see) (see FIG. 35 (A) and FIG. 35 (C)) solder 10f2 (Figure 35 (C between the lower surface of the external lead terminal 6b lower end 6b4 (see FIG. 35 (a) and FIG. 35 (C)) (FIG. 35 (a) and FIG. 35 (C) see) ) reference) is arranged, the upper surface side conductor pattern 2b1 (FIG. 35 (a) and FIG. 35 (C) see) and the external lead terminal 6b (FIG. 35 (a) and FIG. 35 (C) see) are electrically It is connected. また、図35(C)に示すように、絶縁基板2(図35(A)および図35(C)参照)の上面側導体パターン2b3(図35(A)および図35(C)参照)と、外部導出端子6c(図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)の下面との間に半田10f3(図35(C)参照)が配置され、上面側導体パターン2b3(図35(A)および図35(C)参照)と外部導出端子6c(図35(A)および図35(C)参照)とが電気的に接続されている。 Further, as shown in FIG. 35 (C), an insulating substrate 2 top conductor pattern 2b3 (FIG 35 (A) and FIG. 35 (C) see) (see FIG. 35 (A) and FIG. 35 (C)) solder 10f3 (Figure 35 (C between the lower surface of the external lead terminals 6c lower portion 6c4 (see FIG. 35 (a) and FIG. 35 (C)) (FIG. 35 (a) and FIG. 35 (C) see) ) reference) is arranged, the upper surface side conductor pattern 2b3 (FIG. 35 (a) and FIG. 35 (C) see) and the external lead terminals 6c (FIG. 35 (a) and FIG. 35 (C) see) are electrically It is connected.

また、第4の実施形態のパワー半導体モジュール100では、信号端子6j(図33(A)、図33(C)、図35(A)および図37(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図32(D)および図35(A)参照)の上面側導体パターン2b4(図32(D)および図35(A)参照)に接続され、その結果、信号端子6j(図33(A)、図33(C)、図35(A)および図37(C)参照)とパワー半導体チップ(IGBTチップ)3a(図32(D)、図35(A)および図37(C)参照)の上面に形成されたゲート電極とが電気的に接続されている。 Further, in the fourth embodiment of the power semiconductor module 100, the signal terminals 6j (FIG 33 (A), FIG. 33 (C), see FIG. 35 (A) and FIG. 37 (C)) is, for example, a solder (shown not) or the like via the insulating substrate 2 is connected to the upper surface side conductor pattern (FIG. 32 (D) and FIG. 35 (a) refer) 2b4 reference (FIG. 32 (D) and FIG. 35 (a)), as a result, signal terminals 6j (FIG 33 (a), FIG. 33 (C), see FIG. 35 (a) and FIG. 37 (C)) and the power semiconductor chip (IGBT chip) 3a (FIG 32 (D), FIG. 35 (a) and FIG. 37 (C) a gate electrode formed on the upper surface of the reference) are electrically connected. 更に、信号端子6k(図33(A)、図33(C)、図35(A)および図37(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図32(D)および図35(A)参照)の上面側導体パターン2b2(図32(D)および図35(A)参照)に接続され、その結果、信号端子6k(図33(A)、図33(C)、図35(A)および図37(C)参照)とパワー半導体チップ(IGBTチップ)3a(図32(D)、図35(A)および図37(C)参照)の大電流用上面電極(エミッタ電極)とが電気的に接続されている。 Furthermore, the signal terminals 6k (Fig. 33 (A), FIG. 33 (C), FIG. 35 (A) and FIG. 37 (C) see) is, for example, via solder (not shown) such as an insulating substrate 2 (Fig. 32 (D) and is connected to the upper surface side conductor pattern 2b2 in FIG. 35 (a) refer) reference (FIG. 32 (D) and FIG. 35 (a)), as a result, the signal terminals 6k (Fig. 33 (a), FIG. 33 (C), FIG. 35 (a) and FIG. 37 (C) see) the power semiconductor chip (IGBT chip) 3a (FIG 32 (D), a large current of FIG. 35 (a) and FIG. 37 (C) see) top electrode (emitter electrode) and are electrically connected.

更に、第4の実施形態のパワー半導体モジュール100では、図35(A)に示した組立体の外囲ケース6の内側にゲル状樹脂(図示せず)が充填され、ゲル状樹脂(図示せず)によって、少なくとも絶縁基板2(図35参照)と、パワー半導体チップ(IGBTチップ)3a(図35参照)およびパワー半導体チップ(ダイオードチップ)3b,3c(図35参照)と、ボンディングワイヤ(図35(A)参照)と、外部導出端子6a,6b,6c(図33、図34および図35参照)の下端部6a4,6b4,6c4(図33(A)、図33(C)、図34および図35参照)とが覆われている。 Further, in the fourth embodiment of the power semiconductor module 100, gel-like resin (not shown) is filled in the inside of the covering case 6 of the indicated assembly FIG 35 (A), gel-like resin (shown by not), at least the insulating substrate 2 (see FIG. 35), a power semiconductor chip (IGBT chip) 3a (see FIG. 35) and the power semiconductor chips (LED chips) 3b, 3c (see FIG. 35), a bonding wire (Fig. 35 (a) and see), the external lead terminals 6a, 6b, 6c (the lower end portion of the reference 33, FIGS. 34 and 35) 6A4,6b4,6c4 (FIG. 33 (a), FIG. 33 (C), FIG. 34 and see FIG. 35) and are covered. 更に、図35(A)に示した組立体に対し、図36に示した蓋体7が被せられている。 Further, with respect to the indicated assembly FIG 35 (A), the lid 7 shown in FIG. 36 has been covered. 詳細には、蓋体7(図36、図37(A)および図37(B)参照)の装着時に、図37(A)に示すように、外部導出端子6a(図35(A)、図35(B)および図37(A)参照)の上端部6a1(図35(B)参照)が蓋体7(図36、図37(A)および図37(B)参照)の導出穴7a(図36(A)および図36(C)参照)を通され、外部導出端子6b(図35(A)、図35(C)および図37(A)参照)の上端部6b1(図35(B)参照)が蓋体7(図36、図37(A)および図37(B)参照)の導出穴7b(図36(A)および図36(C)参照)を通され、外部導出端子6c(図35(A)、図35(C)および図37(A)参照)の上端部6c1(図35(B)参照)が蓋体7(図36、図37(A)お In particular, the lid 7 when mounting the (FIG. 36, FIG. 37 (A) and FIG. 37 (B) refer), as shown in FIG. 37 (A), the external lead terminals 6a (FIG. 35 (A), FIG. 35 (B) and FIG. 37 (a) upper part 6a1 (FIG. 35 (B) refer) is the cover 7 (FIG. 36, FIG. 37 (a) and FIG. 37 (B) refer) derivation hole 7a of reference) ( Figure 36 (a) and see FIG. 36 (C)) is passed through a lead-out terminal 6b (FIG. 35 (a), the upper end portion 6 b 1 (FIG. 35 of FIG. 35 (C) and FIG. 37 (a) refer) (B ) reference) is the lid 7 (Fig. 36, passed through the outlet hole 7b of Fig. 37 (a) and FIG. 37 (B) refer) (see FIG. 36 (a) and FIG. 36 (C)), the externally leading terminals 6c (FIG. 35 (a), FIG. 35 (C) and FIG. 37 (a) refer) upper portion 6c1 (FIG. 35 (B) refer) is the cover 7 (FIG. 36, contact FIG 37 (a) び図37(B)参照)の導出穴7c(図36(A)および図36(C)参照)を通される。 Deriving hole 7c beauty Figure 37 (B) refer) is passed through (Fig. 36 (A) and FIG. 36 (C) see). 次いで、蓋体7(図36、図37(A)および図37(B)参照)の上面の凹部7f(図36(A)および図37(A)参照)にナット(図示せず)が挿入される。 Then, the lid body 7 to the nut (not shown) the upper surface of the concave portion 7f (Figure 36, Figure 37 (A) and FIG. 37 (B) refer) (see FIG. 36 (A) and FIG. 37 (A)) is inserted It is. 次いで、外部導出端子6a,6b,6c(図35、図37(A)および図37(B)参照)の上端部6a1,6b1,6c1(図34および図37(B)参照)が折り曲げられ、図37(B)に示す第4の実施形態のパワー半導体モジュール100が完成する。 Then, external lead terminals 6a, 6b, 6c upper end 6A1,6b1,6c1 (see FIG. 34 and FIG. 37 (B)) (FIG. 35, FIG. 37 (A) and FIG. 37 (B) refer) is bent, a fourth embodiment of the power semiconductor module 100 shown in FIG. 37 (B) is completed.

つまり、第4の実施形態のパワー半導体モジュール100では、図35(A)および図37(C)に示すように、大電流が流れる上面電極(エミッタ電極)と、大電流が流れる下面電極(コレクタ電極)とを有するパワー半導体チップ(IGBTチップ)3aが設けられ、大電流が流れる上面電極(アノード電極)と、大電流が流れる下面電極(カソード電極)とを有するパワー半導体チップ(ダイオードチップ)3b,3cが設けられている。 That is, in the fourth embodiment of the power semiconductor module 100, as shown in FIG. 35 (A) and FIG. 37 (C), the upper surface electrode through which a high current flows (emitter electrode), the lower electrode (collector large current flows electrode) and the power semiconductor chip (IGBT chip) 3a is provided with an upper surface electrode through which a high current flows (anode electrode), the power semiconductor chip (LED chip and a lower electrode a large current flows (the cathode electrode)) 3b , 3c are provided. また、図32(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(IGBTチップ)3aが搭載されている。 Further, as shown in FIG. 32 (A), on the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (IGBT chip) 3a is mounted. 更に、図32(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(IGBTチップ)3aの下面電極(コレクタ電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 32 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip lower surface electrode (collector electrode) of (IGBT chip) 3a but are electrically connected. また、図32(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b3に、パワー半導体チップ(ダイオードチップ)3bが搭載されている。 Further, as shown in FIG. 32 (A), on the upper surface side conductor pattern 2b3 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (LED chip) 3b is mounted. 更に、図32(B)に示すように、絶縁基板2の上面側導体パターン2b3と、パワー半導体チップ(ダイオードチップ)3bの下面電極(カソード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 32 (B), the upper surface side conductor pattern 2b3 of the insulating substrate 2, a power semiconductor chip (LED chip) 3b lower electrode (cathode electrode) of it, are electrically connected. また、図32(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(ダイオードチップ)3cが搭載されている。 Further, as shown in FIG. 32 (A), on the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (LED chip) 3c is mounted. 更に、図32(C)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(ダイオードチップ)3cの下面電極(カソード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 32 (C), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip (LED chip) 3c lower electrode (cathode electrode) of it, it is electrically connected.

また、第4の実施形態のパワー半導体モジュール100では、図32(D)に示すように、ボンディングワイヤを介して、パワー半導体チップ(IGBTチップ)3aの上面電極(エミッタ電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Further, in the fourth embodiment of the power semiconductor module 100, as shown in FIG. 32 (D), via a bonding wire, a power semiconductor chip (IGBT chip) 3a top electrode (emitter electrode) of the insulating substrate 2 the upper surface side conductor patterns 2b2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3bの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b1とが電気的に接続されている。 Furthermore, via a bonding wire, a power semiconductor chip (LED chip) 3b upper electrode (anode electrode) of the upper surface side conductor pattern 2b1 of the insulating substrate 2 are electrically connected. また、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3cの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Further, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3c (the anode electrode) and the upper conductor pattern 2b2 of the insulating substrate 2 are electrically connected.

詳細には、第4の実施形態のパワー半導体モジュール100では、まず最初に、図32(B)および図32(C)に示すように、パワー半導体チップ(IGBTチップ)3a(図32(A)および図32(B)参照)の下面電極(コレクタ電極)と絶縁基板2(図32参照)の上面側導体パターン2b1(図32(A)および図32(B)参照)との間の半田10b1(図32(B)参照)による接合、パワー半導体チップ(ダイオードチップ)3b(図32(A)および図32(C)参照)の下面電極(カソード電極)と絶縁基板2(図32参照)の上面側導体パターン2b3(図32(A)および図32(B)参照)との間の半田10b2(図32(B)参照)による接合、および、パワー半導体チップ(ダイオードチップ)3c(図3 Specifically, in the power semiconductor module 100 of the fourth embodiment, first, as shown in FIG. 32 (B) and FIG. 32 (C), the power semiconductor chips (IGBT chip) 3a (FIG 32 (A) and FIG. 32 (B) solder between the lower electrode of the reference) (the upper surface side conductor pattern of the collector electrode) and the insulating substrate 2 (see FIG. 32) 2b1 (FIG. 32 (a) reference and FIG. 32 (B)) 10b1 joining by (FIG. 32 (B) refer), the power semiconductor chips (LED chips) 3b (FIG. 32 (a) and FIG. 32 (C) see) the lower electrode (cathode electrode) of the insulating substrate 2 (see FIG. 32) bonding by solder 10b2 (see FIG. 32 (B)) between the top-side conductor pattern 2b3 (see FIG. 32 (a) and FIG. 32 (B)), and, power semiconductor chips (LED chips) 3c (Fig. 3 (A)および図32(C)参照)の下面電極(カソード電極)と絶縁基板2(図32参照)の上面側導体パターン2b1(図32(A)および図32(C)参照)との間の半田10b3(図32(C)参照)による接合が実行される。 (A) and between the lower electrode (the upper surface side conductor pattern of the cathode electrode) and an insulating substrate 2 (see FIG. 32) 2b1 (FIG. 32 (A) reference and FIG. 32 (C)) in FIG. 32 (C) see) bonding by solder 10 b 3 (see FIG. 32 (C)) of is executed. 次いで、図32(D)に示すワイヤボンディングが実行される。 Then, wire bonding shown in FIG. 32 (D) are executed. 次いで、図35(B)および図35(C)に示すように、金属製放熱板1(図30および図35参照)と絶縁基板2(図31および図35参照)の下面側導体パターン2c(図31(B)、図31(C)、図35(B)および図35(C)参照)との間の半田10a(図35(B)および図35(C)参照)による接合、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田10f2(図35(C)参照)による接合、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35( Then, as shown in FIG. 35 (B) and 35 (C), the metal radiator plate 1 lower surface side conductor pattern 2c (FIG. 30 and FIG. 35 reference) and the insulating substrate 2 (see FIG. 31 and FIG. 35) ( Figure 31 (B), FIG. 31 (C), joined by solder 10a see (FIG. 35 (B) and FIG. 35 (C)) between 35 and (B) and see FIG. 35 (C)), an insulating substrate 2 the upper surface conductor pattern (see FIGS. 31 and 35) 2b1 (FIG. 31 (a), FIG. 35 (a) and 35 (C) see) and the external lead terminal 6b (FIG. 35 (a) and 35 ( the lower end 6b4 of C) reference) (see FIG. 35 (a) and 35 (C)) solder between 10f2 (junction according to FIG. 35 (C) see), the insulating substrate 2 (see FIGS. 31 and 35) the top conductor pattern 2b2 (FIG. 31 (a), FIG. 35 (a) and 35 ( )参照)と外部導出端子6a(図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田10f1(図35(B)参照)による接合、および絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田10f3(図35(C)参照)による接合が実行される。 ) Refer) and externally leading terminal 6a (FIG. 35 (A) and FIG. 35 (B) solder 10f1 between the lower end portion of the reference) 6a4 (see FIG. 35 (A) and FIG. 35 (B)) (FIG. 35 ( joining by B) refer), and an insulating substrate 2 (upper surface side conductor pattern of the reference 31 and 35) 2b3 (FIG. 31 (a), FIG. 35 (a) and FIG. 35 (C) see) and the external lead terminals 6c bonding performed by soldering 10f3 (see FIG. 35 (C)) between the lower end portion (FIG. 35 (a) and FIG. 35 (C) see) 6c4 (see FIG. 35 (a) and FIG. 35 (C)) It is. 更に、図35(B)および図35(C)に示す半田接合の実行時に、特許文献1(特開2010−199251号公報)の図3に記載されたパワー半導体モジュールのように、ベーシング冶具(図示せず)の凹状上面にならって金属製放熱板1(図35参照)の下面が凸状に変形するように、金属製放熱板1(図35参照)がベーシング冶具(図示せず)に対して固定される。 Further, during execution of the solder joint shown in FIG. 35 (B) and FIG. 35 (C), as in the power semiconductor module described in FIG. 3 of Patent Document 1 (JP 2010-199251), Beshingu jig ( as the lower surface of following the concave upper surface of the not shown) metal radiator plate 1 (see FIG. 35) is deformed in a convex shape, the metal radiator plate 1 (see FIG. 35) is Beshingu jig (not shown) It is fixed for. 具体的には、第4の実施形態のパワー半導体モジュール100では、ベーシング冶具(図示せず)に対して金属製放熱板1(図35参照)を固定するためのねじ(図示せず)によって、外囲ケース6(図33および図35(A)参照)も共締めされる。 Specifically, in the power semiconductor module 100 of the fourth embodiment, by Beshingu jig screws for fixing the metal radiator plate 1 with respect to (not shown) (see FIG. 35) (not shown), covering case 6 (see FIG. 33 and FIG. 35 (A)) are also fastened together. つまり、図35(A)に示す状態の組立体が、ねじ(図示せず)によって、ベーシング冶具(図示せず)に対して固定される。 In other words, the assembly of state shown in FIG. 35 (A) is, by screws (not shown), is fixed to Beshingu jig (not shown).

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板1(図35参照)と絶縁基板2(図35参照)の下面側導体パターン2c(図35(B)および図35(C)参照)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present invention thought that in order to meet the recent high reliability requirements for the power semiconductor module, the lower surface side conductor pattern 2c (FIG metal radiator plate 1 (see FIG. 35) and the insulating substrate 2 (see FIG. 35) the temperature cycle test of the solder joint between the 35 (B) and see FIG. 35 (C)) was performed. 具体的には、本発明者等の研究において、金属製放熱板1(図35参照)と絶縁基板2(図35参照)の下面側導体パターン2c(図35(B)および図35(C)参照)との間の半田接合に、引張強度が低い、Sb(アンチモン)を含有しないPb(鉛)フリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the metal radiator plate 1 (see FIG. 35) and the lower surface side conductor patterns 2c of the insulating substrate 2 (see FIG. 35) (FIG. 35 (B) and FIG. 35 (C) the solder joint between the reference), the tensile strength is low, use of a non Pb (lead) free solder containing Sb (antimony), was subjected to a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図35参照)と絶縁基板2(図35参照)の下面側導体パターン2c(図35(B)および図35(C)参照)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, between the metal radiator plate 1 lower surface side conductor pattern 2c (see FIG. 35 (B) and FIG. 35 (C)) in (see FIG. 35) and the insulating substrate 2 (see FIG. 35) it was confirmed that the Pb-free solder you do not want to contain the Sb is peeled off.

本発明者等は、金属製放熱板1(図35参照)と絶縁基板2(図35参照)の下面側導体パターン2c(図35(B)および図35(C)参照)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板1(図35参照)と絶縁基板2(図35参照)の下面側導体パターン2c(図35(B)および図35(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田(合金組成が例えばSn−3.9Ag−0.6Cu−3.0Sb)を用い、温度サイクル試験を行った。 The inventors have solder between the metal radiator plate 1 lower surface side conductor patterns 2c of (see FIG. 35) and the insulating substrate 2 (see FIG. 35) (see FIG. 35 (B) and FIG. 35 (C)) considered tensile strength is insufficient, in the study of the present inventors, the lower surface side conductor pattern 2c (FIG. 35 of the metal radiator plate 1 (see FIG. 35) and the insulating substrate 2 (see FIG. 35) (B) and the solder joint between the FIG. 35 and (C) refer), high tensile strength, with the Pb-free solder containing (alloy composition, for example 3.9Ag-Sn-0.6Cu-3.0Sb) Sb, the temperature cycle test was carried out. その結果、温度サイクル試験後に、金属製放熱板1(図35参照)と絶縁基板2(図35参照)の下面側導体パターン2c(図35(B)および図35(C)参照)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 As a result, after the temperature cycle test, between the metal radiator plate 1 lower surface side conductor pattern 2c (see FIG. 35 (B) and FIG. 35 (C)) in (see FIG. 35) and the insulating substrate 2 (see FIG. 35) Pb-free solder containing of Sb has been confirmed that no peeling.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b1 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 ( a) and 35 (C) see) and the external lead terminal 6b (FIG. 33, FIG. 34, the lower end 6b4 (FIG. 35 (a) and 35 of FIG. 35 (a) and 35 (C) see) (C ) was carried out a temperature cycle test of the solder joint between the reference). 具体的には、本発明者等の研究において、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 (see FIG. 31 (A), FIG. 35 (A) and FIG. 35 (C)) the upper surface conductor pattern (see FIGS. 31 and 35) 2b1 an external lead terminal 6b to the solder joint between the lower end portion 6b4 (see FIG. 35 (a) and FIG. 35 (C)) of (33, 34, 35 (a) and see FIG. 35 (C)) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (C) see) and the external lead terminal 6b (33, 34, 35 (a) and FIG. 35 (C) see) the lower end 6b4 (FIG. 35 (a) and FIG. 35 (C) see) and Pb-free solder containing Sb between the although delamination is not observed, the insulation substrate 2 top conductor pattern (see FIGS. 31 and 35) 2b1 (FIG. 31 (a), see FIG. 35 (a) and FIG. 35 (C)) is damaged There has been confirmed.

外囲ケース6(図33および図34参照)にインサート成形されている外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の温度サイクル試験時の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース6(図33および図34参照)の温度サイクル試験時の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPb Covering case 6 (FIGS. 33 and 34 refer) to external lead terminal 6b which are insert-molded vertical direction during temperature cycle test (33, 34, 35 (A) and FIG. 35 (C) see) the thermal expansion amount and thermal contraction amount (vertical direction in FIG. 33 (B)), the vertical direction in the temperature cycle test of covering case 6 is constituted by a resin material (see FIGS. 33 and 34) (FIG. 33 (B) the vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (upper surface side conductor pattern of the reference 31 and 35) 2b1 (FIG. 31 (a), FIG. 35 (a) and Figure 35 (C) see) and the external lead terminal 6b see lower portion 6b4 (FIG. 35 (a) and FIG. 35 (C) (Figure 33, Figure 34, Figure 35 (a) and FIG. 35 (C) see)) the solder joint between the tensile strength is high, Pb containing Sb リー半田を用いると、温度サイクル試験時に、外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量と、外囲ケース6(図33および図34参照)の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)にかかる熱応力によって、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)が破損したと、本発明者等は考えた。 With free solder, when the temperature cycle test, the heat of the external lead terminal 6b vertical direction (vertical direction in FIG. 33 (B)) of (33, 34, 35 (A) and FIG. 35 (C) see) and expansion amount and thermal contraction amount, the difference between the vertical thermal expansion amount and thermal contraction amount (vertical direction in FIG. 33 (B)) of the covering case 6 (see FIG. 33 and FIG. 34), containing Sb can not be adequately absorbed by the Pb-free solder of deformation, so that the insulating substrate 2 top side conductive pattern (see FIG. 31 and FIG. 35) 2b1 (FIG. 31 (a), FIG. 35 (a) and 35 by thermal stress applied to the (C) see), the insulating substrate 2 (upper surface side conductor pattern of the reference 31 and 35) 2b1 (FIG. 31 (a), see FIG. 35 (a) and FIG. 35 (C)) is broken and the, the inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), see FIG. 35 (A) and 35 (C)) and external lead terminal 6b to the solder joint between the lower end portion 6b4 of the (33, 34, 35 (a) and FIG. 35 (C) see) (see FIG. 35 (a) and FIG. 35 (C)), tensile strength It is low, using a solder Pb-free containing no (alloy composition, for example 0.3Ag-Sn-0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) Sb, was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図33、図34、図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (C) see) and the external lead terminal 6b is Pb-free solder containing no Sb between (33, 34, 35 (a) and FIG. 35 (C) see) the lower end 6b4 (see FIG. 35 (a) and FIG. 35 (C)) not peeled off, top-side conductor pattern 2b1 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (a), see FIG. 35 (a) and 35 (C)) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 ( a) and 35 (B) refer) and the external lead terminal 6a (Figure 33, Figure 34, the lower end portion 6a4 (FIG. 35 (a) and 35 of FIG. 35 (a) and 35 (B) refer) (B ) was carried out a temperature cycle test of the solder joint between the reference). 具体的には、本発明者等の研究において、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (B) refer) an external lead terminal 6a to the solder joint between the lower end portion 6a4 of (33, 34, 35 (a) and FIG. 35 (B) refer) (see FIG. 35 (a) and FIG. 35 (B)) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), see FIG. 35 (A) and 35 (B)) and the externally leading terminals 6a (33, 34, 35 (a) and FIG. 35 (B) refer) lower end 6a4 (FIG. 35 (a) and FIG. 35 (B) refer) and Pb-free solder containing Sb between the although delamination is not observed, the insulation substrate 2 top conductor pattern (see FIGS. 31 and 35) 2b2 (FIG. 31 (a), see FIG. 35 (a) and FIG. 35 (B)) is damaged There has been confirmed.

外囲ケース6(図33および図34参照)にインサート成形されている外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の温度サイクル試験時の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース6(図33および図34参照)の温度サイクル試験時の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPb Covering case 6 (FIGS. 33 and 34 refer) to external lead terminals 6a which is insert-molded vertical direction during temperature cycle test (33, 34, 35 (A) and FIG. 35 (B) refer) the thermal expansion amount and thermal contraction amount (vertical direction in FIG. 33 (B)), the vertical direction in the temperature cycle test of covering case 6 is constituted by a resin material (see FIGS. 33 and 34) (FIG. 33 (B) the vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (upper surface side conductor pattern of the reference 31 and 35) 2b2 (FIG. 31 (a), FIG. 35 (a) and Figure 35 (B) refer) and the external lead terminal 6a see lower portion 6a4 (FIG. 35 (a) and 35 (Figure 33, Figure 34, Figure 35 (a) and 35 (B) refer) (B)) the solder joint between the tensile strength is high, Pb containing Sb リー半田を用いると、温度サイクル試験時に、外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量と、外囲ケース6(図33および図34参照)の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)にかかる熱応力によって、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)が破損したと、本発明者等は考えた。 With free solder, when the temperature cycle test, the heat of the external lead terminals 6a vertical direction (vertical direction in FIG. 33 (B)) of (33, 34, 35 (A) and FIG. 35 (B) refer) and expansion amount and thermal contraction amount, the difference between the vertical thermal expansion amount and thermal contraction amount (vertical direction in FIG. 33 (B)) of the covering case 6 (see FIG. 33 and FIG. 34), containing Sb can not be adequately absorbed by the Pb-free solder of deformation, so that the insulating substrate 2 top side conductive pattern (see FIG. 31 and FIG. 35) 2b2 (FIG. 31 (a), FIG. 35 (a) and 35 by thermal stress applied to the (B) refer to), (upper surface side conductor pattern 2b2 see FIGS. 31 and 35) (FIG. 31 (a) an insulating substrate 2, see FIG. 35 (a) and 35 (B)) is broken and the, the inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top conductor pattern (see FIGS. 31 and 35) 2b2 (FIG. 31 (A), see FIG. 35 (A) and FIG. 35 (B)) and external lead terminal 6a the solder joint between the lower end portion 6a4 of (33, 34, 35 (a) and FIG. 35 (B) refer) (see FIG. 35 (a) and FIG. 35 (B)), tensile strength It is low, using a solder Pb-free containing no (alloy composition, for example 0.3Ag-Sn-0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) Sb, was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図33、図34、図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), see FIG. 35 (A) and 35 (B)) and the externally leading terminals 6a is Pb-free solder containing no Sb between the lower end portion 6a4 of (33, 34, 35 (a) and FIG. 35 (B) refer) (see FIG. 35 (a) and FIG. 35 (B)) not peeled off, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (a), see FIG. 35 (a) and 35 (B)) was also confirmed that no damage.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors in order to meet recent reliability requirements for power semiconductor modules, top-side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 ( a) and 35 (C) see) and the external lead terminals 6c (FIG. 33, FIG. 34, the lower end portion 6c4 (FIG. 35 (a) and 35 of FIG. 35 (a) and 35 (C) see) (C ) was carried out a temperature cycle test of the solder joint between the reference). 具体的には、本発明者等の研究において、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 (see FIG. 31 (A), FIG. 35 (A) and FIG. 35 (C)) the upper surface conductor pattern (see FIGS. 31 and 35) 2b3 an externally leading terminal 6c the solder joint between the lower end portion 6c4 (see FIG. 35 (a) and FIG. 35 (C)) of (33, 34, 35 (a) and see FIG. 35 (C)) , tensile strength is high, using a Pb-free solder containing Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (C) see) and the external lead terminals 6c (33, 34, 35 (a) and FIG. 35 (C) see) the lower end 6c4 (FIG. 35 (a) and FIG. 35 (C) see) and Pb-free solder containing Sb between the although delamination is not observed, the insulation substrate 2 top conductor pattern (see FIGS. 31 and 35) 2b3 (FIG. 31 (a), see FIG. 35 (a) and FIG. 35 (C)) is damaged There has been confirmed.

外囲ケース6(図33および図34参照)にインサート成形されている外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の温度サイクル試験時の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量と、樹脂材料によって構成されている外囲ケース6(図33および図34参照)の温度サイクル試験時の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田接合に、引張強度が高い、Sbを含有するPb Covering case 6 (FIGS. 33 and 34 refer) to external lead terminals 6c which are insert-molded vertical direction during temperature cycle test (33, 34, 35 (A) and FIG. 35 (C) see) the thermal expansion amount and thermal contraction amount (vertical direction in FIG. 33 (B)), the vertical direction in the temperature cycle test of covering case 6 is constituted by a resin material (see FIGS. 33 and 34) (FIG. 33 (B) the vertical direction) and the thermal expansion amount and thermal contraction amount is different for the insulating substrate 2 (upper surface side conductor pattern of the reference 31 and 35) 2b3 (FIG. 31 (a), FIG. 35 (a) and Figure 35 (C) see) and the external lead terminals 6c see lower portion 6c4 (FIG. 35 (a) and FIG. 35 (C) (Figure 33, Figure 34, Figure 35 (a) and FIG. 35 (C) see)) the solder joint between the tensile strength is high, Pb containing Sb リー半田を用いると、温度サイクル試験時に、外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量と、外囲ケース6(図33および図34参照)の上下方向(図33(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)にかかる熱応力によって、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)が破損したと、本発明者等は考えた。 With free solder, when the temperature cycle test, the heat of the external lead terminals 6c vertical direction (vertical direction in FIG. 33 (B)) of (33, 34, 35 (A) and FIG. 35 (C) see) and expansion amount and thermal contraction amount, the difference between the vertical thermal expansion amount and thermal contraction amount (vertical direction in FIG. 33 (B)) of the covering case 6 (see FIG. 33 and FIG. 34), containing Sb can not be adequately absorbed by the Pb-free solder of deformation, so that the insulating substrate 2 top side conductive pattern (see FIG. 31 and FIG. 35) 2b3 (FIG. 31 (a), FIG. 35 (a) and 35 by thermal stress applied to the (C) see), the insulating substrate 2 (upper surface side conductor pattern of the reference 31 and 35) 2b3 (FIG. 31 (a), see FIG. 35 (a) and FIG. 35 (C)) is broken and the, the inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), see FIG. 35 (A) and 35 (C)) and external lead terminal 6c the solder joint between the lower end portion 6c4 of the (33, 34, 35 (a) and FIG. 35 (C) see) (see FIG. 35 (a) and FIG. 35 (C)), tensile strength It is low, using a solder Pb-free containing no (alloy composition, for example 0.3Ag-Sn-0.7Cu-0.035Ni, like Sn-0.7Cu-0.05Ni) Sb, was carried out a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図33、図34、図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (C) see) and the external lead terminals 6c is Pb-free solder containing no Sb between (33, 34, 35 (a) and FIG. 35 (C) see) the lower end 6c4 (see FIG. 35 (a) and FIG. 35 (C)) not peeled off, top-side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (a), see FIG. 35 (a) and 35 (C)) was also confirmed that no damage.

本発明者等の研究結果に鑑み、第4の実施形態のパワー半導体モジュール100では、金属製放熱板1(図30および図35参照)と絶縁基板2(図31および図35参照)の下面側導体パターン2c(図31(B)、図31(C)、図35(B)および図35(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図35(B)および図35(C)参照)が用いられている。 In view of the findings of the present inventors, in the power semiconductor module 100 of the fourth embodiment, the lower surface side of the metal radiator plate 1 (see FIGS. 30 and 35) and the insulating substrate 2 (see FIGS. 31 and 35) conductor patterns 2c (FIG. 31 (B), FIG. 31 (C), FIG. 35 (B) and see FIG. 35 (C)) to the solder joint between, Pb-free solder 10a containing Sb (FIG. 35 (B ) and refer to FIG. 35 (C)) is used.

そのため、第4の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の金属製放熱板1(図30および図35参照)と絶縁基板2(図31および図35参照)の下面側導体パターン2c(図31(B)、図31(C)、図35(B)および図35(C)参照)との間の半田10a(図35(B)および図35(C)参照)の剥離を回避することができ、金属製放熱板1(図30および図35参照)と絶縁基板2(図31および図35参照)の下面側導体パターン2c(図31(B)、図31(C)、図35(B)および図35(C)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the fourth embodiment, the lower surface side conductor of the metal radiator plate 1 after the temperature cycle test (see FIGS. 30 and 35) and the insulating substrate 2 (see FIGS. 31 and 35) peeling of the pattern 2c solder 10a (see FIG. 35 (B) and FIG. 35 (C)) between (FIG. 31 (B), see FIG. 31 (C), FIG. 35 (B) and FIG. 35 (C)) can be avoided, metal heat radiating plate 1 (see FIGS. 30 and 35) and the lower surface side conductor patterns 2c of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (B), FIG. 31 (C) , it is possible to improve the reliability of the solder joint between the FIG. 35 (B) and see FIG. 35 (C)).

更に、第4の実施形態のパワー半導体モジュール100では、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図35(B)および図35(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f2(図35(C)参照)が用いられている。 Further, in the power semiconductor module 100 of the fourth embodiment, the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (C) see ) and the solder joint between the external lead terminal 6b see lower portion 6b4 (FIG. 35 (a) and 35 (FIG. 35 (a) and 35 (C) see) (C)), containing Sb Pb-free solder 10a (FIG. 35 (B) and FIG. 35 (C) see) tensile strength is lower than, Pb-free solder 10f2 containing no Sb (see FIG. 35 (C)) is used.

そのため、第4の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図35(A)および図35(C)参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田10f2(図35(C)参照)の剥離および絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)の破損を同時に回避することができ、絶縁基板2(図31および図35参照)の上面側導体パターン2b1(図31(A)、図35(A)および図35(C)参照)と外部導出端子6b(図35(A)および図35( Therefore, according to the power semiconductor module 100 of the fourth embodiment, the upper surface side conductor pattern 2b1 (FIG. 31 of the insulating substrate 2 after the temperature cycle test (see FIGS. 31 and 35) (A), FIG. 35 (A) and FIG. 35 (C) see) solder between the external lead terminal 6b see lower portion 6b4 (FIG. 35 (a) and 35 (FIG. 35 (a) and 35 (C) see) (C)) 10f2 of the upper surface side conductor pattern 2b1 (see FIG. 31 (a), FIG. 35 (a) and 35 (C)) of the stripping and the insulating substrate 2 (see FIGS. 31 and 35) (FIG. 35 (C) see) damage can be avoided at the same time, the insulating substrate 2 top conductor pattern (see FIGS. 31 and 35) 2b1 (FIG. 31 (a), FIG. 35 (a) and FIG. 35 (C) see) and the external lead terminal 6b (FIG. 35 (A) and 35 ( )参照)の下端部6b4(図35(A)および図35(C)参照)との間の半田接合の信頼性を向上させることができる。 ) Reference) the lower end 6b4 (it is possible to improve the solder joint reliability between the FIG. 35 (A) and see FIG. 35 (C)) of.

また、第4の実施形態のパワー半導体モジュール100では、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図35(B)および図35(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f1(図35(B)参照)が用いられている。 Further, in the power semiconductor module 100 of the fourth embodiment, the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), see FIG. 35 (A) and 35 (B) ) and the solder joint between the external lead terminals 6a see lower portion 6a4 (FIG. 35 (a) and 35 (FIG. 35 (a) and 35 (B) refer) (B)), containing Sb Pb-free solder 10a (FIG. 35 (B) and FIG. 35 (C) see) tensile strength is lower than, Pb-free solder 10f1 containing no Sb (see FIG. 35 (B)) is used.

そのため、第4の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図35(A)および図35(B)参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田10f1(図35(B)参照)の剥離および絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)の破損を同時に回避することができ、絶縁基板2(図31および図35参照)の上面側導体パターン2b2(図31(A)、図35(A)および図35(B)参照)と外部導出端子6a(図35(A)および図35( Therefore, according to the power semiconductor module 100 of the fourth embodiment, the upper surface side conductor pattern 2b2 (FIG. 31 of the insulating substrate 2 after the temperature cycle test (see FIGS. 31 and 35) (A), FIG. 35 (A) and FIG. 35 (B) refer) and solder between the external lead terminals 6a see lower portion 6a4 (FIG. 35 (a) and 35 (FIG. 35 (a) and 35 (B) refer) (B)) 10f1 (Figure 35 (B) refer) peeling and the insulating substrate 2 on the upper surface side conductor pattern (see FIGS. 31 and 35) 2b2 (see FIG. 31 (a), FIG. 35 (a) and FIG. 35 (B)) it is possible to avoid damage at the same time, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (a), see FIG. 35 (a) and 35 (B)) and the externally leading terminal 6a (FIG. 35 (A) and 35 ( )参照)の下端部6a4(図35(A)および図35(B)参照)との間の半田接合の信頼性を向上させることができる。 ) Reference) the lower end 6a4 (it is possible to improve the solder joint reliability between the FIG. 35 (A) and FIG. 35 (B) refer) of.

更に、第4の実施形態のパワー半導体モジュール100では、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図35(B)および図35(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f3(図35(C)参照)が用いられている。 Further, in the power semiconductor module 100 of the fourth embodiment, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 31 and FIG. 35) (FIG. 31 (A), FIG. 35 (A) and 35 (C) see ) and the solder joint between the external lead terminals 6c see lower portion 6c4 (FIG. 35 (a) and 35 (FIG. 35 (a) and 35 (C) see) (C)), containing Sb Pb-free solder 10a (FIG. 35 (B) and FIG. 35 (C) see) tensile strength is lower than, Pb-free solder 10f3 containing no Sb (see FIG. 35 (C)) is used.

そのため、第4の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図35(A)および図35(C)参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田10f3(図35(C)参照)の剥離および絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)の破損を同時に回避することができ、絶縁基板2(図31および図35参照)の上面側導体パターン2b3(図31(A)、図35(A)および図35(C)参照)と外部導出端子6c(図35(A)および図35( Therefore, according to the power semiconductor module 100 of the fourth embodiment, the upper surface side conductor pattern 2b3 (FIG. 31 of the insulating substrate 2 after the temperature cycle test (see FIGS. 31 and 35) (A), FIG. 35 (A) and FIG. 35 (C) see) solder between the external lead terminals 6c see lower portion 6c4 (FIG. 35 (a) and 35 (FIG. 35 (a) and 35 (C) see) (C)) 10f3 of the upper surface side conductor pattern 2b3 (see FIG. 31 (a), FIG. 35 (a) and 35 (C)) of the stripping and the insulating substrate 2 (see FIGS. 31 and 35) (FIG. 35 (C) see) damage can be avoided at the same time, the insulating substrate 2 top conductor pattern (see FIGS. 31 and 35) 2b3 (FIG. 31 (a), FIG. 35 (a) and FIG. 35 (C) see) and the external lead terminal 6c (FIG. 35 (A) and 35 ( )参照)の下端部6c4(図35(A)および図35(C)参照)との間の半田接合の信頼性を向上させることができる。 ) Reference) the lower end 6c4 (it is possible to improve the solder joint reliability between the FIG. 35 (A) and see FIG. 35 (C)) of.

第4の実施形態のパワー半導体モジュール100では、半田10b1,10b2(図32(B)参照)として、Sbを含有するPbフリー半田10a(図35(B)および図35(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第4の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b1,10b2(図32(B)参照)として、半田10a(図35(B)および図35(C)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 In the fourth embodiment of the power semiconductor module 100, as the solder 10b1 and 10b2 (see FIG. 32 (B)), than Pb-free solder 10a containing Sb (see FIG. 35 (B) and FIG. 35 (C)) tensile strength is low, although Pb-free solder is used containing no Sb, the modification of the power semiconductor module 100 of the fourth embodiment, instead, as the solder 10b1 and 10b2 (see FIG. 32 (B)) solder 10a (FIG. 35 (B) and FIG. 35 (C) see) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

また、第4の実施形態のパワー半導体モジュール100では、半田10b3(図32(C)参照)として、Sbを含有するPbフリー半田10a(図35(B)および図35(C)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第4の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b3(図32(C)参照)として、半田10a(図35(B)および図35(C)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Further, in the fourth embodiment of the power semiconductor module 100, as the solder 10 b 3 (see FIG. 32 (C)), than Pb-free solder 10a containing Sb (see FIG. 35 (B) and FIG. 35 (C)) low tensile strength, but Pb-free solder containing no Sb is used, the modification of the power semiconductor module 100 of the fourth embodiment, instead, as the solder 10 b 3 (see FIG. 32 (C)), solder 10a (FIG. 35 (B) and FIG. 35 (C) see) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

以下、本発明のパワー半導体モジュールの第5の実施形態について説明する。 Hereinafter, a description of a fifth embodiment of a power semiconductor module of the present invention. 図38は第5の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 Figure 38 is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the fifth embodiment. 詳細には、図38(A)は金属製放熱板1の平面図、図38(B)は図38(A)のA4−A4線に沿った鉛直断面図である。 In particular, FIG. 38 (A) is a plan view of the metal radiator plate 1, FIG. 38 (B) is a vertical sectional view taken along the line A4-A4 of FIG. 38 (A). 図39は第5の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Figure 39 is a view showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the fifth embodiment. 詳細には、図39(A)は絶縁基板2の平面図、図39(B)は図39(A)のB4−B4線に沿った鉛直断面図、図39(C)は絶縁基板2の底面図である。 In particular, FIG. 39 (A) is a plan view of an insulating substrate 2, a vertical cross-sectional view taken along the line B4-B4 of FIG. 39 (B) Fig. 39 (A), FIG. 39 (C) is an insulating substrate 2 it is a bottom view. 図40は絶縁基板2上にパワー半導体チップ3a,3b,3c,3dが搭載される様子等を示した図である。 Figure 40 is a diagram showing a state such that the power semiconductor chip 3a on the insulating substrate 2, 3b, 3c, 3d is mounted. 詳細には、図40(A)は絶縁基板2上にパワー半導体チップ(IGBTチップ)3a,3bおよびパワー半導体チップ(ダイオードチップ)3c,3dが搭載された状態を示した平面図である。 In particular, FIG. 40 (A) is a plan view showing a state in which the power semiconductor chip (IGBT chip) 3a on the insulating substrate 2, 3b and the power semiconductor chips (LED chips) 3c, 3d is mounted. 図40(B)は図40(A)のC4−C4線に沿った分解組立断面図である。 Figure 40 (B) is an exploded cross-sectional view taken along the C4-C4 line in FIG. 40 (A). 図40(C)は図40(A)に示した組立体に対してワイヤボンディングを行うことにより得られる組立体の平面図である。 Figure 40 (C) is a plan view of the resulting assembly by wire bonding with respect to the assembly shown in FIG. 40 (A).

図41は第5の実施形態のパワー半導体モジュール100の一部を構成する蓋体7の部品図である。 Figure 41 is a part view of a lid member 7 which constitutes a part of the power semiconductor module 100 of the fifth embodiment. 詳細には、図41(A)は蓋体7の平面図、図41(B)は蓋体7の右側面図、図41(C)は蓋体7の正面図、図41(D)は蓋体7の底面図である。 In particular, FIG. 41 (A) is a plan view of the lid 7, FIG. 41 (B) is a right side view of the cover 7, Fig. 41 (C) is a front view of the lid 7, FIG. 41 (D) is it is a bottom view of the cover 7. 図42は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体を示した図である。 Figure 42 is a diagram showing an external lead terminals 6a, 6b, 6c and signal terminals 6j, 6k, 6m, an assembly obtained by attaching the lid 7 to 6n. 詳細には、図42(A)は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体の平面図、図42(B)は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体の正面図、図42(C)は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体の右側面図である。 In particular, FIG. 42 (A) is externally drawn terminals 6a, 6b, 6c and signal terminals 6j, 6k, 6 m, plan view of the assembly obtained by attaching the 6n the lid 7, FIG. 42 (B) is external lead terminals 6a, 6b, 6c and signal terminals 6j, 6k, 6 m, a front view of the assembly obtained by attaching the 6n the lid 7, FIG. 42 (C) is externally drawn terminals 6a, 6b, 6c and signal terminals 6j, a right side view of a 6k, 6 m, the assembly obtained by attaching the 6n the lid 7.

図43は図42に示した組立体のうちの蓋体7を透視して見た外部導出端子6a,6b,6cの図である。 Figure 43 is an external lead terminal 6a, 6b, Figure 6c, as viewed by fluoroscopy the lid 7 of the assembly shown in FIG. 42. 詳細には、図43(A)は外部導出端子6a,6b,6cの平面図、図43(B)は外部導出端子6a,6b,6cの正面図、図43(C)は外部導出端子6c(6a,6b)の右側面図である。 In particular, FIG. 43 (A) is externally drawn terminals 6a, 6b, 6c plan view of FIG. 43 (B) is externally drawn terminals 6a, 6b, 6c front view of FIG. 43 (C) is the externally leading terminals 6c (6a, 6b) is a right side view of the. 図44は図42に示した組立体のうちの蓋体7を透視して見た信号端子6j,6k,6m,6nの図である。 Figure 44 is a perspective of the cover 7 when viewed signal terminals 6j, 6k, 6m, of 6n Figure of the indicated assembly in Figure 42. 詳細には、図44(A)は信号端子6j,6k,6m,6nの平面図、図44(B)は信号端子6m(6j,6k,6n)の正面図、図44(C)は信号端子6j,6k,6m,6nの右側面図である。 In particular, FIG. 44 (A) is a signal terminal 6j, 6k, 6 m, plan view of 6n, FIG 44 (B) is a signal terminal 6m (6j, 6k, 6n) front view of FIG. 44 (C) is the signal terminals 6j, 6k, 6m, is a right side view of 6n. 図45は図38に示した金属製放熱板1上に、図40(C)に示した組立体が搭載され、その上に図42に示した組立体が搭載される様子を示した図である。 Figure 45 is on the metal radiator plate 1 shown in FIG. 38, is mounted assembly shown in FIG. 40 (C), in view illustrating how the assembly shown in FIG. 42 is mounted thereon is there. 詳細には、図45(A)は図38に示した金属製放熱板1上に、図40(C)に示した組立体が搭載され、その上に図42に示した組立体が搭載された状態を示した平面図である。 In particular, FIG. 45 (A) is formed on the metal heat dissipating plate 1 shown in FIG. 38, is mounted assembly shown in FIG. 40 (C), the assembly shown in FIG. 42 is mounted thereon and a state a plan view showing a. 図45(B)は図38に示した金属製放熱板1上に、図40(C)に示した組立体が搭載され、その上に図42に示した組立体が搭載される様子を、蓋体7を透視して示した概略的な分解組立図である。 Figure 45 (B) is formed on the metal heat dissipating plate 1 shown in FIG. 38, it is mounted assembly shown in FIG. 40 (C), how the assembly shown in FIG. 42 is mounted thereon, it is a schematic exploded view showing perspectively a cover 7.

図46は図45(A)に示した組立体上に被せられる外囲ケース6の部品図である。 Figure 46 is a part view of a covering case 6 for covering the the indicated assembly on Figure 45 (A). 詳細には、図46(A)は外囲ケース6の平面図、図46(B)は図46(A)のK4−K4線に沿った鉛直断面図、図46(C)は外囲ケース6の底面図である。 In particular, a plan view, FIG. 46 (B) is a vertical sectional view taken along the K4-K4 line in FIG. 46 (A), FIG. 46 (C) is covering case of FIG. 46 (A) is covering case 6 6 is a bottom view of. 図47は第5の実施形態のパワー半導体モジュール100を示した図である。 Figure 47 is a diagram showing the power semiconductor module 100 of the fifth embodiment. 詳細には、図47(A)は図45(A)に示した組立体上に、図46に示した外囲ケース6が被せられることにより得られる第5の実施形態のパワー半導体モジュール100の平面図である。 In particular, the assembly on shown in FIG. 47 (A) Fig. 45 (A), of a fifth embodiment of the power semiconductor module 100 of the covering case 6 is obtained by being covered as shown in FIG. 46 it is a plan view. 図47(B)は第5の実施形態のパワー半導体モジュール100の概略的な鉛直断面図である。 Figure 47 (B) is a schematic vertical cross-sectional view of the power semiconductor module 100 of the fifth embodiment. 図47(C)は第5の実施形態のパワー半導体モジュール100の等価回路図である。 Figure 47 (C) is an equivalent circuit diagram of the power semiconductor module 100 of the fifth embodiment.

第5の実施形態のパワー半導体モジュール100では、図45(B)に示すように、パワー半導体チップ(IGBTチップ)3a,3b(図40参照)およびパワー半導体チップ(ダイオードチップ)3c,3d(図40参照)が発生した熱を放熱するための金属製放熱板1(図38および図45参照)の上面と、絶縁基板2(図39および図45参照)の絶縁層2a(図39および図45(B)参照)の下面側に形成された下面側導体パターン2c(図39(B)、図39(C)および図45(B)参照)との間に半田10a(図45(B)参照)が配置されている。 In the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 45 (B), the power semiconductor chips (IGBT chip) 3a, 3b (see FIG. 40) and the power semiconductor chips (LED chips) 3c, 3d (Fig. and the upper surface of the 40 reference) are metallic radiating plate for radiating heat generated 1 (see FIGS. 38 and 45), the insulating layer 2a of the insulating substrate 2 (see FIGS. 39 and 45) (FIGS. 39 and 45 (B) a lower surface side conductor pattern 2c formed on the lower surface side of the reference) (FIG. 39 (B), the solder 10a (FIG. 45 (B) refer to between the FIG. 39 (C) and FIG. 45 (B) refer) ) are arranged. また、図40(B)に示すように、絶縁基板2(図39および図40参照)の上面側導体パターン2b1(図39(A)、図39(B)、図40(A)および図40(B)参照)とパワー半導体チップ(IGBTチップ)3a(図40(A)および図40(B)参照)の下面電極(コレクタ電極)との間に半田10b1(図40(B)参照)が配置されている。 Further, as shown in FIG. 40 (B), the insulating substrate 2 top conductor pattern (see FIGS. 39 and 40) 2b1 (FIG. 39 (A), FIG. 39 (B), FIG. 40 (A) and FIG. 40 (B) refer) and the power semiconductor chip (IGBT chip) 3a (FIG 40 (a) see (solder 10b1 (FIG. 40 (B between the collector electrode)) lower electrode and of FIG. 40 (B) refer)) is It is located. 更に、絶縁基板2(図39および図40参照)の上面側導体パターン2b3(図39(A)、図39(B)、図40(A)および図40(B)参照)とパワー半導体チップ(IGBTチップ)3b(図40(A)および図40(B)参照)の下面電極(コレクタ電極)との間に半田10b2(図40(B)参照)が配置されている。 Furthermore, the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 39 and 40) (FIG. 39 (A), FIG. 39 (B), FIG. 40 (A) and 40 (B) refer) and the power semiconductor chip ( IGBT chip) 3b see (solder 10b2 (FIG. 40 (B between the collector electrode)) lower electrode (FIG. 40 (a) and FIG. 40 (B) refer)) are arranged. また、図40(B)に示すように、絶縁基板2(図39および図40参照)の上面側導体パターン2b1(図39(A)、図39(B)、図40(A)および図40(B)参照)とパワー半導体チップ(ダイオードチップ)3c(図40(A)および図40(B)参照)の下面電極(カソード電極)との間に半田10b3(図40(B)参照)が配置されている。 Further, as shown in FIG. 40 (B), the insulating substrate 2 top conductor pattern (see FIGS. 39 and 40) 2b1 (FIG. 39 (A), FIG. 39 (B), FIG. 40 (A) and FIG. 40 (B) refer) and the power semiconductor chip (diode chip) 3c (Fig. 40 (a) see (solder 10 b 3 (FIG. 40 (B between the cathode electrode)) lower electrode and of FIG. 40 (B) refer)) is It is located. 更に、図40(B)に示すように、絶縁基板2(図39および図40参照)の上面側導体パターン2b3(図39(A)、図39(B)、図40(A)および図40(B)参照)とパワー半導体チップ(ダイオードチップ)3d(図40(A)および図40(B)参照)の下面電極(カソード電極)との間に半田10b4(図40(B)参照)が配置されている。 Furthermore, as shown in FIG. 40 (B), the insulating substrate 2 top conductor pattern (see FIGS. 39 and 40) 2b3 (FIG. 39 (A), FIG. 39 (B), FIG. 40 (A) and FIG. 40 (B) refer) and the power semiconductor chip (diode chip) 3d (FIG. 40 (a) see (solder 10b4 (FIG. 40 (B between the cathode electrode)) lower electrode and of FIG. 40 (B) refer)) is It is located.

また、第5の実施形態のパワー半導体モジュール100では、図40(C)に示すように、パワー半導体チップ(IGBTチップ)3aの大電流用上面電極(エミッタ電極)と絶縁基板2(図39および図40(C)参照)の上面側導体パターン2b2(図39(A)および図40(C)参照)とがボンディングワイヤによって接続されている。 Further, in the fifth embodiment of the power semiconductor module 100, shown in Figure 40 (C), the power semiconductor chips (IGBT chip) 3a large current upper-surface electrode (emitter electrode) and the insulating substrate 2 (FIG. 39 and Figure 40 and the top surface conductor pattern 2b2 of (C) see) see (FIG. 39 (a) and FIG. 40 (C)) are connected by a bonding wire. 更に、パワー半導体チップ(IGBTチップ)3aの上面に形成されたゲート電極と絶縁基板2(図39および図40(C)参照)の上面側導体パターン2b4(図39(A)および図40(C)参照)とがボンディングワイヤによって接続されている。 Furthermore, the upper surface side conductor pattern 2b4 of the power semiconductor chip (IGBT chips) 3a of the insulating gate electrode formed on the upper surface substrate 2 (see FIGS. 39 and 40 (C)) (FIG. 39 (A) and FIG. 40 (C ) reference) and are connected by a bonding wire. また、パワー半導体チップ(IGBTチップ)3bの大電流用上面電極(エミッタ電極)と絶縁基板2(図39および図40(C)参照)の上面側導体パターン2b1(図39(A)および図40(C)参照)とがボンディングワイヤによって接続されている。 The upper surface side conductor pattern of the power semiconductor chip (IGBT chip) 3b high-current top electrode (emitter electrode) and the insulating substrate 2 (see FIGS. 39 and 40 (C)) 2b1 (FIG. 39 (A) and FIG. 40 (C) see) are connected by a bonding wire. 更に、パワー半導体チップ(IGBTチップ)3bの上面に形成されたゲート電極と絶縁基板2(図39および図40(C)参照)の上面側導体パターン2b5(図39(A)および図40(C)参照)とがボンディングワイヤによって接続されている。 Furthermore, the upper surface side conductor pattern 2b5 of the power semiconductor chip (IGBT chips) 3b of the insulating substrate and a gate electrode formed on the upper surface 2 (see FIGS. 39 and 40 (C)) (FIG. 39 (A) and FIG. 40 (C ) reference) and are connected by a bonding wire. また、パワー半導体チップ(ダイオードチップ)3cの上面電極(アノード電極)と絶縁基板2(図39および図40(C)参照)の上面側導体パターン2b2(図39(A)および図40(C)参照)とがボンディングワイヤによって接続されている。 The power semiconductor chips (LED chips) 3c top electrode (anode electrode) and the insulating substrate 2 top-side conductor pattern (FIG. 39 and FIG. 40 (C) see) 2b2 (FIG. 39 (A) and FIG. 40 (C) see) are connected by a bonding wire. 更に、パワー半導体チップ(ダイオードチップ)3dの上面電極(アノード電極)と絶縁基板2(図39および図40(C)参照)の上面側導体パターン2b1(図39(A)および図40(C)参照)とがボンディングワイヤによって接続されている。 Furthermore, power semiconductor chips (LED chips) 3d top electrode (anode electrode) and the insulating substrate 2 top-side conductor pattern (FIG. 39 and FIG. 40 (C) see) 2b1 (FIG. 39 (A) and FIG. 40 (C) see) are connected by a bonding wire.

更に、第5の実施形態のパワー半導体モジュール100では、図41に示すように、例えば樹脂材料の成形によって形成された電気絶縁性の蓋体7が設けられている。 Further, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 41, for example, the lid 7 of electrically insulating formed by molding of a resin material is provided. 詳細には、第5の実施形態のパワー半導体モジュール100では、絶縁基板2(図39参照)の位置決め穴2h(図39(A)および図39(C)参照)および金属製放熱板1(図38参照)の位置決め穴1h(図38(A)参照)に挿入される先端部を有する脚部7g(図41(B)、図41(C)および図41(D)参照)が、蓋体7(図41参照)に設けられている。 Specifically, in the power semiconductor module 100 of the fifth embodiment, the insulating substrate 2 positioning hole 2h (see FIG. 39) (see FIG. 39 (A) and FIG. 39 (C)) and the metal heat radiating plate 1 (FIG. 38 positioning hole 1h of the reference) legs 7g having a tip portion inserted into (FIG. 38 (a) refer) (FIG. 41 (B), see FIG. 41 (C) and FIG. 41 (D)) is, the lid It provided 7 (see FIG. 41).

また、第5の実施形態のパワー半導体モジュール100では、図43(A)および図43(B)に示すように、上下方向(図43(B)の上下方向)に延びている上端部6a1と、屈曲している中央部6a2と、水平方向に延びている下端部6a4とを有する外部導出端子6aが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 43 (A) and FIG. 43 (B), an upper end portion 6a1 extending in the vertical direction (vertical direction in FIG. 43 (B)) , a central portion 6a2 which is bent, the external lead terminals 6a and a lower end 6a4 extending in a horizontal direction is formed by press working of a metallic material, for example. また、第5の実施形態のパワー半導体モジュール100では、図43(A)および図43(B)に示すように、上下方向(図43(B)の上下方向)に延びている上端部6b1と、屈曲している中央部6b2と、水平方向に延びている下端部6b4とを有する外部導出端子6bが、例えば金属材料のプレス加工によって、外部導出端子6a(図43(A)および図43(B)参照)と同一形状に形成されている。 Further, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 43 (A) and FIG. 43 (B), the upper end portion 6b1 extending in the vertical direction (vertical direction in FIG. 43 (B)) , a central portion 6b2 which is bent, the external lead-out terminal 6b and a lower end portion 6b4 extending in the horizontal direction, by pressing the metallic material, for example, an external lead-out terminal 6a (FIG. 43 (a) and 43 ( B) reference) are formed in the same shape as the. 更に、第5の実施形態のパワー半導体モジュール100では、図43に示すように、上下方向(図43(B)および図43(C)の上下方向)に延びている上端部6c1と、屈曲している中央部6c2と、水平方向(図43(C)の左右方向)に延びている下端部6c4とを有する外部導出端子6cが、例えば金属材料のプレス加工によって、外部導出端子6a(図43(A)および図43(B)参照)と同一形状に形成されている。 Further, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 43, the upper end portion 6c1 extending in the vertical direction (vertical direction in FIG. 43 (B) and FIG. 43 (C)), bent and a central portion 6c2 and the external lead-out terminal 6c and a lower portion 6c4 extending in a horizontal direction (lateral direction in FIG. 43 (C)) is, by press working of a metallic material, for example, an external lead-out terminal 6a (Fig. 43 They are formed in the same shape as the (a) and FIG. 43 (B) refer).

第5の実施形態のパワー半導体モジュール100の製造時には、外部導出端子6a(図42(A)、図42(B)、図43(A)および図43(B)参照)の上端部6a1(図42(B)、図43(A)および図43(B)参照)が蓋体7(図41および図42参照)の導出穴7a(図41(A)、図41(C)および図42(A)参照)を通され、図42に示すように、外部導出端子6aが蓋体7に取り付けられる。 During manufacture of the power semiconductor module 100 of the fifth embodiment, the external lead terminals 6a (FIG. 42 (A), FIG. 42 (B), FIG. 43 (A) and FIG. 43 (B) refer) upper portion 6a1 (figure 42 (B), FIG. 43 (a) and FIG. 43 (B) (derived holes 7a see FIGS. 41 and 42) (FIG. 41 (a) refer) is the cover 7, Fig. 41 (C) and 42 ( passed through a) reference), as shown in FIG. 42, the external lead terminal 6a is attached to the lid 7. また、外部導出端子6b(図42(A)、図42(B)、図43(A)および図43(B)参照)の上端部6b1(図42(B)、図43(A)および図43(B)参照)が蓋体7(図41および図42参照)の導出穴7b(図41(A)、図41(C)および図42(A)参照)を通され、図42に示すように、外部導出端子6bが蓋体7に取り付けられる。 The external lead terminal 6b (FIG. 42 (A), FIG. 42 (B), FIG. 43 (A) and FIG. 43 (B) refer) upper part 6 b 1 (FIG. 42 (B) of FIG. 43 (A) and FIG. 43 (B) refer) is passed through the lid 7 reference (derived holes 7b see FIGS. 41 and 42) (FIG. 41 (a), FIG. 41 (C) and FIG. 42 (a)), shown in FIG. 42 as such, the externally leading terminal 6b is attached to the lid 7. 更に、外部導出端子6c(図42および図43参照)の上端部6c1(図42(B)、図42(C)および図43参照)が蓋体7(図41および図42参照)の導出穴7c(図41(A)、図41(C)および図42(A)参照)を通され、図42に示すように、外部導出端子6cが蓋体7に取り付けられる。 Furthermore, deriving the hole of the upper part 6c1 (FIG. 42 (B), FIG. 42 (C) and 43 reference) external leadout terminals 6c (see FIGS. 42 and 43) is the cover 7 (see FIGS. 41 and 42) 7c is passed through a (FIG. 41 (a), FIG. 41 (C) and FIG. 42 (a) refer), as shown in FIG. 42, the external lead terminals 6c is attached to the lid 7.

また、第5の実施形態のパワー半導体モジュール100の製造時には、図42に示すように、信号端子6j(図42(A)、図42(C)、図44(A)および図44(C)参照)が蓋体7に取り付けられる。 Further, at the time of manufacture of the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 42, the signal terminals 6j (FIG. 42 (A), FIG. 42 (C), FIG. 44 (A) and FIG. 44 (C) see) is attached to the lid 7. 更に、信号端子6j(図42(A)、図42(C)、図44(A)および図44(C)参照)と同一形状に形成された信号端子6k(図42(A)、図42(C)、図44(A)および図44(C)参照)が蓋体7に取り付けられる。 Furthermore, the signal terminals 6j (FIG. 42 (A), FIG. 42 (C), FIG. 44 (A) and FIG. 44 (C) see) formed in the same shape as the signal terminals 6k (Fig. 42 (A), FIG. 42 (C), see FIG. 44 (a) and FIG. 44 (C)) is attached to the lid 7. また、信号端子6j(図42(A)、図42(C)、図44(A)および図44(C)参照)と同一形状に形成された信号端子6m(図42および図44参照)が蓋体7に取り付けられる。 The signal terminals 6j (FIG. 42 (A), FIG. 42 (C), FIG. 44 (A) and 44 (C) see) the same shape which is formed on the signal terminal 6 m (see FIGS. 42 and 44) It is attached to the lid 7. 更に、信号端子6j(図42(A)、図42(C)、図44(A)および図44(C)参照)と同一形状に形成された信号端子6n(図42(A)、図42(C)、図44(A)および図44(C)参照)が蓋体7に取り付けられる。 Furthermore, the signal terminals 6j (FIG. 42 (A), FIG. 42 (C), FIG. 44 (A) and FIG. 44 (C) see) formed in the same shape as the signal terminal 6n (Fig. 42 (A), FIG. 42 (C), see FIG. 44 (a) and FIG. 44 (C)) is attached to the lid 7.

第5の実施形態のパワー半導体モジュール100では、蓋体7(図41参照)とは別個に形成された外部導出端子6a,6b,6c(図43参照)および信号端子6j,6k,6m,6n(図44参照)が、蓋体7(図41参照)に対して取り付けられ、図42に示した組立体が形成されているが、第5の実施形態のパワー半導体モジュール100の変形例では、樹脂材料の成形によって形成される蓋体7に外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nをインサートして一体成形することにより、図42に示した組立体と同様の組立体を形成することも可能である。 In the power semiconductor module 100 of the fifth embodiment, the cover 7 separately formed externally leading terminal 6a is (see FIG. 41), 6b, 6c (see FIG. 43) and signal terminals 6j, 6k, 6 m, 6n (see FIG. 44) is attached to cover 7 (see FIG. 41), but the assembly is formed as shown in FIG. 42, in the modification of the power semiconductor module 100 of the fifth embodiment, the externally leading terminals 6a to the cover 7 formed by molding of a resin material, 6b, 6c and signal terminals 6j, 6k, 6m, by molding integrally by insert the 6n, similar to the assembly shown in FIG. 42 it is also possible to form an assembly.

また、第5の実施形態のパワー半導体モジュール100では、図45(B)に示すように、絶縁基板2(図45(A)および図45(B)参照)の上面側導体パターン2b2(図40(A)および図45(B)参照)と、外部導出端子6a(図45(A)および図45(B)参照)の下端部6a4(図43(A)および図45(B)参照)の下面との間に半田10f1(図45(B)参照)が配置され、上面側導体パターン2b2(図40(A)および図45(B)参照)と外部導出端子6a(図45(A)および図45(B)参照)とが電気的に接続されている。 Further, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 45 (B), the upper surface side conductor pattern 2b2 (FIG insulating substrate 2 (see FIG. 45 (A) and FIG. 45 (B)) 40 and (a) and 45 (B) refer), the lower end 6a4 (FIG. 43 (a) and FIG. 45 of the externally drawn terminals 6a reference (FIG. 45 (a) and 45 (B)) of (B) refer) by soldering 10f1 (see FIG. 45 (B)) is disposed between the lower surface, upper surface side conductor pattern 2b2 (see FIG. 40 (a) and FIG. 45 (B)) and externally leading terminal 6a (FIG. 45 (a) and Figure 45 (B) refer) and are electrically connected. 更に、図45(B)に示すように、絶縁基板2(図45(A)および図45(B)参照)の上面側導体パターン2b1(図40(A)および図45(B)参照)と、外部導出端子6b(図45(A)および図45(B)参照)の下端部6b4(図43(A)および図45(B)参照)の下面との間に半田10f2(図45(B)参照)が配置され、上面側導体パターン2b1(図40(A)および図45(B)参照)と外部導出端子6b(図45(A)および図45(B)参照)とが電気的に接続されている。 Furthermore, as shown in FIG. 45 (B), the insulating substrate 2 top-side conductor pattern (FIG. 45 (A) and FIG. 45 (B) refer) 2b1 (see FIG. 40 (A) and FIG. 45 (B)) solder between the lower surface of the external lead terminal 6b lower end 6b4 (see FIG. 43 (a) and FIG. 45 (B)) (FIG. 45 (a) and FIG. 45 (B) refer) 10f2 (Figure 45 (B ) reference) is arranged, the upper surface side conductor pattern 2b1 (FIG. 40 (a) and FIG. 45 (B) refer) and is electrically externally leading terminal 6b (see FIG. 45 (a) and FIG. 45 (B)) It is connected. また、図45(B)に示すように、絶縁基板2(図45(A)および図45(B)参照)の上面側導体パターン2b3(図40(A)および図45(B)参照)と、外部導出端子6c(図45(A)および図45(B)参照)の下端部6c4(図43(A)および図45(B)参照)の下面との間に半田10f3(図45(B)参照)が配置され、上面側導体パターン2b3(図40(A)および図45(B)参照)と外部導出端子6c(図45(A)および図45(B)参照)とが電気的に接続されている。 Further, as shown in FIG. 45 (B), the insulating substrate 2 top-side conductor pattern (FIG. 45 (A) and FIG. 45 (B) refer) 2b3 (see FIG. 40 (A) and FIG. 45 (B)) solder between the lower surface of the external lead terminals 6c lower portion 6c4 (see FIG. 43 (a) and FIG. 45 (B)) (FIG. 45 (a) and FIG. 45 (B) refer) 10f3 (Figure 45 (B ) reference) is arranged, the upper surface side conductor pattern 2b3 (FIG. 40 (a) and FIG. 45 (B) refer) and is electrically externally leading terminal 6c (see FIG. 45 (a) and FIG. 45 (B)) It is connected.

具体的には、第5の実施形態のパワー半導体モジュール100では、図45(B)に示す製造工程の時に、蓋体7(図41参照)の脚部7g(図41(B)、図41(C)および図41(D)参照)の先端部が、絶縁基板2(図39参照)の位置決め穴2h(図39(A)および図39(C)参照)および金属製放熱板1(図38参照)の位置決め穴1h(図38(A)参照)に挿入され、その結果、外部導出端子6a(図45(A)および図45(B)参照)の下端部6a4(図43(A)および図45(B)参照)が絶縁基板2(図45(A)および図45(B)参照)の上面側導体パターン2b2(図40(A)および図45(B)参照)に位置決めされ、外部導出端子6b(図45(A)および図45(B)参照)の下端部6b4( Specifically, in the power semiconductor module 100 of the fifth embodiment, when the manufacturing process shown in FIG. 45 (B), the leg portion 7g of the cover 7 (see FIG. 41) (FIG. 41 (B), FIG. 41 (C) and the tip portion of FIG. 41 (D) refer) is (positioning hole 2h (Figure 39 (a see FIG. 39)) and 39 (C) see) and the metal heat radiating plate 1 (Fig insulating substrate 2 positioning holes 1h 38 reference) are inserted in (FIG. 38 (a) refer). As a result, the lower end of the external lead terminals 6a reference (FIG. 45 (a) and FIG. 45 (B)) 6a4 (FIG. 43 (a) and see FIG. 45 (B)) is positioned on the insulating substrate 2 reference upper surface conductor pattern (FIG. 45 (a) and FIG. 45 (B) refer) 2b2 (FIG. 40 (a) and FIG. 45 (B)), the lower end of the external lead terminal 6b (see FIG. 45 (a) and FIG. 45 (B)) 6b4 ( 43(A)および図45(B)参照)が絶縁基板2(図45(A)および図45(B)参照)の上面側導体パターン2b1(図40(A)および図45(B)参照)に位置決めされ、外部導出端子6c(図45(A)および図45(B)参照)の下端部6c4(図43(A)および図45(B)参照)が絶縁基板2(図45(A)および図45(B)参照)の上面側導体パターン2b3(図40(A)および図45(B)参照)に位置決めされる。 43 (A) and FIG. 45 (B) refer) an insulating substrate 2 reference upper surface conductor pattern (FIG. 45 (A) and FIG. 45 (B) refer) 2b1 (FIG. 40 (A) and FIG. 45 (B)) is positioned, externally leading terminal 6c (FIG. 45 (a) and FIG. 45 (B) see) the lower end of 6c4 (FIG. 43 (a) and FIG. 45 (B) refer) an insulating substrate 2 (FIG. 45 (a) and FIG. 45 (B) is positioned on the upper surface side conductor pattern 2b3 reference) reference (FIG 40 (a) and FIG. 45 (B)).

また、第5の実施形態のパワー半導体モジュール100では、信号端子6j(図42(A)、図42(C)、図44(A)、図44(C)および図47(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図40(C)および図45(A)参照)の上面側導体パターン2b4(図40(C)および図45(A)参照)に接続され、その結果、信号端子6j(図42(A)、図42(C)、図44(A)、図44(C)および図47(C)参照)とパワー半導体チップ(IGBTチップ)3a(図40(C)および図47(C)参照)の上面に形成されたゲート電極とが電気的に接続されている。 Further, in the fifth embodiment of the power semiconductor module 100 of the signal terminals 6j (FIG 42 (A), FIG. 42 (C), FIG. 44 (A), see FIG. 44 (C) and FIG. 47 (C)) is , for example a solder through a (not shown) or the like insulating substrate 2 top conductor pattern 2b4 (FIG. 40 (C) and FIG. 45 (a) refer) (see FIG. 40 (C) and FIG. 45 (a)) connected, as a result, the signal terminals 6j (FIG 42 (a), FIG. 42 (C), FIG. 44 (a), see FIG. 44 (C) and FIG. 47 (C)) and the power semiconductor chip (IGBT chip) 3a (FIG. 40 (C) and FIG. 47 (C) see) a gate electrode formed on the upper surface of are electrically connected. 更に、信号端子6k(図42(A)、図42(C)、図44(A)、図44(C)および図47(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図40(C)および図45(A)参照)の上面側導体パターン2b2(図40(C)参照)に接続され、その結果、信号端子6k(図42(A)、図42(C)、図44(A)、図44(C)および図47(C)参照)とパワー半導体チップ(IGBTチップ)3a(図40(C)および図47(C)参照)の大電流用上面電極(エミッタ電極)とが電気的に接続されている。 Furthermore, the signal terminals 6k (Fig. 42 (A), FIG. 42 (C), FIG. 44 (A), see FIG. 44 (C) and FIG. 47 (C)) is, for example, via solder (not shown) insulating substrate 2 is connected to the upper surface side conductor pattern 2b2 (FIG. 40 (C) and FIG. 45 (a) refer) (see FIG. 40 (C)), as a result, the signal terminals 6k (Fig. 42 (a), FIG. 42 (C), FIG. 44 (a), FIG. 44 (C) and FIG. 47 (C) see) the power semiconductor chip (IGBT chip) 3a (FIG 40 (C) for large current and FIG. 47 (C) see) top electrode (emitter electrode) and are electrically connected.

更に、第5の実施形態のパワー半導体モジュール100では、信号端子6m(図42、図44および図47(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図40(C)および図45(A)参照)の上面側導体パターン2b5(図40(C)参照)に接続され、その結果、信号端子6m(図42、図44および図47(C)参照)とパワー半導体チップ(IGBTチップ)3b(図40(C)および図47(C)参照)の上面に形成されたゲート電極とが電気的に接続されている。 Further, in the power semiconductor module 100 of the fifth embodiment, the signal terminals 6 m (Fig. 42, FIGS. 44 and 47 (C) see) is, for example, via solder (not shown) such as an insulating substrate 2 (Fig. 40 is connected to the upper surface side conductor pattern 2b5 of (C) and FIG. 45 (a) refer) reference (FIG. 40 (C)), as a result, the signal terminals 6 m (Fig. 42, FIGS. 44 and 47 (C) and the reference) and the power semiconductor chip (IGBT chip) 3b (FIG. 40 (C) and FIG. 47 (C) see) a gate electrode formed on the upper surface of are electrically connected. また、信号端子6n(図42(A)、図42(C)、図44(A)、図44(C)および図47(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図40(C)および図45(A)参照)の上面側導体パターン2b1(図40(C)参照)に接続され、その結果、信号端子6n(図42(A)、図42(C)、図44(A)、図44(C)および図47(C)参照)とパワー半導体チップ(IGBTチップ)3b(図40(C)および図47(C)参照)の大電流用上面電極(エミッタ電極)とが電気的に接続されている。 The signal terminal 6n (Fig. 42 (A), FIG. 42 (C), FIG. 44 (A), see FIG. 44 (C) and FIG. 47 (C)) is, for example, via solder (not shown) insulating substrate 2 is connected to the upper surface side conductor pattern 2b1 (FIG. 40 (C) and FIG. 45 (a) refer) (see FIG. 40 (C)), as a result, the signal terminal 6n (Fig. 42 (a), FIG. 42 (C), FIG. 44 (a), FIG. 44 (C) and FIG. 47 (C) see) the power semiconductor chip (IGBT chip) 3b (FIG. 40 (C) for large current and FIG. 47 (C) see) top electrode (emitter electrode) and are electrically connected.

また、第5の実施形態のパワー半導体モジュール100では、図46に示すように、右側壁6d(図46参照)と左側壁6e(図46参照)と前側壁6f(図46(A)および図46(C)参照)と後側壁6g(図46参照)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース6(図46参照)が設けられている。 Further, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 46, right side wall 6d (see FIG. 46) and the left side wall 6e (Fig. 46 see) and the front wall 6f (Fig. 46 (A) and FIG. 46 (C) see) and having a rear wall 6 g (see FIG. 46), covering case 6 (see FIG. 46) is provided which is formed by a molding of electrically insulative resin material. 詳細には、外囲ケース6(図46、図47(A)および図47(B)参照)が、図45(A)に示した組立体上に被せられている。 In particular, covering case 6 (FIG. 46, FIG. 47 (A) and FIG. 47 (B) refer) are placed over the the indicated assembly on Figure 45 (A).

つまり、外部導出端子6a,6b(図5および図6(A)参照)がインサートされて外囲ケース6(図5および図6参照)と一体的に形成されている第1の実施形態のパワー半導体モジュール100(図9参照)とは異なり、第5の実施形態のパワー半導体モジュール100では、図42、図43および図46に示すように、外部導出端子6a,6b,6c(図42および図43参照)が、外囲ケース6(図46参照)にインサートされておらず、外囲ケース6(図46参照)とは別個の部材として構成されている。 That is, the power of the first embodiment is integrally formed externally drawn terminals 6a, and 6b (FIGS. 5 and 6 (A) refer) is inserted covering case 6 (see FIGS. 5 and 6) Unlike the semiconductor module 100 (see FIG. 9), the power semiconductor module 100 of the fifth embodiment, FIG. 42, as shown in FIGS. 43 and 46, the external lead terminals 6a, 6b, 6c (FIG. 42 and FIG. 43 reference) are not being inserted into the outer covering case 6 (see FIG. 46) is constructed as a separate member from the outer covering case 6 (see FIG. 46).

更に、第5の実施形態のパワー半導体モジュール100では、図45(A)に示した組立体上に被せられた外囲ケース6の内側にゲル状樹脂(図示せず)が充填されている。 Furthermore, in the fifth embodiment of the power semiconductor module 100, the gel-like resin (not shown) is filled inside the covering case 6 that is covered in the indicated assembly on Figure 45 (A). 詳細には、図47(B)に破線で示した高さHTまで、ゲル状樹脂(図示せず)が充填されている。 In particular, to the height HT indicated by a broken line in FIG. 47 (B), gel-like resin (not shown) is filled. つまり、ゲル状樹脂(図示せず)によって、絶縁基板2(図47(B)参照)と、パワー半導体チップ(IGBTチップ)3a,3b(図40(C)参照)と、パワー半導体チップ(ダイオードチップ)3c,3d(図40(C)参照)と、ボンディングワイヤ(図40(C)参照)と、外部導出端子6a,6b,6c(図42、図43、図47(A)および図47(B)参照)の下端部6a4,6b4,6c4(図42(B)、図43(A)、図43(B)および図47(B)参照)および中央部6a2,6b2,6c2(図42(B)、図43(A)および図43(B)参照)とが覆われている。 That is, the gel-like resin (not shown), an insulating substrate 2 (see FIG. 47 (B)), the power semiconductor chips (IGBT chip) 3a, and 3b (see FIG. 40 (C)), the power semiconductor chip (diode chip) 3c, and 3d refer to (FIG. 40 (C)), the bonding wire reference (FIG. 40 (C)), the external lead terminals 6a, 6b, 6c (FIG. 42, FIG. 43, FIG. 47 (a) and 47 the lower end 6a4,6b4,6c4 of (B) refer) (FIG. 42 (B), FIG. 43 (a), see FIG. 43 (B) and FIG. 47 (B)) and the central portion 6A2,6b2,6c2 (Figure 42 (B), see FIG. 43 (A) and FIG. 43 (B)) and is covered. また、図45(A)に示した組立体上に被せられた外囲ケース6の内側であって、図47(B)に破線で示した高さHTの上側には、エポキシ樹脂(図示せず)が充填されている。 Further, an inner of the covering case 6 that is covered in the indicated assembly on Figure 45 (A), on the upper side of the height HT indicated by a broken line in FIG. 47 (B), epoxy resin (shown It not) has been filled. 第5の実施形態のパワー半導体モジュール100の製造時には、蓋体7(図41、図42、図47(A)および図47(B)参照)の上面の凹部7f(図41(A)、図42(A)および図47(A)参照)にナット(図示せず)が挿入される。 During manufacture of the power semiconductor module 100 of the fifth embodiment, the lid 7 recess 7f of the top surface (Figure 41, Figure 42, Figure 47 (A) and FIG. 47 (B) refer) (FIG. 41 (A), FIG. 42 (a) and a nut (not shown FIG. 47 (a) refer)) is inserted. 次いで、外部導出端子6a,6b,6c(図42、図43、図47(A)および図47(B)参照)の上端部6a1,6b1,6c1(図42(B)および図47(B)参照)が折り曲げられ、第5の実施形態のパワー半導体モジュール100が完成する。 Then, external lead terminals 6a, 6b, 6c upper end 6a1,6b1,6c1 (Figure 42, Figure 43, Figure 47 (A) and FIG. 47 (B) refer) (FIG. 42 (B) and FIG. 47 (B) see) is bent, the power semiconductor module 100 of the fifth embodiment is completed.

つまり、第5の実施形態のパワー半導体モジュール100では、図40(C)および図47(C)に示すように、大電流が流れる上面電極(エミッタ電極)と、大電流が流れる下面電極(コレクタ電極)とを有するパワー半導体チップ(IGBTチップ)3a,3bが設けられ、大電流が流れる上面電極(アノード電極)と、大電流が流れる下面電極(カソード電極)とを有するパワー半導体チップ(ダイオードチップ)3c,3dが設けられている。 That is, in the power semiconductor module 100 of the fifth embodiment, as shown in FIG. 40 (C) and FIG. 47 (C), the upper surface electrode through which a high current flows (emitter electrode), the lower electrode (collector large current flows power semiconductor chip (IGBT chip) 3a having an electrode), 3b are provided, the upper electrode a large current flows (anode electrode), the power semiconductor chip (LED chip and a lower electrode a large current flows (cathode electrode) ) 3c, 3d are provided. また、図40(C)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(IGBTチップ)3aおよびパワー半導体チップ(ダイオードチップ)3cが搭載されている。 Further, as shown in FIG. 40 (C), the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (IGBT chips) 3a and the power semiconductor chip (diode chip) 3c There are mounted. 更に、図40(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(IGBTチップ)3aの下面電極(コレクタ電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 40 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip lower surface electrode (collector electrode) of (IGBT chip) 3a but are electrically connected. また、図40(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(ダイオードチップ)3cの下面電極(カソード電極)とが、電気的に接続されている。 Further, as shown in FIG. 40 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip (LED chip) 3c lower electrode (cathode electrode) of it, are electrically connected. 更に、図40(C)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b3に、パワー半導体チップ(IGBTチップ)3bおよびパワー半導体チップ(ダイオードチップ)3dが搭載されている。 Furthermore, as shown in FIG. 40 (C), the upper surface side conductor pattern 2b3 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, a power semiconductor chip (IGBT chips) 3b and the power semiconductor chip (diode chip) 3d There are mounted. また、図40(B)に示すように、絶縁基板2の上面側導体パターン2b3と、パワー半導体チップ(IGBTチップ)3bの下面電極(コレクタ電極)とが、電気的に接続されている。 Further, as shown in FIG. 40 (B), the upper surface side conductor pattern 2b3 of the insulating substrate 2, a power semiconductor chip lower surface electrode (collector electrode) of (IGBT chip) 3b but are electrically connected. また、図40(B)に示すように、絶縁基板2の上面側導体パターン2b3と、パワー半導体チップ(ダイオードチップ)3dの下面電極(カソード電極)とが、電気的に接続されている。 Further, as shown in FIG. 40 (B), the upper surface side conductor pattern 2b3 of the insulating substrate 2, a power semiconductor chip (LED chip) 3d the lower electrode (cathode electrode) of it, are electrically connected.

また、第5の実施形態のパワー半導体モジュール100では、図40(C)に示すように、ボンディングワイヤを介して、パワー半導体チップ(IGBTチップ)3aの上面電極(エミッタ電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Further, in the fifth embodiment of the power semiconductor module 100, shown in Figure 40 (C), via a bonding wire, a power semiconductor chip (IGBT chip) 3a top electrode (emitter electrode) of the insulating substrate 2 the upper surface side conductor patterns 2b2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(IGBTチップ)3bの上面電極(エミッタ電極)と絶縁基板2の上面側導体パターン2b1とが電気的に接続されている。 Furthermore, via a bonding wire, a power semiconductor chip (IGBT chip) 3b top electrode (emitter electrode) of the upper surface side conductor pattern 2b1 of the insulating substrate 2 are electrically connected. また、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3cの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Further, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3c (the anode electrode) and the upper conductor pattern 2b2 of the insulating substrate 2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3dの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b1とが電気的に接続されている。 Furthermore, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3d (the anode electrode) and the upper conductor pattern 2b1 of the insulating substrate 2 are electrically connected.

詳細には、第5の実施形態のパワー半導体モジュール100では、まず最初に、図40(B)に示すように、パワー半導体チップ(IGBTチップ)3a(図40(A)および図40(B)参照)の下面電極(コレクタ電極)と絶縁基板2(図40参照)の上面側導体パターン2b1(図40(A)および図40(B)参照)との間の半田10b1(図40(B)参照)による接合、パワー半導体チップ(IGBTチップ)3b(図40(A)および図40(B)参照)の下面電極(コレクタ電極)と絶縁基板2(図40参照)の上面側導体パターン2b3(図40(A)および図40(B)参照)との間の半田10b2(図40(B)参照)による接合、パワー半導体チップ(ダイオードチップ)3c(図40(A)および図40(B)参 Specifically, in the power semiconductor module 100 of the fifth embodiment, first, as shown in FIG. 40 (B), the power semiconductor chips (IGBT chip) 3a (FIG 40 (A) and FIG. 40 (B) the lower electrode of the reference) (collector electrode) and the insulating substrate 2 (upper surface side conductor pattern of the reference Figure 40) 2b1 (FIG. 40 (a) solder 10b1 between the reference and FIG. 40 (B)) (FIG. 40 (B) joining by reference), the upper surface side conductor pattern of the power semiconductor chip (IGBT chip) 3b (FIG. 40 (a) and FIG. 40 (B) lower electrode (collector electrode of the reference)) and the insulating substrate 2 (see FIG. 40) 2b3 ( Figure 40 (a) and FIG. 40 (B) refer) solder between 10b2 (FIG. 40 (B) joined by reference), power semiconductor chips (LED chips) 3c (Fig. 40 (a) and FIG. 40 (B) three )の下面電極(カソード電極)と絶縁基板2(図40参照)の上面側導体パターン2b1(図40(A)および図40(B)参照)との間の半田10b3(図40(B)参照)による接合、および、パワー半導体チップ(ダイオードチップ)3d(図40(A)および図40(B)参照)の下面電極(カソード電極)と絶縁基板2(図40参照)の上面側導体パターン2b3(図40(A)および図40(B)参照)との間の半田10b4(図40(B)参照)による接合が実行される。 Solder 10 b 3 (FIG. 40 (B) refer to between the lower electrode of the) (top-side conductor pattern of the cathode electrode) and an insulating substrate 2 (see FIG. 40) 2b1 (FIG. 40 (A) reference and FIG. 40 (B)) ) joined by, and the upper surface side conductor pattern of the power semiconductor chips (LED chips) 3d (FIG. 40 (a) and FIG. 40 (B) the lower electrode (cathode electrode of the reference)) and the insulating substrate 2 (see FIG. 40) 2b3 bonding by solder 10b4 (see FIG. 40 (B)) between (FIG. 40 (a) and FIG. 40 (B) refer) is executed. 次いで、図40(C)に示すワイヤボンディングが実行される。 Then, wire bonding shown in FIG. 40 (C) is performed. 次いで、図45(B)に示すように、金属製放熱板1(図38および図45参照)と絶縁基板2(図39および図45参照)の下面側導体パターン2c(図39(B)、図39(C)および図45(B)参照)との間の半田10a(図45(B)参照)による接合、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)、図39(B)および図45(B)参照)と外部導出端子6b(図45(A)および図45(B)参照)の下端部6b4(図45(B)参照)との間の半田10f2(図45(B)参照)による接合、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45(A)および図45(B)参照)の下端部6a4( Then, as shown in FIG. 45 (B), the metal radiator plate 1 lower surface side conductor pattern 2c (FIG. 38 and see FIG. 45) and the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (B), Figure 39 (C) and joined by solder 10a see (FIG. 45 (B)) between the FIG. 45 (B) refer), the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (a), FIG. 39 (B) and FIG. 45 (B) refer) and the lower end portion 6b4 of the outer lead pin 6b reference (FIG. 45 (a) and FIG. 45 (B)) between (FIG. 45 (B) refer) bonding by solder 10f2 (Figure 45 (B) refer) between the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b2 (see FIG. 39 (a) and FIG. 45 (B)) and the externally leading terminal the lower end of 6a (see FIG. 45 (a) and FIG. 45 (B)) 6a4 ( 45(B)参照)との間の半田10f1(図45(B)参照)による接合、および絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)、図39(B)および図45(B)参照)と外部導出端子6c(図45(A)および図45(B)参照)の下端部6c4(図45(B)参照)との間の半田10f3(図45(B)参照)による接合が実行される。 45 (B) refer) Solder 10f1 (Figure 45 (B) between the joining by reference), and an insulating substrate 2 (upper surface side conductor pattern of the reference 39 and 45) 2b3 (FIG. 39 (A), FIG. 39 solder 10f3 (Figure between the lower end portion 6c4 reference (FIG. 45 (B)) of (B) and FIG. 45 (B) refer) and external lead terminals 6c reference (FIG. 45 (a) and FIG. 45 (B)) bonding by 45 (B) refer) it is executed. 更に、図45(B)に示す半田接合の実行時に、特許文献1(特開2010−199251号公報)の図3に記載されたパワー半導体モジュールのように、ベーシング冶具(図示せず)の凹状上面にならって金属製放熱板1(図45参照)の下面が凸状に変形するように、金属製放熱板1(図45参照)がベーシング冶具(図示せず)に対して固定される。 Moreover, concave 45 during execution of the solder junction (B), the as the power semiconductor module described in FIG. 3 of Patent Document 1 (JP 2010-199251), Beshingu jig (not shown) following the upper surface as the lower surface of the metal radiator plate 1 (see FIG. 45) is deformed in a convex shape, the metal radiator plate 1 (see FIG. 45) is fixed to Beshingu jig (not shown).

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板1(図45参照)と絶縁基板2(図45参照)の下面側導体パターン2c(図45(B)参照)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present invention thought that in order to meet the recent high reliability requirements for the power semiconductor module, the lower surface side conductor pattern 2c (FIG metal radiator plate 1 (see FIG. 45) and the insulating substrate 2 (see FIG. 45) the temperature cycle test of the solder joint between the 45 (B) refer) was performed. 具体的には、本発明者等の研究において、金属製放熱板1(図45参照)と絶縁基板2(図45参照)の下面側導体パターン2c(図45(B)参照)との間の半田接合に、引張強度が低い、Sb(アンチモン)を含有しないPb(鉛)フリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 45) and the insulating substrate 2 (see FIG. 45) (see FIG. 45 (B)) the solder bonding, the tensile strength is low, use of a non Pb (lead) free solder containing Sb (antimony), was subjected to a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図45参照)と絶縁基板2(図45参照)の下面側導体パターン2c(図45(B)参照)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, not containing Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 45) and the insulating substrate 2 (see FIG. 45) (see FIG. 45 (B)) Pb it was confirmed that free solder is peeled off.

本発明者等は、金属製放熱板1(図45参照)と絶縁基板2(図45参照)の下面側導体パターン2c(図45(B)参照)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板1(図45参照)と絶縁基板2(図45参照)の下面側導体パターン2c(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田(合金組成が例えばSn−3.9Ag−0.6Cu−3.0Sb)を用い、温度サイクル試験を行った。 The present inventors have insufficient solder tensile strength between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 45) and the insulating substrate 2 (see FIG. 45) (see FIG. 45 (B)) in which the thinking in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 45) and the insulating substrate 2 (see FIG. 45) (see FIG. 45 (B)) the solder bonding, the tensile strength is high, using a Pb-free solder containing (alloy composition, for example, Sn-3.9Ag-0.6Cu-3.0Sb) Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図45参照)と絶縁基板2(図45参照)の下面側導体パターン2c(図45(B)参照)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 Pb As a result, after the temperature cycle test, which contains Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 45) and the insulating substrate 2 (see FIG. 45) (see FIG. 45 (B)) it was confirmed that free solder is not peeling.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図42、図43、図45(A)および図45(B)参照)の下端部6b4(図45(B)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for semiconductor modules, top-side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (A) and 45 ( B) reference) and the external lead terminal 6b (FIG. 42, the solder bonding temperature cycle between the lower end portion 6b4 of FIG. 43, FIG. 45 (a) and FIG. 45 (B) refer) (see FIG. 45 (B)) test was carried out. 具体的には、本発明者等の研究において、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図42、図43、図45(A)および図45(B)参照)の下端部6b4(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b1 (see FIGS. 39 and 45) (see FIG. 39 (A) and 45 (B)) and externally leading terminal 6b ( Figure 42, Figure 43, the solder joint between the lower end portion 6b4 reference (FIG. 45 (B)) of FIG. 45 (a) and FIG. 45 (B) refer), high tensile strength, Pb-free containing Sb using a solder, it was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図42、図43、図45(A)および図45(B)参照)の下端部6b4(図45(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (FIG. 39 and FIG. 45 reference) top-side conductor pattern 2b1 (see FIG. 39 (A) and 45 (B)) of the external lead terminal 6b (FIG. 42, FIG. 43 , Pb although delamination-free solder is not recognized, the insulating substrate 2 (FIG containing Sb between the lower end portion 6b4 reference (FIG. 45 (B)) of FIG. 45 (a) and FIG. 45 (B) refer) 39 and the top surface conductor pattern of FIG. 45 reference) 2b1 reference (FIG. 39 (a) and FIG. 45 (B)) has been confirmed that being damaged.

外囲ケース6(図46、図47(A)および図47(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6b(図47(B)参照)の温度サイクル試験時の上下方向(図47(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図47(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図45参照)の下端部6b4(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6b(図45(B)参照)の上下方向(図45(B)の上下方 Covering case 6 temperature (FIG. 46, FIG. 47 (A) and FIG. 47 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6b (see FIG. 47 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the cycle test (the vertical direction in FIG. 47 (B)), the upper and lower vertical direction during the temperature cycle test of gel-like resin (not shown) (FIG. 47 (B) since the thermal expansion amount and thermal shrinkage of the directions) are different, the insulating substrate 2 reference (top side conductor pattern of the reference 39 and 45) 2b1 (FIG. 39 (a) and FIG. 45 (B)) and the externally leading terminal 6b the solder joint between the lower end portion (see FIG. 45) 6b4 (see FIG. 45 (B)), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6b the vertical direction (vertical direction in FIG. 45 (B) (FIG. 45 (B) refer) )の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図45(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)にかかる熱応力によって、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal contraction amount of) the difference between (the vertical direction (FIG. 45 (B of not shown)) the thermal expansion amount and thermal shrinkage of the vertical direction) of the gel-like resin, Pb containing Sb can not be sufficiently absorbed by free solder deformation, resulting according to the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 39 and 45) (see FIG. 39 (a) and 45 (B)) by heat stress, and the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 39 and 45) (see FIG. 39 (a) and 45 (B)) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図45参照)の下端部6b4(図45(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b1 (see FIG. 39 (A) and 45 (B)) and external lead terminal 6b of the insulating substrate 2 (see FIGS. 39 and 45) (See Figure 45. the lower end 6b4 (FIG. 45 (B) to the solder joint between the reference), the tensile strength is low, not containing Sb Pb-free solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0 in). 035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図45参照)の下端部6b4(図45(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b1 (see FIG. 39 (A) and FIG. 45 (B)) and external lead terminal 6b (see FIG. 45) the lower end 6b4 (FIG. 45 (B) refer) Sb without Pb-free solder is peeled off not containing between upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (a) and see FIG. 45 (B)) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図42、図43、図45(A)および図45(B)参照)の下端部6a4(図45(B)参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have power to meet the recent high reliability requirements for semiconductor modules, top-side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (A) and 45 ( B) reference) and the external lead terminal 6a (Fig. 42, the solder bonding temperature cycle between the lower end portion 6a4 of FIG. 43, FIG. 45 (a) and FIG. 45 (B) refer) (see FIG. 45 (B)) test was carried out. 具体的には、本発明者等の研究において、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図42、図43、図45(A)および図45(B)参照)の下端部6a4(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b2 (see FIG. 39 (A) and FIG. 45 (B)) and externally leading terminal 6a ( Figure 42, Figure 43, the solder joint between the lower end portion 6a4 reference (FIG. 45 (B)) of FIG. 45 (a) and FIG. 45 (B) refer), high tensile strength, Pb-free containing Sb using a solder, it was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図42、図43、図45(A)および図45(B)参照)の下端部6a4(図45(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (FIG. 39 and FIG. 45 reference) top-side conductor pattern 2b2 (see FIG. 39 (A) and 45 (B)) of the external lead terminal 6a (FIG. 42, FIG. 43 , Pb although delamination-free solder is not recognized, the insulating substrate 2 (FIG containing Sb between the lower end portion 6a4 reference (FIG. 45 (B)) of FIG. 45 (a) and FIG. 45 (B) refer) 39 and the top surface conductor pattern of FIG. 45 reference) 2b2 reference (FIG. 39 (a) and FIG. 45 (B)) has been confirmed that being damaged.

外囲ケース6(図46、図47(A)および図47(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6a(図47(B)参照)の温度サイクル試験時の上下方向(図47(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図47(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45参照)の下端部6a4(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6a(図45(B)参照)の上下方向(図45(B)の上下方 Covering case 6 temperature (FIG. 46, FIG. 47 (A) and FIG. 47 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminals 6a (see FIG. 47 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the cycle test (the vertical direction in FIG. 47 (B)), the upper and lower vertical direction during the temperature cycle test of gel-like resin (not shown) (FIG. 47 (B) since the thermal expansion amount and thermal shrinkage of the directions) are different, the insulating substrate 2 reference (top side conductor pattern of the reference 39 and 45) 2b2 (FIG. 39 (a) and FIG. 45 (B)) and the externally leading terminal 6a the solder joint between the lower end portion (see FIG. 45) 6a4 (see FIG. 45 (B)), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6a the vertical direction (vertical direction in FIG. 45 (B) (FIG. 45 (B) refer) )の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図45(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)にかかる熱応力によって、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal contraction amount of) the difference between (the vertical direction (FIG. 45 (B of not shown)) the thermal expansion amount and thermal shrinkage of the vertical direction) of the gel-like resin, Pb containing Sb can not be sufficiently absorbed by free solder deformation, resulting according to the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 39 and 45) (see FIG. 39 (a) and 45 (B)) by heat stress, and the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 39 and 45) (see FIG. 39 (a) and 45 (B)) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45参照)の下端部6a4(図45(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b2 (see FIG. 39 (A) and 45 (B)) and external lead terminals 6a of the insulating substrate 2 (see FIGS. 39 and 45) (See Figure 45. lower end 6a4 (FIG. 45 (B) to the solder joint between the reference), the tensile strength is low, not containing Sb Pb-free solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0 in). 035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45参照)の下端部6a4(図45(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b2 (see FIG. 39 (A) and FIG. 45 (B)) and external lead terminals 6a (see FIG. 45) lower end 6a4 (FIG. 45 (B) refer) Sb without Pb-free solder is peeled off not containing between upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (a) and see FIG. 45 (B)) was also confirmed that no damage.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図42、図43、図45(A)および図45(B)参照)の下端部6c4(図45(B)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for semiconductor modules, top-side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (A) and 45 ( B) reference) and the external lead terminals 6c (FIG. 42, the solder bonding temperature cycle between the lower end portion 6c4 in FIG. 43, FIG. 45 (a) and FIG. 45 (B) refer) (see FIG. 45 (B)) test was carried out. 具体的には、本発明者等の研究において、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図42、図43、図45(A)および図45(B)参照)の下端部6c4(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b3 (see FIG. 39 (A) and FIG. 45 (B)) and externally leading terminal 6c ( Figure 42, Figure 43, the solder joint between the lower end portion 6c4 reference (FIG. 45 (B)) of FIG. 45 (a) and FIG. 45 (B) refer), high tensile strength, Pb-free containing Sb using a solder, it was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図42、図43、図45(A)および図45(B)参照)の下端部6c4(図45(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (FIG. 39 and FIG. 45 reference) top-side conductor pattern 2b3 (see FIG. 39 (A) and 45 (B)) of the external lead terminals 6c (FIG. 42, FIG. 43 , Pb although delamination-free solder is not recognized, the insulating substrate 2 (FIG containing Sb between the lower end portion 6c4 reference (FIG. 45 (B)) of FIG. 45 (a) and FIG. 45 (B) refer) 39 and the top surface conductor pattern of FIG. 45 reference) 2b3 reference (FIG. 39 (a) and FIG. 45 (B)) has been confirmed that being damaged.

外囲ケース6(図46、図47(A)および図47(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6c(図47(B)参照)の温度サイクル試験時の上下方向(図47(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図47(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図45参照)の下端部6c4(図45(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6c(図45(B)参照)の上下方向(図45(B)の上下方 Covering case 6 temperature (FIG. 46, FIG. 47 (A) and FIG. 47 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6c (see FIG. 47 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the cycle test (the vertical direction in FIG. 47 (B)), the upper and lower vertical direction during the temperature cycle test of gel-like resin (not shown) (FIG. 47 (B) since the thermal expansion amount and thermal shrinkage of the directions) are different, the insulating substrate 2 reference (top side conductor pattern of the reference 39 and 45) 2b3 (FIG. 39 (a) and FIG. 45 (B)) and the externally leading terminal 6c the solder joint between the lower end portion (see FIG. 45) 6c4 (see FIG. 45 (B)), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6c the vertical direction (vertical direction in FIG. 45 (B) (FIG. 45 (B) refer) )の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図45(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)にかかる熱応力によって、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal contraction amount of) the difference between (the vertical direction (FIG. 45 (B of not shown)) the thermal expansion amount and thermal shrinkage of the vertical direction) of the gel-like resin, Pb containing Sb can not be sufficiently absorbed by free solder deformation, resulting according to the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 39 and 45) (see FIG. 39 (a) and 45 (B)) by heat stress, and the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 39 and 45) (see FIG. 39 (a) and 45 (B)) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図45参照)の下端部6c4(図45(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, the upper surface side conductor pattern 2b3 (see FIG. 39 (A) and 45 (B)) and external lead terminals 6c of the insulating substrate 2 (see FIGS. 39 and 45) (See Figure 45. lower portion 6c4 (FIG. 45 (B) to the solder joint between the reference), the tensile strength is low, not containing Sb Pb-free solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0 in). 035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図45参照)の下端部6c4(図45(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b3 (see FIG. 39 (A) and FIG. 45 (B)) and external lead terminals 6c (see FIG. 45) lower portion 6c4 (FIG. 45 (B) refer) Sb without Pb-free solder is peeled off not containing between upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIGS. 39 and 45) (FIG. 39 (a) and see FIG. 45 (B)) was also confirmed that no damage.

本発明者等の研究結果に鑑み、第5の実施形態のパワー半導体モジュール100では、金属製放熱板1(図38および図45参照)と絶縁基板2(図39および図45参照)の下面側導体パターン2c(図39(B)、図39(C)および図45(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図45(B)参照)が用いられている。 In view of the findings of the present inventors, in the fifth embodiment of the power semiconductor module 100, the lower surface side of the metal radiator plate 1 (see FIGS. 38 and 45) and the insulating substrate 2 (see FIGS. 39 and 45) conductor patterns 2c (FIG. 39 (B), FIG. 39 (C) and FIG. 45 (B) refer) to the solder joint between, Pb-free solder 10a containing Sb (see FIG. 45 (B)) is used ing.

そのため、第5の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の金属製放熱板1(図38および図45参照)と絶縁基板2(図39および図45参照)の下面側導体パターン2c(図39(B)、図39(C)および図45(B)参照)との間の半田10a(図45(B)参照)の剥離を回避することができ、金属製放熱板1(図38および図45参照)と絶縁基板2(図39および図45参照)の下面側導体パターン2c(図39(B)、図39(C)および図45(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the fifth embodiment, the lower surface side conductor of the metal radiator plate 1 after the temperature cycle test (see FIGS. 38 and 45) and the insulating substrate 2 (see FIGS. 39 and 45) pattern 2c (FIG. 39 (B), FIG. 39 (C) and FIG. 45 (B) refer) can avoid peeling of the solder 10a (see FIG. 45 (B)) between the metallic heat radiating plate 1 between (FIGS. 38 and see FIG. 45) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 39 and FIG. 45) (see FIG. 39 (B), FIG. 39 (C) and 45 (B)) it is possible to improve the reliability of the solder joint.

更に、第5の実施形態のパワー半導体モジュール100では、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図45参照)の下端部6b4(図45(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図45(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f2(図45(B)参照)が用いられている。 Furthermore, in the fifth embodiment of the power semiconductor module 100 of the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b1 (see FIG. 39 (A) and FIG. 45 (B)) and the externally leading terminal 6b the solder joint between the lower end portion of the (see Figure 45.) 6b4 (see FIG. 45 (B)), Pb-free solder 10a containing Sb (see FIG. 45 (B)) tensile strength is lower than the Sb Pb free solder 10f2 free (see FIG. 45 (B)) is used.

そのため、第5の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図45参照)の下端部6b4(図45(B)参照)との間の半田10f2(図45(B)参照)の剥離および絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)の破損を同時に回避することができ、絶縁基板2(図39および図45参照)の上面側導体パターン2b1(図39(A)および図45(B)参照)と外部導出端子6b(図45参照)の下端部6b4(図45(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the fifth embodiment, the upper surface side conductor pattern of the insulating substrate 2 after the temperature cycle test (see FIGS. 39 and 45) 2b1 (FIG. 39 (A) and FIG. 45 (B) see) and the external lead terminal 6b (the lower end of the see FIG. 45) 6b4 (FIG. 45 (B) solder between the reference) 10f2 (Figure 45 (B) separation of the reference) and the insulating substrate 2 (FIGS. 39 and 45 top conductor pattern 2b1 reference) (FIG. 39 (a) and FIG. 45 (B) refer) damage can be avoided at the same time, top-side conductor pattern of the insulating substrate 2 (see FIGS. 39 and 45) 2b1 ( it is possible to improve the solder joint reliability between the (lower end 6b4 (FIG. 45 (B see Fig. 45)) reference) Figure 39 (a) and FIG. 45 (B) refer) and the external lead terminal 6b .

また、第5の実施形態のパワー半導体モジュール100では、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45参照)の下端部6a4(図45(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図45(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f1(図45(B)参照)が用いられている。 Further, in the fifth embodiment of the power semiconductor module 100 of the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b2 (see FIG. 39 (A) and FIG. 45 (B)) and the externally leading terminals 6a the solder joint between the lower end portion of the (see Figure 45.) 6a4 (see FIG. 45 (B)), Pb-free solder 10a containing Sb (see FIG. 45 (B)) tensile strength is lower than the Sb Pb free solder 10f1 free (see FIG. 45 (B)) is used.

そのため、第5の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45参照)の下端部6a4(図45(B)参照)との間の半田10f1(図45(B)参照)の剥離および絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)の破損を同時に回避することができ、絶縁基板2(図39および図45参照)の上面側導体パターン2b2(図39(A)および図45(B)参照)と外部導出端子6a(図45参照)の下端部6a4(図45(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the fifth embodiment, the upper surface side conductor pattern of the insulating substrate 2 after the temperature cycle test (see FIGS. 39 and 45) 2b2 (FIG. 39 (A) and FIG. 45 (B) see) and the external lead terminal 6a (the lower end of the see FIG. 45) 6a4 (FIG. 45 (B) solder between the reference) 10f1 (Figure 45 (B) separation of the reference) and the insulating substrate 2 (FIGS. 39 and 45 top conductor pattern 2b2 reference) (FIG. 39 (a) and FIG. 45 (B) refer) damage can be avoided at the same time, top-side conductor pattern of the insulating substrate 2 (see FIGS. 39 and 45) 2b2 ( it is possible to improve the solder joint reliability between the (lower end 6a4 (FIG. 45 (B see Fig. 45)) reference) Figure 39 (a) and FIG. 45 (B) refer) and external lead terminals 6a .

更に、第5の実施形態のパワー半導体モジュール100では、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図45参照)の下端部6c4(図45(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図45(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f3(図45(B)参照)が用いられている。 Furthermore, in the fifth embodiment of the power semiconductor module 100 of the insulating substrate 2 top conductor pattern (see FIGS. 39 and 45) 2b3 (see FIG. 39 (A) and FIG. 45 (B)) and the externally leading terminal 6c the solder joint between the lower end portion of the (see Figure 45.) 6c4 (see FIG. 45 (B)), Pb-free solder 10a containing Sb (see FIG. 45 (B)) tensile strength is lower than the Sb Pb free solder 10f3 free (see FIG. 45 (B)) is used.

そのため、第5の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図45参照)の下端部6c4(図45(B)参照)との間の半田10f3(図45(B)参照)の剥離および絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)の破損を同時に回避することができ、絶縁基板2(図39および図45参照)の上面側導体パターン2b3(図39(A)および図45(B)参照)と外部導出端子6c(図45参照)の下端部6c4(図45(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the fifth embodiment, the upper surface side conductor pattern of the insulating substrate 2 after the temperature cycle test (see FIGS. 39 and 45) 2b3 (FIG. 39 (A) and FIG. 45 (B) see) and the external lead terminals 6c (the lower end of the see FIG. 45) 6c4 (FIG. 45 (B) solder between the reference) 10f3 (Figure 45 (B) separation of the reference) and the insulating substrate 2 (FIGS. 39 and 45 top conductor pattern 2b3 reference) (FIG. 39 (a) and FIG. 45 (B) refer) damage can be avoided at the same time, top-side conductor pattern of the insulating substrate 2 (see FIGS. 39 and 45) 2b3 ( it is possible to improve the solder joint reliability between the (lower end 6c4 (FIG. 45 (B see Fig. 45)) reference) Figure 39 (a) and FIG. 45 (B) refer) and external lead terminals 6c .

第5の実施形態のパワー半導体モジュール100では、半田10b1,10b2,10b3,10b4(図40(B)参照)として、Sbを含有するPbフリー半田10a(図45(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第5の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b1,10b2,10b3,10b4(図40(B)参照)として、半田10a(図45(B)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 The In fifth embodiment of the power semiconductor module 100 of, as the solder 10B1,10b2,10b3,10b4 (see FIG. 40 (B)), than Pb-free solder 10a containing Sb (see FIG. 45 (B)) tensile strength It is low, although Pb-free solder is used containing no Sb, the modification of the power semiconductor module 100 of the fifth embodiment, instead, the solder 10B1,10b2,10b3,10b4 (Fig 40 (B) see ) as solder 10a (FIG. 45 (B) refer) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

以下、本発明のパワー半導体モジュールの第6の実施形態について説明する。 The following describes a sixth embodiment of the power semiconductor module of the present invention. 図48は第6の実施形態のパワー半導体モジュール100の一部を構成する金属製放熱板1を示した図である。 Figure 48 is a diagram showing a metal radiator plate 1 constituting part of the power semiconductor module 100 of the sixth embodiment. 詳細には、図48(A)は金属製放熱板1の平面図、図48(B)は図48(A)のA5−A5線に沿った鉛直断面図である。 In particular, FIG. 48 (A) is a plan view of the metal radiator plate 1, FIG. 48 (B) is a vertical sectional view taken along line A5-A5 in FIG. 48 (A). 図49は第6の実施形態のパワー半導体モジュール100の一部を構成する絶縁基板2を示した図である。 Figure 49 is a view showing an insulating substrate 2 which constitutes a part of the power semiconductor module 100 of the sixth embodiment. 詳細には、図49(A)は絶縁基板2の平面図、図49(B)は図49(A)のB5−B5線に沿った鉛直断面図、図49(C)は絶縁基板2の底面図である。 In particular, FIG. 49 (A) is a plan view of an insulating substrate 2, a vertical cross-sectional view taken along the line B5-B5 of FIG. 49 (B) Fig. 49 (A), FIG. 49 (C) is an insulating substrate 2 it is a bottom view. 図50は絶縁基板2上にパワー半導体チップ3a,3a',3b,3b',3c,3c',3d,3d',3e,3fおよびゲート抵抗チップR1,R1',R2,R2'が搭載される様子を示した図である。 Figure 50 is a power semiconductor chip 3a on the insulating substrate 2, 3a ', 3b, 3b', 3c, 3c ', 3d, 3d', 3e, 3f and the gate resistor chips R1, R1 ', R2, R2' is mounted it is a diagram showing a state that. 詳細には、図50(A)は絶縁基板2上にパワー半導体チップ(MOSFETチップ)3a,3a',3b,3b'、パワー半導体チップ(ダイオードチップ)3c,3c',3d,3d',3e,3fおよびゲート抵抗チップR1,R1',R2,R2'が搭載された状態を示した平面図である。 In particular, FIG. 50 (A) is a power semiconductor chip (MOSFET chip) on the insulating substrate 2 3a, 3a ', 3b, 3b', power semiconductor chips (LED chips) 3c, 3c ', 3d, 3d', 3e , 3f and the gate resistor chips R1, R1 ', R2, R2' is a plan view showing a state in which is mounted. 図50(B)は絶縁基板2上にパワー半導体チップ(MOSFETチップ)3a,3a',3b,3b'およびパワー半導体チップ(ダイオードチップ)3fが搭載される様子を示した分解組立断面図である。 Figure 50 (B) is a power semiconductor chip on the insulating substrate 2 (MOSFET chip) 3a, 3a ', 3b, 3b' are exploded sectional views showing states of and power semiconductor chip (LED chip) 3f is mounted . 図50(C)は絶縁基板2上にパワー半導体チップ(ダイオードチップ)3c,3c',3d,3d'が搭載される様子を示した分解組立断面図である。 Figure 50 (C) is an exploded sectional view showing a state where the power semiconductor chip (LED chip) 3c, 3c ', 3d, 3d' is mounted on the insulating substrate 2. 図50(D)は絶縁基板2上にパワー半導体チップ(ダイオードチップ)3eおよびゲート抵抗チップR1,R1',R2,R2'が搭載される様子を示した分解組立断面図である。 Figure 50 (D) is an exploded sectional view showing a state in which the power semiconductor chip on the insulating substrate 2 (diode chip) 3e and a gate resistor chips R1, R1 ', R2, R2' are mounted. 図51は図50(A)に示した組立体に対してワイヤボンディングを行うことにより得られる組立体の平面図である。 Figure 51 is a plan view of the assembly obtained by performing wire bonding with respect to the assembly shown in FIG. 50 (A).

図52は第6の実施形態のパワー半導体モジュール100の一部を構成する蓋体7の部品図である。 Figure 52 is a part view of a lid member 7 which constitutes a part of the power semiconductor module 100 of the sixth embodiment. 詳細には、図52(A)は蓋体7の平面図、図52(B)は蓋体7の右側面図、図52(C)は蓋体7の正面図、図52(D)は蓋体7の底面図である。 In particular, FIG. 52 (A) is a plan view of the lid 7, FIG. 52 (B) is a right side view of the cover 7, Fig. 52 (C) is a front view of the lid 7, FIG. 52 (D) is it is a bottom view of the cover 7. 図53は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体を示した図である。 Figure 53 is a diagram showing an external lead terminals 6a, 6b, 6c and signal terminals 6j, 6k, 6m, an assembly obtained by attaching the lid 7 to 6n. 詳細には、図53(A)は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体の平面図、図53(B)は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体の正面図、図53(C)は外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nを蓋体7に取り付けることにより得られる組立体の右側面図である。 In particular, FIG. 53 (A) is externally drawn terminals 6a, 6b, 6c and signal terminals 6j, 6k, 6 m, plan view of the assembly obtained by attaching the 6n the lid 7, FIG. 53 (B) is external lead terminals 6a, 6b, 6c and signal terminals 6j, 6k, 6 m, a front view of the assembly obtained by attaching the 6n the lid 7, FIG. 53 (C) is externally drawn terminals 6a, 6b, 6c and signal terminals 6j, a right side view of a 6k, 6 m, the assembly obtained by attaching the 6n the lid 7.

図54は図53に示した組立体のうちの蓋体7を透視して見た外部導出端子6a,6b,6cの図である。 Figure 54 is an external lead terminal 6a, 6b, Figure 6c, as viewed by fluoroscopy the lid 7 of the assembly shown in FIG. 53. 詳細には、図54(A)は外部導出端子6a,6b,6cの平面図、図54(B)は外部導出端子6a,6b,6cの正面図、図54(C)は外部導出端子6c(6a,6b)の右側面図である。 In particular, FIG. 54 (A) is externally drawn terminals 6a, 6b, plan view of 6c, Figure 54 (B) is externally drawn terminals 6a, 6b, 6c front view of FIG. 54 (C) is the externally leading terminals 6c (6a, 6b) is a right side view of the. 図55は図53に示した組立体のうちの蓋体7を透視して見た信号端子6j,6k,6m,6nの図である。 Figure 55 is a perspective of the cover 7 when viewed signal terminals 6j, 6k, 6m, of 6n Figure of the indicated assembly in Figure 53. 詳細には、図55(A)は信号端子6j,6k,6m,6nの平面図、図55(B)は信号端子6m(6j,6k,6n)の正面図、図55(C)は信号端子6j,6k,6m,6nの右側面図である。 In particular, FIG. 55 (A) is a signal terminal 6j, 6k, 6 m, plan view of 6n, FIG 55 (B) is a signal terminal 6m (6j, 6k, 6n) front view of FIG. 55 (C) is the signal terminals 6j, 6k, 6m, is a right side view of 6n. 図56は図48に示した金属製放熱板1上に、図51に示した組立体が搭載され、その上に図53に示した組立体が搭載される様子を示した図である。 Figure 56 on a metal heat dissipating plate 1 shown in FIG. 48, is mounted assembly shown in FIG. 51 is a diagram showing a state in which assembly shown in FIG. 53 is mounted thereon. 詳細には、図56(A)は図48に示した金属製放熱板1上に、図51に示した組立体が搭載され、その上に図53に示した組立体が搭載された状態を示した平面図である。 In particular, on FIG. 56 (A) is a metal heat dissipating plate 1 shown in FIG. 48, is mounted assembly shown in FIG. 51, the state in which the assembly is mounted as shown in FIG. 53 thereon it is a plan view showing. 図56(B)は図48に示した金属製放熱板1上に、図51に示した組立体が搭載され、その上に図53に示した組立体が搭載される様子を、蓋体7を透視して示した概略的な分解組立図である。 Figure 56 (B) is formed on the metal heat dissipating plate 1 shown in FIG. 48, is mounted assembly shown in FIG. 51, the manner in which assembly shown in FIG. 53 is mounted thereon, the lid 7 fluoroscopy to which it is a schematic exploded view showing.

図57は図56(A)に示した組立体上に被せられる外囲ケース6の部品図である。 Figure 57 is a part view of a covering case 6 for covering the the indicated assembly on Figure 56 (A). 詳細には、図57(A)は外囲ケース6の平面図、図57(B)は図57(A)のK5−K5線に沿った鉛直断面図、図57(C)は外囲ケース6の底面図である。 In particular, a plan view, FIG. 57 (B) is a vertical sectional view taken along a K5-K5 line in FIG. 57 (A), FIG. 57 (C) is covering case of FIG. 57 (A) is covering case 6 6 is a bottom view of. 図58は第6の実施形態のパワー半導体モジュール100を示した図である。 Figure 58 is a diagram showing the power semiconductor module 100 of the sixth embodiment. 詳細には、図58(A)は図56(A)に示した組立体上に、図57に示した外囲ケース6が被せられることにより得られる第6の実施形態のパワー半導体モジュール100の平面図である。 In particular, the assembly on shown in FIG. 58 (A) Fig. 56 (A), of a sixth embodiment of the power semiconductor module 100 of the covering case 6 is obtained by being covered as shown in FIG. 57 it is a plan view. 図58(B)は第6の実施形態のパワー半導体モジュール100の概略的な鉛直断面図である。 Figure 58 (B) is a schematic vertical cross-sectional view of the power semiconductor module 100 of the sixth embodiment. 図58(C)は第6の実施形態のパワー半導体モジュール100の等価回路図である。 Figure 58 (C) is an equivalent circuit diagram of the power semiconductor module 100 of the sixth embodiment.

第6の実施形態のパワー半導体モジュール100では、図56(B)に示すように、パワー半導体チップ(MOSFETチップ)3a,3a',3b,3b'(図50参照)、パワー半導体チップ(ダイオードチップ)3c,3c',3d,3d',3e,3f(図50参照)およびゲート抵抗チップR1,R1',R2,R2'(図50参照)が発生した熱を放熱するための金属製放熱板1(図48および図56参照)の上面と、絶縁基板2(図49および図56参照)の絶縁層2a(図49および図56(B)参照)の下面側に形成された下面側導体パターン2c(図49(B)、図49(C)および図56(B)参照)との間に半田10a(図56(B)参照)が配置されている。 In the sixth embodiment of the power semiconductor module 100, shown in Figure 56 (B), the power semiconductor chips (MOSFET chip) 3a, 3a ', 3b, 3b' (see FIG. 50), the power semiconductor chip (diode chips ) 3c, 3c ', 3d, 3d', 3e, 3f (see Fig. 50) and the gate resistor chips R1, R1 ', R2, R2' (see FIG. 50) a metal heat sink for dissipating heat generated is 1 and the upper surface (see FIG. 48 and FIG. 56), the lower surface side conductor pattern formed on the lower surface side of the insulating layer 2a of the insulating substrate 2 (see FIGS. 49 and 56) (see FIGS. 49 and 56 (B)) 2c (FIG. 49 (B), FIG. 49 (C) and FIG. 56 (B) refer) solder 10a (see FIG. 56 (B)) is disposed between the. また、図50(B)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b1(図49(A)、図49(B)、図50(A)および図50(B)参照)とパワー半導体チップ(MOSFETチップ)3a(図50(A)および図50(B)参照)の下面電極(ドレイン電極)との間に半田10b1(図50(B)参照)が配置されている。 Further, as shown in FIG. 50 (B), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b1 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (B) refer) and the power semiconductor chips (MOSFET chip) 3a (FIG 50 (a) see (solder 10b1 (FIG. 50 (B between the drain electrode)) lower electrode and of FIG. 50 (B) refer)) is It is located. 更に、図50(B)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b1(図49(A)、図49(B)、図50(A)および図50(B)参照)とパワー半導体チップ(MOSFETチップ)3a'(図50(A)および図50(B)参照)の下面電極(ドレイン電極)との間に半田10b1'(図50(B)参照)が配置されている。 Furthermore, as shown in FIG. 50 (B), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b1 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (B) refer) and '(solder 10b1 between the drain electrode) ((FIG. 50 (a lower surface electrode of and FIG. 50 (B) refer) (FIG. 50 (B) refer to the power semiconductor chip MOSFET chip) 3a)' ) are arranged. また、図50(B)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b3(図49(A)、図49(B)、図50(A)および図50(B)参照)とパワー半導体チップ(MOSFETチップ)3b(図50(A)および図50(B)参照)の下面電極(ドレイン電極)との間に半田10b2(図50(B)参照)が配置されている。 Further, as shown in FIG. 50 (B), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b3 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (B) refer) and the power semiconductor chips (MOSFET chip) 3b (FIG. 50 (a) see (solder 10b2 (FIG. 50 (B between the drain electrode)) lower electrode and of FIG. 50 (B) refer)) is It is located. 更に、図50(B)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b3(図49(A)、図49(B)、図50(A)および図50(B)参照)とパワー半導体チップ(MOSFETチップ)3b'(図50(A)および図50(B)参照)の下面電極(ドレイン電極)との間に半田10b2'(図50(B)参照)が配置されている。 Furthermore, as shown in FIG. 50 (B), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b3 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (B) refer) and '(solder 10b2 between the drain electrode) ((FIG. 50 (a lower surface electrode of and FIG. 50 (B) refer) (FIG. 50 (B) refer to the power semiconductor chip MOSFET chip) 3b)' ) are arranged. また、図50(B)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b7(図49(A)、図49(B)、図50(A)および図50(B)参照)とパワー半導体チップ(ダイオードチップ)3f(図50(A)および図50(B)参照)の下面電極(カソード電極)との間に半田10b6(図50(B)参照)が配置されている。 Further, as shown in FIG. 50 (B), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2B7 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (B) refer) and the power semiconductor chip (diode chip) 3f (FIG. 50 (a) see (solder 10b6 (FIG. 50 (B between the cathode electrode)) lower electrode and of FIG. 50 (B) refer)) is It is located.

更に、第6の実施形態のパワー半導体モジュール100では、図50(C)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b1(図49(A)、図49(B)、図50(A)および図50(C)参照)とパワー半導体チップ(ダイオードチップ)3c(図50(A)および図50(C)参照)の下面電極(カソード電極)との間に半田10b3(図50(C)参照)が配置されている。 Further, in the power semiconductor module 100 of the sixth embodiment, FIG. 50 (C), the upper surface side conductor pattern 2b1 of the insulating substrate 2 (see FIGS. 49 and 50) (FIG. 49 (A), FIG. 49 (B), while in FIG. 50 (a) and FIG. 50 (C) and see) the power semiconductor chip (diode chip) 3c (Fig. 50 (a) and FIG. 50 (C) the lower electrode (cathode electrode of the reference)) solder 10 b 3 (see FIG. 50 (C)) is arranged. また、図50(C)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b1(図49(A)、図49(B)、図50(A)および図50(C)参照)とパワー半導体チップ(ダイオードチップ)3c'(図50(A)および図50(C)参照)の下面電極(カソード電極)との間に半田10b3'(図50(C)参照)が配置されている。 Further, as shown in FIG. 50 (C), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b1 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (C) see) and '(solder 10b3 between the cathode electrode) ((FIG. 50 (a lower surface electrode of and see FIG. 50 (C)) (FIG. 50 (C) see power semiconductor chip diode chip) 3c)' ) are arranged. 更に、図50(C)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b3(図49(A)、図49(B)、図50(A)および図50(C)参照)とパワー半導体チップ(ダイオードチップ)3d(図50(A)および図50(C)参照)の下面電極(カソード電極)との間に半田10b4(図50(C)参照)が配置されている。 Furthermore, as shown in FIG. 50 (C), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b3 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (C) see) the power semiconductor chip (diode chip) 3d (FIG. 50 (a) see (solder 10b4 (FIG. 50 (C between the cathode electrode)) lower electrode and of FIG. 50 (C) see)) is It is located. また、図50(C)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b3(図49(A)、図49(B)、図50(A)および図50(C)参照)とパワー半導体チップ(ダイオードチップ)3d'(図50(A)および図50(C)参照)の下面電極(カソード電極)との間に半田10b4'(図50(C)参照)が配置されている。 Further, as shown in FIG. 50 (C), the insulating substrate 2 top conductor pattern (see FIGS. 49 and 50) 2b3 (FIG. 49 (A), FIG. 49 (B), FIG. 50 (A) and FIG. 50 (C) see) and '(solder 10b4 between the cathode electrode) ((FIG. 50 (a lower surface electrode of and see FIG. 50 (C)) (FIG. 50 (C) see power semiconductor chip diode chip) 3d)' ) are arranged.

また、第6の実施形態のパワー半導体モジュール100では、図50(D)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b6(図49(A)、図49(B)、図50(A)および図50(D)参照)とパワー半導体チップ(ダイオードチップ)3e(図50(A)および図50(D)参照)の下面電極(カソード電極)との間に半田10b5(図50(D)参照)が配置されている。 Further, in the power semiconductor module 100 of the sixth embodiment, FIG. 50 (D), the upper surface side conductor pattern 2b6 of the insulating substrate 2 (see FIGS. 49 and 50) (FIG. 49 (A), FIG. 49 (B), while in FIG. 50 (a) and FIG. 50 (D) and see) the power semiconductor chip (diode chip) 3e (FIG. 50 (a) and FIG. 50 (D) the lower electrode (cathode electrode of the reference)) solder 10b5 (see FIG. 50 (D)) is arranged. 更に、図50(D)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b4(図49(A)、図50(A)および図50(D)参照)とゲート抵抗チップR1(図50(A)および図50(D)参照)の下面電極との間に半田10b7(図50(D)参照)が配置されている。 Furthermore, as shown in FIG. 50 (D), the upper surface side conductor pattern 2b4 of the insulating substrate 2 (see FIGS. 49 and 50) (FIG. 49 (A), FIG. 50 (A) and FIG. 50 (D) refer) and gate resistor chips R1 solder 10b7 (see FIG. 50 (D)) between the lower electrode (FIG. 50 (a) and FIG. 50 (D) refer) is disposed. また、図50(D)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b4(図49(A)、図50(A)および図50(D)参照)とゲート抵抗チップR1'(図50(A)および図50(D)参照)の下面電極との間に半田10b7'(図50(D)参照)が配置されている。 Further, as shown in FIG. 50 (D), the upper surface side conductor pattern 2b4 of the insulating substrate 2 (see FIGS. 49 and 50) (FIG. 49 (A), FIG. 50 (A) and FIG. 50 (D) refer) and gate resistor chips R1 'solder 10b7 between the lower electrode (FIG. 50 (a) and FIG. 50 (D) refer)' (see FIG. 50 (D)) is disposed. 更に、図50(D)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b5(図49(A)、図50(A)および図50(D)参照)とゲート抵抗チップR2(図50(A)および図50(D)参照)の下面電極との間に半田10b8(図50(D)参照)が配置されている。 Furthermore, as shown in FIG. 50 (D), the upper surface side conductor pattern 2b5 of the insulating substrate 2 (see FIGS. 49 and 50) (FIG. 49 (A), FIG. 50 (A) and FIG. 50 (D) refer) and gate resistor chips R2 solder 10b8 (see FIG. 50 (D)) between the lower electrode (FIG. 50 (a) and FIG. 50 (D) refer) is disposed. また、図50(D)に示すように、絶縁基板2(図49および図50参照)の上面側導体パターン2b5(図49(A)、図50(A)および図50(D)参照)とゲート抵抗チップR2'(図50(A)および図50(D)参照)の下面電極との間に半田10b8'(図50(D)参照)が配置されている。 Further, as shown in FIG. 50 (D), the upper surface side conductor pattern 2b5 of the insulating substrate 2 (see FIGS. 49 and 50) (FIG. 49 (A), FIG. 50 (A) and FIG. 50 (D) refer) and gate resistor chips R2 'solder 10b8 between the lower electrode (FIG. 50 (a) and FIG. 50 (D) refer)' (see FIG. 50 (D)) is disposed.

更に、第6の実施形態のパワー半導体モジュール100では、図51に示すように、パワー半導体チップ(MOSFETチップ)3aの大電流用上面電極(ソース電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b2(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 51, the power semiconductor chips (MOSFET chip) 3a large-current upper electrode (source electrode) of the insulating substrate 2 (see FIGS. 49 and 51 top conductor pattern 2b2) of reference (FIG. 49 (a) and FIG. 51) and are connected by a bonding wire. また、図51に示すように、パワー半導体チップ(MOSFETチップ)3aの上面に形成されたゲート電極とゲート抵抗チップR1の上面電極とがボンディングワイヤによって接続されている。 Further, as shown in FIG. 51, the upper surface electrode of the power semiconductor chips (MOSFET chip) 3a formed on the upper surface a gate electrode and a gate resistor chips R1 are connected by a bonding wire. 更に、図51に示すように、パワー半導体チップ(MOSFETチップ)3a'の大電流用上面電極(ソース電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b2(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Furthermore, as shown in FIG. 51, the power semiconductor chips (MOSFET chip) top-side conductor pattern 3a high-current upper surface electrode '(source electrode) and the insulating substrate 2 (see FIGS. 49 and 51) 2b2 (FIG. 49 ( A) and see FIG. 51) and are connected by a bonding wire. また、図51に示すように、パワー半導体チップ(MOSFETチップ)3a'の上面に形成されたゲート電極とゲート抵抗チップR1'の上面電極とがボンディングワイヤによって接続されている。 Further, as shown in FIG. 51, the upper surface electrode of the power semiconductor chips (MOSFET chip) 3a 'gate electrode formed on the upper surface of the gate resistor chips R1' are connected by a bonding wire.

また、第6の実施形態のパワー半導体モジュール100では、図51に示すように、パワー半導体チップ(MOSFETチップ)3bの大電流用上面電極(ソース電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b6(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 51, the power semiconductor chips (MOSFET chip) high-current upper electrode (source electrode) of 3b and the insulating substrate 2 (see FIGS. 49 and 51 top conductor pattern 2b6) of reference (FIG. 49 (a) and FIG. 51) and are connected by a bonding wire. 更に、図51に示すように、パワー半導体チップ(MOSFETチップ)3bの上面に形成されたゲート電極とゲート抵抗チップR2の上面電極とがボンディングワイヤによって接続されている。 Furthermore, as shown in FIG. 51, the upper surface electrode of the power semiconductor chips (MOSFET chip) 3b formed on the upper surface a gate electrode and a gate resistor chips R2 are connected by a bonding wire. また、図51に示すように、パワー半導体チップ(MOSFETチップ)3b'の大電流用上面電極(ソース電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b6(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, as shown in FIG. 51, the power semiconductor chips (MOSFET chip) top-side conductor pattern 3b high-current upper surface electrode '(source electrode) and the insulating substrate 2 (see FIGS. 49 and 51) 2b6 (FIG. 49 ( A) and see FIG. 51) and are connected by a bonding wire. 更に、図51に示すように、パワー半導体チップ(MOSFETチップ)3b'の上面に形成されたゲート電極とゲート抵抗チップR2'の上面電極とがボンディングワイヤによって接続されている。 Furthermore, as shown in FIG. 51, the upper surface electrode of the power semiconductor chips (MOSFET chip) 3b 'gate electrode formed on the upper surface of the gate resistor chips R2' are connected by a bonding wire.

更に、第6の実施形態のパワー半導体モジュール100では、図51に示すように、パワー半導体チップ(ダイオードチップ)3cの上面電極(アノード電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b6(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 51, the upper surface of the upper electrode of the power semiconductor chips (LED chips) 3c (anode electrode) and the insulating substrate 2 (see FIGS. 49 and 51) side conductor pattern 2b6 (see FIG. 49 (A) and FIG. 51) are connected by a bonding wire. また、図51に示すように、パワー半導体チップ(ダイオードチップ)3c'の上面電極(アノード電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b6(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, as shown in FIG. 51, the power semiconductor chip upper surface side conductor pattern of the upper electrode of the (diode chip) 3c '(anode) and the insulating substrate 2 (see FIGS. 49 and 51) 2b6 (FIG. 49 (A) and see FIG. 51) and are connected by a bonding wire. 更に、図51に示すように、パワー半導体チップ(ダイオードチップ)3dの上面電極(アノード電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b7(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Furthermore, as shown in FIG. 51, top-side conductor pattern 2B7 (FIG. 49 (A) and FIG upper surface electrode of the power semiconductor chips (LED chips) 3d (anode electrode) and the insulating substrate 2 (see FIGS. 49 and 51) 51 reference) and are connected by a bonding wire. また、図51に示すように、パワー半導体チップ(ダイオードチップ)3d'の上面電極(アノード電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b7(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, as shown in FIG. 51, the power semiconductor chip upper surface side conductor pattern of the upper electrode of the (diode chip) 3d '(anode) and the insulating substrate 2 (see FIGS. 49 and 51) 2B7 (FIG. 49 (A) and see FIG. 51) and are connected by a bonding wire. 更に、図51に示すように、パワー半導体チップ(ダイオードチップ)3eの上面電極(アノード電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b2(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Furthermore, as shown in FIG. 51, top-side conductor pattern 2b2 (FIG. 49 (A) and FIG upper surface electrode of the power semiconductor chips (LED chips) 3e (anode electrode) and the insulating substrate 2 (see FIGS. 49 and 51) 51 reference) and are connected by a bonding wire. また、図51に示すように、パワー半導体チップ(ダイオードチップ)3fの上面電極(アノード電極)と絶縁基板2(図49および図51参照)の上面側導体パターン2b6(図49(A)および図51参照)とがボンディングワイヤによって接続されている。 Further, as shown in FIG. 51, top-side conductor pattern 2b6 (FIG. 49 (A) and FIG upper surface electrode of the power semiconductor chips (LED chips) 3f (anode electrode) and the insulating substrate 2 (see FIGS. 49 and 51) 51 reference) and are connected by a bonding wire.

更に、第6の実施形態のパワー半導体モジュール100では、図52に示すように、例えば樹脂材料の成形によって形成された電気絶縁性の蓋体7が設けられている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 52, for example, the lid 7 of electrically insulating formed by molding of a resin material is provided. 詳細には、第6の実施形態のパワー半導体モジュール100では、絶縁基板2(図49参照)の位置決め穴2h(図49(A)および図49(C)参照)および金属製放熱板1(図48参照)の位置決め穴1h(図48(A)参照)に挿入される先端部を有する脚部7g(図52(B)、図52(C)および図52(D)参照)が、蓋体7(図52参照)に設けられている。 Specifically, in the power semiconductor module 100 of the sixth embodiment, the insulating substrate 2 positioning hole 2h (see FIG. 49) (see FIG. 49 (A) and FIG. 49 (C)) and the metal heat radiating plate 1 (FIG. 48 positioning hole 1h of reference) reference legs 7 g (FIG. 52 (B) having a tip portion inserted into (FIG. 48 (a) refer), FIG. 52 (C) and FIG. 52 (D)) is, the lid It provided 7 (see FIG. 52).

また、第6の実施形態のパワー半導体モジュール100では、図54(A)および図54(B)に示すように、上下方向(図54(B)の上下方向)に延びている上端部6a1と、屈曲している中央部6a2と、水平方向に延びている下端部6a4とを有する外部導出端子6aが、例えば金属材料のプレス加工によって形成されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 54 (A) and FIG. 54 (B), an upper end portion 6a1 extending in the vertical direction (vertical direction in FIG. 54 (B)) , a central portion 6a2 which is bent, the external lead terminals 6a and a lower end 6a4 extending in a horizontal direction is formed by press working of a metallic material, for example. また、第6の実施形態のパワー半導体モジュール100では、図54(A)および図54(B)に示すように、上下方向(図54(B)の上下方向)に延びている上端部6b1と、屈曲している中央部6b2と、水平方向に延びている下端部6b4とを有する外部導出端子6bが、例えば金属材料のプレス加工によって、外部導出端子6a(図54(A)および図54(B)参照)と同一形状に形成されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 54 (A) and FIG. 54 (B), the upper end portion 6b1 extending in the vertical direction (vertical direction in FIG. 54 (B)) , a central portion 6b2 which is bent, the external lead-out terminal 6b and a lower end portion 6b4 extending in the horizontal direction, by pressing the metallic material, for example, an external lead-out terminal 6a (FIG. 54 (a) and 54 ( B) reference) are formed in the same shape as the. 更に、第6の実施形態のパワー半導体モジュール100では、図54に示すように、上下方向(図54(B)および図54(C)の上下方向)に延びている上端部6c1と、屈曲している中央部6c2と、水平方向(図54(C)の左右方向)に延びている下端部6c4とを有する外部導出端子6cが、例えば金属材料のプレス加工によって、外部導出端子6a(図54(A)および図54(B)参照)と同一形状に形成されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 54, the upper end portion 6c1 extending in the vertical direction (vertical direction in FIG. 54 (B) and FIG. 54 (C)), bent and a central portion 6c2 and, by pressing the horizontal direction external lead terminals 6c and a lower portion 6c4 extending (horizontal direction in FIG. 54 (C)) is, for example, a metal material, externally leading terminal 6a (Fig. 54 They are formed in the same shape as the (a) and FIG. 54 (B) refer).

第6の実施形態のパワー半導体モジュール100の製造時には、外部導出端子6a(図53(A)、図53(B)、図54(A)および図54(B)参照)の上端部6a1(図53(B)、図54(A)および図54(B)参照)が蓋体7(図52および図53参照)の導出穴7a(図52(A)、図52(C)および図53(A)参照)を通され、図53に示すように、外部導出端子6aが蓋体7に取り付けられる。 During manufacture of the power semiconductor module 100 of the sixth embodiment, the upper end portion 6a1 (FIG external leadout terminals 6a (FIG. 53 (A), FIG. 53 (B), FIG. 54 (A) and FIG. 54 (B) refer) 53 (B), (derived holes 7a see FIGS. 52 and 53) (FIG. 52 (a) Fig. 54 (a) and FIG. 54 (B) refer) is the cover 7, Fig. 52 (C) and 53 ( passed through a) reference), as shown in FIG. 53, the external lead terminal 6a is attached to the lid 7. また、外部導出端子6b(図53(A)、図53(B)、図54(A)および図54(B)参照)の上端部6b1(図53(B)、図54(A)および図54(B)参照)が蓋体7(図52および図53参照)の導出穴7b(図52(A)、図52(C)および図53(A)参照)を通され、図53に示すように、外部導出端子6bが蓋体7に取り付けられる。 The external lead terminal 6b (FIG. 53 (A), FIG. 53 (B), FIG. 54 (A) and FIG. 54 (B) refer) upper part 6 b 1 (FIG. 53 (B), FIG. 54 (A) and FIG. 54 (B) (derived holes 7b see FIGS. 52 and 53) (FIG. 52 (a) refer) is the lid 7, is passed through a 52 (C) and 53 (a) refer), shown in FIG. 53 as such, the externally leading terminal 6b is attached to the lid 7. 更に、外部導出端子6c(図53および図54参照)の上端部6c1(図53(B)、図53(C)および図54参照)が蓋体7(図52および図53参照)の導出穴7c(図52(A)、図52(C)および図53(A)参照)を通され、図53に示すように、外部導出端子6cが蓋体7に取り付けられる。 Furthermore, deriving the hole of the upper part 6c1 (FIG. 53 (B), FIG. 53 (C) and see FIG. 54) of the externally leading terminals 6c (see FIGS. 53 and 54) is the cover 7 (see FIGS. 52 and 53) 7c is passed through a (FIG. 52 (a), FIG. 52 (C) and FIG. 53 (a) refer), as shown in FIG. 53, the external lead terminals 6c is attached to the lid 7.

また、第6の実施形態のパワー半導体モジュール100の製造時には、図53に示すように、信号端子6j(図53(A)、図53(C)、図55(A)および図55(C)参照)が蓋体7に取り付けられる。 Further, at the time of manufacture of the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 53, the signal terminals 6j (FIG. 53 (A), FIG. 53 (C), FIG. 55 (A) and FIG. 55 (C) see) is attached to the lid 7. 更に、信号端子6j(図53(A)、図53(C)、図55(A)および図55(C)参照)と同一形状に形成された信号端子6k(図53(A)、図53(C)、図55(A)および図55(C)参照)が蓋体7に取り付けられる。 Furthermore, the signal terminals 6j (FIG. 53 (A), FIG. 53 (C), FIG. 55 (A) and FIG. 55 (C) see) formed in the same shape as the signal terminals 6k (Fig. 53 (A), FIG. 53 (C), see FIG. 55 (a) and FIG. 55 (C)) is attached to the lid 7. また、信号端子6j(図53(A)、図53(C)、図55(A)および図55(C)参照)と同一形状に形成された信号端子6m(図53および図55参照)が蓋体7に取り付けられる。 The signal terminals 6j (FIG. 53 (A), FIG. 53 (C), FIG. 55 (A) and FIG. 55 (C) see) the same shape which is formed on the signal terminal 6 m (see FIGS. 53 and 55) It is attached to the lid 7. 更に、信号端子6j(図53(A)、図53(C)、図55(A)および図55(C)参照)と同一形状に形成された信号端子6n(図53(A)、図53(C)、図55(A)および図55(C)参照)が蓋体7に取り付けられる。 Furthermore, the signal terminals 6j (FIG. 53 (A), FIG. 53 (C), FIG. 55 (A) and FIG. 55 (C) see) formed in the same shape as the signal terminal 6n (Fig. 53 (A), FIG. 53 (C), see FIG. 55 (a) and FIG. 55 (C)) is attached to the lid 7.

第6の実施形態のパワー半導体モジュール100では、蓋体7(図52参照)とは別個に形成された外部導出端子6a,6b,6c(図54参照)および信号端子6j,6k,6m,6n(図55参照)が、蓋体7(図52参照)に対して取り付けられ、図53に示した組立体が形成されているが、第6の実施形態のパワー半導体モジュール100の変形例では、樹脂材料の成形によって形成される蓋体7に外部導出端子6a,6b,6cおよび信号端子6j,6k,6m,6nをインサートして一体成形することにより、図53に示した組立体と同様の組立体を形成することも可能である。 In the power semiconductor module 100 of the sixth embodiment, the lid 7 (Fig. 52 see) separate from the formed externally leading terminals 6a, 6b, 6c (see FIG. 54) and signal terminals 6j, 6k, 6 m, 6n (see FIG. 55) is attached to cover 7 (see FIG. 52), but assembly shown in FIG. 53 are formed, in the modification of the power semiconductor module 100 of the sixth embodiment, the externally leading terminals 6a to the cover 7 formed by molding of a resin material, 6b, 6c and signal terminals 6j, 6k, 6m, by molding integrally by insert the 6n, similar to the assembly shown in FIG. 53 it is also possible to form an assembly.

また、第6の実施形態のパワー半導体モジュール100では、図56(B)に示すように、絶縁基板2(図56(A)および図56(B)参照)の上面側導体パターン2b2(図50(A)および図56(B)参照)と、外部導出端子6a(図56(A)および図56(B)参照)の下端部6a4(図54(A)および図56(B)参照)の下面との間に半田10f1(図56(B)参照)が配置され、上面側導体パターン2b2(図50(A)および図56(B)参照)と外部導出端子6a(図56(A)および図56(B)参照)とが電気的に接続されている。 Further, in the power semiconductor module 100 of the sixth embodiment, FIG. 56 (B), the upper surface side conductor pattern 2b2 (FIG. 50 of the insulating substrate 2 (see FIG. 56 (A) and FIG. 56 (B)) and (a) and 56 (B) refer), the lower end 6a4 (FIG. 54 (a) and FIG. 56 of the externally drawn terminals 6a reference (FIG. 56 (a) and 56 (B)) of (B) refer) by soldering 10f1 (see FIG. 56 (B)) is disposed between the lower surface, upper surface side conductor pattern 2b2 (see FIG. 50 (a) and FIG. 56 (B)) and externally leading terminal 6a (FIG. 56 (a) and Figure 56 (B) refer) and are electrically connected. 更に、図56(B)に示すように、絶縁基板2(図56(A)および図56(B)参照)の上面側導体パターン2b6(図50(A)および図56(B)参照)と、外部導出端子6b(図56(A)および図56(B)参照)の下端部6b4(図54(A)および図56(B)参照)の下面との間に半田10f2(図56(B)参照)が配置され、上面側導体パターン2b6(図50(A)および図56(B)参照)と外部導出端子6b(図56(A)および図56(B)参照)とが電気的に接続されている。 Furthermore, as shown in FIG. 56 (B), an insulating substrate 2 (FIG. 56 (A) and FIG. 56 (B) refer) top-side conductor pattern 2b6 (see FIG. 50 (A) and FIG. 56 (B)) solder between the lower surface of the external lead terminal 6b lower end 6b4 (see FIG. 54 (a) and FIG. 56 (B)) (FIG. 56 (a) and FIG. 56 (B) refer) 10f2 (Figure 56 (B ) reference) is arranged, the upper surface side conductor pattern 2b6 (FIG. 50 (a) and FIG. 56 (B) refer) and the external lead terminal 6b (FIG. 56 (a) and FIG. 56 (B) refer) and is electrically It is connected. また、図56(B)に示すように、絶縁基板2(図56(A)および図56(B)参照)の上面側導体パターン2b7(図50(A)および図56(B)参照)と、外部導出端子6c(図56(A)および図56(B)参照)の下端部6c4(図54(A)および図56(B)参照)の下面との間に半田10f3(図56(B)参照)が配置され、上面側導体パターン2b7(図50(A)および図56(B)参照)と外部導出端子6c(図56(A)および図56(B)参照)とが電気的に接続されている。 Further, as shown in FIG. 56 (B), an insulating substrate 2 (FIG. 56 (A) and FIG. 56 (B) refer) top-side conductor pattern 2b7 (see FIG. 50 (A) and FIG. 56 (B)) solder between the lower surface of the external lead terminals 6c lower portion 6c4 (see FIG. 54 (a) and FIG. 56 (B)) (FIG. 56 (a) and FIG. 56 (B) refer) 10f3 (Figure 56 (B ) reference) is arranged, the upper surface side conductor pattern 2B7 (FIG. 50 (a) and FIG. 56 (B) refer) and the external lead terminals 6c (FIG. 56 (a) and FIG. 56 (B) refer) and is electrically It is connected.

具体的には、第6の実施形態のパワー半導体モジュール100では、図56(B)に示す製造工程の時に、蓋体7(図52参照)の脚部7g(図52(B)、図52(C)および図52(D)参照)の先端部が、絶縁基板2(図49参照)の位置決め穴2h(図49(A)および図49(C)参照)および金属製放熱板1(図48参照)の位置決め穴1h(図48(A)参照)に挿入され、その結果、外部導出端子6a(図56(A)および図56(B)参照)の下端部6a4(図54(A)および図56(B)参照)が絶縁基板2(図56(A)および図56(B)参照)の上面側導体パターン2b2(図50(A)および図56(B)参照)に位置決めされ、外部導出端子6b(図56(A)および図56(B)参照)の下端部6b4( Specifically, in the power semiconductor module 100 of the sixth embodiment, when the manufacturing process shown in FIG. 56 (B), the leg portion 7g of the cover 7 (see FIG. 52) (FIG. 52 (B), FIG. 52 (C) and the tip portion of FIG. 52 (D) refer) is an insulating substrate 2 (positioning hole 2h (Figure 49 (a see FIG. 49)) and FIG. 49 (C) see) and the metal heat radiating plate 1 (FIG. positioning holes 1h 48 reference) are inserted in (FIG. 48 (a) refer). As a result, the lower end of the external lead terminals 6a reference (FIG. 56 (a) and FIG. 56 (B)) 6a4 (FIG. 54 (a) and see FIG. 56 (B)) is positioned on the insulating substrate 2 reference (FIG. 56 (a) and FIG. 56 (B) the upper surface side conductor pattern 2b2 reference) (FIG. 50 (a) and FIG. 56 (B)), the lower end of the external lead terminal 6b (see FIG. 56 (a) and FIG. 56 (B)) 6b4 ( 54(A)および図56(B)参照)が絶縁基板2(図56(A)および図56(B)参照)の上面側導体パターン2b6(図50(A)および図56(B)参照)に位置決めされ、外部導出端子6c(図56(A)および図56(B)参照)の下端部6c4(図54(A)および図56(B)参照)が絶縁基板2(図56(A)および図56(B)参照)の上面側導体パターン2b7(図50(A)および図56(B)参照)に位置決めされる。 54 (A) and FIG. 56 (B) refer) an insulating substrate 2 top-side conductor pattern (FIG. 56 (A) and FIG. 56 (B) refer) 2b6 reference (FIG. 50 (A) and FIG. 56 (B)) is positioned, externally leading terminal 6c (FIG. 56 (a) and FIG. 56 (B) see) the lower end of 6c4 (FIG. 54 (a) and FIG. 56 (B) refer) an insulating substrate 2 (FIG. 56 (a) and FIG. 56 (B) is positioned on the upper surface side conductor pattern 2b7 reference) reference (FIG 50 (a) and FIG. 56 (B)).

また、第6の実施形態のパワー半導体モジュール100では、信号端子6j(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図51参照)の上面側導体パターン2b4(図51参照)に接続され、その結果、信号端子6j(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3a(図51および図58(C)参照)の上面に形成されたゲート電極とが、ゲート抵抗チップR1(図51および図58(C)参照)を介して電気的に接続されると共に、信号端子6j(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)とパワー半導体 Further, in the sixth embodiment of the power semiconductor module 100 of the signal terminals 6j (FIG 53 (A), FIG. 53 (C), FIG. 55 (A), see FIG. 55 (C) and FIG. 58 (C)) is , for example, solder are connected to the upper surface side conductor pattern 2b4 via the (not shown) such as an insulating substrate 2 (see FIG. 51) (see FIG. 51), as a result, the signal terminals 6j (FIG. 53 (a), FIG. 53 (C), FIG. 55 (a), FIG. 55 (C) and FIG. 58 (C) see) and the power semiconductor chips (MOSFET chip) 3a (FIGS. 51 and 58 (C) gate formed on the upper surface of the reference) and the electrode is electrically connected through a gate resistor chips R1 (FIGS. 51 and 58 (C) see), the signal terminals 6j (FIG 53 (a), FIG. 53 (C), FIG. 55 (a ), see FIG. 55 (C) and FIG. 58 (C)) and the power semiconductor ップ(MOSFETチップ)3a'(図51および図58(C)参照)の上面に形成されたゲート電極とが、ゲート抵抗チップR1'(図51および図58(C)参照)を介して電気的に接続されている。 -Up (MOSFET chip) 3a 'and a gate electrode formed on the upper surface (FIG. 51 and FIG. 58 (C) see), the gate resistor chips R1' through (FIGS. 51 and 58 (C) see) Electrical They are connected to each other. 更に、信号端子6k(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図51参照)の上面側導体パターン2b2(図51参照)に接続され、その結果、信号端子6k(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3a(図51および図58(C)参照)の大電流用上面電極(ソース電極)とが電気的に接続されると共に、信号端子6k(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3a'(図51および図58(C)参照)の大電流用上面電極(ソース電極)とが電気的に Furthermore, the signal terminals 6k (Fig. 53 (A), FIG. 53 (C), FIG. 55 (A), see FIG. 55 (C) and FIG. 58 (C)) is, for example, via solder (not shown) insulating substrate 2 is connected to the upper surface conductor pattern (see FIG. 51) 2b2 (see Fig. 51), as a result, the signal terminals 6k (Fig. 53 (a), FIG. 53 (C), FIG. 55 (a), FIG. 55 (C) and see FIG. 58 (C)) and with a power semiconductor chip (MOSFET chip) 3a (FIGS. 51 and 58 (C) high-current upper electrode (the source electrode of the reference)) is electrically connected signal terminals 6k (Fig. 53 (a), FIG. 53 (C), FIG. 55 (a), see FIG. 55 (C) and FIG. 58 (C)) and the power semiconductor chips (MOSFET chip) 3a '(FIGS. 51 and Figure 58 (C) high-current upper electrode (the source electrode of the reference)) and is electrically 接続されている。 It is connected.

更に、第6の実施形態のパワー半導体モジュール100では、信号端子6m(図53、図55および図58(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図51参照)の上面側導体パターン2b5(図51参照)に接続され、その結果、信号端子6m(図53、図55および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3b(図51および図58(C)参照)の上面に形成されたゲート電極とが、ゲート抵抗チップR2(図51および図58(C)参照)を介して電気的に接続されると共に、信号端子6m(図53、図55および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3b'(図51および図58(C)参照)の上面に形成されたゲート電極とが、ゲート抵抗チップR2' Further, in the power semiconductor module 100 of the sixth embodiment, the signal terminals 6 m (Fig. 53, FIGS. 55 and 58 (C) see) is, for example, via solder (not shown) such as an insulating substrate 2 (Fig. 51 (connected to refer to FIG. 51), as a result, the signal terminals 6 m (Fig. 53, FIGS. 55 and 58 (C) upper surface side conductor pattern 2b5 reference) reference) and the power semiconductor chips (MOSFET chip) 3b (FIG. 51 and Figure 58 (C) a gate electrode formed on the upper surface of the reference) is, are electrically connected through a gate resistor chips R2 (FIGS. 51 and 58 (C) see), the signal terminals 6 m (Fig. 53 , FIGS. 55 and 58 (C) see) and the power semiconductor chips (MOSFET chip) 3b '(FIGS. 51 and 58 (C) and a top surface which is formed on the gate electrode of the reference), the gate resistor chips R2' 図51および図58(C)参照)を介して電気的に接続されている。 FIGS. 51 and 58 via the (C) see) are electrically connected. また、信号端子6n(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)が、例えば半田(図示せず)等を介して絶縁基板2(図51参照)の上面側導体パターン2b6(図51参照)に接続され、その結果、信号端子6n(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3b(図51および図58(C)参照)の大電流用上面電極(ソース電極)とが電気的に接続されると共に、信号端子6n(図53(A)、図53(C)、図55(A)、図55(C)および図58(C)参照)とパワー半導体チップ(MOSFETチップ)3b'(図51および図58(C)参照)の大電流用上面電極(ソース電極)とが電気的に The signal terminal 6n (Fig. 53 (A), FIG. 53 (C), FIG. 55 (A), see FIG. 55 (C) and FIG. 58 (C)) is, for example, via solder (not shown) insulating substrate 2 is connected to the upper surface conductor pattern (see FIG. 51) 2b6 (see Fig. 51), as a result, the signal terminal 6n (Fig. 53 (a), FIG. 53 (C), FIG. 55 (a), FIG. 55 (C) and see FIG. 58 (C)) and with a power semiconductor chip (MOSFET chip) 3b (FIGS. 51 and 58 (C) high-current upper electrode (the source electrode of the reference)) is electrically connected signal terminals 6n (Fig. 53 (a), FIG. 53 (C), FIG. 55 (a), see FIG. 55 (C) and FIG. 58 (C)) and the power semiconductor chips (MOSFET chip) 3b '(FIGS. 51 and Figure 58 (C) high-current upper electrode (the source electrode of the reference)) and is electrically 接続されている。 It is connected.

また、第6の実施形態のパワー半導体モジュール100では、図57に示すように、右側壁6d(図57参照)と左側壁6e(図57参照)と前側壁6f(図57(A)および図57(C)参照)と後側壁6g(図57参照)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース6(図57参照)が設けられている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 57, right side wall 6d (see FIG. 57) and the left side wall 6e (see FIG. 57) and the front side wall 6f (Fig. 57 (A) and FIG. 57 (C) see) and having a rear wall 6 g (see FIG. 57), covering case 6 (see FIG. 57) is provided which is formed by a molding of electrically insulative resin material. 詳細には、外囲ケース6(図57、図58(A)および図58(B)参照)が、図56(A)に示した組立体上に被せられている。 In particular, covering case 6 (FIG. 57, FIG. 58 (A) and FIG. 58 (B) refer) are placed over the the indicated assembly on Figure 56 (A).

つまり、外部導出端子6a,6b(図5および図6(A)参照)がインサートされて外囲ケース6(図5および図6参照)と一体的に形成されている第1の実施形態のパワー半導体モジュール100(図9参照)とは異なり、第6の実施形態のパワー半導体モジュール100では、図53、図54および図57に示すように、外部導出端子6a,6b,6c(図53および図54参照)が、外囲ケース6(図57参照)にインサートされておらず、外囲ケース6(図57参照)とは別個の部材として構成されている。 That is, the power of the first embodiment is integrally formed externally drawn terminals 6a, and 6b (FIGS. 5 and 6 (A) refer) is inserted covering case 6 (see FIGS. 5 and 6) Unlike the semiconductor module 100 (see FIG. 9), the power semiconductor module 100 of the sixth embodiment, FIG. 53, as shown in FIG. 54 and FIG. 57, the external lead terminals 6a, 6b, 6c (FIG. 53 and FIG. see 54), not been inserted into the outer covering case 6 (see FIG. 57) is constructed as a separate member from the outer covering case 6 (see FIG. 57).

更に、第6の実施形態のパワー半導体モジュール100では、図56(A)に示した組立体上に被せられた外囲ケース6の内側にゲル状樹脂(図示せず)が充填されている。 Further, in the power semiconductor module 100 of the sixth embodiment, gel-like resin (not shown) is filled inside the covering case 6 that is covered in the indicated assembly on Figure 56 (A). 詳細には、図58(B)に破線で示した高さHTまで、ゲル状樹脂(図示せず)が充填されている。 In particular, to the height HT indicated by a broken line in FIG. 58 (B), gel-like resin (not shown) is filled. つまり、ゲル状樹脂(図示せず)によって、絶縁基板2(図58(B)参照)と、パワー半導体チップ(MOSFETチップ)3a,3a',3b,3b'(図51参照)と、パワー半導体チップ(ダイオードチップ)3c,3c',3d,3d',3e,3f(図51参照)と、ゲート抵抗チップR1,R1',R2,R2'(図51参照)と、ボンディングワイヤ(図51参照)と、外部導出端子6a,6b,6c(図53、図54、図58(A)および図58(B)参照)の下端部6a4,6b4,6c4(図53(B)、図54(A)、図54(B)および図58(B)参照)および中央部6a2,6b2,6c2(図53(B)、図54(A)および図54(B)参照)とが覆われている。 That is, the gel-like resin (not shown), an insulating substrate 2 (see FIG. 58 (B)), the power semiconductor chips (MOSFET chip) 3a, 3a ', 3b, 3b' (see FIG. 51), the power semiconductor a chip (LED chip) 3c, 3c ', 3d, 3d', 3e, 3f (see Fig. 51), the gate resistor chips R1, R1 ', R2, R2' (see FIG. 51), a bonding wire (see FIG. 51 a), the external lead terminals 6a, 6b, 6c lower end 6A4,6b4,6c4 (FIG. 53 (B) (Figure 53, Figure 54, Figure 58 (a) and FIG. 58 (B) refer to), Fig. 54 (a ), Figure 54 (B) and FIG. 58 (B) refer) and the central portion 6A2,6b2,6c2 (Fig 53 (B), see FIG. 54 (A) and FIG. 54 (B)) and is covered. また、図56(A)に示した組立体上に被せられた外囲ケース6の内側であって、図58(B)に破線で示した高さHTの上側には、エポキシ樹脂(図示せず)が充填されている。 Further, an inner of the covering case 6 that is covered in the indicated assembly on Figure 56 (A), on the upper side of the height HT indicated by a broken line in FIG. 58 (B), epoxy resin (shown It not) has been filled. 第6の実施形態のパワー半導体モジュール100の製造時には、蓋体7(図52、図53、図58(A)および図58(B)参照)の上面の凹部7f(図52(A)、図53(A)および図58(A)参照)にナット(図示せず)が挿入される。 During manufacture of the power semiconductor module 100 of the sixth embodiment, the lid 7 recess 7f of the upper surface of the (52, 53, 58 (A) and FIG. 58 (B) refer) (FIG. 52 (A), FIG. 53 (a) and a nut (not shown FIG. 58 (a) refer)) is inserted. 次いで、外部導出端子6a,6b,6c(図53、図54、図58(A)および図58(B)参照)の上端部6a1,6b1,6c1(図53(B)および図58(B)参照)が折り曲げられ、第6の実施形態のパワー半導体モジュール100が完成する。 Then, external lead terminals 6a, 6b, 6c figures and the upper end 6A1,6b1,6c1 (FIG. 53 (B) (Figure 53, Figure 54, Figure 58 (A) and FIG. 58 (B) refer) 58 (B) see) is bent, the power semiconductor module 100 of the sixth embodiment is completed.

つまり、第6の実施形態のパワー半導体モジュール100では、図51および図58(C)に示すように、大電流が流れる上面電極(ソース電極)と、大電流が流れる下面電極(ドレイン電極)とを有するパワー半導体チップ(MOSFETチップ)3a,3a',3b,3b'が設けられ、大電流が流れる上面電極(アノード電極)と、大電流が流れる下面電極(カソード電極)とを有するパワー半導体チップ(ダイオードチップ)3c,3c',3d,3d',3e,3fが設けられている。 That is, in the power semiconductor module 100 of the sixth embodiment, as shown in FIGS. 51 and 58 (C), the upper surface electrode through which a high current flows (source electrode), and the lower electrode a large current flows (the drain electrode) power semiconductor chips (MOSFET chip) 3a having, 3a ', 3b, 3b' are provided, the power semiconductor chip having an upper surface electrode through which a high current flows (anode electrode), and a lower electrode a large current flows (cathode electrode) (diode chip) 3c, 3c ', 3d, 3d', 3e, 3f is provided. また、図50(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b1に、パワー半導体チップ(MOSFETチップ)3a,3a'およびパワー半導体チップ(ダイオードチップ)3c,3c'が搭載されている。 Further, as shown in FIG. 50 (A), on the upper surface side conductor pattern 2b1 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, the power semiconductor chips (MOSFET chip) 3a, 3a 'and the power semiconductor chip (diode chip) 3c, 3c 'are mounted. 更に、図50(B)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(MOSFETチップ)3a,3a'の下面電極(ドレイン電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 50 (B), the upper surface side conductor pattern 2b1 of the insulating substrate 2, the power semiconductor chips (MOSFET chip) 3a, and the lower electrode of 3a '(drain electrode), but is electrically connected there. また、図50(C)に示すように、絶縁基板2の上面側導体パターン2b1と、パワー半導体チップ(ダイオードチップ)3c,3c'の下面電極(カソード電極)とが、電気的に接続されている。 Further, as shown in FIG. 50 (C), the upper surface side conductor pattern 2b1 of the insulating substrate 2, a power semiconductor chip (LED chip) 3c, the lower surface electrode 3c '(cathode electrode), but is electrically connected there. 更に、図50(A)に示すように、絶縁基板2の絶縁層2aの上面側に形成された上面側導体パターン2b3に、パワー半導体チップ(MOSFETチップ)3b,3b'およびパワー半導体チップ(ダイオードチップ)3d,3d'が搭載されている。 Furthermore, as shown in FIG. 50 (A), on the upper surface side conductor pattern 2b3 formed on the upper surface of the insulating layer 2a of the insulating substrate 2, the power semiconductor chips (MOSFET chip) 3b, 3b 'and the power semiconductor chip (diode chip) 3d, 3d 'is mounted. また、図50(B)に示すように、絶縁基板2の上面側導体パターン2b3と、パワー半導体チップ(MOSFETチップ)3b,3b'の下面電極(ドレイン電極)とが、電気的に接続されている。 Further, as shown in FIG. 50 (B), the upper surface side conductor pattern 2b3 of the insulating substrate 2, the power semiconductor chips (MOSFET chip) 3b, and the lower surface electrode 3b '(drain electrode), but is electrically connected there. また、図50(C)に示すように、絶縁基板2の上面側導体パターン2b3と、パワー半導体チップ(ダイオードチップ)3d,3d'の下面電極(カソード電極)とが、電気的に接続されている。 Further, as shown in FIG. 50 (C), the upper surface side conductor pattern 2b3 of the insulating substrate 2, a power semiconductor chip (LED chip) 3d, and the lower electrode of the 3d '(cathode electrode), but is electrically connected there. 更に、図50(D)に示すように、絶縁基板2の上面側導体パターン2b6と、パワー半導体チップ(ダイオードチップ)3eの下面電極(カソード電極)とが、電気的に接続されている。 Furthermore, as shown in FIG. 50 (D), the upper surface side conductor pattern 2b6 of the insulating substrate 2, a power semiconductor chip (LED chip) 3e lower electrode (cathode electrode) of it, are electrically connected. また、図50(B)に示すように、絶縁基板2の上面側導体パターン2b7と、パワー半導体チップ(ダイオードチップ)3fの下面電極(カソード電極)とが、電気的に接続されている。 Further, as shown in FIG. 50 (B), the upper surface side conductor pattern 2b7 of the insulating substrate 2, a power semiconductor chip (LED chip) 3f lower electrode (cathode electrode) of it, are electrically connected.

また、第6の実施形態のパワー半導体モジュール100では、図51に示すように、ボンディングワイヤを介して、パワー半導体チップ(MOSFETチップ)3aの上面電極(ソース電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Further, in the power semiconductor module 100 of the sixth embodiment, as shown in FIG. 51, through a bonding wire, a power semiconductor chip (MOSFET chip) 3a the upper surface electrode (source electrode) and the upper surface side conductor of the insulating substrate 2 and pattern 2b2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(MOSFETチップ)3a'の上面電極(ソース電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Furthermore, via a bonding wire, a power semiconductor chip upper surface electrode (source electrode) of (MOSFET chip) 3a 'and upper surface side conductor pattern 2b2 of the insulating substrate 2 are electrically connected. また、ボンディングワイヤを介して、パワー半導体チップ(MOSFETチップ)3bの上面電極(ソース電極)と絶縁基板2の上面側導体パターン2b6とが電気的に接続されている。 Further, via a bonding wire, a power semiconductor chip (MOSFET chip) 3b upper electrode (source electrode) of the upper surface side conductor pattern 2b6 of the insulating substrate 2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(MOSFETチップ)3b'の上面電極(ソース電極)と絶縁基板2の上面側導体パターン2b6とが電気的に接続されている。 Furthermore, via a bonding wire, a power semiconductor chip upper surface electrode (source electrode) of (MOSFET chip) 3b 'and upper surface side conductor pattern 2b6 of the insulating substrate 2 are electrically connected. また、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3cの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b6とが電気的に接続されている。 Further, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3c (the anode electrode) and the upper conductor pattern 2b6 of the insulating substrate 2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3c'の上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b6とが電気的に接続されている。 Furthermore, through the bonding wires, the upper surface electrode of the power semiconductor chip (diode chip) 3c 'and (anode electrode) and the upper conductor pattern 2b6 of the insulating substrate 2 are electrically connected. また、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3dの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b7とが電気的に接続されている。 Further, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3d (the anode electrode) and the upper conductor pattern 2b7 of the insulating substrate 2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3d'の上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b7とが電気的に接続されている。 Furthermore, through the bonding wires, the upper surface electrode of the power semiconductor chip (diode chip) 3d 'and (anode electrode) and the upper conductor pattern 2b7 of the insulating substrate 2 are electrically connected. また、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3eの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b2とが電気的に接続されている。 Further, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3e and (anode electrode) and the upper conductor pattern 2b2 of the insulating substrate 2 are electrically connected. 更に、ボンディングワイヤを介して、パワー半導体チップ(ダイオードチップ)3fの上面電極(アノード電極)と絶縁基板2の上面側導体パターン2b6とが電気的に接続されている。 Furthermore, through the bonding wires, the upper surface electrode of the power semiconductor chip (LED chip) 3f and (anode electrode) and the upper conductor pattern 2b6 of the insulating substrate 2 are electrically connected.

詳細には、第6の実施形態のパワー半導体モジュール100では、まず最初に、図50(B)、図50(C)および図50(D)に示すように、パワー半導体チップ(MOSFETチップ)3a(図50(A)および図50(B)参照)の下面電極(ドレイン電極)と絶縁基板2(図50参照)の上面側導体パターン2b1(図50(A)および図50(B)参照)との間の半田10b1(図50(B)参照)による接合、パワー半導体チップ(MOSFETチップ)3a'(図50(A)および図50(B)参照)の下面電極(ドレイン電極)と絶縁基板2(図50参照)の上面側導体パターン2b1(図50(A)および図50(B)参照)との間の半田10b1'(図50(B)参照)による接合、パワー半導体チップ(MOSFETチ Specifically, in the power semiconductor module 100 of the sixth embodiment, first, as shown in FIG. 50 (B), FIG. 50 (C) and FIG. 50 (D), the power semiconductor chips (MOSFET chip) 3a (FIG. 50 (a) and FIG. 50 (B) refer) lower electrode of the upper surface conductor pattern (drain electrode) and the insulating substrate 2 (see FIG. 50) 2b1 (see FIG. 50 (a) and FIG. 50 (B)) solder 10b1 (FIG. 50 (B) refer) joining by the power semiconductor chips (MOSFET chip) 3a 'lower surface electrode (drain electrode) and the insulating substrate (Fig. 50 (a) and FIG. 50 (B) refer) between the 2 joined by solder 10b1 '(see FIG. 50 (B)) between the top side conductive pattern (see FIG. 50) 2b1 (see FIG. 50 (a) and FIG. 50 (B)), the power semiconductor chips (MOSFET switch プ)3b(図50(A)および図50(B)参照)の下面電極(ドレイン電極)と絶縁基板2(図50参照)の上面側導体パターン2b3(図50(A)および図50(B)参照)との間の半田10b2(図50(B)参照)による接合、パワー半導体チップ(MOSFETチップ)3b'(図50(A)および図50(B)参照)の下面電極(ドレイン電極)と絶縁基板2(図50参照)の上面側導体パターン2b3(図50(A)および図50(B)参照)との間の半田10b2'(図50(B)参照)による接合、パワー半導体チップ(ダイオードチップ)3c(図50(A)および図50(C)参照)の下面電極(カソード電極)と絶縁基板2(図50参照)の上面側導体パターン2b1(図50(A)および図50(C)参照)との Flop) 3b (FIG. 50 (A) and FIG. 50 (B) lower electrode reference) (top-side conductor pattern 2b3 of the drain electrode) and the insulating substrate 2 (see FIG. 50) (FIG. 50 (A) and FIG. 50 (B ) reference) solder between the 10b2 (junction according to FIG. 50 (B) refer), the power semiconductor chips (MOSFET chip) 3b '(lower electrode (drain electrode in FIG. 50 (a) and FIG. 50 (B) refer)) solder 10b2 'joined by (FIG. 50 (B) refer), the power semiconductor chip between the upper surface side conductor pattern 2b3 of the insulating substrate 2 (see FIG. 50) (see FIG. 50 (a) and FIG. 50 (B)) (diode chip) 3c (Fig. 50 (a) and FIG. 50 (C) see) top-side conductor pattern 2b1 of the lower surface electrode (cathode) and the insulating substrate 2 (see FIG. 50) (FIG. 50 (a) and FIG. 50 (C) reference) and の半田10b3(図50(C)参照)による接合、パワー半導体チップ(ダイオードチップ)3c'(図50(A)および図50(C)参照)の下面電極(カソード電極)と絶縁基板2(図50参照)の上面側導体パターン2b1(図50(A)および図50(C)参照)との間の半田10b3'(図50(C)参照)による接合、パワー半導体チップ(ダイオードチップ)3d(図50(A)および図50(C)参照)の下面電極(カソード電極)と絶縁基板2(図50参照)の上面側導体パターン2b3(図50(A)および図50(C)参照)との間の半田10b4(図50(C)参照)による接合、パワー半導体チップ(ダイオードチップ)3d'(図50(A)および図50(C)参照)の下面電極(カソード電極)と絶縁基板2( Solder 10 b 3 (FIG. 50 (C) see) joining by, power semiconductor chips (LED chips) 3c '(FIG 50 (A) and FIG. 50 (C) see) the lower electrode of the (cathode electrode) insulating substrate 2 (figure bonding by solder 10 b 3 'reference (FIG. 50 (C)) between the top conductor pattern 2b1 of 50 reference) reference (FIG 50 (a) and FIG. 50 (C)), power semiconductor chips (LED chips) 3d ( Figure 50 (a) and FIG. 50 (C) the lower electrode of the reference) (the upper surface side conductor pattern of the cathode electrode) and an insulating substrate 2 (see FIG. 50) 2b3 (FIG. 50 (a) reference and FIG. 50 (C)) solder between 10b4 (FIG. 50 (C) see) joining by, power semiconductor chips (LED chips) 3d '(FIG. 50 (a) and FIG. 50 (C) see) the lower electrode (cathode electrode) of the insulating substrate 2 ( 50参照)の上面側導体パターン2b3(図50(A)および図50(C)参照)との間の半田10b4'(図50(C)参照)による接合、パワー半導体チップ(ダイオードチップ)3e(図50(A)および図50(D)参照)の下面電極(カソード電極)と絶縁基板2(図50参照)の上面側導体パターン2b6(図50(A)および図50(D)参照)との間の半田10b5(図50(D)参照)による接合、パワー半導体チップ(ダイオードチップ)3f(図50(A)および図50(B)参照)の下面電極(カソード電極)と絶縁基板2(図50参照)の上面側導体パターン2b7(図50(A)および図50(B)参照)との間の半田10b6(図50(B)参照)による接合、ゲート抵抗チップR1(図50(A)および図 Bonding by solder 10b4 'reference (FIG. 50 (C)) between the top conductor pattern 2b3 of 50 reference) Reference (FIG 50 (A) and FIG. 50 (C)), power semiconductor chips (LED chips) 3e ( Figure 50 (a) and FIG. 50 (D) the lower electrode of the reference) (the upper surface side conductor pattern of the cathode electrode) and an insulating substrate 2 (see FIG. 50) 2b6 (FIG. 50 (a) reference and FIG. 50 (D)) solder between 10b5 (FIG. 50 (D) refer) joining by, power semiconductor chips (LED chips) 3f (FIG. 50 (a) and FIG. 50 (B) refer) lower electrode (cathode electrode) of the insulating substrate 2 ( bonding by solder 10b6 reference (FIG. 50 (B)) between the top conductor pattern 2b7 reference (FIG. 50 (a) and FIG. 50 (B)) in FIG see 50), the gate resistor chips R1 (FIG. 50 (a ) and FIG. 0(D)参照)の下面電極と絶縁基板2(図50参照)の上面側導体パターン2b4(図50(A)および図50(D)参照)との間の半田10b7(図50(D)参照)による接合、ゲート抵抗チップR1'(図50(A)および図50(D)参照)の下面電極と絶縁基板2(図50参照)の上面側導体パターン2b4(図50(A)および図50(D)参照)との間の半田10b7'(図50(D)参照)による接合、ゲート抵抗チップR2(図50(A)および図50(D)参照)の下面電極と絶縁基板2(図50参照)の上面側導体パターン2b5(図50(A)および図50(D)参照)との間の半田10b8(図50(D)参照)による接合、および、ゲート抵抗チップR2'(図50(A)および図50(D)参照)の下面電極と 0 (D) (the upper surface side conductor pattern 2b4 see FIG. 50) (FIG. 50 (A) lower electrode reference) to the insulating substrate 2 references and FIG. 50 (D)) solder between 10b7 (FIG. 50 (D) joining by reference), (upper surface side conductor pattern 2b4 (FIG. 50 (a see FIG. 50)) and FIG lower electrode and the insulating substrate 2 gate resistor chips R1 'reference (FIG. 50 (a) and FIG. 50 (D)) 50 (D) refer) solder 10b7 between the '(FIG. 50 (D) refer) joined by a gate resistor chips R2 (FIG. 50 (a) and FIG. 50 (D) the lower electrode of the reference) and the insulating substrate 2 ( Figure solder 10b8 bonding by (FIG. 50 (D) refer), and a gate resistor chips R2 '(Figure between the top conductor pattern 2b5 reference (FIG. 50 (a) and FIG. 50 (D)) of 50 see) 50 to the lower electrode of the (a) and FIG. 50 (D) refer) 絶縁基板2(図50参照)の上面側導体パターン2b5(図50(A)および図50(D)参照)との間の半田10b8'(図50(D)参照)による接合が実行される。 Bonding an insulating substrate 2 Solder 10b8 '(see FIG. 50 (D)) between the top-side conductor pattern 2b5 (see FIG. 50 (A) and FIG. 50 (D)) (see FIG. 50) is executed. 次いで、図51に示すワイヤボンディングが実行される。 Then, wire bonding shown in FIG. 51 is executed. 次いで、図56(B)に示すように、金属製放熱板1(図48および図56参照)と絶縁基板2(図49および図56参照)の下面側導体パターン2c(図49(B)、図49(C)および図56(B)参照)との間の半田10a(図56(B)参照)による接合、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)、図49(B)および図56(B)参照)と外部導出端子6b(図56(A)および図56(B)参照)の下端部6b4(図56(B)参照)との間の半田10f2(図56(B)参照)による接合、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56(A)および図56(B)参照)の下端部6a4( Then, as shown in FIG. 56 (B), the metal radiator plate 1 lower surface side conductor pattern 2c (FIG. 48 and FIG. 56 reference) and the insulating substrate 2 (see FIGS. 49 and 56) (FIG. 49 (B), Figure 49 (C) and FIG. 56 (B) joined by solder 10a see (FIG. 56 (B)) between the reference), the upper surface side conductor pattern 2b6 of the insulating substrate 2 (see FIGS. 49 and 56) (FIG. 49 (a), FIG. 49 (B) and FIG. 56 (B) refer) and the lower end portion 6b4 of the outer lead pin 6b reference (FIG. 56 (a) and FIG. 56 (B)) between (FIG. 56 (B) refer) bonding by solder 10f2 (see FIG. 56 (B)) between the insulating substrate 2 top conductor pattern 2b2 (see FIG. 49 and FIG. 56) (see FIG. 49 (a) and 56 (B)) and the externally leading terminal the lower end of 6a (see FIG. 56 (a) and FIG. 56 (B)) 6a4 ( 56(B)参照)との間の半田10f1(図56(B)参照)による接合、および絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)、図49(B)および図56(B)参照)と外部導出端子6c(図56(A)および図56(B)参照)の下端部6c4(図56(B)参照)との間の半田10f3(図56(B)参照)による接合が実行される。 56 (B) refer) Solder 10f1 (Figure 56 (B) between the joining by reference), and an insulating substrate 2 (upper surface side conductor pattern of the reference 49 and 56) 2B7 (FIG. 49 (A), FIG. 49 solder 10f3 (Figure between the lower end portion 6c4 reference (FIG. 56 (B)) of (B) and FIG. 56 (B) refer) and external lead terminals 6c reference (FIG. 56 (a) and FIG. 56 (B)) bonding by 56 (B) refer) it is executed. 更に、図56(B)に示す半田接合の実行時に、特許文献1(特開2010−199251号公報)の図3に記載されたパワー半導体モジュールのように、ベーシング冶具(図示せず)の凹状上面にならって金属製放熱板1(図56参照)の下面が凸状に変形するように、金属製放熱板1(図56参照)がベーシング冶具(図示せず)に対して固定される。 Moreover, concave 56 during execution of the solder junction (B), the as the power semiconductor module described in FIG. 3 of Patent Document 1 (JP 2010-199251), Beshingu jig (not shown) following the upper surface as the lower surface of the metal radiator plate 1 (see FIG. 56) is deformed in a convex shape, the metal radiator plate 1 (see FIG. 56) is fixed to Beshingu jig (not shown).

近年、パワー半導体モジュールには、高い信頼性が要求されている。 Recently, the power semiconductor module, a high reliability is required. 具体的には、厳しい温度サイクル試験に耐えることが要求されている。 Specifically, it is required to withstand severe temperature cycling test.

そこで、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、金属製放熱板1(図56参照)と絶縁基板2(図56参照)の下面側導体パターン2c(図56(B)参照)との間の半田接合の温度サイクル試験を行った。 Accordingly, the present invention thought that in order to meet the recent high reliability requirements for the power semiconductor module, the lower surface side conductor pattern 2c (FIG metal radiator plate 1 (see FIG. 56) and the insulating substrate 2 (see FIG. 56) the temperature cycle test of the solder joint between the 56 (B) refer) was performed. 具体的には、本発明者等の研究において、金属製放熱板1(図56参照)と絶縁基板2(図56参照)の下面側導体パターン2c(図56(B)参照)との間の半田接合に、引張強度が低い、Sb(アンチモン)を含有しないPb(鉛)フリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 56) and the insulating substrate 2 (see FIG. 56) (see FIG. 56 (B)) the solder bonding, the tensile strength is low, use of a non Pb (lead) free solder containing Sb (antimony), was subjected to a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図56参照)と絶縁基板2(図56参照)の下面側導体パターン2c(図56(B)参照)との間のSbを含有しないPbフリー半田が剥離してしまうことが確認された。 As a result, after the temperature cycle test, not containing Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 56) and the insulating substrate 2 (see FIG. 56) (see FIG. 56 (B)) Pb it was confirmed that free solder is peeled off.

本発明者等は、金属製放熱板1(図56参照)と絶縁基板2(図56参照)の下面側導体パターン2c(図56(B)参照)との間の半田の引張強度が不足していると考え、本発明者等の研究において、金属製放熱板1(図56参照)と絶縁基板2(図56参照)の下面側導体パターン2c(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田(合金組成が例えばSn−3.9Ag−0.6Cu−3.0Sb)を用い、温度サイクル試験を行った。 The present inventors have insufficient solder tensile strength between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 56) and the insulating substrate 2 (see FIG. 56) (see FIG. 56 (B)) believes that, in the study of the present inventors, between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 56) and the insulating substrate 2 (see FIG. 56) (see FIG. 56 (B)) the solder bonding, the tensile strength is high, using a Pb-free solder containing (alloy composition, for example, Sn-3.9Ag-0.6Cu-3.0Sb) Sb, it was carried out a temperature cycle test. その結果、温度サイクル試験後に、金属製放熱板1(図56参照)と絶縁基板2(図56参照)の下面側導体パターン2c(図56(B)参照)との間のSbを含有するPbフリー半田が剥離しないことが確認された。 Pb As a result, after the temperature cycle test, which contains Sb between the lower surface side conductor patterns 2c of the metal radiator plate 1 (see FIG. 56) and the insulating substrate 2 (see FIG. 56) (see FIG. 56 (B)) it was confirmed that free solder is not peeling.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図53、図54、図56(A)および図56(B)参照)の下端部6b4(図56(B)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, insulating substrate 2 FIG upper surface side conductor pattern 2b6 (FIG. 49 (A) and (see FIG. 49 and FIG. 56) 56 ( B) reference) and the external lead terminal 6b (FIG. 53, the solder bonding temperature cycle between the lower end portion 6b4 of FIG. 54, FIG. 56 (a) and FIG. 56 (B) refer) (see FIG. 56 (B)) test was carried out. 具体的には、本発明者等の研究において、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図53、図54、図56(A)および図56(B)参照)の下端部6b4(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b6 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and externally leading terminal 6b ( Figure 53, Figure 54, the solder joint between the lower end portion 6b4 reference (FIG. 56 (B)) of FIG. 56 (a) and FIG. 56 (B) refer), high tensile strength, Pb-free containing Sb using a solder, it was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図53、図54、図56(A)および図56(B)参照)の下端部6b4(図56(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (FIGS. 49 and 56 refer) top-side conductor pattern 2b6 (FIG 49 (A) and 56 (B) refer) and the external lead terminal 6b (FIG. 53, FIG. 54 , Pb although delamination-free solder is not recognized, the insulating substrate 2 (FIG containing Sb between the lower end portion 6b4 reference (FIG. 56 (B)) of FIG. 56 (a) and FIG. 56 (B) refer) 49 and the top surface conductor pattern of FIG. 56 reference) 2b6 reference (FIG. 49 (a) and FIG. 56 (B)) has been confirmed that being damaged.

外囲ケース6(図57、図58(A)および図58(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6b(図58(B)参照)の温度サイクル試験時の上下方向(図58(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図58(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図56参照)の下端部6b4(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6b(図56(B)参照)の上下方向(図56(B)の上下方 Covering case 6 temperature (FIG. 57, FIG. 58 (A) and FIG. 58 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6b (see FIG. 58 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the cycle test (the vertical direction in FIG. 58 (B)), the upper and lower vertical direction during the temperature cycle test of gel-like resin (not shown) (FIG. 58 (B) since the thermal expansion amount and thermal shrinkage of the directions) are different, the insulating substrate 2 see FIG (upper surface side conductor pattern 2b6 (FIG. 49 (a see FIGS. 49 and 56)) and 56 (B)) and the externally leading terminal 6b the solder joint between the lower end portion (see FIG. 56) 6b4 (see FIG. 56 (B)), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6b the vertical direction (vertical direction in FIG. 56 (B) (FIG. 56 (B) refer) )の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図56(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)にかかる熱応力によって、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal contraction amount of) the difference between (the vertical direction (FIG. 56 (B of not shown)) the thermal expansion amount and thermal shrinkage of the vertical direction) of the gel-like resin, Pb containing Sb can not be sufficiently absorbed by free solder deformation, resulting according to the upper surface side conductor pattern 2b6 of the insulating substrate 2 (see FIGS. 49 and 56) (see FIG. 49 (a) and 56 (B)) by heat stress, and the upper surface side conductor pattern 2b6 of the insulating substrate 2 (see FIGS. 49 and 56) (see FIG. 49 (a) and 56 (B)) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図56参照)の下端部6b4(図56(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b6 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and externally leading terminal 6b (Figure 56 reference the lower end 6b4 of) the solder joint between the (FIG. 56 (B) refer), the tensile strength is low, not containing Sb Pb-free solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0. 035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図56参照)の下端部6b4(図56(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIG. 49 and FIG. 56) 2b6 (FIG. 49 (A) and FIG. 56 (B) refer) and external lead terminal 6b (see FIG. 56) the lower end 6b4 (FIG. 56 (B) refer) Sb without Pb-free solder is peeled off not containing between upper surface side conductor pattern 2b6 of the insulating substrate 2 (see FIGS. 49 and 56) (FIG. 49 (a) and see FIG. 56 (B)) was also confirmed that no damage.

また、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図53、図54、図56(A)および図56(B)参照)の下端部6a4(図56(B)参照)との間の半田接合の温度サイクル試験を行った。 Further, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, insulating substrate 2 FIG upper surface side conductor pattern 2b2 (FIG. 49 (A) and (see FIG. 49 and FIG. 56) 56 ( B) reference) and the external lead terminal 6a (Fig. 53, the solder bonding temperature cycle between the lower end portion 6a4 of FIG. 54, FIG. 56 (a) and FIG. 56 (B) refer) (see FIG. 56 (B)) test was carried out. 具体的には、本発明者等の研究において、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図53、図54、図56(A)および図56(B)参照)の下端部6a4(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b2 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and externally leading terminal 6a ( Figure 53, Figure 54, the solder joint between the lower end portion 6a4 reference (FIG. 56 (B)) of FIG. 56 (a) and FIG. 56 (B) refer), high tensile strength, Pb-free containing Sb using a solder, it was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図53、図54、図56(A)および図56(B)参照)の下端部6a4(図56(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (FIGS. 49 and 56 refer) top-side conductor pattern 2b2 (FIG 49 (A) and 56 (B) refer) and the external lead terminal 6a (Figure 53, Figure 54 , Pb although delamination-free solder is not recognized, the insulating substrate 2 (FIG containing Sb between the lower end portion 6a4 reference (FIG. 56 (B)) of FIG. 56 (a) and FIG. 56 (B) refer) 49 and the top surface conductor pattern of FIG. 56 reference) 2b2 reference (FIG. 49 (a) and FIG. 56 (B)) has been confirmed that being damaged.

外囲ケース6(図57、図58(A)および図58(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6a(図58(B)参照)の温度サイクル試験時の上下方向(図58(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図58(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56参照)の下端部6a4(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6a(図56(B)参照)の上下方向(図56(B)の上下方 Covering case 6 temperature (FIG. 57, FIG. 58 (A) and FIG. 58 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminals 6a (see FIG. 58 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the cycle test (the vertical direction in FIG. 58 (B)), the upper and lower vertical direction during the temperature cycle test of gel-like resin (not shown) (FIG. 58 (B) since the thermal expansion amount and thermal shrinkage of the directions) are different, the insulating substrate 2 see FIG (upper surface side conductor pattern 2b2 (FIG. 49 (a see FIGS. 49 and 56)) and 56 (B)) and the externally leading terminal 6a the solder joint between the lower end portion (see FIG. 56) 6a4 (see FIG. 56 (B)), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6a the vertical direction (vertical direction in FIG. 56 (B) (FIG. 56 (B) refer) )の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図56(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)にかかる熱応力によって、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal contraction amount of) the difference between (the vertical direction (FIG. 56 (B of not shown)) the thermal expansion amount and thermal shrinkage of the vertical direction) of the gel-like resin, Pb containing Sb can not be sufficiently absorbed by free solder deformation, resulting according to the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 49 and 56) (see FIG. 49 (a) and 56 (B)) by heat stress, and the upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 49 and 56) (see FIG. 49 (a) and 56 (B)) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56参照)の下端部6a4(図56(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b2 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and externally leading terminal 6a (Figure 56 reference lower end 6a4 of) the solder joint between the (FIG. 56 (B) refer), the tensile strength is low, not containing Sb Pb-free solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0. 035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56参照)の下端部6a4(図56(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIG. 49 and FIG. 56) 2b2 (FIG. 49 (A) and FIG. 56 (B) refer) and external lead terminals 6a (see Fig. 56) lower end 6a4 (FIG. 56 (B) refer) Sb without Pb-free solder is peeled off not containing between upper surface side conductor pattern 2b2 of the insulating substrate 2 (see FIGS. 49 and 56) (FIG. 49 (a) and see FIG. 56 (B)) was also confirmed that no damage.

更に、本発明者等は、パワー半導体モジュールに対する近年の高信頼性要求に応えるために、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図53、図54、図56(A)および図56(B)参照)の下端部6c4(図56(B)参照)との間の半田接合の温度サイクル試験を行った。 Furthermore, the present inventors have power to meet the recent high reliability requirements for the semiconductor module, insulating substrate 2 FIG upper surface side conductor pattern 2B7 (FIG. 49 (A) and (see FIG. 49 and FIG. 56) 56 ( B) reference) and the external lead terminals 6c (FIG. 53, the solder bonding temperature cycle between the lower end portion 6c4 in FIG. 54, FIG. 56 (a) and FIG. 56 (B) refer) (see FIG. 56 (B)) test was carried out. 具体的には、本発明者等の研究において、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図53、図54、図56(A)および図56(B)参照)の下端部6c4(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用い、温度サイクル試験を行った。 Specifically, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b7 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and externally leading terminal 6c ( Figure 53, Figure 54, the solder joint between the lower end portion 6c4 reference (FIG. 56 (B)) of FIG. 56 (a) and FIG. 56 (B) refer), high tensile strength, Pb-free containing Sb using a solder, it was subjected to a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図53、図54、図56(A)および図56(B)参照)の下端部6c4(図56(B)参照)との間のSbを含有するPbフリー半田の剥離は認められないものの、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)が破損してしまうことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 (FIGS. 49 and 56 refer) top-side conductor pattern 2b7 (FIG 49 (A) and 56 (B) refer) and the external lead terminals 6c (FIG. 53, FIG. 54 , Pb although delamination-free solder is not recognized, the insulating substrate 2 (FIG containing Sb between the lower end portion 6c4 reference (FIG. 56 (B)) of FIG. 56 (a) and FIG. 56 (B) refer) 49 and the top surface conductor pattern of FIG. 56 reference) 2B7 reference (FIG. 49 (a) and FIG. 56 (B)) has been confirmed that being damaged.

外囲ケース6(図57、図58(A)および図58(B)参照)内のゲル状樹脂(図示せず)によって覆われている外部導出端子6c(図58(B)参照)の温度サイクル試験時の上下方向(図58(B)の上下方向)の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の温度サイクル試験時の上下方向(図58(B)の上下方向)の熱膨張量・熱収縮量とが異なるため、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図56参照)の下端部6c4(図56(B)参照)との間の半田接合に、引張強度が高い、Sbを含有するPbフリー半田を用いると、温度サイクル試験時に、外部導出端子6c(図56(B)参照)の上下方向(図56(B)の上下方 Covering case 6 temperature (FIG. 57, FIG. 58 (A) and FIG. 58 (B) refer) in the gel-like resin are covered by (not shown) externally leading terminal 6c (see FIG. 58 (B)) the thermal expansion amount and thermal shrinkage of the vertical direction at the time of the cycle test (the vertical direction in FIG. 58 (B)), the upper and lower vertical direction during the temperature cycle test of gel-like resin (not shown) (FIG. 58 (B) since the thermal expansion amount and thermal shrinkage of the directions) are different, the insulating substrate 2 see FIG (upper surface side conductor pattern 2B7 (FIG. 49 (a see FIGS. 49 and 56)) and 56 (B)) and the externally leading terminal 6c the solder joint between the lower end portion (see FIG. 56) 6c4 (see FIG. 56 (B)), high tensile strength, the use of Pb-free solder containing Sb, during the temperature cycle test, the externally leading terminals 6c the vertical direction (vertical direction in FIG. 56 (B) (FIG. 56 (B) refer) )の熱膨張量・熱収縮量と、ゲル状樹脂(図示せず)の上下方向(図56(B)の上下方向)の熱膨張量・熱収縮量との差分を、Sbを含有するPbフリー半田の変形によって十分に吸収することができず、その結果、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)にかかる熱応力によって、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)が破損したと、本発明者等は考えた。 The thermal expansion amount and thermal contraction amount of) the difference between (the vertical direction (FIG. 56 (B of not shown)) the thermal expansion amount and thermal shrinkage of the vertical direction) of the gel-like resin, Pb containing Sb can not be sufficiently absorbed by free solder deformation, resulting according to the upper surface side conductor pattern 2b7 of the insulating substrate 2 (see FIGS. 49 and 56) (see FIG. 49 (a) and 56 (B)) by heat stress, and the upper surface side conductor pattern 2b7 of the insulating substrate 2 (see FIGS. 49 and 56) (see FIG. 49 (a) and 56 (B)) is broken, the present inventors have thought.

そこで、本発明者等の研究において、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図56参照)の下端部6c4(図56(B)参照)との間の半田接合に、引張強度が低い、Sbを含有しないPbフリー半田(合金組成が例えばSn−0.3Ag−0.7Cu−0.035Ni、Sn−0.7Cu−0.05Ni等)を用い、温度サイクル試験を行った。 Therefore, in the study of the present inventors, insulating substrate 2 top conductor pattern 2b7 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and externally leading terminal 6c (Figure 56 reference lower portion 6c4 of) the solder joint between the (FIG. 56 (B) refer), the tensile strength is low, not containing Sb Pb-free solder (alloy composition, for example, Sn-0.3Ag-0.7Cu-0. 035Ni, Sn-0.7Cu-0.05Ni, etc.) was performed using a temperature cycle test. その結果、温度サイクル試験後に、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図56参照)の下端部6c4(図56(B)参照)との間のSbを含有しないPbフリー半田が剥離せず、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)も破損しないことが確認された。 As a result, after the temperature cycle test, the insulating substrate 2 top conductor pattern (see FIG. 49 and FIG. 56) 2B7 (FIG. 49 (A) and FIG. 56 (B) refer) and external lead terminals 6c (see FIG. 56) lower portion 6c4 (FIG. 56 (B) refer) Sb without Pb-free solder is peeled off not containing between upper surface side conductor pattern 2b7 of the insulating substrate 2 (see FIGS. 49 and 56) (FIG. 49 (a) and see FIG. 56 (B)) was also confirmed that no damage.

本発明者等の研究結果に鑑み、第6の実施形態のパワー半導体モジュール100では、金属製放熱板1(図48および図56参照)と絶縁基板2(図49および図56参照)の下面側導体パターン2c(図49(B)、図49(C)および図56(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図56(B)参照)が用いられている。 In view of the findings of the present inventors, in the sixth embodiment of the power semiconductor module 100, the lower surface side of the metal radiator plate 1 (see FIGS. 48 and 56) and the insulating substrate 2 (see FIGS. 49 and 56) conductor patterns 2c (FIG. 49 (B), FIG. 49 (C) and FIG. 56 (B) refer) to the solder joint between, Pb-free solder 10a containing Sb (see FIG. 56 (B)) is used ing.

そのため、第6の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の金属製放熱板1(図48および図56参照)と絶縁基板2(図49および図56参照)の下面側導体パターン2c(図49(B)、図49(C)および図56(B)参照)との間の半田10a(図56(B)参照)の剥離を回避することができ、金属製放熱板1(図48および図56参照)と絶縁基板2(図49および図56参照)の下面側導体パターン2c(図49(B)、図49(C)および図56(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the sixth embodiment, the lower surface side conductor of the metal radiator plate 1 after the temperature cycle test (see FIGS. 48 and 56) and the insulating substrate 2 (see FIGS. 49 and 56) pattern 2c (FIG. 49 (B), FIG. 49 (C) and FIG. 56 (B) refer) can avoid peeling of the solder 10a (see FIG. 56 (B)) between the metallic heat radiating plate 1 between (FIGS. 48 and 56 refer) and the insulating substrate 2 the lower surface side conductor pattern 2c (see FIG. 49 (B), FIG. 49 (C) and FIG. 56 (B)) (see FIGS. 49 and 56) it is possible to improve the reliability of the solder joint.

更に、第6の実施形態のパワー半導体モジュール100では、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図56参照)の下端部6b4(図56(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図56(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f2(図56(B)参照)が用いられている。 Further, in the sixth embodiment of the power semiconductor module 100 of the insulating substrate 2 top conductor pattern 2b6 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and the externally leading terminal 6b (Figure 56 reference) of the lower end portion 6b4 on the solder joint between the (FIG. 56 (B) refer), Pb-free solder 10a containing Sb (see FIG. 56 (B)) than the tensile strength is low, the Sb Pb free solder 10f2 free (see FIG. 56 (B)) is used.

そのため、第6の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図56参照)の下端部6b4(図56(B)参照)との間の半田10f2(図56(B)参照)の剥離および絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)の破損を同時に回避することができ、絶縁基板2(図49および図56参照)の上面側導体パターン2b6(図49(A)および図56(B)参照)と外部導出端子6b(図56参照)の下端部6b4(図56(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the sixth embodiment, the insulating substrate 2 after the temperature cycle test Figure top conductor pattern 2b6 (FIG. 49 (A) and (see FIG. 49 and FIG. 56) 56 (B) see) and the external lead terminal 6b (the lower end of the see FIG. 56) 6b4 (FIG. 56 (B) solder between the reference) 10f2 (Figure 56 (B) separation of the reference) and the insulating substrate 2 (FIGS. 49 and 56 top conductor pattern 2b6 reference) can be prevented from being damaged or broken (Fig. 49 (a) and FIG. 56 (B) see) at the same time, top-side conductor pattern of the insulating substrate 2 (see FIGS. 49 and 56) 2b6 ( it is possible to improve the solder joint reliability between the (lower end 6b4 (FIG. 56 (B see Fig. 56)) reference) Figure 49 (a) and FIG. 56 (B) refer) and the external lead terminal 6b .

また、第6の実施形態のパワー半導体モジュール100では、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56参照)の下端部6a4(図56(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図56(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f1(図56(B)参照)が用いられている。 Further, in the sixth embodiment of the power semiconductor module 100 of the insulating substrate 2 top conductor pattern 2b2 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and the externally leading terminals 6a (Figure 56 reference) of the lower end portion 6a4 on the solder joint between the (FIG. 56 (B) refer), Pb-free solder 10a containing Sb (see FIG. 56 (B)) than the tensile strength is low, the Sb Pb free solder 10f1 free (see FIG. 56 (B)) is used.

そのため、第6の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56参照)の下端部6a4(図56(B)参照)との間の半田10f1(図56(B)参照)の剥離および絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)の破損を同時に回避することができ、絶縁基板2(図49および図56参照)の上面側導体パターン2b2(図49(A)および図56(B)参照)と外部導出端子6a(図56参照)の下端部6a4(図56(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the sixth embodiment, the insulating substrate 2 after the temperature cycle test Figure top conductor pattern 2b2 (FIG. 49 (A) and (see FIG. 49 and FIG. 56) 56 (B) see) and the external lead terminal 6a (the lower end of the see FIG. 56) 6a4 (FIG. 56 (B) solder between the reference) 10f1 (Figure 56 (B) separation of the reference) and the insulating substrate 2 (FIGS. 49 and 56 top conductor pattern 2b2 reference) can be prevented from being damaged or broken (Fig. 49 (a) and FIG. 56 (B) see) at the same time, top-side conductor pattern of the insulating substrate 2 (see FIGS. 49 and 56) 2b2 ( it is possible to improve the solder joint reliability between the (lower end 6a4 (FIG. 56 (B see Fig. 56)) reference) Figure 49 (a) and FIG. 56 (B) refer) and external lead terminals 6a .

更に、第6の実施形態のパワー半導体モジュール100では、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図56参照)の下端部6c4(図56(B)参照)との間の半田接合に、Sbを含有するPbフリー半田10a(図56(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田10f3(図56(B)参照)が用いられている。 Further, in the sixth embodiment of the power semiconductor module 100 of the insulating substrate 2 top conductor pattern 2b7 (see FIG. 49 and FIG. 56) (see FIG. 49 (A) and 56 (B)) and the externally leading terminal 6c (Figure 56 reference) of the lower end portion 6c4 in the solder joint between the (FIG. 56 (B) refer), Pb-free solder 10a containing Sb (see FIG. 56 (B)) than the tensile strength is low, the Sb Pb free solder 10f3 free (see FIG. 56 (B)) is used.

そのため、第6の実施形態のパワー半導体モジュール100によれば、温度サイクル試験後の絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図56参照)の下端部6c4(図56(B)参照)との間の半田10f3(図56(B)参照)の剥離および絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)の破損を同時に回避することができ、絶縁基板2(図49および図56参照)の上面側導体パターン2b7(図49(A)および図56(B)参照)と外部導出端子6c(図56参照)の下端部6c4(図56(B)参照)との間の半田接合の信頼性を向上させることができる。 Therefore, according to the power semiconductor module 100 of the sixth embodiment, the insulating substrate 2 after the temperature cycle test Figure top conductor pattern 2B7 (FIG. 49 (A) and (see FIG. 49 and FIG. 56) 56 (B) see) and the external lead terminals 6c (the lower end of the see FIG. 56) 6c4 (FIG. 56 (B) solder between the reference) 10f3 (Figure 56 (B) separation of the reference) and the insulating substrate 2 (FIGS. 49 and 56 top conductor pattern 2B7 of reference) can be prevented from being damaged or broken (Fig. 49 (a) and FIG. 56 (B) see) at the same time, top-side conductor pattern of the insulating substrate 2 (see FIGS. 49 and 56) 2B7 ( it is possible to improve the solder joint reliability between the (lower end 6c4 (FIG. 56 (B see Fig. 56)) reference) Figure 49 (a) and FIG. 56 (B) refer) and external lead terminals 6c .

第6の実施形態のパワー半導体モジュール100では、半田10b1,10b1',10b2,10b2',10b3,10b3',10b4,10b4',10b5,10b6,10b7,10b7',10b8,10b8'(図50(B)、図50(C)および図50(D)参照)として、Sbを含有するPbフリー半田10a(図56(B)参照)よりも引張強度が低い、Sbを含有しないPbフリー半田が用いられているが、第6の実施形態のパワー半導体モジュール100の変形例では、代わりに、半田10b1,10b1',10b2,10b2',10b3,10b3',10b4,10b4',10b5,10b6,10b7,10b7',10b8,10b8'(図50(B)、図50(C)および図50(D)参照)として、半田10a In the power semiconductor module 100 of the sixth embodiment, the solder 10b1,10b1 ', 10b2,10b2', 10b3,10b3 ', 10b4,10b4', 10b5,10b6,10b7,10b7 ', 10b8,10b8' (FIG. 50 ( B), as FIG. 50 (C) and FIG. 50 (D) refer), Pb-free solder 10a containing Sb (FIG. 56 (B) refer) tensile strength is lower than, Pb-free solder containing no Sb is used While being, in the modification of the power semiconductor module 100 of the sixth embodiment, instead, the solder 10b1,10b1 ', 10b2,10b2', 10b3,10b3 ', 10b4,10b4', 10b5,10b6,10b7, 10b7 ', 10b8,10b8' (FIG. 50 (B), FIG. 50 (C) and FIG. 50 (D) refer), the solder 10a 図56(B)参照)と同様に引張強度が高い、Sbを含有するPbフリー半田を用いることも可能である。 Figure 56 (B) refer) as well as high tensile strength, it is also possible to use Pb-free solder containing combined with Sb.

第7の実施形態では、第1から第6の実施形態およびそれらの変形例を適宜組み合わせたり、チップの数を任意に変更したりすることも可能である。 In the seventh embodiment, the first or combine the sixth embodiment and the modifications thereof as appropriate, it is also possible or arbitrarily change the number of chips.

1 金属製放熱板1h 穴2 絶縁基板2a 絶縁層2b1,2b2,2b3,2b4 上面側導体パターン2b5,2b6,2b7 上面側導体パターン2c 下面側導体パターン2h 穴3a,3a',3b,3b',3c,3c' パワー半導体チップ3d,3d',3e,3f パワー半導体チップ4a,4b 電極板5a,5b 接続部材5a1,5a2,5b1,5b2 下端部6 外囲ケース6a,6b,6c 外部導出端子6a1,6b1,6c1 上端部6a2,6b2,6c2 中央部6a4,6b4,6c4 下端部6d,6e,6f,6g 側壁7 蓋体7a,7b,7c 穴7f 凹部7g 脚部10a,10b1,10b1' 半田10b2,10b2',10b3,10b3' 半田10b4,10b4',10b5,10b6 半田10b7,10b7', 1 metallic radiating plate 1h hole 2 insulating substrate 2a insulating layer 2b1,2b2,2b3,2b4 top conductor pattern 2b5,2b6,2b7 upper surface conductor patterns 2c lower surface side conductor pattern 2h holes 3a, 3a ', 3b, 3b', 3c, 3c 'power semiconductor chip 3d, 3d', 3e, 3f power semiconductor chips 4a, 4b electrode plates 5a, 5b connecting members 5a1,5a2,5b1,5b2 lower part 6 covering case 6a, 6b, 6c the externally leading terminals 6a1 , 6B1,6c1 upper end 6a2,6b2,6c2 central 6a4,6b4,6c4 lower end 6d, 6e, 6f, 6g sidewall 7 lid 7a, 7b, 7c hole 7f recess 7g legs 10a, 10b1,10b1 'solder 10b2 , 10b2 ', 10b3,10b3' solder 10b4,10b4 ', 10b5,10b6 solder 10b7,10b7', 0b8,10b8' 半田10c1,10c2,10d1,10d2 半田10e1,10e2 半田10f1,10f2,10f3 半田10g1 半田100 パワー半導体モジュールR1,R1',R2,R2' ゲート抵抗チップ 0B8,10b8 'solder 10c1,10c2,10d1,10d2 solder 10e1,10e2 solder 10f1,10f2,10f3 solder 10g1 solder 100 power semiconductor module R1, R1', R2, R2 'gate resistor chips

Claims (4)

  1. 大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)を設け、 An upper surface electrode a large current flows, the power semiconductor chips (3a) and a lower electrode which a large current flows is provided,
    絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface of the power semiconductor chips insulating layer for mounting (3a) (2a), and a first electrically connected to the lower surface electrode of the power semiconductor chip (3a) an upper surface conductor pattern (2b1), are formed on the upper surface of the insulating layer (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2), insulating layer insulating substrate having a lower surface side conductor pattern formed on the lower surface side of (2a) (2c) (2) is provided,
    パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for power semiconductor chip (3a) to radiate heat generated: (1) is provided,
    右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
    第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)を、外囲ケース(6)にインサート成形し、 Lower portion electrically connected to the second upper surface conductor pattern (2b2) ​​a first external lead terminal (6a) having a (6a4), and insert-molded in the covering case (6),
    第1上面側導体パターン(2b1)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)を、外囲ケース(6)にインサート成形し、 Lower portion electrically connected to the first upper surface conductor pattern (2b1) of the second external lead terminal (6b) having a (6b4), and insert-molded in the covering case (6),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定することにより製造されるパワー半導体モジュール(100)において、 Lower surface side solder bonding, the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal between the conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) ( solder joint between the lower end portion of 6b) and (6b4), and, between the lower end portion of the insulating second upper surface conductor pattern (2b2) ​​and the first external lead terminal board (2) (6a) (6a4) when running solder joint, as the lower surface of the metal radiator plate following the concave upper surface of Beshingu jig (1) is deformed in a convex shape, by fixing a metal radiating plate (1) relative to Beshingu jig in the power semiconductor module to be manufactured (100),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
    絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)を用い、 The solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b), than Pb-free solder containing Sb (10a) the tensile strength is low, using the Pb-free solder does not contain Sb (10f2),
    絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)を用いたことを特徴とするパワー半導体モジュール(100)。 The solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), than Pb-free solder containing Sb (10a) tensile strength is low, the power semiconductor module, characterized by using a Pb free solder not containing (10f1) and Sb (100).
  2. 大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)を設け、 An upper surface electrode a large current flows, the power semiconductor chips (3a) and a lower electrode which a large current flows is provided,
    絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface of the power semiconductor chips insulating layer for mounting (3a) (2a), and a first electrically connected to the lower surface electrode of the power semiconductor chip (3a) an upper surface conductor pattern (2b1), are formed on the upper surface of the insulating layer (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2), insulating layer insulating substrate having a lower surface side conductor pattern formed on the lower surface side of (2a) (2c) (2) is provided,
    パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for power semiconductor chip (3a) to radiate heat generated: (1) is provided,
    第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)を設け、 Lower portion electrically connected to the second upper surface conductor pattern (2b2) ​​a first external lead terminal (6a) having a (6a4) provided,
    第1上面側導体パターン(2b1)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)を設け、 Lower portion electrically connected to the first upper surface conductor pattern (2b1) of the second external lead terminal (6b) having a (6b4) provided,
    右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定し、 Lower surface side solder bonding, the first upper surface conductor pattern of the insulating substrate (2) (2b1) and the second external lead terminal between the conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) ( solder joint between the lower end portion of 6b) and (6b4), and, between the lower end portion of the insulating second upper surface conductor pattern (2b2) ​​and the first external lead terminal board (2) (6a) (6a4) at the solder joint run, as the lower surface of the metal radiator plate (1) following the concave upper surface of Beshingu jig is deformed in a convex shape, fixed metallic radiating plate (1) relative to Beshingu jig,
    金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂を充填し、ゲル状樹脂によって、パワー半導体チップ(3a)と、第1外部導出端子(6a)の中央部(6a2)および下端部(6a4)と、第2外部導出端子(6b)の中央部(6b2)および下端部(6b4)とを覆ったパワー半導体モジュール(100)において、 Metallic radiating plate gel-like resin is filled in the disposed (1) on the covering case (6), the gel-like resin, and the power semiconductor chip (3a), the center of the first external lead terminal (6a) part (6a2) and a lower end and (6a4), in the central portion (6b2) and a lower end portion (6b4) and the power semiconductor module to cover the second external lead terminal (6b) (100),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
    絶縁基板(2)の第1上面側導体パターン(2b1)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)を用い、 The solder joint between the lower end and (6b4) of the first upper surface conductor pattern (2b1) and the second external lead terminal insulating substrate (2) (6b), than Pb-free solder containing Sb (10a) the tensile strength is low, using the Pb-free solder does not contain Sb (10f2),
    絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)を用いたことを特徴とするパワー半導体モジュール(100)。 The solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), than Pb-free solder containing Sb (10a) tensile strength is low, the power semiconductor module, characterized by using a Pb free solder not containing (10f1) and Sb (100).
  3. 大電流が流れる上面電極と、大電流が流れる下面電極とを有するパワー半導体チップ(3a)を設け、 An upper surface electrode a large current flows, the power semiconductor chips (3a) and a lower electrode which a large current flows is provided,
    絶縁層(2a)と、パワー半導体チップ(3a)を搭載するために絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface of the power semiconductor chips insulating layer for mounting (3a) (2a), and a first electrically connected to the lower surface electrode of the power semiconductor chip (3a) an upper surface conductor pattern (2b1), are formed on the upper surface of the insulating layer (2a), and a second upper surface side conductor pattern electrically connected to the upper electrode of the power semiconductor chip (3a) (2b2), insulating layer insulating substrate having a lower surface side conductor pattern formed on the lower surface side of (2a) (2c) (2) is provided,
    パワー半導体チップ(3a)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for power semiconductor chip (3a) to radiate heat generated: (1) is provided,
    パワー半導体チップ(3a)の上面電極と絶縁基板(2)の第2上面側導体パターン(2b2)とを電気的に接続するための接続部材(5a)を設け、 A connection member for electrically connecting the upper electrode of the power semiconductor chips (3a) and an insulating second upper surface conductor pattern of the substrate (2) (2b2) ​​(5a) is provided,
    右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、および、接続部材(5a)の一方の下端部(5a1)と絶縁基板(2)の第2上面側導体パターン(2b2)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定し、 Solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), and connecting members of one of the lower end of (5a) and (5a1) insulating substrate (2) at run time of a solder joint between the second upper surface conductor pattern (2b2), as the metal radiator plate underside (1) is deformed in a convex shape following the concave upper surface of Beshingu jig, a metal heat dissipating plate ( 1) fixing the relative Beshingu jig,
    金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂を充填し、ゲル状樹脂によってパワー半導体チップ(3a)と接続部材(5a)とを覆ったパワー半導体モジュール(100)において、 Metallic radiating plate gel-like resin is filled in the disposed (1) on the covering case (6), a power semiconductor module covering and connected to the power semiconductor chip (3a) member (5a) by gel-like resin in (100),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
    絶縁基板(2)の第2上面側導体パターン(2b2)と接続部材(5a)の一方の下端部(5a1)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10d1)を用いたことを特徴とするパワー半導体モジュール(100)。 The solder joint between one of the lower end portion of the second upper surface conductor pattern (2b2) ​​and the connecting member of the insulating substrate (2) (5a) (5a1), tensile than Pb-free solder containing Sb (10a) strength is low, the power semiconductor module, characterized by using a Pb free solder not containing (10d1) to Sb (100).
  4. 大電流が流れる上面電極と、大電流が流れる下面電極とを有する第1パワー半導体チップ(3a)を設け、 An upper surface electrode large current flows, the first power semiconductor chip and a lower electrode a large current flows (3a) is provided,
    大電流が流れる上面電極と、大電流が流れる下面電極とを有する第2パワー半導体チップ(3c)を設け、 A top electrode through which a high current flows, a second power semiconductor chip and a lower electrode a large current flows (3c) provided,
    絶縁層(2a)と、第1パワー半導体チップ(3a)および第2パワー半導体チップ(3c)を搭載するために絶縁層(2a)の上面側に形成され、かつ、第1パワー半導体チップ(3a)の下面電極および第2パワー半導体チップ(3c)の下面電極に電気的に接続される第1上面側導体パターン(2b1)と、絶縁層(2a)の上面側に形成され、かつ、第1パワー半導体チップ(3a)の上面電極に電気的に接続される第2上面側導体パターン(2b2)と、絶縁層(2a)の上面側に形成され、かつ、第2パワー半導体チップ(3c)の上面電極に電気的に接続される第3上面側導体パターン(2b6)と、絶縁層(2a)の下面側に形成された下面側導体パターン(2c)とを有する絶縁基板(2)を設け、 Insulating layer (2a), it is formed on the upper surface side of the first power semiconductor chip (3a) and a second power insulation layer for mounting the semiconductor chip (3c) (2a), and the first power semiconductor chip (3a ) and the first upper surface side conductor pattern electrically connected to the lower electrode of the lower electrode and the second power semiconductor chip (3c) (2b1), are formed on the upper surface of the insulating layer (2a), and first power semiconductor chip second upper surface side conductor pattern electrically connected to the upper electrode of the (3a) (2b2), are formed on the upper surface of the insulating layer (2a), and, second power semiconductor chip (3c) the third upper surface conductor pattern (2b6) which is electrically connected to the upper electrode, an insulating substrate having a lower surface side conductor pattern formed on the lower surface side of the insulating layer (2a) (2c) (2) is provided,
    第1パワー半導体チップ(3a)および第2パワー半導体チップ(3c)が発生した熱を放熱するための金属製放熱板(1)を設け、 Metallic heat sink for dissipating heat first power semiconductor chip (3a) and the second power semiconductor chip (3c) has generated the (1) is provided,
    第2上面側導体パターン(2b2)に電気的に接続される下端部(6a4)を有する第1外部導出端子(6a)を設け、 Lower portion electrically connected to the second upper surface conductor pattern (2b2) ​​a first external lead terminal (6a) having a (6a4) provided,
    第3上面側導体パターン(2b6)に電気的に接続される下端部(6b4)を有する第2外部導出端子(6b)を設け、 Lower portion electrically connected to the third upper surface conductor pattern (2b6) of the second external lead terminal (6b) having a (6b4) provided,
    右側壁(6d)と左側壁(6e)と前側壁(6f)と後側壁(6g)とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース(6)を設け、 And a rear wall (6 g) and the right side wall (6d) left wall and (6e) and front wall (6f), the provided covering case formed by molding of an electrically insulating resin material (6),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合、絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合、および、絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合の実行時に、ベーシング冶具の凹状上面にならって金属製放熱板(1)の下面が凸状に変形するように、金属製放熱板(1)をベーシング冶具に対して固定し、 Lower surface side solder bonding, the insulating third upper surface conductor pattern of the substrate (2) (2b6) and the second external lead terminal between the conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2) ( solder joint between the lower end portion of 6b) and (6b4), and, between the lower end portion of the insulating second upper surface conductor pattern (2b2) ​​and the first external lead terminal board (2) (6a) (6a4) at the solder joint run, as the lower surface of the metal radiator plate (1) following the concave upper surface of Beshingu jig is deformed in a convex shape, fixed metallic radiating plate (1) relative to Beshingu jig,
    金属製放熱板(1)上に配置された外囲ケース(6)内にゲル状樹脂を充填し、ゲル状樹脂によって、第1パワー半導体チップ(3a)と、第2パワー半導体チップ(3c)と、第1外部導出端子(6a)の中央部(6a2)および下端部(6a4)と、第2外部導出端子(6b)の中央部(6b2)および下端部(6b4)とを覆ったパワー半導体モジュール(100)において、 Metallic radiating plate gel-like resin is filled in the (1) arranged on the covering case (6), the gel-like resin, a first power semiconductor chip (3a), second power semiconductor chip (3c) When the central portion of the first external lead terminal (6a) (6a2) and a lower end and (6a4), the central portion of the second external lead terminal (6b) (6b2) and a lower end portion (6b4) and the covering power semiconductor in the module (100),
    金属製放熱板(1)と絶縁基板(2)の下面側導体パターン(2c)との間の半田接合に、Sbを含有するPbフリー半田(10a)を用い、 The solder joint between the lower surface side conductor pattern (2c) of the metal radiator plate (1) and the insulating substrate (2), using a Pb-free solder containing Sb (10a),
    絶縁基板(2)の第3上面側導体パターン(2b6)と第2外部導出端子(6b)の下端部(6b4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f2)を用い、 The solder joint between the lower end and (6b4) of the third upper surface conductor pattern (2b6) and the second external lead terminal insulating substrate (2) (6b), than Pb-free solder containing Sb (10a) the tensile strength is low, using the Pb-free solder does not contain Sb (10f2),
    絶縁基板(2)の第2上面側導体パターン(2b2)と第1外部導出端子(6a)の下端部(6a4)との間の半田接合に、Sbを含有するPbフリー半田(10a)よりも引張強度が低い、Sbを含有しないPbフリー半田(10f1)を用いたことを特徴とするパワー半導体モジュール(100)。 The solder joint between the lower end and (6a4) of the second upper surface conductor pattern (2b2) ​​and the first external lead terminal insulating substrate (2) (6a), than Pb-free solder containing Sb (10a) tensile strength is low, the power semiconductor module, characterized by using a Pb free solder not containing (10f1) and Sb (100).
JP2013240629A 2013-11-21 2013-11-21 Power semiconductor module Pending JP2015103540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013240629A JP2015103540A (en) 2013-11-21 2013-11-21 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013240629A JP2015103540A (en) 2013-11-21 2013-11-21 Power semiconductor module

Publications (1)

Publication Number Publication Date
JP2015103540A true true JP2015103540A (en) 2015-06-04

Family

ID=53379045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013240629A Pending JP2015103540A (en) 2013-11-21 2013-11-21 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP2015103540A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162571A (en) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd Semiconductor device
JP2009070863A (en) * 2007-09-11 2009-04-02 Hitachi Ltd Semiconductor power module
JP2009272351A (en) * 2008-04-30 2009-11-19 Nippon Inter Electronics Corp Method of manufacturing power semiconductor module
JP2010114263A (en) * 2008-11-06 2010-05-20 Fuji Electric Systems Co Ltd Method of manufacturing semiconductor device and positioning jig
JP2010199251A (en) * 2009-02-25 2010-09-09 Hitachi Ltd Method of manufacturing semiconductor device
JP2011086768A (en) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp Power semiconductor device and manufacturing method therefor
JP2011143442A (en) * 2010-01-14 2011-07-28 Hitachi Automotive Systems Ltd Power module having highly reliable solder-bonded part

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162571A (en) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd Semiconductor device
JP2009070863A (en) * 2007-09-11 2009-04-02 Hitachi Ltd Semiconductor power module
JP2009272351A (en) * 2008-04-30 2009-11-19 Nippon Inter Electronics Corp Method of manufacturing power semiconductor module
JP2010114263A (en) * 2008-11-06 2010-05-20 Fuji Electric Systems Co Ltd Method of manufacturing semiconductor device and positioning jig
JP2010199251A (en) * 2009-02-25 2010-09-09 Hitachi Ltd Method of manufacturing semiconductor device
JP2011086768A (en) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp Power semiconductor device and manufacturing method therefor
JP2011143442A (en) * 2010-01-14 2011-07-28 Hitachi Automotive Systems Ltd Power module having highly reliable solder-bonded part

Similar Documents

Publication Publication Date Title
US6133623A (en) Resin sealing type semiconductor device that includes a plurality of leads and method of making the same
US20040007772A1 (en) Power semiconductor device
US20090189291A1 (en) Multi-chip module
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US5206188A (en) Method of manufacturing a high lead count circuit board
US7215012B2 (en) Space-efficient package for laterally conducting device
JP2008227131A (en) Semiconductor device and its manufacturing method
US20090140414A1 (en) Semiconductor device
US20090057929A1 (en) Semiconductor device
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
US20050275082A1 (en) Vertical conduction power electronic device package and corresponding assembling method
US5063434A (en) Plastic molded type power semiconductor device
JP2000049184A (en) Semiconductor device and production thereof
JP2009130359A (en) Light-emitting diode device and method of manufacturing the same
US20140167237A1 (en) Power module package
US3919602A (en) Electric circuit arrangement and method of making the same
JP2002033445A (en) Semiconductor device including power elements
JP2006066813A (en) Semiconductor device
CN101933139A (en) Semiconductor device and method for fabricating the same
CN101546761A (en) High power light emitting diode module package structure
JP2007073743A (en) Semiconductor device
JP2004303854A (en) Semiconductor device
US20040082109A1 (en) Semiconductor package, and production process for manufacturing such semiconductor such semiconductor package
US20140035118A1 (en) Semiconductor Module Arrangement and Method for Producing and Operating a Semiconductor Module Arrangement
US20080105896A1 (en) Power semiconductor module

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180501