JP2006327139A

JP2006327139A - 画像処理装置

Info

Publication number: JP2006327139A
Application number: JP2005157122A
Authority: JP
Inventors: Toshio Hisamura; 俊夫久村; Yasuhiro Arai; 康裕荒井; Kenji Koizumi; 健司小泉
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2006-12-07

Abstract

【課題】複数の発光素子を有しマルチビーム出力が可能な面発光レーザを用いて感光体への書き込みを行う画像処理装置において、発光素子ごとに書き込み開始位置の補正を行うことができる画像処理装置を簡易な構成で安価に提供する。
【解決手段】複数の発光素子Ｌ０〜Ｌ３１を有し主走査方向及び副走査方向にマルチビーム出力が可能な面発光レーザ２１０により感光体２１へ書き込みを行う書き込み手段２３と、副走査方向に配設された複数の発光素子列Ｃ０〜Ｃ３に対して、主走査方向の共通の書き込みズレ量を列単位で補正する列補正手段Ｄ１１〜Ｄ１４と、列補正手段Ｄ１１〜Ｄ１４による補正後、発光素子ごとに主走査方向の書き込みズレ量を補正する個別補正手段Ｄ２１〜Ｄ２４とを備え、列補正手段Ｄ１１〜Ｄ１４と個別補正手段Ｄ２１〜Ｄ２４とにより、複数の発光素子Ｌ０〜Ｌ３１ごとに主走査方向の書き込み開始位置の補正を行うことを特徴とする。
【選択図】図５

Description

本発明は、複写機、プリンタ、ファクシミリ、これらの複合機等の電子写真方式、静電転写方式の画像処理装置に関し、特に、マルチビーム出力が可能な面発光レーザを用いて感光体へ書き込みを行う画像処理装置に関する。

特開平９−３１４９０１号公報特開２０００−１２１９７１号公報特開平１０−０９０６１６号公報特開平１０−１２９０３８号公報特開２００５−５３０００号公報

近年の画像処理の高速化の要請に基づき、マルチビーム出力を可能とする複数の発光素子を用いた画像処理装置が、種々提案されている（例えば、特許文献１〜５参照）。

ここで、特許文献１，２では、マルチビームを用いて画像形成するときの主走査方向における光学系により発生する位置ずれに関して、基準となるビームとその他のビームとの主走査方向のタイミングを調整することにより位置制御を実現する画像処理装置が開示されている。

また、特許文献３，４では、副走査方向にＭ個並んだマルチビームのレーザーダイオードアレイの傾きを調整して副走査方向のレーザーダイオードごとのピッチを調整することにより、副走査方向の解像度を変換すると共に、その時に発生する主走査方向のレーザーダイオードごとの位置ずれ制御を実現する画像処理装置が開示されている。

さらにまた、特許文献５では、Ｍ×Ｎ構造を持ちマルチビーム出力が可能な面発光レーザ（以下、ＶＣＳＥＬ：ＶｅｒｔｉｃａｌＣａｖｉｔｙＳｕｒｆａｃｅＥｍｉｔｔｉｎｇＬａｓｅｒｓともいう）素子を用いて、列方向の発光素子ごとに、遅延量を設定し、主走査方向の書き込み開始位置を補正した画像処理装置が開示されている。

しかしながら、上述の先行技術においては、いずれも次のような問題点を有していた。

例えば、特許文献１に開示された先行技術においては、各ビームを遅延させるためにカウンタ回路を用いているので、回路規模が大きくなりコストが増大するという問題を有していた。

また、特許文献２に開示された先行技術では、各ビームの位置を合わせるために、クロック信号の位相を制御しているが、このため、Ｄ／Ａ変換回路やＶＣＯ（電圧制御発信器）が必要となり、同様に回路規模が大きくなりコストが増大するという問題を有していた。また、このようなアナログ回路を使用した場合には、電源電圧の変動や、ノイズによる影響を受けやすいという問題も有していた。

さらに、特許文献３に開示された先行技術においては、各ビーム間の１クロック以内の位置合わせを行うものであり、例えば、数十クロック単位の大まかな補正を行う場合には、不適であるという問題を有していた。

また、特許文献４に開示された先行技術では、各ビームを遅延させるためにカウンタ回路を用いているので、回路規模が大きくなりコストが増大するという問題を有していた。

ところで、近年の画像形成の高解像度化や高速化といった要請に基づき、画像処理装置においては、特許文献５に開示されたようなＭ×Ｎ構造を持ちマルチビーム出力が可能な素子であるＶＣＳＥＬ素子が用いられてきている。そして、このようなＶＣＳＥＬ素子を用いて感光体へ書き込みを行なう画像処理装置では、特許文献１〜４に開示された、通常のシングルビームやデュアルビームを用いて書き込みを行なう画像処理装置と比較して、ＶＣＳＥＬ素子の機械的な取り付け精度の良し悪しにより画質への影響度合いが大きく、その取り付け精度がよりシビアとなっている。

これに対して、特許文献５に開示された先行技術においては、Ｍ×Ｎ構造のＶＣＳＥＬ素子のＮ列ある発光素子列に関して、１列ごとに一まとめにしてギャップを補正しているため、例えば、ＶＣＳＥＬ素子自体が斜めに傾いて取り付けられてしまった場合や、発光素子等の光学系の機差や、組み立て誤差等により、副走査方向の縦線がずれて歪んだ直線になったり、Ｍ×Ｎライン間隔で隙間ができて白筋が生じるといった画質欠陥が発生するといった問題を生じていた。

そこで、本発明は、上述のような従来技術の問題点に鑑みて、複数の発光素子を有しマルチビーム出力が可能な面発光レーザを用いて感光体への書き込みを行う画像処理装置において、発光素子ごとに書き込み開始位置の補正を行うことができる画像処理装置を簡易な構成で安価に提供することを目的とする。

上記目的を達成するために、本発明の画像処理装置は、複数の発光素子を有し主走査方向及び副走査方向にマルチビーム出力が可能な面発光レーザにより感光体へ書き込みを行う書き込み手段と、副走査方向に配設された複数の発光素子列に対して、主走査方向の共通の書き込みズレ量を列単位で補正する列補正手段と、該列補正手段による補正後、個別の発光素子ごとに主走査方向の書き込みズレ量を補正する個別補正手段とを備え、前記列補正手段と個別補正手段とにより、前記複数の発光素子ごとに主走査方向の書き込み開始位置の補正を行うことを特徴とするものである。

このように構成した本発明の画像処理装置は、面発光レーザにより感光体へ書き込みを行う書き込み手段と、主走査方向の共通の書き込みズレ量を列単位で補正する列補正手段と、該列補正手段による補正後、発光素子列内の個別の発光素子ごとに主走査方向の書き込みズレ量を補正する個別補正手段とを備え、列補正手段と個別補正手段とにより、複数の発光素子ごとに主走査方向の書き込み開始位置の補正を行うので、列補正手段により、発光素子列単位で大まかな共通のズレ量の補正を行い、その後、個別補正手段により、発光素子ごとの微細なズレ量の補正を行うことにより、回路構成の最適化・簡素化が可能となると共に、全発光素子に対して微細な補正を行うことができる画像処理装置を簡易な構成で安価に実現することができる。これにより、例えば、面発光レーザの取り付け誤差や、各発光素子の組み立て誤差、製作誤差が発生した場合でも、光学系の機差等の装置ごとの影響を排除し、適切な書き込み開始位置の補正を行うことができる。

また、前記列補正手段は、前記発光素子列を構成する各発光素子のそれぞれの総書き込みズレ量の内、最小値を共通の書き込みズレ量として補正すると共に、前記個別補正手段は、それぞれの発光素子の残余の書き込みズレ量を補正してもよい。

ここで、残余の書き込みズレ量とは、個別の発光素子の総書き込みズレ量から、列方向の共通の書き込みズレ量を差し引いた残余の書き込みズレ量をいうものとする。

このように構成した場合には、発光素子列を構成する各発光素子のそれぞれの総書き込みズレ量の最小値を共通のズレ量として列補正手段により補正すると共に、各発光素子に応じた残余のズレ量を個別補正手段により補正するので、補正手段の構成を簡素化・最適化して、コンパクト化、コストダウンに寄与することができる画像処理装置を実現することができる。

また、前記列補正手段は、画像クロックに基づいて、ＦＩＦＯメモリによりクロック遅延を発生させることにより列単位の書き込みズレ量を補正すると共に、前記個別補正手段は、前記画像クロックと位相の異なるクロック又は前記画像クロックを逓倍したクロックに基づいて、フリップフロップメモリによりクロック遅延を発生させることにより残余の書き込みズレ量を補正してもよい。

一般に、列補正量に関しては、発光素子の物理的配置等により画像クロックで数十クロック単位の遅延となり、一方、残余の個別補正量に関しては、より細かいクロックにより数クロック単位で補正することが望ましい。

そこで、このように構成した場合には、大まかな補正量（遅延量）に関しては、画像クロックを流用してＦＩＦＯメモリにより列遅延量を発生させ、微細な補正量（遅延量）に関しては、画像クロックに対して位相がずれたクロック又は画像クロックに対して逓倍した（高周波な）クロックを用いてフリップフロップメモリにより残余の発光素子ごとの遅延量を発生させるので、各発光素子に対して最終的に精度の高い微細な書き込み補正を実現すると共に、遅延量に応じた適正なメモリを採択して、全体的な回路規模を適正化し、回路構成の簡素化、コンパクト化、コストダウンにより一層寄与することが可能となる。

さらに、前記発光素子ごとの書き込みズレ量に対応した遅延量を設定格納する設定記憶手段を備え、該設定記憶手段には、前記列単位の遅延量及び残余の遅延量が格納されていてもよい。

さらにまた、前記書き込み手段は、画像処理装置本体と取り外し可能に形成されていると共に、前記設定記憶手段は、該書き込み手段に備えられていてもよい。

このように構成した場合には、書き込み手段が、画像処理装置本体と取り外し可能に形成されていると共に、設定記憶手段が、該書き込み手段に備えられているので、書き込み手段を取り外して治具等で調整した際に、調整結果に基づく補正量を記憶手段に直接格納することができ、書き込み手段の調整の自由度が増大すると共に、調整結果に基づいた適正な補正データを書き込み手段ごとに格納保持することができる。

本発明によれば、複数の発光素子を有しマルチビーム出力が可能な面発光レーザを用いて感光体への書き込みを行う画像処理装置において、発光素子ごとに書き込み位置の補正を行い、例えば、面発光レーザの取り付け誤差や、光学系の機差、組み立て誤差等の影響を排除し、副走査方向の直線の歪みや、ライン間の白筋の発生といった画像欠陥を防止する画像処理装置を簡易な構成で安価に実現することができる。

以下、本発明の一実施の形態について、図面を参照して説明する。

まず、本発明に係る現像装置を含む画像処理装置の概略構成について、図１を参照して説明する。

図１に示されるように、本発明に係る画像処理装置１０は、一様帯電後に像光を照射することにより表面に静電電位の差による潜像が形成される静電潜像担持体である感光体ドラム２１を備えており、この周囲に、感光体ドラム２１の表面を一様に帯電させる帯電装置２２と、感光体ドラム２１に像光を照射して表面に潜像を形成する書き込み手段である露光装置２３と、感光体ドラム２１上の潜像にトナーを選択的に転移させてトナー像を形成する現像装置２４と、感光体ドラム２１と対向し、被記録媒体２８を挟んで感光体ドラム２１との間に転写バイアス電界を生成する転写ロール２６と、トナー像の転写後に感光体ドラム２１に残留するトナーを除去するクリーニング装置２９とを備えている。そして、感光体ドラム２１と転写ロール２６との対向部（ニップ部）の上流側から被記録媒体２８を供給するようになっており、下流側には被記録媒体２８上に転写された未定着トナー像を加熱溶融し被記録媒体２８に圧着する定着装置５０が設けられている。ここで、感光体ドラム２１は、矢印方向に回転する金属製ドラムの表面に有機感光材料、アモルファスセレン系感光材料、アモルファスシリコン系感光材料等からなる感光体層を形成したものを用いることができる。また、帯電装置２２は、例えば、タングステンなどからなる細いワイヤーに高電圧を印加すると共にそれと離間したアルミなどからなるシールド及び感光体ドラム２１側に隙間のあるグリッド電極を配置したスコロトロンを用いることができる。

本実施の形態において、書き込み手段である露光装置２３は、画像信号に基づいて露光光を発生し、これにより感光体ドラム２１の表面に静電潜像を形成する。この静電潜像は、例えば、光の当たった部分の感光体ドラム２１の表面電位が低下し、光の当たっていない高電位部分とのコントラストによる電位画像として形成される。また、現像装置２４は、ハウジング２４ａ内に着色粒子であるトナー及び磁性キャリアからなる二成分現像剤を収容し、現像剤担持体２４ｂに二成分現像剤を担持させ、この現像剤担持体２４ｂにバイアス電源２５からの現像バイアスを印加することで、現像剤担持体２４ｂを静電潜像の高電位部と低電位部との中間電位に保持し、静電潜像の画像部を帯電されたトナーにて現像するようにしたものである。さらに、転写装置２６は、例えば感光体ドラム２１に接触配置される転写ロールにて構成され、バイアス電源２７によって感光体ドラム２１上のトナー像が引き付けられる方向の転写バイアスが印加されることで、感光体ドラム２１上のトナー像を被記録媒体２８に転与させるようにしたものである。また、感光体ドラム２１上に残留したトナーは、例えばドクターブレード式のクリーニング装置２９によって除去される。さらに、定着装置５０は、例えばヒートロール方式であり、加熱ロール５１と加圧ロール５２とを有し、この加熱ロール５１と加庄ロール５２との間に被記録媒体２８を通過させることによりトナー像を被記録媒体２８に定着するようになっている。

なお、本実施の形態においては、感光体ドラム２１から直接被記録媒体２８へ画像形成を行なう画像処理装置１０を例示したが、本発明は、このような構成の画像処理装置に限定されるものではなく、例えば、各色（イエロー、マゼンダ、シアン、ブラック）画像を、従来公知の中間転写ベルトに形成し、この中間転写ベルトに形成された各色画像を被記録媒体２８に転写する、いわゆる中間転写方式の画像処理装置においても当然に適用可能である。

次に、本発明に係る書き込み手段である露光装置２３の構成について、図２を参照して説明する。

図２に示されるように、本実施の形態に係る露光装置２３は、略正規分布の光ビームを複数発光するレーザ光源２１０と、このレーザ光源２１０から射出した光ビームを略平行光とするコリメータレンズ２２０と、光ビーム整形用のスリット２２１と、入射した光ビームを回転多面鏡２４０の偏向面近傍に副走査方向に収束させるシリンドリカルレンズ２２２とを備えている。

本実施の形態において、レーザ光源２１０は、複数の光ビームを射出するために、主走査方向及び副走査方向に二次元配列された光源を有する面発光レーザ（ＶＣＳＥＬ素子）を採用している。

また、シリンドリカルレンズ２２２の光ビーム射出側には、光ビームを所定比率で反射するハーフミラー２３０が配置されている。ハーフミラー２３０の反射面の裏面は、主走査方向のみに曲率を持つシリンドリカルレンズ形状となっており、ハーフミラー２３０を透過した光ビームは、主走査方向はハーフミラー裏面のシリンドリカル面により、副走査方向はシリンドリカルレンズ２２２により、検出器２３１上に光スポットとして集光される。ハーフミラー２３０の反射側には、複数の同一面幅の偏向面（鏡面）を側面部に有する例えば正多角形状をなすと共に、中心軸の回りに図示しない駆動手段により矢印方向に等角速度で回転する回転多面鏡２４０が配置されている。

そして、回転多面鏡２４０近傍には、二枚組のレンズからなる走査光学系としてのｆθレンズ２５０が配置されている。ｆθレンズ２５０は、回転多面鏡２４０により反射偏向された光ビームを感光体ドラム２１上に光スポットとして主走査方向に結像させると共に、該光スポットを感光体ドラム２１上で主走査方向に略等速度で移動させる機能を有する。

ｆθレンズ２５０を透過した光ビームは、第１のシリンドリカルミラー２５２と平面ミラー２５４とによって光路がコの字状に曲げられ、さらに第２のシリンドリカルミラー２５６で反射された後、ウインドウ２６０を透過して下部に配置された感光体ドラム２１上に照射される。

本実施の形態において、感光体ドラム２１は、光ビームに感応する感光材料がその表面に塗布された細長い円柱状の形状を有しており、主走査方向が、この感光体ドラム２１の長手方向に一致するように配置されている。すなわち、回転多面鏡２４０の回転方向と共に感光体ドラム２１上に収束された光スポットは、主走査方向に沿って感光体ドラム２１上を移動し、走査線での画像記録が可能となる。また、感光体ドラム２１は、その回転軸を中心として図示しない駆動手段によりー定の回転速度で回転し、感光体ドラム２１上での走査線を副走査方向に順次移動させる。

一方、走査による画像記録が行われる書き込み位置を設定するために、平面ミラー２５４により反射された光路上で画像形成に該当する走査範囲外に設置された位置に、光ビームの一部を折り返す平面ミラー２９０、副走査方向にビームを結像させるシリンドリカルレンズ２９１、及び同期センサ２９２が配置されている。そして、不図示のコントローラにより、レーザ光源２１０の光ビーム出力が、画像情報に基づいて変調制御されるようになっている。具体的には、同期センサ２９２の出力信号（ＳＯＳ信号：ＳｔａｒｔｏｆＳｃａｎ信号）を基準として所定のタイミングで画像信号（ｖｉｄｅｏ信号）を出力し、レーザ光源２１０の各発光素子に対し、時分割で光量制御を開始し、検出器２３１で受光した光ビームが所定の光量となるように、レーザ光源２１０により画像信号を光ビームとして出力する。

また、本実施の形態では、レーザ光源２１０として、縦横８×４の複数の発光素子が２次元配列された面発光レーザを採用し、１列８個の発光素子を４列に配列して、列ごとに同時点灯するようになっている。

ここで、本発明に係る面発光レーザ（ＶＣＳＥＬ）の構成について、図３を参照して説明する。

図３に示されるように、本実施の形態におけるレーザ光源２１０は、８行４列の二次元配列構造を有する面発光レーザであり、主走査方向に４個及び副走査方向に８個の発光素子が配設されている。そして、各発光素子列Ｃ０〜Ｃ３を構成する各発光素子（Ｌ０〜Ｌ２８，Ｌ１〜Ｌ２９，Ｌ２〜Ｌ３０，Ｌ３〜Ｌ３１）は、互いに主走査方向に重ならないように、副走査方向に僅かずつ互いにずらして配設されている。

このようなＶＣＳＥＬ素子をレーザ光源２１０として用いることにより、１回の主走査により複数本の主走査ラインを形成することができ、ポリゴンミラー（回転多面鏡２４０）の回転数の低減や、画像の高解像度化及び高速形成が可能となる。

ところで、レーザ光源２１０として、このような二次元配列のＶＣＳＥＬ素子を用い、ＶＣＳＥＬ素子を構成する全ての発光素子Ｌ０〜Ｌ３１を同時に点灯させた場合には、書き込み開始位置が発光素子列Ｃ０〜Ｃ３ごとにずれてしまう。

また、このようなＶＣＳＥＬ素子においては、機械的な取り付け精度の画質への影響度合いが大きく、例えば、ＶＣＳＥＬ素子を主走査方向に傾いた状態で取り付けてしまった場合や、各発光素子Ｌ０〜Ｌ３１の取り付け精度にバラツキがある場合等には、副走査方向の縦線が歪んだ直線になったり、主走査方向の複数のライン間で隙間ができてしまって白筋のような画質欠陥が生じてしまう。

そこで、本発明に係る画像処理装置１０においては、面発光レーザ（ＶＣＳＥＬ）を構成する発光素子Ｌ０〜Ｌ３１に対して、発光素子列Ｃ０〜Ｃ３単位で書き込み位置の補正を行う列補正手段と、列補正手段により補正した後、発光素子Ｌ０〜Ｌ３１ごとに補正を行う個別補正手段とを設け、これら列補正手段と個別補正手段とにより、発光素子Ｌ０〜Ｌ３１ごとに書き込み開始位置の補正を行い、上述のような直線の歪みや、白筋の発生といった画像欠陥を防止するようになっている。

次に、このような本発明に係る補正手段の構成及び動作概要について、図４〜図６を参照して説明する。

まず、本画像処理装置１０は、図４に示されるように、所定の補正量が書き込み遅延量として設定記憶された設定記憶手段Ｍを備え、設定記憶手段Ｍの所定のアドレスに格納された各発光素子Ｌ０〜Ｌ３１に対応する各遅延量は、ＣＰＵによって読み出された後、各遅延量を保持するレジスタＲの所定のアドレスに書き込まれる。なお、本実施の形態において、所定の遅延量は、発光素子列Ｃ０〜Ｃ３単位の補正量である列遅延量ｃ０〜ｃ３と、各発光素子Ｌ０〜Ｌ３１に対応したビーム単位（発光素子単位）の補正量であるビーム遅延量ｄ０〜ｄ３１として、設定記憶手段Ｍに格納されている。また、レジスタＲの出力は、補正手段を構成する遅延回路に接続されている。

ここで、所定の遅延量を設定する際には、サンプル画像を形成して発光素子ごとの書き込みズレ量を計測して、手動により設定記憶手段Ｍに設定してもよいし、従来公知の位置ズレセンサの検出結果に基づき、ＣＰＵを介して設定記憶手段Ｍに設定するように構成してもよい。

また、この設定記憶手段Ｍは、例えば、装置本体と取り外し可能に構成された書き込み手段（露光装置２３）側又は装置本体側のいずれに設けてもよいし、両者に設けて、露光装置の交換・保守等によって、変更された発光素子ごとの遅延量を適宜ＣＰＵで読み込むように構成してもよい。

次に、遅延回路は、図５に示されるように、列補正手段を構成する列遅延回路Ｄ１１〜Ｄ１４と、この列遅延回路Ｄ１１〜Ｄ１４の後段に接続された個別補正手段を構成する個別遅延回路Ｄ２１〜Ｄ２４とを備えている。そして、列遅延回路Ｄ１１〜Ｄ１４は、ＦＩＦＯメモリで形成されていると共に、個別遅延回路Ｄ２１〜Ｄ２４は、フリップフロップ（以下、ＦＦとも称する）メモリで形成されている。

また、列遅延量ｃ０〜ｃ３は、それぞれ列遅延回路Ｄ１１〜Ｄ１４に入力されると共に、ビーム遅延量ｄ０〜ｄ３１は、それぞれ個別遅延回路Ｄ２１〜Ｄ２４に入力されるようになっている。

さらに、列遅延回路Ｄ１１〜Ｄ１４の基準クロックには、画像クロック（例えば、５０ＭＨｚ程度）を流用し、個別遅延回路Ｄ２１〜Ｄ２４の基準クロックには、画像クロックと位相の異なるクロック又は画像クロックを逓倍した、より高周波なクロック（例えば、８０ＭＨｚ程度）を用いている。

そして、各発光素子Ｌ０〜Ｌ３１に対応した画像信号は、まず、列遅延回路Ｄ１１〜Ｄ１４において、画像クロックに基づき、列遅延量ｃ０〜ｃ３に応じたクロック遅延が生成され、所定の遅延時間（数十クロック程度）経過後、後段の個別遅延回路Ｄ２１〜Ｄ２４に出力される。

さらに、個別遅延回路Ｄ２１〜Ｄ２４において、画像クロックと位相の異なるクロック又は画像クロックを逓倍したクロックに基づき、ビーム遅延量ｄ０〜ｄ３１に応じたクロック遅延が生成され、所定の遅延時間（数クロック程度）経過後、各発光素子Ｌ０〜Ｌ３１から画像信号としてビーム出力され、発光素子Ｌ０〜Ｌ３１ごとに微細な書き込み開始位置の補正が行われるようになっている。

次に、個別補正手段を構成する個別遅延回路Ｄ２１〜Ｄ２４の詳細な構成について、図６を参照してさらに説明する。

この個別遅延回路Ｄ２１〜Ｄ２４は発光素子Ｌ０〜Ｌ３１ごとに形成されており、図６に示されるように、例えば、セレクタＳ１〜Ｓ３を介して直列に接続された複数のＦＦ素子群（ＦＦ１，ＦＦ２，ＦＦ４）から構成されている。具体的な動作としては、まず、発光素子ごとの画像データ（画像信号）は、１個のＦＦ素子から構成された遅延回路ＦＦ１（１クロック遅延）を介して、又は、遅延回路ＦＦ１をバイパスしてセレクタＳ１に入力され、セレクタＳ１の出力は、２個のＦＦ素子から構成された遅延回路ＦＦ２（２クロック遅延）を介して、又は、遅延回路ＦＦ２をバイパスしてセレクタＳ２に入力される。さらに、セレクタＳ２の出力は、４個のＦＦ素子から構成された遅延回路ＦＦ４（４クロック遅延）を介して、又は、遅延回路ＦＦ４をバイパスしてセレクタＳ３に入力され、セレクタＳ３の出力が発光素子に応じたビーム出力となるように形成されている。すなわち、設定記憶手段Ｍのデータに基づいたセレクタＳ１〜Ｓ３の選択動作により、所定のビーム遅延量ｄ０〜ｄ３１が生成されるようになっている。例えば、３クロック遅延を実現する場合には、セレクタＳ１及びＳ２により、ＦＦ１，ＦＦ２が選択され、セレクタＳ３によりＦＦ４がバイパスされることにより、３クロック遅延が生成される。

なお、本実施の形態では、既に、大まかな遅延量（数十クロック単位）を列遅延回路Ｄ１１〜Ｄ１４で補正しているので、個別遅延回路Ｄ２１〜Ｄ２４によるビーム遅延量としては、０〜７クロックの遅延量で十分となるため、ＦＦ１，ＦＦ２，ＦＦ４の３段構成（３ビット構成）でビーム遅延量を生成しているが、遅延量の設定余裕をさらに設けるために、当然に、４段構成、５段構成等にしてもよい。

次に、このように構成した補正手段による画像データの出力タイミングについて、図７を参照して説明する。

図７（ａ）に示されるように、画像データＶＤは、主走査方向最下流側に配設された発光素子列Ｃ０を基準として隣接する発光素子列Ｃ１〜Ｃ３ごとに、列遅延回路Ｄ１１〜Ｄ１４により、所定の列遅延量ｃ１〜ｃ３による列単位（ＶＤ（０）〜ＶＤ（３））の遅延補正が行われる。なお、主走査方向最下流側に配設された発光素子列Ｃ０の列遅延量ｃ０は、例えば、書き込み手段の主走査方向が図３とは逆となるような場合等に発生する列遅延量である。

ここで、画像データＶＤの所定の列遅延量ｃ０〜ｃ３は、ＶＣＳＥＬの各発光素子の列方向（副走査方向）の物理的配置により定めてもよいし、サンプル画像を形成して、発光素子列ごとの総書き込みズレ量を測定し、この総書き込みズレ量に対応する遅延量の列方向ごとの最小値を列遅延量ｃ０〜ｃ３としてもよい。

なお、遅延量（補正量）が任意に設定可能なＦＩＦＯメモリにて大まかな遅延量を設定し、その後、微細な遅延量をＦＦメモリにて設定することにより、回路規模の最適化を図るという観点からは、ＦＦメモリによる遅延量を最小化するために、発光素子列Ｃ０〜Ｃ３ごとの総遅延量の最小値を列遅延量ｃ０〜ｃ３として設定することが好ましい。

次に、列遅延回路Ｄ１１〜Ｄ１４にて、列単位で遅延補正された画像データＶＤ（０）〜ＶＤ（３）は、図７（ｂ）に示されるように、発光素子ごと（ビームごと）のビーム遅延量ｄ０〜ｄ３１に基づき、個別遅延回路Ｄ２１〜Ｄ２４により遅延補正される。

図７（ｂ）では、３列目の発光素子列Ｃ３の画像データＶＤ（３）の発光素子単位でのビーム遅延が例示されており、３列目の発光素子の総遅延量の最小値であるビーム８（発光素子Ｌ８）の総遅延量をＦＩＦＯメモリによる列遅延量ｃ３として設定し、残余の遅延量をＦＦメモリによるビーム遅延量として設定している。なお、この場合の３列目の発光素子の総遅延量の最小値は、画像クロック単位で実現可能な遅延量の最小値であり、端数が生じる場合には、この端数を除いた値として設定されている。

これにより、画像データの出力、すなわち、個々の発光素子Ｌ０〜Ｌ３１の書き込み開始位置を個別に補正することが可能となり、ＶＣＳＥＬ自体が傾いて取り付けられた場合や、個々の発光素子Ｌ０〜Ｌ３１に取り付け誤差が生じている場合でも、発光素子（ビーム単位）ごとの補正が可能となるので、形成画像のズレ・歪みや白筋の発生といった画像欠陥を簡易な構成で防止することができる。

また、遅延回路Ｄ２１〜Ｄ２４に関しては、より詳細な補正を行うために、画像クロックを逓倍したクロックを基準クロックとして用いたが、例えば、位相のずれた複数のクロックを任意に選択できる選択手段を遅延回路Ｄ２１〜Ｄ２４の前段に設け、所定の遅延量を実現するために最も好適なクロックを、この選択手段により複数のクロックから選択して基準クロックとして用いるように構成してもよい。

以上のように構成された本発明に係る補正手段においては、大まかな補正（遅延）を列遅延回路Ｄ１１〜Ｄ１４により発光素子列Ｃ０〜Ｃ３単位で行った後、個別遅延回路Ｄ２１〜Ｄ２４により個別の発光素子Ｌ０〜Ｌ３１ごとに微細な補正（遅延）を行うので、ＶＣＳＥＬ素子が例えば、傾斜して取り付けられた場合や、各発光素子に取り付け誤差や、製作誤差が生じている場合でも、光学系の機差等の装置ごとの影響を排除し、発光素子単位の書き込み開始位置の精度の高い適正な補正を簡易な構成で実現することができる。

また、大まかな補正（数十クロック単位の遅延量）をＦＩＦＯメモリで行い、微細な補正（数クロック単位の遅延量）をＦＦメモリで行うことにより、用途に応じたメモリの最適な活用を図ると共に、メモリ利用の効率化が図れて、回路規模の最適化・簡素化、コストダウンに寄与することができる。

本発明に係る画像処理装置の一実施の形態を示す概略構成図である。本発明に係る書き込み手段である露光装置の構成を示す斜視図である。本発明に係る８×４構造の面発光レーザ（ＶＣＳＥＬ）の構成を模式的に示す図である。本発明に係る遅延量の設定記憶部の概要を示すブロック図である。本発明に係る補正手段の具体的な構成を示す図である。本発明に係る個別遅延回路の具体的な構成を示す図である。本発明に係る補正手段により各発光素子の書き出し開始位置を調整した場合の画像データの出力タイミングを模式的に示す図である。

符号の説明

１０：画像処理装置、２１：感光体ドラム、２２：帯電装置、２３：露光装置、２４：現像装置、２４ａ：ハウジング、２４ｂ：現像剤担持体、２５：バイアス電源、２６：転写ロール、２７：バイアス電源、２８：被記録媒体、２９：クリーニング装置、５０：定着装置、５１：加熱ロール、５２：加圧ロール、２１０：レーザ光源、２２０：コリメータレンズ、２２１：スリット、２２２：シリンドリカルレンズ、２３０：ハーフミラー、２３１：検出器、２４０：回転多面鏡、２５０：レンズ、２５２：シリンドリカルミラー、２５４：平面ミラー、２５６：シリンドリカルミラー、２６０：ウインドウ、２９０：平面ミラー、２９１：シリンドリカルレンズ、２９２：同期センサ、Ｃ０-Ｃ３：発光素子列、ｃ０-ｃ３：列遅延量、ｄ０-ｄ３１：ビーム遅延量、Ｄ１１-Ｄ１４：列遅延回路、Ｄ２１-Ｄ２４：個別遅延回路、Ｌ０-Ｌ３１：発光素子、Ｓ１-Ｓ３：セレクタ

Claims

複数の発光素子を有し主走査方向及び副走査方向にマルチビーム出力が可能な面発光レーザにより感光体へ書き込みを行う書き込み手段と、
副走査方向に配設された複数の発光素子列に対して、主走査方向の共通の書き込みズレ量を列単位で補正する列補正手段と、
該列補正手段による補正後、個別の発光素子ごとに主走査方向の書き込みズレ量を補正する個別補正手段と
を備え、
前記列補正手段と個別補正手段とにより、前記複数の発光素子ごとに主走査方向の書き込み開始位置の補正を行うことを特徴とする画像処理装置。
前記列補正手段は、前記発光素子列を構成する各発光素子のそれぞれの総書き込みズレ量の内、最小値を共通の書き込みズレ量として補正すると共に、前記個別補正手段は、それぞれの発光素子の残余の書き込みズレ量を補正することを特徴とする請求項１に記載の画像処理装置。
前記列補正手段は、画像クロックに基づいて、ＦＩＦＯメモリによりクロック遅延を発生させることにより列単位の書き込みズレ量を補正すると共に、前記個別補正手段は、前記画像クロックと位相の異なるクロック又は前記画像クロックを逓倍したクロックに基づいて、フリップフロップメモリによりクロック遅延を発生させることにより残余の書き込みズレ量を補正することを特徴とする請求項１又は２に記載の画像処理装置。
前記発光素子ごとの書き込みズレ量に対応した遅延量を設定格納する設定記憶手段を備え、
該設定記憶手段には、前記列単位の遅延量及び残余の遅延量が格納されていることを特徴とする請求項３に記載の画像処理装置。
前記書き込み手段は、画像処理装置本体と取り外し可能に形成されていると共に、前記設定記憶手段は、該書き込み手段に備えられていることを特徴とする請求項４に記載の画像処理装置。