JP2006319166A - 記憶素子の製造方法 - Google Patents

記憶素子の製造方法 Download PDF

Info

Publication number
JP2006319166A
JP2006319166A JP2005140904A JP2005140904A JP2006319166A JP 2006319166 A JP2006319166 A JP 2006319166A JP 2005140904 A JP2005140904 A JP 2005140904A JP 2005140904 A JP2005140904 A JP 2005140904A JP 2006319166 A JP2006319166 A JP 2006319166A
Authority
JP
Japan
Prior art keywords
terminal
manufacturing
memory element
variable resistance
resistance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005140904A
Other languages
English (en)
Inventor
Shunsaku Muraoka
俊作 村岡
Koichi Osano
浩一 小佐野
Satoru Mitani
覚 三谷
Kumio Nako
久美男 名古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005140904A priority Critical patent/JP2006319166A/ja
Publication of JP2006319166A publication Critical patent/JP2006319166A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】記録速度が非常に早く、更に、半導体プロセスにおいても特性劣化、特性バラツキの非常に少ない大容量の記憶素子を製造する製造方法を提供する。
【解決手段】本発明は、第1の端子と、第2の端子と、前記第1の端子と前記第2の端子との間に接続された可変抵抗材料と、を備え、前記第1の端子と前記第2の端子との間に電気的パルスを印加して前記可変抵抗材料の抵抗値を増加または減少させることにより情報を記録し、前記可変抵抗材料の抵抗値の大きさの違いに基づいて記録情報の読み出しを行う記憶素子の製造方法である。そして、前記可変抵抗材料として、Fe2O3を形成する工程と、前記Fe2O3を、Fe2O3とFe3O4との2相に分離させる水素還元工程と、を備えている。
【選択図】 図1

Description

本発明は、抵抗変化材料を用いた記憶素子の製造方法に関する。
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するため、固体記憶素子に対して、容量の増大の要求およびデータの転送の高速化の要求がますます高まりつつある。こうした要求に対し、特許文献1などには、与えられる電気的パルスに応じてその抵抗値が変化するペロブスカイト材料(例えば、Pr1-xCaxMnO3(PCMO),LaSrMnO3(LSMO),GdBaCoxOy(GBCO)など)を用いて固体記憶素子を構成する技術が開示されている。これらの酸化物材料(以下、「可変抵抗材料」と記す。)は、所定の電気的パルスに応じてその抵抗値を増大もしくは減少させ、その結果、変化した抵抗値の状態を異なる数値の記憶に用いることにより、不揮発性の記憶素子として用いられる。
米国特許第6,204,139号公報
上述のように、可変抵抗材料として、高温超伝導材料やCMR材料などのペロブスカイト構造を有する酸化物材料が、開示されている。そして、基板上などに形成された電極上にペロブスカイト構造を有する材料を成膜するためには、通常、成膜時にその基板の温度を700℃以上にする必要がある。しかし、基板を700℃以上とすると、CMOSなどが破壊してしまうという課題がある。
また、CMOSの特性を安定化させるために行われる水素還元工程において、可変抵抗材料中の酸素が還元されてしまい、可変抵抗材料の所望の特性が大きく劣化するという課題もある。
本発明の目的は、高温によるCMOSの破壊等を防ぐために成膜時の基板温度を450℃以下にし、さらに、水素還元工程を有する半導体プロセスとの整合性がよい新たな可変抵抗材料を用いた記憶素子の製造方法を提供するものである。
上記課題を解決するため、本発明は、第1の端子と、第2の端子と、前記第1の端子と前記第2の端子との間に接続された可変抵抗材料と、を備え、前記第1の端子と前記第2の端子との間に電気的パルスを印加して前記第1の可変抵抗薄膜の抵抗値を増加または減少させることにより情報を記録し、前記可変抵抗材料の抵抗値の大きさの違いに基づいて記録情報の読み出しを行う記憶素子の製造方法であって、前記可変抵抗材料として、Fe2O3を形成する工程と、前記Fe2O3を、Fe2O3とFe3O4との2相に分離させる水素還元工程と、を備えていることを特徴とする記憶素子の製造方法である。
以上のように、本発明における抵抗変化材料は、Fe2O3とFe3O4との混相材料から構成されている。そして、その製造方法は、Fe2O3を450℃以下で形成し、その後の水素還元工程において、先に形成したFe2O3をFe2O3とFe3O4との2相に分離する。これにより、CMOSを破壊することなく、また、水素還元工程での抵抗変化材料の特性劣化が生じることもなく、安定した特性の記憶素子を実現することができる。
以下、この発明の実施の形態を図面を参照して詳しく説明する。
(第1の実施形態)
この発明の第1の実施形態による記憶素子の構成を図2に示す。この記憶素子では、Si基板25上に設けられたソース22およびドレイン23とゲート24とからなるCMOSのコンタクトプラグ21上に下部電極(第1の端子)3が設けられ、下部電極3上に可変抵抗材料2が形成され、可変抵抗材料2上に上部電極(第2の端子)1が設けられている。そして、それらのまわりは、絶縁材料26で覆われている。この記憶素子は、可変抵抗材料2の抵抗値の状態によって情報を記憶し、その抵抗値は、上部電極1および下部電極3によって印加される電気的パルスに応じて増加あるいは減少する。上部電極1および下部電極3に用いる材料としては、例えば、Pt,Ru,Ir,Ag,Au,RuO2,IrO2であることが望ましい。ただし、下部電極3上に可変抵抗薄膜2を形成する際、通常、Si基板25を加熱して成膜するので、下部電極3はこの加熱温度においても安定なものを用いる必要がある。本実施形態で用いた可変抵抗材料2はFe2O3とFe3O4との2相からなり、その混相比はFe2O3:Fe3O4=1:5であり、膜厚は100nmである。
図3に可変抵抗材料2としてFe2O3とFe3O4との混相材料を用いる記憶素子の典型的な製造方法を示す。まず、通常のCMOSのドレイン23上にコンタクトプラグ21を形成し、その上に下部電極3を形成する。次に、スパッタ法等により可変抵抗材料2となるFe2O3とFe3O4との混相材料を形成する。このとき、通常は、成膜時にArとO2混合ガス比を変化させることでFe2O3とFe3O4との混層比を調整し、Si基板温度25を450℃とすることでFe2O3とFe3O4との2相からなる抵抗変化材料2を形成する。
図4に、上記の製造方法により作製された記憶素子の抵抗値が電気的パルスによる変化する様子を示す。このとき、2種類の電気的パルス(正極性パルスおよび負極性パルス)が、上部電極1と下部電極3との間に交互に印加される。また、可変抵抗材料の抵抗値は、電気的パルスを1回印加するたびに測定された値である。正極性パルスは、上部電極1が下部電極3に対して電気的に正極性となる電気的パルスであり、パルス幅が100nsであり電圧が+2Vである。負極性パルスは、上部電極1が下部電極3に対して電気的に負極性となる電気的パルスであり、パルス幅が100nsであり電圧が-2Vである。図4に示すように、正極性パルスおよび負極性パルスを交互に印加すると、可変抵抗材料の抵抗値は大小交互に変化していくが、その変化は安定な変化ではなくパルス数の増加とともにその変化の幅が小さくなっていく傾向を示した。そこで、可変抵抗材料を分析すると、可変抵抗材料形成時ではFe2O3とFe3O4との混相比が1:5であったものが、記憶素子の状態ではほぼFe3O4単相になっていることがわかった。これは、図3に示すように、通常の記憶素子の製造方法では、最後にCMOSの特性を安定化させるために水素還元工程(水素雰囲気中で400℃の熱処理)を行うためであり、この工程において、Fe2O3とFe3O4との混相状態から酸素が還元され、Fe3O4単相になったものと考えられる。また、Fe3O4単相では、電気的パルスによる抵抗変化も安定ではないと考えられる。
一方、本実施形態の可変抵抗材料2の形成工程では、図1に示すように、スパッタ法等により、基板温度450℃で、下部電極上3に可変抵抗材料2を形成する。そして、最後の水素還元工程(水素雰囲気中で400℃の熱処理)においてFe2O3の一部を還元することにより、先に形成したFe2O3をFe2O3とFe3O4との2相に相分離させ、また、その水素還元条件により、抵抗変化材料2としての所望の混相比にすることができた。本実施形態での水素還元工程の条件は400℃1hr.であり、得られた可変抵抗材料2の混相比はFe2O3:Fe3O4=1:5であることが確認できた。
図5に本発明の製造方法により作製された記憶素子の抵抗値が電気的パルスにより変化する様子を示す。このときの電気的パルスの条件は、先程の通常の製造方法で作製した記憶素子に与えた条件と同じ(±2V、100ns)である。図5に示すように、本実施形態に示す製造方法で作製された記憶素子の抵抗変化材料における抵抗変化は、複数回の電圧パルスを印可してもその幅が小さくなることはなく、安定した抵抗変化を実現することができた。なお、図5には、電圧パルスを100回印加したときの可変抵抗材料における抵抗変化を示しているが、本願発明者らは、電圧パルスを1000000回以上印加しても安定した抵抗変化が得られたことを確認している。
図6は、本発明の製造方法で作製した記憶素子1セル分の回路図を示す。本実施形態では、パルス電圧の極性を、便宜上、抵抗変化材料の材料表面(上部電極)に与える電圧として定義して説明したが、回路図で説明する場合は材料の表裏の定義は意味を持たないので、ここでは使用したメモリセル6を図6で示すような記号で表記することにする。すなわちメモリセルを符号6のように表し、符号6の中で矢印の先端に+極性のパルス電圧が印加されると可変抵抗材料2の抵抗値が増加して高抵抗状態にセットされ、矢印の先端にー極性のパルス電圧が印加されると可変抵抗材料2の抵抗値が減少して低抵抗状態にリセットされる特性を有すると定義している。本実施例の記憶素子は、メモリセル6を選択するワード線7とトランジスタ11および信号の入出力を行うビット線8およびプレート線9から構成され、記録は、ビット線8にパルス電圧を印加してメモリセルの抵抗値を不可逆的に変化させることにより行い、再生は、センスアンプ12に流れる電流値を検出することで行なう構成となっている。このような本実施形態における記憶素子は、従来の課題であった半導体プロセスによる特性劣化や特性バラツキもなく、また、低電力で非常に高速な記録再生を可能とする。
(第2の実施形態)
第1の実施形態では、水素還元工程の条件を水素雰囲気中400℃、1Hr.としたが、本実施形態では、水素還元工程の条件を水素雰囲気中380℃、1Hr.とした。その結果、本実施形態では、可変抵抗材料であるFe2O3とFe3O4との混相比がFe2O3:Fe3O4=1:4となり、電気的パルスによる抵抗変化が高抵抗状態では約8000Ω、低抵抗状態では約1500Ωとなり、第1の実施形態の時に比べて各状態における抵抗値の絶対値が大きくなった。図6に示すような記憶素子では、セル選択用として使用するトランジスタ10の抵抗値は約1kΩであるので、可変抵抗材料の抵抗値の絶対値が1kΩ以上で変化する方が、異なる状態でのセンスアンプに流れる電流の差が大きくなり、記憶状態の再生不良を大きく低減することができ、良好な記憶素子を実現することができる。
このように、本発明の製造方法により、半導体プロセスとの整合性が良好な記憶素子を実現することができた。
なお、可変抵抗材料として用いるFe2O3とFe3O4との混相材料は、その混相比により、抵抗値の絶対値や電気的パルスによる抵抗値の変化幅を変えることが可能である。従って、水素還元工程の条件を変更することで、各記憶素子の回路や構造などに応じてその可変抵抗材料の抵抗値を適切な値にコントロールすることが可能である。
本発明の製造方法により作製された記憶素子は、情報を書き込む速度が速くかつ多くの情報を記憶することができる不揮発性メモリ等として有用である。
本発明の記憶素子の製造プロセスを示す図。 本発明の製造方法で作製された記憶素子の構造を示す図。 Fe2O3とFe3O4との混相材料を可変抵抗材料2として用いる記憶素子の通常の製造プロセスを示す図。 通常の製造プロセスで作製された記憶素子の、電気的パルスによる抵抗変化を示す図。 本発明の製造プロセスで作製された記憶素子の、電気的パルスによる抵抗変化を示す図。 本発明の製造方法で作製された記憶素子(1セル分)の回路図。
符号の説明
1 上部電極(第1の端子、または、第2の端子)
2 可変抵抗材料
3 下部電極(第1の端子、または、第2の端子)

Claims (4)

  1. 第1の端子と、第2の端子と、前記第1の端子と前記第2の端子との間に接続された可変抵抗材料と、を備え、前記第1の端子と前記第2の端子との間に電気的パルスを印加して前記可変抵抗材料の抵抗値を増加または減少させることにより情報を記録し、前記可変抵抗材料の抵抗値の大きさの違いに基づいて記録情報の読み出しを行う記憶素子の製造方法であって、
    前記可変抵抗材料として、Fe2O3を形成する工程と、
    前記Fe2O3を、Fe2O3とFe3O4との2相に分離させる水素還元工程と、
    を備えていることを特徴とする記憶素子の製造方法。
  2. 前記Fe2O3を形成する温度が450℃以下であることを特徴とする請求項1記載の記憶素子の製造方法。
  3. 前記水素還元工程の条件を変えることにより、前記Fe2O3と前記Fe3O4との混相比が変わることを特徴とする記憶素子の製造方法。
  4. 前記第1の端子および前記第2の端子のうち少なくとも1つは、Ag,Au,Pt,Ru,RuO2,Ir,IrO2のうちのいずれかを用いて構成された電極であることを特徴とする記憶素子の製造方法。
JP2005140904A 2005-05-13 2005-05-13 記憶素子の製造方法 Pending JP2006319166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005140904A JP2006319166A (ja) 2005-05-13 2005-05-13 記憶素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005140904A JP2006319166A (ja) 2005-05-13 2005-05-13 記憶素子の製造方法

Publications (1)

Publication Number Publication Date
JP2006319166A true JP2006319166A (ja) 2006-11-24

Family

ID=37539559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005140904A Pending JP2006319166A (ja) 2005-05-13 2005-05-13 記憶素子の製造方法

Country Status (1)

Country Link
JP (1) JP2006319166A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344875A (ja) * 2005-06-10 2006-12-21 Sharp Corp 可変抵抗素子の製造方法
JP2008294201A (ja) * 2007-05-24 2008-12-04 Fujitsu Ltd 抵抗変化メモリ装置の製造方法
US8018761B2 (en) 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344875A (ja) * 2005-06-10 2006-12-21 Sharp Corp 可変抵抗素子の製造方法
US8018761B2 (en) 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus
JP2008294201A (ja) * 2007-05-24 2008-12-04 Fujitsu Ltd 抵抗変化メモリ装置の製造方法

Similar Documents

Publication Publication Date Title
CN1898749B (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
JP3889023B2 (ja) 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US7067862B2 (en) Conductive memory device with conductive oxide electrodes
JP4623670B2 (ja) メモリデバイス
US8395930B2 (en) Method of programming variable resistance element and nonvolatile storage device
TWI254447B (en) Method for manufacturing nonvolatile semiconductor memory device
JP4529654B2 (ja) 記憶素子及び記憶装置
JP5128718B2 (ja) 不揮発性記憶素子の駆動方法および不揮発性記憶装置
CN101542729B (zh) 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
US20070008770A1 (en) Storage devices and semiconductor devices
KR20070030147A (ko) 기억 장치 및 반도체 장치
JP2006135335A (ja) 多様な抵抗状態を呈する抵抗体を利用した不揮発性メモリ素子、及び、その駆動方法
JP2007173515A (ja) 電気素子,メモリ装置,および半導体集積回路
JPWO2008081742A1 (ja) 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置
WO2012169198A1 (ja) 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置
JP2008066438A (ja) 抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法
US7855910B2 (en) Electric element, memory device, and semiconductor integrated circuit
WO2005106955A1 (ja) 記憶素子
JP2006319166A (ja) 記憶素子の製造方法
WO2019054001A1 (ja) 不揮発性記憶装置、及び駆動方法
JP2006351061A (ja) メモリ回路
KR101079662B1 (ko) 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법
JP2007273517A (ja) 電気素子およびその製造方法
JP2006269457A (ja) 可変抵抗素子およびそれを用いた記録素子