JP2006313470A - 信号処理装置のリセット方法 - Google Patents
信号処理装置のリセット方法 Download PDFInfo
- Publication number
- JP2006313470A JP2006313470A JP2005136018A JP2005136018A JP2006313470A JP 2006313470 A JP2006313470 A JP 2006313470A JP 2005136018 A JP2005136018 A JP 2005136018A JP 2005136018 A JP2005136018 A JP 2005136018A JP 2006313470 A JP2006313470 A JP 2006313470A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- circuit
- signal processing
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】信号処理回路1のリセット信号デコード回路7は、リセット端子6にリセット解除信号が入力している場合に信号処理回路1のプログラム演算回路(ルーチン遂行回路)5にリセット解除を指令し、リセット端子6にリセット信号が入力している場合に信号処理回路1のプログラム演算回路(ルーチン遂行回路)5にリセットを指令する。リセット信号デコード回路7は、リセット端子に所定形態のパルス信号が入力する場合にそれをリセット解除信号と判定し、それ以外のリセット端子電圧波形をリセット信号とみなす。これにより、リセット電圧波形が異常(たとえば電位固定)となってもプログラム演算回路5のリセット状態が解除されて誤ってスタートし、外部に誤った信号が出力されることがない。
【選択図】図1
Description
図1は、この実施例の信号処理装置のブロック回路図である。1は第1の信号処理回路、2は第2の信号処理回路、3はウオッチドッグ監視を行うリセット信号発生回路、4はリセット信号ラインである。リセット信号ライン4は信号処理回路1、2の他、図示しない他の信号処理回路にもリセット信号を出力している。この実施例では、信号処理回路1、2はCPUとしたが、それに限定されるものではなく、CPUと周辺回路、CPUとDSPなど種々のデジタル信号処理回路の組み合わせを採用することができる。
上記したこの発明によれば、リセット端子6に入力されるパルス信号のエッジ間隔が所定時間範囲かどうかによりリセット解除状態とリセット状態とを分別しているために、なんらかの回路故障やノイズなどによりリセット端子6の電位波形が異常(たとえばハイレベル又はローレベルへの電位固定)が生じた場合に誤ってリセット解除を行うことがなく、回路安全性を向上することができる。
上記実施例では、信号処理回路1、2はそれぞれ、たとえばCPUにより構成されるプログラム演算回路5とは別にリセット信号デコード回路7を有していたが、プログラム演算回路5内にリセット信号デコード回路7を内蔵させてもよい。たとえば、汎用CPUからなるプログラム演算回路5において所定短時間ごとの強制割り込みにより図3に示すようなリセット解除信号を判定するルーチンを実行するようにしてもよい。
上記実施例では、パルス信号のエッジ間隔によりリセット状態の解除又は維持を判定していたが、図4に示すように種々のパルス信号波形をリセット解除信号として用いることができることは明白であり、この場合でも上記と同様に、地絡や短絡や回路素子のオン故障やオフ故障により、リセット端子6の電位固定時に誤ってリセット解除を行うことを防止できる。
2 信号処理回路
3 リセット信号発生回路
4 リセット信号ライン
5 プログラム演算回路
6 リセット端子
7 リセット信号デコード回路
8 ウオッチドッグ監視回路
9 パルス信号発生回路
Claims (5)
- リセット信号の所定状態であるリセット状態が外部から信号処理回路のリセット端子に入力された場合に信号処理回路内部のルーチン遂行回路にリセット動作を指令し、リセット信号の他の所定状態であるリセット解除状態が外部からリセット端子に入力された場合に前記ルーチン遂行回路にリセット解除動作を指令する信号処理装置のリセット方式において、
前記リセット信号の前記リセット解除状態は、所定時間幅のパルス周期又はパルス幅又はパルス間隔又はそれらの組み合わせにより示される信号状態からなり、
前記リセット信号の前記リセット状態は、それ以外のリセット信号の状態からなることを特徴とする信号処理装置のリセット方式。 - 請求項1記載の信号処理装置のリセット方式において、
前記リセット信号の前記リセット解除状態は、所定の時間幅のパルス周期と所定範囲のデューティとをもつパルス信号により構成されること信号処理装置のリセット方式。 - 請求項1又は2記載の信号処理装置のリセット方式において、
前記信号処理回路は、前記リセット端子から前記リセット信号を受信して前記リセット信号のリセット状態及びリセット解除状態を解読するリセット信号デコード回路を前記ルーチン遂行回路とは独立に有している信号処理装置のリセット方式。 - 請求項1又は2記載の信号処理装置のリセット方式において、
前記信号処理回路は、前記リセット端子から前記リセット信号を受信して前記リセット信号のリセット状態及びリセット解除状態を判定する強制割り込みルーチンであるリセット信号判定ルーチンを定期的に実行することを特徴とする信号処理装置のリセット方式。 - 請求項1乃至4のいずれか記載の信号処理装置のリセット方式において、
前記信号処理装置は、共通のリセット信号ラインに接続されるリセット端子をそれぞれ有する複数の信号処理回路を有し、
前記リセット信号の前記リセット解除状態は、互いに異なるパルス信号波形が異なる複数のリセット解除用パルス信号を含み、
各リセット解除用パルス信号は、前記複数の信号処理回路のリセットに個別に用いられる信号処理装置のリセット方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136018A JP4396572B2 (ja) | 2005-05-09 | 2005-05-09 | 信号処理装置のリセット方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136018A JP4396572B2 (ja) | 2005-05-09 | 2005-05-09 | 信号処理装置のリセット方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006313470A true JP2006313470A (ja) | 2006-11-16 |
JP4396572B2 JP4396572B2 (ja) | 2010-01-13 |
Family
ID=37534940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005136018A Expired - Fee Related JP4396572B2 (ja) | 2005-05-09 | 2005-05-09 | 信号処理装置のリセット方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4396572B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015072568A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社デンソー | 電子制御装置 |
-
2005
- 2005-05-09 JP JP2005136018A patent/JP4396572B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015072568A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社デンソー | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4396572B2 (ja) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5476238B2 (ja) | 半導体装置 | |
KR970066767A (ko) | 마이크로컴퓨터 시스템의 고장감시장치 | |
JP2007065961A (ja) | 電子制御装置および電子制御方法 | |
JP4396572B2 (ja) | 信号処理装置のリセット方法 | |
JP3953093B2 (ja) | A/d変換装置 | |
JP2018163498A (ja) | 監視回路 | |
US20090044050A1 (en) | Watchdog mechanism with fault recovery | |
JP2008293420A (ja) | 電子制御装置 | |
JP2009053752A (ja) | ウォッチドッグ処理方法および異常検出回路 | |
JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
JP2004302847A (ja) | Cpuの動作監視方法 | |
JP2007209122A (ja) | ディジタル形保護継電装置のリスタート方式 | |
KR20110133276A (ko) | 시스템 리세트 회로 및 방법 | |
JP2005151704A (ja) | ディジタル形保護継電装置 | |
JP7218212B2 (ja) | 半導体装置 | |
JP7329426B2 (ja) | 電源管理装置 | |
JPH1078896A (ja) | 産業用電子計算機 | |
JP2004310291A (ja) | ウォッチドッグタイマ故障検出回路を備えたcpuシステム | |
KR20030049442A (ko) | 리셋 회로 | |
JPH11242617A (ja) | Cpu異常検出回路 | |
CN118541677A (zh) | 可编程故障违反滤波器 | |
JP2008029049A (ja) | 電動モータの過電流検知装置 | |
JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
JPH07110019B2 (ja) | 外部入力のノイズ信号検出装置 | |
KR20010019939A (ko) | 알람 바운싱 제거 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |