JP2006304371A

JP2006304371A - 自動利得制御回路

Info

Publication number: JP2006304371A
Application number: JP2006218536A
Authority: JP
Inventors: Takahiro Tsuji; 貴浩辻
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2006-11-02

Abstract

【課題】入力電圧の波形が上下非対称であってもピークホールド回路のみで可変利得増幅器の利得制御を行うことができ、可変利得増幅器からの出力信号の振幅に誤差が生じることなく一定にすることができる自動利得制御回路を得る。
【解決手段】可変利得増幅器２の出力電圧が所定値以上になると、信号生成回路１１から出力された同相信号、すなわち可変利得増幅器２の出力信号Ｓｏをピークホールド回路１４に出力し、可変利得増幅器２の出力電圧が所定値未満になると、信号生成回路１１で生成された可変利得増幅器２の出力信号Ｓｏの逆相信号をピークホールド回路１４に出力させ、ピークホールド回路１４からの出力信号Ｓ２を積分して電流に変換し、該電流によって可変利得増幅器２の利得制御を行うようにした。
【選択図】図１

Description

本発明は、入力信号の振幅の変化に応じて可変利得増幅器の利得を変え、入力信号の振幅をそれぞれ所定値で一定にして出力する自動利得制御回路に関する。

図６は、従来の自動利得制御回路の回路例を示したブロック図である。
図６の自動利得制御回路１００において、可変利得増幅器１０１から出力された信号のピーク値がピークホールド回路１０２でホールドされ、該出力された信号のボトム値がボトムホールド回路１０３でホールドされる。更に、演算回路１０４で、ピークホールド回路１０２でホールドされたピーク値からボトムホールド回路１０３でホールドされたボトム値が減算される。このように演算回路１０４で演算して得られた信号は、積分回路１０５に入力され、積分回路１０５で積分されて出力される。

積分回路１０５の出力信号は、更に電圧−電流変換回路１０６で電流に変換されて、利得制御信号として可変利得増幅器１０１に出力される。可変利得増幅器１０１は、利得制御信号として入力された制御電流に応じた利得で入力信号を増幅して出力する。入力信号の振幅が所定値よりも小さいときは可変利得増幅器１０１の利得が大きくなり、入力信号の振幅が所定値よりも大きいときは可変利得増幅器１０１の利得が小さくなるため、可変利得増幅器１０１から出力される信号の振幅が所定値で一定になる。このように、ピークホールド回路１０２と並列にボトムホールド回路１０３を接続し、ピークホールド回路１０２の出力信号とボトムホールド回路１０３の出力信号の電圧差を積分回路１０５に出力するため、可変利得増幅器１０１の出力信号波形が上下非対称であっても該出力信号の振幅を検出することができる。

なお、本願発明とは異なるが、再生信号に含まれるノイズ成分の影響を抑え、再生信号の振幅を正確に検出することにより正確な振幅補正を行うことで、正確なＭＴＦ評価を可能とする自動利得制御装置、自動利得制御方法及び光ディスク装置があった（例えば、特許文献１参照。）。
特開２０００−３１１３５０号公報

一方、ピークホールド回路１０２及びボトムホールド回路１０３をＣＭＯＳプロセスのＬＳＩで形成する場合、ピークホールド回路１０２は図７のようになり、ボトムホールド回路１０３は図８のようになる。図７及び図８において、それぞれの出力端ＯＵＴａ及びＯＵＴｂには、コンデンサＣａ及びＣｂがそれぞれ対応して接続されており、該各コンデンサＣａ及びＣｂは、ホールド時間を設定するために必要になる。

しかし、コンデンサＣａ及びＣｂは、通常、数十ｐＦ以上の容量となり、ＬＳＩに内蔵する場合には、チップ面積を増大させる要因になっていた。また、図７のピークホールド回路１０２では、コンデンサＣａに並列に接続された定電流源１１１の電流供給能力を小さくしていることから、出力端ＯＵＴａの電圧上昇時の上昇速度よりも電圧低下時の低下速度のほうが小さい。また、図８のボトムホールド回路１０３では、コンデンサＣｂに直列に接続された定電流源１１２の電流供給能力を小さくしていることから、出力端ＯＵＴｂの電圧低下時の低下速度よりも電圧上昇時の上昇速度のほうが小さい。

このように、図７のピークホールド回路１０２及び図８のボトムホールド回路１０３では、回路構成上、電圧オフセットを制御しにくく、ホールド結果がそれぞれのオフセットを含むものになることから、ピークホールド回路１０２及びボトムホールド回路１０３における各ホールド時間にばらつきが発生し、可変利得増幅器１０１から出力される信号の振幅に誤差が生じる要因になっていた。

本発明は、上記のような問題を解決するためになされたものであり、入力電圧の波形が上下非対称であってもピークホールド回路のみで可変利得増幅器の利得制御を行うようにして、可変利得増幅器からの出力信号の振幅に誤差が生じることなく一定にすることができる自動利得制御回路を得ることを目的とする。

この発明に係る自動利得制御回路は、入力された制御信号に応じて利得を変化させる可変利得増幅器と、該可変利得増幅器から出力された信号の振幅を検出し、該検出した振幅が所定値になるように可変利得増幅器の利得制御を行う利得制御回路部とを備えた自動利得制御回路において、前記利得制御回路部は、可変利得増幅器から出力された信号の同相信号と逆相信号をそれぞれ生成して出力する信号生成回路部と、入力された制御信号に応じて、該信号生成回路部から出力された同相信号及び逆相信号のいずれか一方を出力する信号切換回路部と、前記可変利得増幅器から出力された電圧に応じて該信号切換回路部の動作制御を行う切換制御回路部と、前記信号切換回路部から出力された信号のピーク値をホールドするピークホールド回路部と、該ピークホールド回路部から出力された信号を積分して前記可変利得増幅器の制御信号として出力する積分回路部とを備えるものである。

具体的には、前記信号生成回路部は、前記可変利得増幅器の出力信号が入力され、該入力された信号から前記逆相信号を生成して出力する電圧増幅度１の反転増幅回路で構成され、前記可変利得増幅器の出力信号を前記同相信号として出力するようにした。

また、前記切換制御回路部は、信号切換回路部に対して、前記可変利得増幅器の出力信号の電圧が所定値以上の場合は前記信号生成回路部から出力された同相信号を出力させ、前記可変利得増幅器の出力信号の電圧が所定値未満の場合は前記信号生成回路部から出力された逆相信号を出力させるようにした。

本発明の自動利得制御回路によれば、可変利得増幅器から出力された電圧に応じて、信号生成回路部から出力された同相信号及び逆相信号のいずれか一方をピークホールド回路部に出力し、ピークホールド回路部からの出力信号を積分して得られた信号で可変利得増幅器の利得制御を行うようにした。このことから、入力電圧の波形が上下非対称であってもボトムホールド回路を使用することなく可変利得増幅器の利得制御を行うことができ、可変利得増幅器からの出力信号の振幅のばらつきを低減させることができる。

具体的には、信号生成回路部を、前記可変利得増幅器の出力信号が入力され、該入力された信号から前記逆相信号を生成して出力する電圧増幅度１の反転増幅回路で構成し、前記可変利得増幅器の出力信号を前記同相信号として出力するようにした。このことから、簡単な回路で可変利得増幅器の出力信号に対する同相信号と逆相信号を生成することができる。

また、前記切換制御回路部は、信号切換回路部に対して、可変利得増幅器の出力信号の電圧が所定値以上の場合は信号生成回路部から出力された同相信号を出力させ、可変利得増幅器の出力信号の電圧が所定値未満の場合は信号生成回路部から出力された逆相信号を出力させるようにした。このことから、入力電圧の波形が上下非対称であってもボトムホールド回路を使用することなく可変利得増幅器の利得制御を行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における自動利得制御回路の構成例を示したブロック図である。
図１における自動利得制御回路１は、入力信号Ｓｉの振幅の変化に応じて該入力信号Ｓｉに対する増幅率を変えることにより、入力信号の振幅を一定にして出力するものである。自動利得制御回路１は、入力される制御電流に応じて利得を変化させる可変利得増幅器２と、該可変利得増幅器２の出力信号Ｓｏの振幅を検出し、該検出した振幅が所定値で一定になるように可変利得増幅器２の利得制御を行う利得制御回路部３とで構成されている。

利得制御回路部３は、可変利得増幅器２から出力された信号Ｓｏの同相信号と逆相信号をそれぞれ生成して出力する信号生成回路１１と、入力された制御信号に応じて、該信号生成回路１１から出力された同相信号及び逆相信号のいずれか一方を出力する信号切換回路１２と、可変利得増幅器２から出力された電圧に応じて該信号切換回路１２の動作制御を行う切換制御回路１３とを備えている。更に、利得制御回路部３は、信号切換回路１２から出力された信号のピーク値をホールドするピークホールド回路１４と、ピークホールド回路１４から出力された信号を積分して出力する積分回路１５と、積分回路１５から出力された信号の電圧を電流に変換して可変利得増幅器２に対する利得制御電流として出力する電圧−電流変換回路１６とを備えている。

信号生成回路１１は、出力端ＯＵＴ１から逆相信号を出力し、出力端ＯＵＴ２から同相信号を出力する。切換制御回路１３は、信号切換回路１２に対して、可変利得増幅器２の出力電圧が所定値以上になると、信号生成回路１１から出力された同相信号をピークホールド回路１４に出力させ、可変利得増幅器２の出力電圧が所定値未満になると、信号生成回路１１から出力された逆相信号をピークホールド回路１４に出力させる。なお、積分回路１５及び電圧−電流変換回路１６は積分回路部をなす。

ここで、図２は、信号生成回路１１、信号切換回路１２及び切換制御回路１３の回路例を示した図であり、図２を用いて信号生成回路１１、信号切換回路１２及び切換制御回路１３の動作例についてもう少し詳細に説明する。
図２において、信号生成回路１１は、演算増幅器２１及び抵抗２２，２３からなる電圧増幅度１の反転増幅器で構成されている。演算増幅器２１において、非反転入力端には所定の基準電圧Ｖｒが入力され、出力端から出力信号Ｓｏの逆相信号が出力される。また、演算増幅器２１の反転入力端には、抵抗２２を介して可変利得増幅器２の出力信号Ｓｏが入力され、演算増幅器２１の出力端と反転入力端との間には抵抗２３が接続されている。

信号切換回路１２は、スイッチ回路２５及び２６で構成されており、スイッチ回路２５には演算増幅器２１の出力信号が入力され、スイッチ回路２６には可変利得増幅器２の出力信号Ｓｏが入力されている。スイッチ回路２５及び２６は、切換制御回路１３からの制御信号に応じて、信号生成回路１１から入力された信号をピークホールド回路１４に出力する。一方、切換制御回路１３は、コンパレータ２８とインバータ２９で構成されており、コンパレータ２８の非反転入力端には可変利得増幅器２の出力信号Ｓｏが、コンパレータ２８の反転入力端には基準電圧Ｖｒがそれぞれ入力されている。

コンパレータ２８の出力信号は、スイッチング制御信号としてスイッチ回路２６に出力され、また、インバータ２９を介してスイッチング制御信号としてスイッチ回路２５に出力される。コンパレータ２８は、可変利得増幅器２の出力電圧が、基準電圧Ｖｒ以上になるとハイ（Ｈｉｇｈ）レベルの信号を出力し、基準電圧Ｖｒ未満になるとロー（Ｌｏｗ）レベルの信号を出力する。これに対して、スイッチ回路２５及び２６は、ハイレベルの制御信号が入力されるとオンして導通状態になり、ローレベルの制御信号が入力されるとオフして遮断状態になる。

これらのことから、可変利得増幅器２の出力電圧が基準電圧Ｖｒ以上になるとスイッチ回路２５がオフしてスイッチ回路２６がオンし、ピークホールド回路１４には、可変利得増幅器２の出力信号Ｓｏが入力される。これに対して、可変利得増幅器２の出力電圧が基準電圧Ｖｒ未満になるとスイッチ回路２５がオンしてスイッチ回路２６がオフし、ピークホールド回路１４には、信号生成回路１１から可変利得増幅器２の出力信号Ｓｏの逆相信号が入力される。

図３は、図２の各部の信号波形例を示したタイミングチャートであり、図３では可変利得増幅器２の入力信号Ｓｉの振幅が変動していない場合を例にして示している。図３において、（ａ）はスイッチ回路２５の入力信号を、（ｂ）はスイッチ回路２６の入力信号を、（ｃ）はスイッチ回路２５に入力される制御信号を、（ｄ）はスイッチ回路２６に入力される制御信号をそれぞれ示している。また、図３において、（ｅ）はピークホールド回路１４の入力信号Ｓ１を、（ｆ）はピークホールド回路１４の出力信号Ｓ２と積分回路１５の出力信号Ｓ３をそれぞれ示している。なお、（ｆ）では、実線がピークホールド回路１４の出力信号Ｓ２を、破線が積分回路１５の出力信号Ｓ３をそれぞれ示している。

図３から分かるように、ピークホールド回路１４には、可変利得増幅器２の出力信号Ｓｏを全波整流した信号が入力されることになる。また、可変利得増幅器２から出力された信号Ｓｏの振幅が所定値で一定であることから、積分回路１５の出力信号Ｓ３は、ほぼ一定の電圧になっていることが分かる。

次に、図４及び図５は、図２の各部における信号波形の他の例を示したタイミングチャートであり、図４及び図５では可変利得増幅器２の入力信号Ｓｉの振幅が変動した場合を例にして示している。図４において、（ａ）は可変利得増幅器２の入力信号Ｓｉを、（ｂ）は可変利得増幅器２の出力信号Ｓｏを、（ｃ）はピークホールド回路１４の入力信号Ｓ１をそれぞれ示している。また、図５は、ピークホールド回路１４の出力信号Ｓ２と積分回路１５の出力信号Ｓ３をそれぞれ示している。なお、図５では、１点鎖線がピークホールド回路１４の入力信号Ｓ１を、実線がピークホールド回路１４の出力信号Ｓ２を、破線が積分回路１５の出力信号Ｓ３をそれぞれ示している。図４及び図５から、入力信号Ｓｉの振幅の低下に対して、可変利得増幅器２の出力信号Ｓｏは、振幅が低下した後、次第に増加して所定値で一定になっていることが分かる。

なお、図３から図５では、ピークホールド回路１４に図７で示した回路と同様の回路を使用した場合を例にして示している。

このように、本第１の実施の形態における自動利得制御回路は、可変利得増幅器２の出力電圧が所定値以上になると、信号生成回路１１から出力された同相信号、すなわち可変利得増幅器２の出力信号Ｓｏをピークホールド回路１４に出力し、可変利得増幅器２の出力電圧が所定値未満になると、信号生成回路１１で生成された可変利得増幅器２の出力信号Ｓｏの逆相信号をピークホールド回路１４に出力させ、ピークホールド回路１４からの出力信号Ｓ２を積分して電流に変換し、該電流によって可変利得増幅器２の利得制御を行うようにした。このことから、入力電圧の波形が上下非対称であってもピークホールド回路のみで可変利得増幅器の利得制御を行うことができ、可変利得増幅器からの出力信号の振幅に誤差が生じることなく一定にすることができる。

なお、前記第１の実施の形態では、入力される制御電流に応じて利得を変化させる可変利得増幅器を使用した場合を例にして示したが、本発明は、これに限定するものではなく、入力される制御電圧に応じて利得を変化させる可変利得増幅器を使用した場合においても適用することができる。この場合、図１及び図２において、電圧−電流変換回路１６をなくし、積分回路１５の出力電圧が可変利得増幅器２の利得を変化させる制御信号となる。

本発明の第１の実施の形態における自動利得制御回路の構成例を示したブロック図である。図１において、信号生成回路１１、信号切換回路１２及び切換制御回路１３の回路例を示した図である。図２の各部の信号波形例を示したタイミングチャートである。図２の各部の信号波形における他の例を示したタイミングチャートである。図２の各部の信号波形における他の例を示したタイミングチャートである。従来の自動利得制御回路の回路例を示したブロック図である。図６のピークホールド回路１０２の回路例を示した図である。図６のボトムホールド回路１０３の回路例を示した図である。

符号の説明

１自動利得制御回路
２可変利得増幅器
３利得制御回路部
１１信号生成回路
１２信号切換回路
１３切換制御回路
１４ピークホールド回路
１５積分回路
１６電圧−電流変換回路

Claims

入力された制御信号に応じて利得を変化させる可変利得増幅器と、該可変利得増幅器から出力された信号の振幅を検出し、該検出した振幅が所定値になるように可変利得増幅器の利得制御を行う利得制御回路部とを備えた自動利得制御回路において、
前記利得制御回路部は、
前記可変利得増幅器から出力された信号の同相信号と逆相信号をそれぞれ生成して出力する信号生成回路部と、
入力された制御信号に応じて、該信号生成回路部から出力された同相信号及び逆相信号のいずれか一方を出力する信号切換回路部と、
前記可変利得増幅器から出力された電圧に応じて該信号切換回路部の動作制御を行う切換制御回路部と、
前記信号切換回路部から出力された信号のピーク値をホールドするピークホールド回路部と、
該ピークホールド回路部から出力された信号を積分して前記可変利得増幅器の制御信号として出力する積分回路部と、
を備えることを特徴とする自動利得制御回路。
前記信号生成回路部は、前記可変利得増幅器の出力信号が入力され、該入力された信号から前記逆相信号を生成して出力する電圧増幅度１の反転増幅回路で構成され、前記可変利得増幅器の出力信号を前記同相信号として出力することを特徴とする請求項１記載の自動利得制御回路。
前記切換制御回路部は、信号切換回路部に対して、前記可変利得増幅器の出力信号の電圧が所定値以上の場合は前記信号生成回路部から出力された同相信号を出力させ、前記可変利得増幅器の出力信号の電圧が所定値未満の場合は前記信号生成回路部から出力された逆相信号を出力させることを特徴とする請求項１又は２記載の自動利得制御回路。