JP2006302020A - 電子回路搭載装置及びその製造方法 - Google Patents

電子回路搭載装置及びその製造方法 Download PDF

Info

Publication number
JP2006302020A
JP2006302020A JP2005123731A JP2005123731A JP2006302020A JP 2006302020 A JP2006302020 A JP 2006302020A JP 2005123731 A JP2005123731 A JP 2005123731A JP 2005123731 A JP2005123731 A JP 2005123731A JP 2006302020 A JP2006302020 A JP 2006302020A
Authority
JP
Japan
Prior art keywords
electronic circuit
substrate
semiconductor memory
type semiconductor
exterior body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005123731A
Other languages
English (en)
Inventor
Masahiko Kikuchi
政彦 菊地
Minoru Yahagi
稔 矢萩
Mitsuo Ohashi
光雄 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005123731A priority Critical patent/JP2006302020A/ja
Publication of JP2006302020A publication Critical patent/JP2006302020A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

【課題】
格段と強度を向上し得るようにする。
【解決手段】
カード型半導体記憶装置1は、接続端子2以外の基板3全面を熱可塑性の樹脂で直接覆うように外装体4を構成したことにより、外装体4と基板3との間に空間が生じてしまうことを回避することができ、かくしてカード型半導体記憶装置1全体の厚み増加を抑制しつつ外装体4の厚みを増すことができる。
【選択図】 図6

Description

本発明は電子回路搭載装置及びその製造方法に関し、例えば、データを記憶するための半導体メモリが搭載された半導体記憶装置に適用して好適なものである。
従来この種の半導体記憶装置として、カード型に形成されたカード型半導体記憶装置が普及している。例えばこのカード型半導体記憶装置は、図7(A)及び図7(A)における破線A-A’の断面をとって観た図7(B)に示すように、半導体メモリ等の電子回路を搭載した基板101が、上ケース102及び下ケース103からなる外装体104によって覆われることにより、縦横が数センチメートル且つ厚さが数ミリメートル程度に形成される(例えば特許文献1参照)。
因みにこのカード型半導体記憶装置としては、メモリースティック(R)等が広く知られている。例えば通常サイズのメモリースティックは、図8(A)に示すような上ケースと、基板上の接続端子が露出するように窓孔が設けられた下ケースとを有する。また小型サイズのメモリースティックも、図8(B)に示すような小型の上ケースと、これに対応する下ケースとを有する。
特開2002-74314公報
ところでかかる構成のカード型半導体記憶装置においては、例えば図7(C)に示すように、上ケース102及び下ケース103が溶着リブ105等を介して溶着されるようになされている。従ってこのカード型半導体記憶装置を製造する場合には、上ケース102と下ケース103とを溶着するための設備や人手が必要となり、簡易に製造し得るとは言い難い問題が生じる。
またこのようなカード型半導体記憶装置においては、例えば図7(B)に示すように、上ケース102及び下ケース103を薄肉に成形し、これにより上ケース102と基板101との接触を回避するための空間を設けつつカード型半導体記憶装置自体の厚みを薄くする手法が採られる。この場合には、上ケース102及び下ケース103を薄肉に成形する分、カード型半導体記憶装置の強度が低下してしまう問題が生じる。
本発明は以上の点を考慮してなされたもので、格段と強度を向上し得る電子回路搭載装置及びその製造方法を提案しようとするものである。
かかる課題を解決するため本発明においては、電子回路が搭載されると共にこの電子回路を外部機器に接続するための接続端子が形成された基板と、接続端子以外の基板全面を樹脂で直接覆うように構成した外装体とを設けるようにした。
このように、接続端子以外の基板全面を熱可塑性の樹脂で直接覆うように外装体を構成したことにより、外装体と基板との間に空間が生じてしまうことを回避することができ、かくして電子回路搭載装置全体の厚み増加を抑制しつつ外装体の厚みを増すことができる。
本発明によれば、接続端子以外の基板全面を熱可塑性の樹脂で直接覆うように外装体を構成したことにより、外装体と基板との間に空間が生じてしまうことを回避することができ、かくして電子回路搭載装置全体の厚み増加を抑制しつつ外装体の厚みを増すことができる。この結果、格段と強度を向上し得る電子回路搭載装置を実現することができる。
以下図面について、本発明の一実施の形態を詳述する。
(1)カード型半導体記憶装置の構成及びその製造方法
図1において、1は全体としてカード型半導体記憶装置を示し、このカード型半導体記憶装置1は、電子回路が搭載されると共にこの電子回路を外部機器5に接続するための接続端子2がその端部に形成された基板3と、この接続端子2以外の基板3全面を熱可塑性の樹脂で直接覆うように構成した外装体4とを有する。これによりこの基板3上の接続端子2は、外装体4に覆われず外部に露出された状態になるので、外部機器5と接続することができる。
因みに本実施の形態の場合この外装体4に用いる熱可塑性の樹脂として、ポリカーボネート樹脂を適用するようにしたが、本発明はこれに限らず、ABS(アクリロニトリル・ブタジエン・スチレン樹脂)等のこの他種々の熱可塑性の樹脂を適用するようにしても良い。
一方この基板3に搭載される電子回路としては、例えば図2に示すように、外部機器5と接続端子2を介してデータ通信するためのインターフェース部6、外部機器5からインターフェース部6を介して受信したデータを半導体メモリ7に書き込む処理や半導体メモリ7から読み出したデータをインターフェース部6を介して外部機器5に送出する処理等を制御するためのメモリ制御部8及びデータを記憶するための半導体メモリ7が設けられている。例えばこの半導体メモリ7としては、フラッシュメモリ等を適用することができる。
因みに本実施の形態における外部機器5は、一例として図1に示したように、カード型半導体記憶装置1が収容される収容穴9や表示部10や電池収納部11を有する。またこの外部機器5は、図2に示したように、収容穴9に収容されたカード型半導体記憶装置1と接続する接続端子12と、カード型半導体記憶装置1から接続端子12及びインターフェース部13を順次介して受信したデータを表示部10に表示させる表示制御部14や、電池15の電圧が所定電圧以下になった際に表示制御部14をリセットするリセット監視部16等を有する。
次に、このカード型半導体記憶装置1の外装体4を射出成形により製造する製造方法を説明する。まず図3(A)に示すように、射出成形装置における第1の固定側金型17及び第1の可動側金型18のうちの第1の可動側金型18上に、電子回路が搭載された基板3を位置決めして載置する。
実際上この第1の可動側金型18においては、図4にも併せて示すように、略長方形状でなる基板3の両側面に設けられたへこみ部3Aに対応するように2つの基板位置決めピン18Aが垂設されている。これによりこの基板3は、へこみ部3Aがこの2つの基板位置決めピン18Aにそれぞれ対応するように、第1の可動側金型18上に位置決めされる。
そしてこの状態で射出成形装置は、第1の可動側金型18を動かして第1の固定側金型17に接触させることにより、第1の可動側金型18上に載置された基板3の表面側を覆うようなキャビティ19を形成する。
次いで射出成形装置は、図3(B)に示すように、例えば300〜320℃程度まで加熱溶融した熱可塑性の樹脂を、このキャビティ19を満たすように注入すると共に、この第1の可動側金型18及び第1の固定側金型17を即時に冷却するようにする。
これにより、キャビティ19内に載置された基板3を直接覆うようにして注入された熱可塑性の樹脂は、第1の可動側金型18及び第1の固定側金型17と同等の温度(例えば100℃程度)まで即時に冷却されるので、基板3に搭載された電子回路にダメージを与えてしまうことを回避することができる。この結果、この電子回路が動作不能になってしまうことを回避することができる。
やがてこの射出成形装置は、キャビティ19内の熱可塑性の樹脂が冷却固化すると、図3(C)に示すように第1の固定側金型17から第1の可動側金型18を引き離す。
続いてこの射出成形装置は、第1の可動側金型18の内部に設けられた突出しピン18Aを突き出すことにより、基板3の表面側を覆うようにして固化した表面側樹脂4Aの周縁部を上方に押し上げる。これにより、表面側樹脂4Aによりほぼ上半分が覆われた基板3を、第1の可動側金型18から取り出すことができる。
この後図5に示すように、射出成形装置における第2の固定側金型20及び第2の可動側金型21のうちの第2の可動側金型21上に、表面側樹脂4Aにより覆われた基板3を位置決めして載置する。
この場合この第2の可動側金型21においては、基板3を覆う表面側樹脂4Aの形状に対応する位置決め穴21Aが設けられている。これによりこの基板3は、その裏面側を上方に向けつつ表面側樹脂4Aがこの位置決め穴21Aに対応するように載置されることにより、第2の可動側金型21上に位置決めされる。
そしてこの状態で射出成形装置は、第2の可動側金型21を動かして第2の固定側金型20に接触させることにより、第2の可動側金型21上に載置された基板3の裏面側を覆うようなキャビティ22を形成する。因みに本実施の形態の場合、例えばこの基板3の裏面側に接続端子2が設けられているので、第2の可動側金型21及び第2の固定側金型20により形成されるキャビティ22は、この接続端子2を覆わないような形状でなる。
次いで射出成形装置は、図5(B)に示すように、例えば300〜320℃程度まで加熱溶融した熱可塑性の樹脂を、このキャビティ22を満たすように注入すると共に、この第2の可動側金型21及び第2の固定側金型20を即時に冷却するようにする。
これにより、キャビティ22内に載置された基板3を直接覆うようにして注入された熱可塑性の樹脂は、第2の可動側金型21及び第2の固定側金型20と同等の温度(例えば100℃程度)まで即時に冷却され、この結果この基板3に搭載された電子回路にダメージを与えてしまうことを回避することができる。
やがてこの射出成形装置は、キャビティ22内の熱可塑性の樹脂が冷却固化すると、図5(C)に示すように第2の固定側金型20から第2の可動側金型21を引き離す。
続いてこの射出成形装置は、第2の可動側金型21の内部に設けられた突出しピン21Bを突き出すことにより、接続端子2を除く基板3の裏面側を覆うように且つ表面側樹脂4Aと一体となるように固化した裏面側樹脂4Bと、表面側樹脂4Aとからなる外装体4の周縁部を上方に押し上げる。これにより、接続端子2以外の基板3全面を覆う外装体4が一体成形されたカード型半導体記憶装置1を、第2の可動側金型21から取り出すことができる。
(2)動作及び効果
以上の構成においてこのカード型半導体記憶装置1は、電子回路が搭載されると共にこの電子回路を外部機器5に接続するための接続端子2がその端部に形成された基板3と、この接続端子2以外の基板3全面を熱可塑性の樹脂で直接覆うように構成した外装体4とを有する。
このように、接続端子2以外の基板3全面を熱可塑性の樹脂で直接覆うように外装体4を構成したことにより、図6(A)における破線A-A’を断面にとって観た図6(B)に示すように外装体4と基板3との間に空間が生じてしまうことを回避することができ、かくしてカード型半導体記憶装置1全体の厚み増加を抑制しつつ外装体4の厚みを増すことができる。この結果、外力に対する強度を格段と向上させたカード型半導体記憶装置1を実現することができる。
また従来のカード型半導体記憶装置1では、図7(C)に示したように上ケース102と下ケース103とを溶着する必要があることから、上ケース102と下ケース103との間に隙間が形成されてしまうのに対し、本実施の形態のカード型半導体記憶装置1では、接続端子2以外の基板3全面を熱可塑性の樹脂で直接覆うように外装体4が構成されていることにより、図6(C)に示すように外装体4の側面を滑らかにすることができ、かくして外観を向上させる等の効果も得ることができる。
ところでこのカード型半導体記憶装置1の製造方法では、電子回路が搭載されると共にこの電子回路を外部機器5に接続するための接続端子2がその端部に形成された基板3のうち、この接続端子2以外の全面を熱可塑性の樹脂で直接覆うようにして外装体4をモールド成形(本実施の形態では射出成形)するようにした。
これにより、従来手法では上ケース102と下ケース103とを溶着する作業を必要としたのに対し、本実施の形態ではこの作業を省くことができ、かくして簡易にカード型半導体記憶装置1を製造することができる。また外装体4を熱可塑性の樹脂で構成したことにより、例えば熱硬化性の樹脂を用いた場合と比べて製造作業を簡易化することができる。
また上述の実施の形態においては、半導体メモリ7等の電子回路が基板3に搭載されたカード型半導体記憶装置1に対して本発明を適用する場合について述べたが、これに限らず、エンコーダ回路やデコーダ回路等の電子回路が基板に搭載されたこの他種々の電子回路搭載装置に対して本発明を適用することができる。
また上述の実施の形態においては、外装体4をカード状に形成したカード型半導体記憶装置1を適用する場合について述べたが、本発明はこれに限らず、この他種々の形状を適用するようにしても良い。
本発明は、例えば、データを記憶するための半導体メモリが搭載された半導体記憶装置等に利用することができる。
本実施の形態におけるカード型半導体記憶装置及び外部機器の外観構成を示す略線図である。 カード型半導体記憶装置及び外部装置の回路構成を示す略線図である。 外装体の製造工程(1)の説明に供する略線図である。 第1の可動側金型の上面構成を示す略線図である。 外装体の製造工程(2)の説明に供する略線図である。 外装体の構成を示す略線図である。 従来における外装体の構成を示す略線図である。 従来における上ケース及び下ケースの構成を示す略線図である。
符号の説明
1……カード型半導体記憶装置、2……接続端子、3……基板、4……外装体、6、7、8……電子回路(インターフェース部、半導体メモリ、メモリ制御部)。

Claims (5)

  1. 電子回路が搭載されると共に上記電子回路を外部機器に接続するための接続端子が形成された基板と、
    上記接続端子以外の基板全面を樹脂で直接覆うように構成した外装体と
    を具えることを特徴とする電子回路搭載装置。
  2. 上記外装体を構成する上記樹脂は、熱可塑性の樹脂でなる
    ことを特徴とする請求項1に記載の電子回路搭載装置。
  3. 上記樹脂は、ポリカーボネート樹脂でなる
    ことを特徴とする請求項2に記載の電子回路搭載装置。
  4. 上記電子回路は、データを記憶するための半導体メモリを有する
    ことを特徴とする請求項1に記載の電子回路搭載装置。
  5. 電子回路が搭載されると共に上記電子回路を外部機器に接続するための接続端子が形成された基板のうち上記接続端子以外の全面を熱可塑性の樹脂で直接覆うようにして外装体をモールド成形するようにした
    ことを特徴とする製造方法。
JP2005123731A 2005-04-21 2005-04-21 電子回路搭載装置及びその製造方法 Pending JP2006302020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005123731A JP2006302020A (ja) 2005-04-21 2005-04-21 電子回路搭載装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005123731A JP2006302020A (ja) 2005-04-21 2005-04-21 電子回路搭載装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006302020A true JP2006302020A (ja) 2006-11-02

Family

ID=37470224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123731A Pending JP2006302020A (ja) 2005-04-21 2005-04-21 電子回路搭載装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006302020A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002321247A (ja) * 2001-04-24 2002-11-05 Matsushita Electric Works Ltd メモリーカードの製造方法
JP2004355398A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体記憶媒体及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002321247A (ja) * 2001-04-24 2002-11-05 Matsushita Electric Works Ltd メモリーカードの製造方法
JP2004355398A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体記憶媒体及びその製造方法

Similar Documents

Publication Publication Date Title
JP4548199B2 (ja) 電子回路装置の製造方法
JP4595655B2 (ja) 電子回路装置およびその製造方法
JP4518128B2 (ja) 電子回路装置の製造方法および電子回路装置
JP2006252390A (ja) Icカードの製造方法およびicカード
US8513056B2 (en) Semiconductor memory device and method of fabricating the same
JP5246662B2 (ja) 半導体装置用パッケージおよびその製造方法
US10070542B2 (en) Electronic-circuit unit and manufacturing method thereof
JP4940017B2 (ja) 電子ユニットの製造方法
KR102017674B1 (ko) 배터리보호회로 패키지 및 그 제조방법
JP3994683B2 (ja) メモリーカードの製造方法
JPWO2018159230A1 (ja) コンデンサの製造方法
KR100892305B1 (ko) 안테나 제조방법 및 이에 의해 제조된 휴대 단말기용안테나
JPWO2003018285A1 (ja) モジュール電子部品の成形方法及び成形装置並びにモジュール電子部品
JP2006302020A (ja) 電子回路搭載装置及びその製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2007026421A (ja) 携帯型記憶装置
JP5020056B2 (ja) 電子部品の回路基板への取付方法
JP6166654B2 (ja) 電子回路ユニットにおける外装ケースの成形方法
JPWO2013073541A1 (ja) 電子モジュールおよび電子モジュールの製造方法
JP3737401B2 (ja) バッテリー
JP2005328009A (ja) チップパッケージ、該チップパッケージの製造方法およびチップ実装基板
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
KR100878393B1 (ko) 안테나 구조물
JP6934070B2 (ja) スイッチ装置
CN103563171A (zh) 结构物的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628