JP2006294968A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006294968A
JP2006294968A JP2005115548A JP2005115548A JP2006294968A JP 2006294968 A JP2006294968 A JP 2006294968A JP 2005115548 A JP2005115548 A JP 2005115548A JP 2005115548 A JP2005115548 A JP 2005115548A JP 2006294968 A JP2006294968 A JP 2006294968A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
type
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005115548A
Other languages
Japanese (ja)
Other versions
JP4755439B2 (en
Inventor
Mizue Kitada
瑞枝 北田
Shinji Kuri
伸治 九里
Kosuke Oshima
大島　　宏介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005115548A priority Critical patent/JP4755439B2/en
Publication of JP2006294968A publication Critical patent/JP2006294968A/en
Application granted granted Critical
Publication of JP4755439B2 publication Critical patent/JP4755439B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device increasing a saturation current, and a method of manufacturing the semiconductor device. <P>SOLUTION: On a drain layer 101 containing a high concentration n-type dopant, there is formed an interlayer 102 consisting of an n-type Si with an impurity concentration lower than the drain layer 101. In the interlayer 102, there are formed plural trenches whose cross sections are rectangular forms, and there is formed an n-type layer 103 so as to bury the trenches. This n-type layer 103 is a layer consisting of the n-type Si with an impurity concentration lower than the drain layer 101 and higher than the interlayer 102, and constitutes a drift layer which becomes a main course of a current at the time of operation. Moreover, in the interlayer 102 there are formed plural trenches similarly as the n-type layer 103, and there is formed a p-type layer 104 consisting of a p-type Si so as to bury the trenches. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ドリフト層において、Ｐ型の半導体領域とＮ型の半導体領域とが交互に並んだスーパージャンクション構造等の構造を有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device having a structure such as a super junction structure in which P-type semiconductor regions and N-type semiconductor regions are alternately arranged in a drift layer, and a method for manufacturing the same.

パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に代表される半導体装置において、素子耐圧の向上とオン抵抗の低下との間にはトレードオフの関係がある。高い素子耐圧と低オン抵抗とを実現した構造として、以下に説明するスーパージャンクション（超接合）構造がある。図３７は、スーパージャンクション構造を有する半導体装置４の断面構造を示している。この半導体装置４はＭＯＳＦＥＴである。   In a semiconductor device typified by a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), there is a trade-off relationship between improvement in element breakdown voltage and reduction in on-resistance. As a structure realizing a high element breakdown voltage and low on-resistance, there is a super junction structure described below. FIG. 37 shows a cross-sectional structure of the semiconductor device 4 having a super junction structure. The semiconductor device 4 is a MOSFET.

高濃度のＮ型不純物を含むドレイン層４０１はＮ＋型Ｓｉ基板を構成している。ドレイン層４０１上には、ドレイン層４０１よりも不純物濃度の低いＮ型ＳｉからなるＮ型層４０２が形成されている。このＮ型層４０２は、動作時の電流の主経路となるドリフト層を構成している。Ｎ型層４０２には、Ｎ型層４０２の表面からドレイン層４０１までＮ型層４０２を貫通する、断面が矩形状である複数のトレンチが形成されている。それらのトレンチの表面には、トレンチを埋めるように、Ｐ型ＳｉからなるＰ型層４０３が形成されている。図示されるように、この半導体装置４は、Ｎ型層４０２とＰ型層４０３が、動作時の電流の流路を横切る方向（半導体装置４を構成する基板の主面に平行な方向）に交互に繰り返されるスーパージャンクション構造を有している。 The drain layer 401 containing high-concentration N-type impurities constitutes an N + -type Si substrate. An N-type layer 402 made of N-type Si having a lower impurity concentration than the drain layer 401 is formed on the drain layer 401. The N-type layer 402 constitutes a drift layer that becomes a main path of current during operation. In the N-type layer 402, a plurality of trenches having a rectangular cross section that penetrates the N-type layer 402 from the surface of the N-type layer 402 to the drain layer 401 are formed. On the surface of these trenches, a P-type layer 403 made of P-type Si is formed so as to fill the trench. As shown in the figure, this semiconductor device 4 has an N-type layer 402 and a P-type layer 403 in a direction crossing a current flow path during operation (a direction parallel to the main surface of the substrate constituting the semiconductor device 4). It has a super junction structure that is repeated alternately.

Ｎ型層４０２およびＰ型層４０３の表面領域には、Ｐ型層４０３よりも高濃度のＰ型不純物を含むＰ型ボディ領域４０４が形成されている。Ｐ型ボディ領域４０４の表面領域には、Ｐ型ボディ領域４０４よりも高濃度のＰ型不純物を含むオーミック領域４０５が形成されている。また、Ｐ型ボディ領域４０４とオーミック領域４０５の表面領域には、両者にまたがるようにソース領域４０６が形成されている。ソース領域４０６は、Ｎ型層４０２よりも不純物濃度の高いＮ型の拡散領域である。   In the surface regions of the N-type layer 402 and the P-type layer 403, a P-type body region 404 containing a higher concentration of P-type impurities than the P-type layer 403 is formed. In the surface region of the P-type body region 404, an ohmic region 405 containing a P-type impurity having a concentration higher than that of the P-type body region 404 is formed. Further, a source region 406 is formed on the surface regions of the P-type body region 404 and the ohmic region 405 so as to extend over both. The source region 406 is an N-type diffusion region having an impurity concentration higher than that of the N-type layer 402.

ソース領域４０６およびＮ型層４０２に挟まれたＰ型ボディ領域４０４上にはゲート酸化膜４０７が形成され、ゲート酸化膜４０７上にはゲート電極膜４０８が形成されている。このゲート電極膜４０８はゲート端子Ｇに接続されている。ゲート電極膜４０８上には層間絶縁膜４０９が形成されており、ゲート酸化膜４０７および層間絶縁膜４０９によって、ゲート電極膜４０８は他と絶縁されている。オーミック領域４０５およびソース領域４０６上にはソース電極膜４１０が形成されている。ソース電極膜４１０はソース端子Ｓに接続されている。ドレイン層４０１において、Ｎ型層４０２と接する表面と対向する反対側の表面上には、ドレイン電極膜４１１が形成されている。ドレイン電極膜４１１はドレイン端子Ｄに接続されている。特許文献１および特許文献２には、上記のようなスーパージャンクション構造を有する半導体装置が記載されいている。
特開２００４−４７９２３号公報 特開２００４−１３４７１４号公報 A gate oxide film 407 is formed on the P-type body region 404 sandwiched between the source region 406 and the N-type layer 402, and a gate electrode film 408 is formed on the gate oxide film 407. The gate electrode film 408 is connected to the gate terminal G. An interlayer insulating film 409 is formed over the gate electrode film 408, and the gate electrode film 408 is insulated from others by the gate oxide film 407 and the interlayer insulating film 409. A source electrode film 410 is formed on the ohmic region 405 and the source region 406. The source electrode film 410 is connected to the source terminal S. In the drain layer 401, a drain electrode film 411 is formed on the surface opposite to the surface in contact with the N-type layer 402. The drain electrode film 411 is connected to the drain terminal D. Patent Document 1 and Patent Document 2 describe a semiconductor device having the super junction structure as described above.
JP 2004-47923 A JP 2004-134714 A

上述したようなスーパージャンクション構造を有する従来の半導体装置においては、オン抵抗を大幅に改善し、チップサイズを小さくすることができるという利点がある。しかし、電流を流すための有効面積が縮小されるため、また、電流の主経路であるＮ型層が、Ｐ型層によって挟まれることによるジャンクションＦＥＴ効果のため、動作時の飽和電流ＩＤ（ｓａｔ）が大幅に減少するという問題がある。   The conventional semiconductor device having the super junction structure as described above has the advantages that the on-resistance can be greatly improved and the chip size can be reduced. However, since the effective area for current flow is reduced, and because of the junction FET effect caused by the N-type layer that is the main path of current being sandwiched between P-type layers, the saturation current ID (sat during operation) ) Is greatly reduced.

本発明は、上述した問題点に鑑みてなされたものであって、飽和電流を増加させることができる半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor device capable of increasing a saturation current and a manufacturing method thereof.

本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、第１導電型の半導体を含み、動作時の電流の主経路となる第1の半導体層と、第２導電型の半導体で溝を埋めることにより形成された第２の半導体層とが、前記電流の流路を横切る方向に交互に並ぶように形成された半導体装置において、前記第1の半導体層と前記第２の半導体層との間に、前記第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を備えたことを特徴とする半導体装置である。   The present invention has been made to solve the above problems, and the invention according to claim 1 includes a first semiconductor layer including a first conductivity type semiconductor and serving as a main path of current during operation. In the semiconductor device in which the second semiconductor layer formed by filling the groove with the second conductivity type semiconductor is alternately arranged in a direction crossing the flow path of the current, the first semiconductor An intermediate layer including a first conductivity type semiconductor having an impurity concentration lower than that of the first semiconductor layer is provided between the layer and the second semiconductor layer.

請求項２に記載の発明は、請求項１に記載の半導体装置において、前記第1の半導体層は、前記中間層に形成された溝の表面に形成されており、前記第２の半導体層は、前記第1の半導体層と隔てて前記中間層に形成された溝の表面に形成されていることを特徴とする。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the first semiconductor layer is formed on a surface of a groove formed in the intermediate layer, and the second semiconductor layer is The first semiconductor layer is formed on a surface of a groove formed in the intermediate layer so as to be separated from the first semiconductor layer.

請求項３に記載の発明は、請求項１に記載の半導体装置において、前記中間層は、前記第1の半導体層に形成された溝の表面に形成されており、前記第２の半導体層は、前記中間層に形成された溝の表面に形成されていることを特徴とする。   According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the intermediate layer is formed on a surface of a groove formed in the first semiconductor layer, and the second semiconductor layer is It is formed in the surface of the groove | channel formed in the said intermediate | middle layer, It is characterized by the above-mentioned.

請求項４に記載の発明は、請求項２または請求項３に記載の半導体装置において、前記第１の半導体層および前記第２の半導体層と接するように前記中間層の表面領域に形成され、または前記第１の半導体層、前記第２の半導体層、および前記中間層の表面を被覆するように形成された、第２導電型の半導体を含むボディ領域と、前記第１の半導体層、前記第２の半導体層、および前記中間層によって前記ボディ領域と隔てられて、前記第１の半導体層の表面上に形成された、前記第1の半導体層よりも不純物濃度の高い第1導電型の半導体を含む第３の半導体層と、前記ボディ領域の表面領域において、前記第1の半導体層よりも不純物濃度の高い第１導電型の半導体を含む半導体領域と、絶縁膜を隔てて前記ボディ領域と隣接する第１の電極と、前記第２の半導体層および前記半導体領域上に形成された第２の電極と、前記第３の半導体層上に形成された第３の電極とを備えたことを特徴とする。   According to a fourth aspect of the present invention, in the semiconductor device according to the second or third aspect, the semiconductor device is formed in a surface region of the intermediate layer so as to be in contact with the first semiconductor layer and the second semiconductor layer, Or a body region including a second conductivity type semiconductor formed so as to cover the surfaces of the first semiconductor layer, the second semiconductor layer, and the intermediate layer, and the first semiconductor layer, A first conductivity type having a higher impurity concentration than the first semiconductor layer formed on the surface of the first semiconductor layer, separated from the body region by a second semiconductor layer and the intermediate layer. A third semiconductor layer including a semiconductor; a semiconductor region including a semiconductor of a first conductivity type having a higher impurity concentration than the first semiconductor layer in a surface region of the body region; and the body region separated by an insulating film First electrode adjacent to , Characterized by comprising a second electrode formed on the second semiconductor layer and the semiconductor region, and a third electrode formed on the third semiconductor layer.

請求項５に記載の発明は、請求項４に記載の半導体装置において、前記第２の半導体層および前記第３の半導体層は、前記中間層によって隔てられていることを特徴とする。   According to a fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, the second semiconductor layer and the third semiconductor layer are separated by the intermediate layer.

請求項６に記載の発明は、請求項２または請求項３に記載の半導体装置において、前前記第１の半導体層および前記第２の半導体層と接するように前記中間層の表面領域に形成され、または前記第１の半導体層、前記第２の半導体層、および前記中間層の表面を被覆するように形成された、第２導電型の半導体を含むボディ領域と、前記第１の半導体層、前記第２の半導体層、および前記中間層によって前記ボディ領域と隔てられて、前記第１の半導体層の表面上に形成された、第２導電型の半導体を含む第３の半導体層と、前記ボディ領域の表面領域において、前記第1の半導体層よりも不純物濃度の高い第１導電型の半導体を含む半導体領域と、絶縁膜を隔てて前記ボディ領域と隣接する第１の電極と、前記第２の半導体層および前記半導体領域上に形成された第２の電極と、前記第３の半導体層上に形成された第３の電極とを備え、前記第２の半導体層および前記第３の半導体層は、前記中間層によって隔てられていることを特徴とする。   According to a sixth aspect of the present invention, in the semiconductor device according to the second or third aspect, the semiconductor device is formed in a surface region of the intermediate layer so as to be in contact with the first semiconductor layer and the second semiconductor layer. Or a body region including a second conductivity type semiconductor formed to cover the surfaces of the first semiconductor layer, the second semiconductor layer, and the intermediate layer, and the first semiconductor layer, A third semiconductor layer including a second conductivity type semiconductor formed on the surface of the first semiconductor layer and separated from the body region by the second semiconductor layer and the intermediate layer; In a surface region of the body region, a semiconductor region including a first conductivity type semiconductor having an impurity concentration higher than that of the first semiconductor layer, a first electrode adjacent to the body region with an insulating film interposed therebetween, and the first electrode 2 semiconductor layers and the semiconductor A second electrode formed on the body region and a third electrode formed on the third semiconductor layer, wherein the second semiconductor layer and the third semiconductor layer are the intermediate layer It is characterized by being separated by.

請求項７に記載の発明は、請求項２または請求項３に記載の半導体装置において、前記第１の半導体層および前記第２の半導体層と接するように前記中間層の表面領域に形成され、または前記第１の半導体層、前記第２の半導体層、および前記中間層の表面を被覆するように形成された、第２導電型の半導体を含むボディ領域と、前記ボディ領域の表面領域において、前記第1の半導体層よりも不純物濃度の高い第１導電型の半導体を含む半導体領域と、絶縁膜を隔てて前記ボディ領域と隣接する第１の電極と、前記第２の半導体層および前記半導体領域上に形成された第２の電極と、前記第１および第２の電極が形成された表面とは反対側の前記第１の半導体層の表面上に形成された、前記第１の半導体層とショットキー接合を形成する第３の電極とを備え、前記第２の半導体層および前記第３の電極は、前記中間層によって隔てられている
ことを特徴とする。 The invention according to claim 7 is the semiconductor device according to claim 2 or 3, wherein the semiconductor device is formed in a surface region of the intermediate layer so as to be in contact with the first semiconductor layer and the second semiconductor layer, Or a body region including a second conductivity type semiconductor formed to cover the surfaces of the first semiconductor layer, the second semiconductor layer, and the intermediate layer, and a surface region of the body region, A semiconductor region including a semiconductor of a first conductivity type having a higher impurity concentration than the first semiconductor layer; a first electrode adjacent to the body region with an insulating film interposed therebetween; the second semiconductor layer and the semiconductor A second electrode formed on the region, and the first semiconductor layer formed on the surface of the first semiconductor layer opposite to the surface on which the first and second electrodes are formed And third forming a Schottky junction The second semiconductor layer and the third electrode are separated by the intermediate layer.

請求項８に記載の発明は、第１導電型の半導体を含む第1の半導体層と、第２導電型の半導体で溝を埋めることにより形成された第２の半導体層とが、電流の流路を横切る方向に交互に並ぶように形成された半導体装置の製造方法において、前記第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を形成する工程と、前記中間層をエッチングし、第１の溝を形成する工程と、第２導電型の半導体によって前記第１の溝を埋めることにより、前記第２の半導体層を形成する工程と、前記中間層をエッチングし、前記第１の溝と隔てて第２の溝を形成する工程と、前記中間層よりも不純物濃度が高い第１導電型の半導体によって前記第２の溝を埋めることにより、前記第1の半導体層を形成する工程とを備えたことを特徴とする半導体装置の製造方法である。   According to an eighth aspect of the present invention, the first semiconductor layer including the first conductivity type semiconductor and the second semiconductor layer formed by filling the groove with the second conductivity type semiconductor include a current flow. In a method of manufacturing a semiconductor device formed so as to be alternately arranged in a direction crossing a path, a step of forming an intermediate layer including a semiconductor of a first conductivity type having an impurity concentration lower than that of the first semiconductor layer; Etching the layer to form a first groove, filling the first groove with a second conductivity type semiconductor to form the second semiconductor layer, and etching the intermediate layer Forming a second groove apart from the first groove, and filling the second groove with a first conductivity type semiconductor having a higher impurity concentration than the intermediate layer, thereby forming the first semiconductor And a step of forming a layer. It is a manufacturing method of the conductor arrangement.

請求項９に記載の発明は、第１導電型の半導体を含む第1の半導体層と、第２導電型の半導体で溝を埋めることにより形成された第２の半導体層とが、電流の流路を横切る方向に交互に並ぶように形成された半導体装置の製造方法において、前記第1の半導体層を形成する工程と、前記第1の半導体層をエッチングし、第１の溝を形成する工程と、前記第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を前記第１の溝の表面に形成すると共に、前記中間層に第２の溝を形成する工程と、第２導電型の半導体によって前記第２の溝を埋めることにより、前記第２の半導体層を形成する工程とを備えたことを特徴とする半導体装置の製造方法である。   According to the ninth aspect of the present invention, there is provided a current flow between the first semiconductor layer including the first conductivity type semiconductor and the second semiconductor layer formed by filling the groove with the second conductivity type semiconductor. In a method for manufacturing a semiconductor device formed so as to be alternately arranged in a direction crossing a path, a step of forming the first semiconductor layer and a step of etching the first semiconductor layer to form a first groove And forming an intermediate layer including a first conductivity type semiconductor having an impurity concentration lower than that of the first semiconductor layer on the surface of the first groove, and forming a second groove in the intermediate layer. And a step of forming the second semiconductor layer by filling the second groove with a second conductivity type semiconductor.

本発明によれば、第１導電型の第1の半導体層と第２導電型の第２の半導体層との間に、第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を形成したので、飽和電流を増加させることができるという効果が得られる。   According to the present invention, a first conductivity type semiconductor having an impurity concentration lower than that of the first semiconductor layer is provided between the first conductivity type first semiconductor layer and the second conductivity type second semiconductor layer. Since the intermediate layer is formed, the effect that the saturation current can be increased is obtained.

以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の第1の実施形態による半導体装置１ａの断面構造を示している。本実施形態による半導体装置１ａはＭＯＳＦＥＴである。図において、高濃度のＮ型不純物を含むドレイン層１０１はＮ＋型Ｓｉ基板を構成している。ドレイン層１０１上には、ドレイン層１０１よりも不純物濃度の低いＮ型Ｓｉからなる中間層１０２が形成されている。中間層１０２には、中間層１０２の表面からドレイン層１０１まで中間層１０２を貫通する、断面が矩形状である複数のトレンチが形成されており、トレンチの表面には、トレンチを埋めるようにＮ型層１０３が形成されている。このＮ型層１０３は、ドレイン層１０１よりも不純物濃度が低く、中間層１０２よりも不純物濃度が高いＮ型Ｓｉからなる層であり、動作時の電流の主経路となるドリフト層を構成している。 The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 shows a cross-sectional structure of a semiconductor device 1a according to the first embodiment of the present invention. The semiconductor device 1a according to the present embodiment is a MOSFET. In the figure, a drain layer 101 containing a high concentration of N-type impurities constitutes an N + -type Si substrate. On the drain layer 101, an intermediate layer 102 made of N-type Si having a lower impurity concentration than the drain layer 101 is formed. The intermediate layer 102 is formed with a plurality of trenches having a rectangular cross section penetrating the intermediate layer 102 from the surface of the intermediate layer 102 to the drain layer 101, and N is formed on the surface of the trench so as to fill the trench. A mold layer 103 is formed. The N-type layer 103 is a layer made of N-type Si having an impurity concentration lower than that of the drain layer 101 and higher than that of the intermediate layer 102, and constitutes a drift layer serving as a main path of current during operation. Yes.

また、中間層１０２には、Ｎ型層１０３と同様に中間層１０２を貫通する、断面が矩形状である複数のトレンチが形成されており、トレンチの表面には、トレンチを埋めるように、Ｐ型ＳｉからなるＰ型層１０４が形成されている。図示されるように、本実施形態の半導体装置１ａは、Ｎ型層１０３とＰ型層１０４が、中間層１０２を隔てて、動作時の電流の流路を横切る方向に交互に並んだスーパージャンクション構造を有している。   The intermediate layer 102 is formed with a plurality of trenches having a rectangular cross section that penetrates the intermediate layer 102 in the same manner as the N-type layer 103, and P is formed on the surface of the trench so as to fill the trench. A P-type layer 104 made of type Si is formed. As shown in the figure, the semiconductor device 1a according to this embodiment includes a super junction in which an N-type layer 103 and a P-type layer 104 are alternately arranged in a direction across an intermediate layer 102 and across a current flow path during operation. It has a structure.

中間層１０２の表面領域には、Ｎ型層１０３およびＰ型層１０４と接し、Ｐ型層１０４よりも高濃度のＰ型不純物を含むＰ型ボディ領域１０５が形成されている。ドレイン層１０１とＰ型ボディ領域１０５は、中間層１０２、Ｎ型層１０３、およびＰ型層１０４によって隔てられている。Ｐ型層１０４およびＰ型ボディ領域１０５の表面領域には、Ｐ型ボディ領域１０５よりも高濃度のＰ型不純物を含むオーミック領域１０６が形成されている。また、Ｐ型ボディ領域１０５とオーミック領域１０６の表面領域には、両者にまたがるようにソース領域１０７が形成されている。ソース領域１０７は、Ｎ型層１０３よりも不純物濃度の高いＮ型の拡散領域である。   In the surface region of the intermediate layer 102, a P-type body region 105 that is in contact with the N-type layer 103 and the P-type layer 104 and contains a higher concentration of P-type impurities than the P-type layer 104 is formed. Drain layer 101 and P-type body region 105 are separated by intermediate layer 102, N-type layer 103, and P-type layer 104. On the surface regions of the P-type layer 104 and the P-type body region 105, an ohmic region 106 containing a P-type impurity having a higher concentration than the P-type body region 105 is formed. A source region 107 is formed on the surface regions of the P-type body region 105 and the ohmic region 106 so as to extend over both. The source region 107 is an N type diffusion region having an impurity concentration higher than that of the N type layer 103.

ソース領域１０７およびＮ型層１０３に挟まれたＰ型ボディ領域１０５の表面上には、例えばＳｉＯ２からなるゲート酸化膜１０８が形成され、ゲート酸化膜１０８上には、例えばポリシリコンからなるゲート電極膜１０９が形成されている。ゲート電極膜１０９はゲート端子Ｇに接続されている。ゲート電極膜１０９上には、例えばＳｉＯ２からなる層間絶縁膜１１０が形成されており、ゲート酸化膜１０８および層間絶縁膜１１０によって、ゲート電極膜１０９は他と絶縁されている。 A gate oxide film 108 made of, for example, SiO 2 is formed on the surface of the P-type body region 105 sandwiched between the source region 107 and the N-type layer 103, and a gate made of, for example, polysilicon is formed on the gate oxide film 108. An electrode film 109 is formed. The gate electrode film 109 is connected to the gate terminal G. An interlayer insulating film 110 made of, for example, SiO 2 is formed on the gate electrode film 109, and the gate electrode film 109 is insulated from others by the gate oxide film 108 and the interlayer insulating film 110.

オーミック領域１０６およびソース領域１０７上には、例えばＡｌからなるソース電極膜１１１が形成されている。ソース電極膜１１１はソース端子Ｓに接続されている。ソース電極膜１１１はオーミック領域１０６およびソース領域１０７とオーミック接触し、これにより、Ｐ型層１０４およびＰ型ボディ領域１０５はソース電極膜１１１と電気的に接続される。ドレイン層１０１において、Ｎ型層１０３と接する表面と対向する反対側の表面上には、例えばＴｉからなるドレイン電極膜１１２が形成されている。ドレイン電極膜１１２はドレイン端子Ｄに接続されている。   On the ohmic region 106 and the source region 107, a source electrode film 111 made of, for example, Al is formed. The source electrode film 111 is connected to the source terminal S. The source electrode film 111 is in ohmic contact with the ohmic region 106 and the source region 107, whereby the P-type layer 104 and the P-type body region 105 are electrically connected to the source electrode film 111. In the drain layer 101, a drain electrode film 112 made of, for example, Ti is formed on the surface opposite to the surface in contact with the N-type layer 103. The drain electrode film 112 is connected to the drain terminal D.

なお、Ｐ型層１０４はドレイン層１０１と中間層１０２の境界面よりも深く形成されていてもよい。また、Ｎ型層１０３もドレイン層１０１と中間層１０２の境界面よりも深く形成されていてもよい。   Note that the P-type layer 104 may be formed deeper than the interface between the drain layer 101 and the intermediate layer 102. The N-type layer 103 may also be formed deeper than the boundary surface between the drain layer 101 and the intermediate layer 102.

中間層１０２の不純物濃度は、例えば１．０×１０１４ｃｍ−３である。Ｎ型層１０３の不純物濃度は、例えば１．０×１０１６ｃｍ−３である。Ｐ型層１０４の不純物濃度は、例えば２．０×１０１６ｃｍ−３である。Ｐ型ボディ領域１０５の不純物濃度は例えば１．０×１０１７ｃｍ−３である。また、中間層１０２の膜厚は、例えば４０μｍであり、Ｐ型ボディ領域１０５の膜厚は、例えば２μｍである。 The impurity concentration of the intermediate layer 102 is, for example, 1.0 × 10 14 cm −3 . The impurity concentration of the N-type layer 103 is, for example, 1.0 × 10 16 cm −3 . The impurity concentration of the P-type layer 104 is, for example, 2.0 × 10 16 cm −3 . The impurity concentration of the P-type body region 105 is, for example, 1.0 × 10 17 cm −3 . Further, the film thickness of the intermediate layer 102 is, for example, 40 μm, and the film thickness of the P-type body region 105 is, for example, 2 μm.

ソース電極膜１１１を接地し、ドレイン電極膜１１２に正電圧を印加し、ゲート電極膜１０９に正電圧を印加すると、ドレイン電極膜１１２からソース電極膜１１１へ向かって、ドレイン層１０１、Ｎ型層１０３、Ｐ型ボディ領域１０５、およびソース領域１０７を主に通って電流が流れる。その状態からゲート電極膜１０９に接地電圧を印加すると、電流は遮断される。   When the source electrode film 111 is grounded, a positive voltage is applied to the drain electrode film 112, and a positive voltage is applied to the gate electrode film 109, the drain layer 101 and the N-type layer move from the drain electrode film 112 toward the source electrode film 111. Current flows mainly through 103, P-type body region 105, and source region 107. When a ground voltage is applied to the gate electrode film 109 from that state, the current is cut off.

図２は、本実施形態の変形例による半導体装置１ｂの断面構造を示している。図において、図１と構造を区別しない部分には同一の符号を付与している。図示されるように、Ｐ型層１１３が形成されるトレンチはドレイン層１０１まで到達しておらず、図２のＰ型層１１３は図１のＰ型層１０４よりも浅く形成されている。発明者らは、このような構造にすると、半導体装置１ｂが破壊されにくくなることを確認した。   FIG. 2 shows a cross-sectional structure of a semiconductor device 1b according to a modification of the present embodiment. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIG. As shown, the trench in which the P-type layer 113 is formed does not reach the drain layer 101, and the P-type layer 113 in FIG. 2 is formed shallower than the P-type layer 104 in FIG. The inventors have confirmed that with such a structure, the semiconductor device 1b is less likely to be destroyed.

次に、中間層１０２を設けたことによる効果を説明する。以下、数値計算の結果を示す。まず、ドリフト層における深さ方向の抵抗値の計算結果を示す。図３は、本数値計算に用いたモデルの断面構造を示している。ドレイン層１０１の主面に平行な方向を横方向とし、Ｎ型層１０３の横方向の中心位置からＰ型層１０４の横方向の中心位置までを占める半セル構造をモデルとして用いた。また、このモデルの横方向の幅を４μｍ、Ｐ型層１０４の横方向の幅を０．５μｍ、Ｎ型層１０３の厚みを４０μｍとした。この計算においては、ソース電極膜１１１とドレイン電極膜１１２との間に２５Ｖの電圧を印加すると共に、ソース電極膜１１１とゲート電極膜１０９との間に１０Ｖの電圧を印加した状態を想定している。   Next, effects obtained by providing the intermediate layer 102 will be described. The results of numerical calculation are shown below. First, the calculation result of the resistance value in the depth direction in the drift layer is shown. FIG. 3 shows a cross-sectional structure of the model used in this numerical calculation. A half-cell structure occupying from the lateral center position of the N-type layer 103 to the lateral center position of the P-type layer 104 was used as a model, with the direction parallel to the main surface of the drain layer 101 being the lateral direction. The lateral width of this model was 4 μm, the lateral width of the P-type layer 104 was 0.5 μm, and the thickness of the N-type layer 103 was 40 μm. In this calculation, it is assumed that a voltage of 25 V is applied between the source electrode film 111 and the drain electrode film 112 and a voltage of 10 V is applied between the source electrode film 111 and the gate electrode film 109. Yes.

図示される各領域の不純物濃度は、中間層１０２の横方向の幅が変化しても、以下のリサーフ条件を満足するように設定した。
（１）Ｎｐ×Ｗｐ＝Ｎｎ−×Ｗｎ−＋Ｎｎ×Ｗｎ
Ｎｐ，Ｎｎ−，Ｎｎは、それぞれＰ型層１０４、中間層１０２、Ｎ型層１０３の不純物濃度である。また、Ｗｐ，Ｗｎ−，ＷｎはそれぞれＰ型層１０４、中間層１０２、Ｎ型層１０３の横方向の幅である。
（２）Ｎｐ×Ｗｐ＝Ｑｐ、Ｎｎ−×Ｗｎ−＋Ｎｎ×Ｗｎ＝Ｑｎとし、Ｑｐ＝Ｑｎ≦２．０×１０１２ｃｍ−２となるように設定する。本数値計算においては、Ｑｐ＝Ｑｎ＝７．５×１０１１ｃｍ−２とした。また、本構造の有効面積ＳａをＳａ＝０．０６２５ｃｍ２とした。 The impurity concentration in each region shown in the figure was set so as to satisfy the following RESURF conditions even when the width of the intermediate layer 102 in the horizontal direction was changed.
(1) Np × Wp = Nn - × Wn - + Nn × Wn
Np, Nn − , and Nn are impurity concentrations of the P-type layer 104, the intermediate layer 102, and the N-type layer 103, respectively. Wp, Wn − , Wn are the lateral widths of the P-type layer 104, the intermediate layer 102, and the N-type layer 103, respectively.
(2) Np × Wp = Qp , Nn - × Wn - a + Nn × Wn = Qn, set such that Qp = Qn ≦ 2.0 × 10 12 cm -2. In this numerical calculation, Qp = Qn = 7.5 × 10 11 cm −2 . In addition, the effective area Sa of this structure was set to Sa = 0.0625 cm 2 .

中間層１０２の横方向の幅Ｗｎ−を変化させながら、電流の主経路であるＮ型層１０３の深さ方向の各位置での抵抗値を計算した。図４は計算結果を示している。図中の横軸はドレイン層１０１とＮ型層１０３の境界位置を基準位置（Ｙ＝４０μｍ）とした深さ方向の距離Ｙを示しており、縦軸は抵抗値を示している。図示されるように、Ｙ＝３５〜４０μｍ付近で抵抗値が最大となる。また、中間層１０２の幅が狭いほど抵抗値は高くなり、中間層１０２が存在しない従来構造（Ｗｎ−＝０）で抵抗値が最大となる。このように、中間層１０２を設けることによって、Ｎ型層１０３の抵抗値が減少することが示されている。 Lateral width Wn of the intermediate layer 102 - while varying the, were calculated resistance value at each position in the depth direction of the N-type layer 103 is the main current path. FIG. 4 shows the calculation results. In the drawing, the horizontal axis indicates the distance Y in the depth direction with the boundary position between the drain layer 101 and the N-type layer 103 as the reference position (Y = 40 μm), and the vertical axis indicates the resistance value. As shown in the figure, the resistance value becomes maximum in the vicinity of Y = 35 to 40 μm. Further, as the resistance value width of the intermediate layer 102 is narrow high, conventional structure intermediate layer 102 is not present - resistance value (Wn = 0) becomes maximum. Thus, it is shown that the resistance value of the N-type layer 103 is reduced by providing the intermediate layer 102.

次に、Ｎ型層１０３の抵抗値を計算した結果を示す。図５は、本数値計算に用いたモデルの断面構造を示している。図３と同様の半セル構造を用い、リサーフ条件等は、前述した場合と同じである。Ｎ型層１０３の厚みＤｔが２０μｍと４０μｍである各場合について、Ｎ型層１０３の抵抗値を計算した。図６は計算結果を示している。図中の横軸は中間層１０２の横方向の幅Ｗｎ−を示しており、縦軸は抵抗値を示している。図示されるように、中間層１０２を設けたことにより、従来構造（Ｗｎ−＝０）よりも抵抗値が減少している。 Next, the result of calculating the resistance value of the N-type layer 103 is shown. FIG. 5 shows the cross-sectional structure of the model used in this numerical calculation. A half-cell structure similar to that shown in FIG. 3 is used, and the resurf conditions and the like are the same as those described above. For each case where the thickness Dt of the N-type layer 103 was 20 μm and 40 μm, the resistance value of the N-type layer 103 was calculated. FIG. 6 shows the calculation results. The horizontal axis in the figure lateral width Wn of the intermediate layer 102 - shows a, the vertical axis represents the resistance value. As shown, by the intermediate layer 102 is provided, a conventional structure - resistance value is reduced from (Wn = 0).

次に、半導体装置１ａがオン状態で動作しているときの飽和電流（ＩＤ（ｓａｔ））を計算した結果を示す。数値計算に用いたモデルは図５と同じであり、リサーフ条件等は、前述した場合と同じである。ただし、ソース電極膜１１１とドレイン電極膜１１２との間に２５Ｖの電圧を印加すると共に、ソース電極膜１１１とゲート電極膜１０９との間に１０Ｖの電圧を印加した状態を想定して数値計算を行った。Ｎ型層１０３の厚みＤｔが２０μｍと４０μｍである各場合について、飽和電流を計算した。図７は計算結果を示している。図示されるように、中間層１０２を設けたことにより、従来構造（Ｗｎ−＝０）よりも飽和電流が増加している。 Next, the calculation result of the saturation current (ID (sat)) when the semiconductor device 1a is operating in the ON state is shown. The model used for the numerical calculation is the same as in FIG. 5, and the resurf conditions and the like are the same as those described above. However, numerical calculation is performed assuming that a voltage of 25 V is applied between the source electrode film 111 and the drain electrode film 112 and a voltage of 10 V is applied between the source electrode film 111 and the gate electrode film 109. went. The saturation current was calculated for each case where the thickness Dt of the N-type layer 103 was 20 μm and 40 μm. FIG. 7 shows the calculation result. As shown in the figure, the provision of the intermediate layer 102 increases the saturation current as compared to the conventional structure (Wn − = 0).

以下、中間層１０２を設けたことにより、従来構造よりも飽和電流が増加することの定性的な理由を説明する。スーパージャンクション構造を有するＭＯＳＦＥＴ等の半導体装置においては、ドリフト領域の不純物濃度を上げることができるので、スーパージャンクション構造を有していない半導体装置に比べて、ドリフト抵抗を大幅に下げることができる。２００Ｖ以上の中高耐圧ＭＯＳＦＥＴの場合、オン時の抵抗成分のうち、ドリフト領域の抵抗の占める割合が大きいため、その抵抗を下げることによって、オン抵抗を大きく下げることができる。   Hereinafter, the qualitative reason why the saturation current is increased as compared with the conventional structure by providing the intermediate layer 102 will be described. In a semiconductor device such as a MOSFET having a super junction structure, the impurity concentration in the drift region can be increased, so that the drift resistance can be greatly reduced as compared with a semiconductor device not having a super junction structure. In the case of a medium-high voltage MOSFET having a voltage of 200 V or more, since the ratio of the resistance in the drift region is large in the resistance component at the time of ON, the ON resistance can be greatly reduced by reducing the resistance.

しかし、従来のスーパージャンクション構造の場合には、オン時の電流が増加してくると、ドリフト領域の電圧降下により、Ｐ型層の底部付近と、その横に位置するドリフト領域（Ｎ型層）との間の電位差が大きくなり、その領域のＰＮ接合部では空乏層が大きく広がる。例えば、Ｐ型層の底部付近の電位は０Ｖ近傍であり、Ｎ型層の電位は、電流をＩＤ、オン抵抗をＲｏｎとすると、ほぼＩＤ×Ｒｏｎとなる。この電位差に伴う空乏層の広がりにより、Ｐ型層の底部へ行くに従い、電流の流れる領域幅が減少するため、電流増加時のドリフト抵抗が増加し、飽和電流が減少するという不具合があった。この不具合を改善するため、本実施形態において示したように、Ｐ型層１０４とＮ型層１０３との間に中間層１０２を設けることによって、電流増加時のドリフト抵抗の増加を緩和し、飽和電流を増加させることができる。   However, in the case of the conventional superjunction structure, when the on-state current increases, the drift region (N-type layer) located near and at the bottom of the P-type layer due to the voltage drop in the drift region. And the depletion layer spreads greatly at the PN junction in that region. For example, the potential near the bottom of the P-type layer is near 0 V, and the potential of the N-type layer is approximately ID × Ron when the current is ID and the on-resistance is Ron. Due to the spread of the depletion layer due to this potential difference, the width of the current flowing region decreases as it goes to the bottom of the P-type layer, so that there is a problem in that the drift resistance increases when the current increases and the saturation current decreases. In order to improve this problem, as shown in the present embodiment, by providing the intermediate layer 102 between the P-type layer 104 and the N-type layer 103, the increase in drift resistance at the time of current increase is alleviated and saturated. The current can be increased.

Ｐ型層とＮ型層の間のＰＮ接合部から伸びる空乏層の幅は、ＰＮ接合部に生じる電位差とそれぞれの領域の不純物濃度によって決定される。図８（ａ）に示される従来のスーパージャンクション構造のＰ型層４０３の横方向中央からＮ型層４０２の横方向中央までの領域３０１における、ある電位差Ｖの時の空乏層中の電界分布は図８（ｂ）のようになる。図８（ｂ）からも分かるように、従来構造における空乏層中の電界分布は、Ｐ型層４０３およびＮ型層４０２の各領域において、不純物濃度で傾きが決まる1次元分布を示し、ＰＮ接合面で最高値を示す三角形状となる。この空乏層幅と電界強度Ｅとの積分値が、ＰＮ接合部に掛かっている電位差Vになり、三角形の面積に相当する。   The width of the depletion layer extending from the PN junction between the P-type layer and the N-type layer is determined by the potential difference generated at the PN junction and the impurity concentration of each region. The electric field distribution in the depletion layer at a certain potential difference V in the region 301 from the lateral center of the P-type layer 403 having the conventional super junction structure shown in FIG. 8A to the lateral center of the N-type layer 402 is As shown in FIG. As can be seen from FIG. 8 (b), the electric field distribution in the depletion layer in the conventional structure shows a one-dimensional distribution in which the slope is determined by the impurity concentration in each region of the P-type layer 403 and the N-type layer 402. It becomes a triangular shape showing the highest value on the surface. The integrated value of the depletion layer width and the electric field strength E is the potential difference V applied to the PN junction, and corresponds to the area of the triangle.

これに対して、図９（ａ）に示される本実施形態によるスーパージャンクション構造ののＰ型層１０４の横方向中央からＮ型層１０３の横方向中央までの領域３０２における、ある電位差Ｖの時の空乏層中の電界分布は図９（ｂ）のようになる。ＰＮ接合面に中間層１０２を設けることによって、従来構造では三角形状であった電界分布に、中間層１０２に掛かる台形の部分が加わる。中間層１０２においては、不純物濃度が低いため、電界の傾きが緩やかになり、このような形状になる。このとき、ＰＮ接合部に掛かる電位差の大部分は、中間層１０２の電界Ｅと空乏層幅との積分であるＶｎ−で背負うこととなる。従来構造の場合で説明したのと同じ電位差Ｖが本実施形態による構造のＰＮ接合面にかかった場合、その大部分は中間層１０２にかかるため、Ｐ型層１０４およびＮ型層１０３にかかる電圧は小さくなり、Ｐ型層１０４およびＮ型層１０３の空乏層幅も小さくなる。 On the other hand, when the potential difference V is in a region 302 from the lateral center of the P-type layer 104 of the super junction structure according to the present embodiment shown in FIG. 9A to the lateral center of the N-type layer 103. The electric field distribution in the depletion layer is as shown in FIG. By providing the intermediate layer 102 on the PN junction surface, a trapezoidal portion applied to the intermediate layer 102 is added to the electric field distribution which is triangular in the conventional structure. In the intermediate layer 102, since the impurity concentration is low, the gradient of the electric field becomes gentle, and this shape is obtained. At this time, most of the potential difference applied to the PN junction is backed by Vn − which is an integral of the electric field E of the intermediate layer 102 and the width of the depletion layer. When the same potential difference V as described in the case of the conventional structure is applied to the PN junction surface of the structure according to the present embodiment, most of the voltage is applied to the intermediate layer 102, and thus the voltage applied to the P-type layer 104 and the N-type layer 103. And the depletion layer widths of the P-type layer 104 and the N-type layer 103 are also reduced.

スーパージャンクション構造を有する半導体装置の場合、Ｐ型層のキャリア量とＮ型層のキャリア量は、ＰＮ接合面に対して垂直方向に切断した面内において等しくなるように設計されるため、セルサイズやＰ型層の幅、不純物濃度を同じにした場合、従来構造のＮ型層４０２に含まれるキャリア量と、本実施形態による構造の中間層１０２およびＮ型層１０３に含まれるキャリアの総量は等しくなる。例えば、本実施形態による構造において、中間層１０２の不純物濃度をＮ型層１０３の不純物濃度の１／１０とした場合、中間層１０２にキャリアはほとんど含まれていないと考えられるので、従来構造のＮ型層４０２と本実施形態による構造のＮ型層１０３に含まれるキャリアの量はほぼ等しくなる。   In the case of a semiconductor device having a super junction structure, the cell size is designed so that the carrier amount of the P-type layer and the carrier amount of the N-type layer are equal in the plane cut in the direction perpendicular to the PN junction surface. When the width and impurity concentration of the P-type layer are the same, the carrier amount contained in the N-type layer 402 having the conventional structure and the total amount of carriers contained in the intermediate layer 102 and the N-type layer 103 having the structure according to the present embodiment are Will be equal. For example, in the structure according to the present embodiment, when the impurity concentration of the intermediate layer 102 is set to 1/10 of the impurity concentration of the N-type layer 103, the intermediate layer 102 is considered to contain almost no carriers. The amount of carriers contained in the N-type layer 402 and the N-type layer 103 having the structure according to the present embodiment is substantially equal.

従来構造と本実施形態による構造のＰＮ接合面に同じ電位差Ｖが掛かった時、従来構造ではＮ型層４０２に空乏層が伸びるのに対し、中間層１０２を設けた本実施形態による構造ではＮ型層１０３には空乏層がほとんど伸びないため、Ｎ型層に残ったキャリアの数は、本実施形態による構造の方が多くなる。キャリアの量が増加すると、ドリフト抵抗が下がるという比例関係（図１０参照）があるため、残ったキャリア量の多い本実施形態による構造の方がドリフト抵抗が下がり、飽和電流が増加することとなる。   When the same potential difference V is applied to the PN junction surface of the conventional structure and the structure according to the present embodiment, a depletion layer extends in the N-type layer 402 in the conventional structure, whereas in the structure according to the present embodiment in which the intermediate layer 102 is provided, N Since the depletion layer hardly extends in the mold layer 103, the number of carriers remaining in the N-type layer is larger in the structure according to the present embodiment. Since there is a proportional relationship that the drift resistance decreases as the amount of carriers increases (see FIG. 10), the drift resistance decreases and the saturation current increases in the structure according to the present embodiment having a larger amount of remaining carriers. .

より具体的には、従来構造および本実施形態による構造のＰＮ接合面からＮ型層の横方向中央までの距離を一定距離ａとした場合、本実施形態による構造では不純物濃度の低い中間層１０２があるため、Ｎ型層１０３の不純物濃度は、従来構造のＮ型層４０２の不純物濃度と比較して高くなる（ＰとＮのキャリア量を等しくするリサーフ条件を確保するため）。また、ＰＮ接合面からＮ側に伸びる空乏層の幅について、従来構造の空乏層幅Ｗａに比べて、本実施形態による構造の空乏層幅Ｗｂの方が大きくなるが、Ｗｂのうちのほとんどは、中間層１０２内の幅であり、Ｎ型層１０３には空乏層がほとんど伸びない。従来構造の空乏化されていないＮ型層４０２の幅に比べ、本実施形態による構造のＮ型層１０３の幅は狭くなるが、それ以上にＮ型層１０３の不純物濃度が高くなっているため、ドリフト抵抗は従来構造と比べて下がり、飽和電流が増加する。   More specifically, when the distance from the PN junction surface of the conventional structure and the structure according to the present embodiment to the lateral center of the N-type layer is a constant distance a, the intermediate layer 102 having a low impurity concentration in the structure according to the present embodiment. Therefore, the impurity concentration of the N-type layer 103 is higher than the impurity concentration of the N-type layer 402 having the conventional structure (to ensure the RESURF condition for equalizing the carrier amounts of P and N). In addition, as for the width of the depletion layer extending from the PN junction surface to the N side, the depletion layer width Wb of the structure according to the present embodiment is larger than the depletion layer width Wa of the conventional structure. The depletion layer hardly extends in the N-type layer 103. Compared to the width of the non-depleted N-type layer 402 of the conventional structure, the width of the N-type layer 103 of the structure according to the present embodiment is narrow, but the impurity concentration of the N-type layer 103 is higher than that. The drift resistance is lower than that of the conventional structure, and the saturation current is increased.

次に、本実施形態による半導体装置１ａの製造方法を、図１１〜図１６を用いて説明する。高濃度のＮ型不純物を含む半導体基板（Ｓｉ）を用意し、ドレイン層１０１とする（図１１（ａ））。このドレイン層１０１上に、エピタキシャル成長によって、低濃度のＮ型不純物を含むＮ型エピタキシャル層２０１を形成し、続けて、エピタキシャル成長によって、Ｐ型不純物を含むＰ型エピタキシャル層２０２をＮ型エピタキシャル層２０１上に形成する（図１１（ｂ））。Ｎ型エピタキシャル層２０１の不純物濃度は例えば１．０×１０１４ｃｍ−３であり、膜厚は例えば４０μｍである。Ｐ型エピタキシャル層２０２の不純物濃度は例えば１．０×１０１７ｃｍ−３であり、膜厚は例えば２μｍである。 Next, the method for fabricating the semiconductor device 1a according to the present embodiment will be explained with reference to FIGS. A semiconductor substrate (Si) containing a high concentration N-type impurity is prepared and used as the drain layer 101 (FIG. 11A). An N-type epitaxial layer 201 containing a low-concentration N-type impurity is formed on the drain layer 101 by epitaxial growth, and then a P-type epitaxial layer 202 containing P-type impurities is formed on the N-type epitaxial layer 201 by epitaxial growth. (FIG. 11B). The impurity concentration of the N-type epitaxial layer 201 is, for example, 1.0 × 10 14 cm −3 and the film thickness is, for example, 40 μm. The impurity concentration of the P-type epitaxial layer 202 is, for example, 1.0 × 10 17 cm −3 and the film thickness is, for example, 2 μm.

続いて、Ｐ型エピタキシャル層２０２上に、ＣＶＤ（Chemical Vapor Deposition）酸化膜等からなるトレンチマスク酸化膜２０３を形成する。トレンチマスク酸化膜２０３の膜厚は例えば５００ｎｍである。このトレンチマスク酸化膜２０３上にレジスト２０４を塗布し、写真工程（露光および現像）を経て、レジスト２０４をパターニングする。このパターニングによって、Ｐ型層１０４を形成する位置に開口部が形成される（図１１（ｃ））。   Subsequently, a trench mask oxide film 203 made of a CVD (Chemical Vapor Deposition) oxide film or the like is formed on the P-type epitaxial layer 202. The film thickness of the trench mask oxide film 203 is, for example, 500 nm. A resist 204 is applied on the trench mask oxide film 203, and the resist 204 is patterned through a photographic process (exposure and development). By this patterning, an opening is formed at a position where the P-type layer 104 is formed (FIG. 11C).

続いて、レジスト２０４をマスクとしたＲＩＥ（Reactive Ion Etching）等の異方性エッチングによって、トレンチマスク酸化膜２０３をエッチングした後、レジスト２０４を除去する。さらに、トレンチマスク酸化膜２０３をマスクとしたＲＩＥ等の異方性エッチングによって、Ｐ型エピタキシャル層２０２およびＮ型エピタキシャル層２０１を所定の位置までエッチングし、トレンチ２０５を形成すると共に、Ｐ型ボディ領域１０５および中間層１０２を形成する（図１２（ａ））。   Subsequently, the trench mask oxide film 203 is etched by anisotropic etching such as RIE (Reactive Ion Etching) using the resist 204 as a mask, and then the resist 204 is removed. Further, the P-type epitaxial layer 202 and the N-type epitaxial layer 201 are etched to predetermined positions by anisotropic etching such as RIE using the trench mask oxide film 203 as a mask to form a trench 205, and the P-type body region 105 and the intermediate layer 102 are formed (FIG. 12A).

このエッチングにおいて、図１に示される半導体装置１ａを製造する場合には、ドレイン層１０１の近傍までＮ型エピタキシャル層２０１をエッチングする。あるいは、ドレイン層１０１に達するまでＮ型エピタキシャル層２０１をエッチングし、さらにドレイン層１０１の一部をエッチングしてもよい。また、図２に示される半導体装置１ｂを製造する場合には、Ｐ型ボディ領域１０５と中間層１０２の境界から中間層１０２とドレイン層１０１の境界の間の所定位置までエッチングする。   In this etching, when manufacturing the semiconductor device 1 a shown in FIG. 1, the N-type epitaxial layer 201 is etched to the vicinity of the drain layer 101. Alternatively, the N-type epitaxial layer 201 may be etched until reaching the drain layer 101, and a part of the drain layer 101 may be further etched. In the case of manufacturing the semiconductor device 1 b shown in FIG. 2, etching is performed from the boundary between the P-type body region 105 and the intermediate layer 102 to a predetermined position between the boundary between the intermediate layer 102 and the drain layer 101.

トレンチ２０５を形成した際には、エッチング時に生じるダメージ層を除去することがより望ましい。例えば、まず、ＣＤＥ（ケミカルドライエッチング）により、トレンチ２０５の内壁をエッチングする。この工程により、角張ったトレンチ２０５の底部に丸みをもたせ、半導体装置の動作時の電界集中を緩和させると共に、内壁を滑らかにさせて、トレンチ形成時に生じた損傷層の一部を除去する。続いて、高温の酸素と半導体材料とを反応させて半導体材料の酸化物を生成するドライＯ２法（ドライ酸化）により、トレンチ２０５の側面および底面に犠牲酸化膜を形成する。続いて、フッ酸を含む薬液によってこの犠牲酸化膜をエッチングして除去し、トレンチ２０５の側面および底面を露出させる。さらに、例えば１０００℃以上の水素雰囲気中でアニールを行うと、Ｓｉ原子の移動（拡散）によって、欠陥等のストレスが緩和され、良好な結晶性が得られる。上述した処理によって、ドライエッチング時にトレンチ２０５の内壁に発生した損傷層が除去される。 When the trench 205 is formed, it is more desirable to remove a damage layer generated during etching. For example, first, the inner wall of the trench 205 is etched by CDE (chemical dry etching). By this step, the bottom of the square trench 205 is rounded, the electric field concentration during the operation of the semiconductor device is eased, and the inner wall is smoothed to remove a part of the damaged layer generated during the trench formation. Subsequently, a sacrificial oxide film is formed on the side and bottom surfaces of the trench 205 by a dry O 2 method (dry oxidation) in which high-temperature oxygen and a semiconductor material are reacted to generate an oxide of the semiconductor material. Subsequently, the sacrificial oxide film is removed by etching with a chemical solution containing hydrofluoric acid to expose the side and bottom surfaces of the trench 205. Further, for example, when annealing is performed in a hydrogen atmosphere at 1000 ° C. or higher, stress such as defects is mitigated by movement (diffusion) of Si atoms, and good crystallinity is obtained. By the above-described processing, the damaged layer generated on the inner wall of the trench 205 at the time of dry etching is removed.

トレンチ２０５を形成した後、Ｐ型不純物を含むドーパントガスをトレンチ２０５の側壁および底面に導入しながら、Ｐ型の単結晶Ｓｉをエピタキシャル成長させ、Ｐ型エピタキシャル層２０６を形成する（図１２（ｂ））。この際に、トレンチ２０５を埋めて、Ｐ型ボディ領域１０５の表面よりも上までＰ型単結晶Ｓｉを成長させる。図１２（ｂ）においては、Ｐ型エピタキシャル層２０６がトレンチマスク酸化膜２０３の表面よりも上まで成長している。Ｐ型エピタキシャル層２０６の不純物濃度は例えば２．０×１０１６ｃｍ−３である。 After the trench 205 is formed, P-type single crystal Si is epitaxially grown while introducing a dopant gas containing a P-type impurity into the sidewall and bottom surface of the trench 205 to form a P-type epitaxial layer 206 (FIG. 12B). ). At this time, the trench 205 is filled, and P-type single crystal Si is grown above the surface of the P-type body region 105. In FIG. 12B, the P-type epitaxial layer 206 is grown to a level above the surface of the trench mask oxide film 203. The impurity concentration of the P-type epitaxial layer 206 is, for example, 2.0 × 10 16 cm −3 .

続いて、Ｐ型ボディ領域１０５の表面よりも上まで成長したＰ型エピタキシャル層２０６をＰ型ボディ領域１０５の表面近傍の高さまでＲＩＥ等によってエッチング（エッチバック）し、Ｐ型層１０４を形成する（図１２（ｃ））。このエッチング後、ＣＶＤ酸化膜等を表面に堆積させて、Ｐ型層１０４上のトレンチマスク酸化膜２０３の開口部を埋め込み、最初のトレンチマスク酸化膜２０３と、埋め込んだＣＶＤ酸化膜とによって新たなトレンチマスク酸化膜２０７を形成する。このトレンチマスク酸化膜２０７上にレジスト２０８を塗布し、写真工程を経て、レジスト２０８をパターニングする。このパターニングによって、Ｎ型層１０３を形成する位置に開口部が形成される（図１３（ａ））。   Subsequently, the P-type epitaxial layer 206 grown above the surface of the P-type body region 105 is etched (etched back) by RIE or the like to a height near the surface of the P-type body region 105 to form the P-type layer 104. (FIG. 12 (c)). After this etching, a CVD oxide film or the like is deposited on the surface to fill the opening of the trench mask oxide film 203 on the P-type layer 104, and a new one is formed by the first trench mask oxide film 203 and the buried CVD oxide film. A trench mask oxide film 207 is formed. A resist 208 is applied on the trench mask oxide film 207, and the resist 208 is patterned through a photographic process. By this patterning, an opening is formed at a position where the N-type layer 103 is formed (FIG. 13A).

続いて、レジスト２０８をマスクとしたＲＩＥ等の異方性エッチングによって、トレンチマスク酸化膜２０７をエッチングした後、レジスト２０８を除去する。続いて、トレンチマスク酸化膜２０７をマスクとしたＲＩＥ等の異方性エッチングによって、Ｐ型ボディ領域１０５および中間層１０２を所定の位置までエッチングし、トレンチ２０９を形成する（図１３（ｂ））。このエッチングにおいては、ドレイン層１０１の近傍まで中間層１０２をエッチングする。あるいは、ドレイン層１０１に達するまで中間層１０２をエッチングし、さらにドレイン層１０１の一部をエッチングしてもよい。また、エッチング後に、前述した方法によって、ダメージ層を除去することがより望ましい。   Subsequently, after the trench mask oxide film 207 is etched by anisotropic etching such as RIE using the resist 208 as a mask, the resist 208 is removed. Subsequently, the P-type body region 105 and the intermediate layer 102 are etched to a predetermined position by anisotropic etching such as RIE using the trench mask oxide film 207 as a mask to form a trench 209 (FIG. 13B). . In this etching, the intermediate layer 102 is etched to the vicinity of the drain layer 101. Alternatively, the intermediate layer 102 may be etched until reaching the drain layer 101, and a part of the drain layer 101 may be etched. It is more desirable to remove the damaged layer by the above-described method after etching.

続いて、Ｎ型不純物を含むドーパントガスをトレンチ２０９の側壁および底面に導入しながら、Ｎ型の単結晶Ｓｉをエピタキシャル成長させ、Ｎ型エピタキシャル層２１０を形成する（図１３（ｃ））。この際に、トレンチ２０９を埋めて、Ｐ型ボディ領域１０５の表面よりも上までＮ型単結晶Ｓｉを成長させる。図１３（ｃ）においては、Ｎ型エピタキシャル層２１０がトレンチマスク酸化膜２０７の表面よりも上まで成長している。Ｎ型エピタキシャル層２１０の不純物濃度は例えば１．０×１０１６ｃｍ−３である。 Subsequently, N-type single crystal Si is epitaxially grown while introducing a dopant gas containing an N-type impurity into the sidewall and bottom surface of the trench 209 to form an N-type epitaxial layer 210 (FIG. 13C). At this time, the trench 209 is filled, and N-type single crystal Si is grown above the surface of the P-type body region 105. In FIG. 13C, the N-type epitaxial layer 210 has grown to a level above the surface of the trench mask oxide film 207. The impurity concentration of the N-type epitaxial layer 210 is, for example, 1.0 × 10 16 cm −3 .

続いて、Ｐ型ボディ領域１０５の表面よりも上まで成長したＮ型エピタキシャル層２１０をＰ型ボディ領域１０５の表面近傍の高さまでＲＩＥ等によってエッチング（エッチバック）し、Ｎ型層１０３を形成する（図１４（ａ））。トレンチマスク酸化膜２０７を除去した後、高温の酸素雰囲気中での熱酸化等によって、Ｎ型層１０３、Ｐ型層１０４、およびＰ型ボディ領域１０５の表面上にゲート酸化膜１０８を形成する（図１４（ｂ））。ゲート酸化膜１０８の膜厚は例えば１００ｎｍである。   Subsequently, the N-type epitaxial layer 210 grown to a level above the surface of the P-type body region 105 is etched (etched back) by RIE or the like to a height near the surface of the P-type body region 105 to form the N-type layer 103. (FIG. 14A). After removing trench mask oxide film 207, gate oxide film 108 is formed on the surface of N-type layer 103, P-type layer 104, and P-type body region 105 by thermal oxidation or the like in a high-temperature oxygen atmosphere (see FIG. FIG. 14 (b)). The thickness of the gate oxide film 108 is 100 nm, for example.

続いて、ＣＶＤ等によって、ポリシリコン等の電極材料をゲート酸化膜１０８上に堆積することによって、ゲート電極膜１０９を形成する。さらに、ゲート電極膜１０９上にレジスト２１１を塗布し、写真工程を経て、レジスト２１１をパターニングする（図１４（ｃ））。レジスト２１１をマスクとしたＲＩＥ等の異方性エッチングによって、ゲート電極膜１０９をエッチングした後、レジスト２１１を除去する。続いて、オーミック領域１０６を形成するため、レジスト２１２をゲート酸化膜１０８およびゲート電極膜１０９上に塗布し、写真工程を経て、レジスト２１２をパターニングする。このパターニングによって、オーミック領域１０６を形成する位置に開口部が形成される。続いて、レジスト２１２をマスクとしたイオン注入によって、Ｂ（ボロン）等のＰ型不純物をＰ型層１０４およびＰ型ボディ領域１０５の表面に注入し、注入領域２１３を形成する（図１５（ａ））。この注入においては、Ｐ型不純物は、ゲート酸化膜１０８を通過し、Ｐ型層１０４およびＰ型ボディ領域１０５の所定の深さまで注入される。   Subsequently, a gate electrode film 109 is formed by depositing an electrode material such as polysilicon on the gate oxide film 108 by CVD or the like. Further, a resist 211 is applied on the gate electrode film 109, and the resist 211 is patterned through a photographic process (FIG. 14C). After the gate electrode film 109 is etched by anisotropic etching such as RIE using the resist 211 as a mask, the resist 211 is removed. Subsequently, in order to form the ohmic region 106, a resist 212 is applied on the gate oxide film 108 and the gate electrode film 109, and the resist 212 is patterned through a photographic process. By this patterning, an opening is formed at a position where the ohmic region 106 is formed. Subsequently, a P-type impurity such as B (boron) is implanted into the surfaces of the P-type layer 104 and the P-type body region 105 by ion implantation using the resist 212 as a mask to form an implantation region 213 (FIG. 15A). )). In this implantation, the P-type impurity passes through the gate oxide film 108 and is implanted to a predetermined depth in the P-type layer 104 and the P-type body region 105.

レジスト２１２を除去した後、ソース領域１０７を形成するため、レジスト２１４をゲート酸化膜１０８上に塗布し、写真工程を経て、レジスト２１４をパターニングする。このパターニングによって、ソース領域１０７を形成する位置に開口部が形成される。続いて、レジスト２１４をマスクとしたイオン注入によって、Ｐ（リン）やＡｓ（砒素）等のＮ型不純物をＰ型ボディ領域１０５の表面に注入し、注入領域２１５を形成する（図１５（ｂ））。この注入においては、Ｎ型不純物は、ゲート酸化膜１０８を通過し、Ｐ型ボディ領域１０５の所定の深さまで注入される。この際に、ゲート電極膜１０９がマスクとなり、ゲート電極膜１０９の下にはＮ型不純物の注入領域は形成されない。   After removing the resist 212, in order to form the source region 107, a resist 214 is applied on the gate oxide film 108, and the resist 214 is patterned through a photographic process. By this patterning, an opening is formed at a position where the source region 107 is formed. Subsequently, N-type impurities such as P (phosphorus) and As (arsenic) are implanted into the surface of the P-type body region 105 by ion implantation using the resist 214 as a mask, thereby forming an implantation region 215 (FIG. 15B). )). In this implantation, N-type impurities pass through the gate oxide film 108 and are implanted to a predetermined depth of the P-type body region 105. At this time, the gate electrode film 109 serves as a mask, and an N-type impurity implantation region is not formed under the gate electrode film 109.

レジスト２１４を除去した後、アニール等の熱処理を行うと、注入領域２１３および２１５中の不純物が拡散して、オーミック領域１０６およびソース領域１０７が形成される。オーミック領域１０６およびソース領域１０７の表面不純物濃度は、ソース電極膜１１１とオーミック接合を形成する程度の高濃度である。続いて、ＣＶＤ酸化膜等をゲート酸化膜１０８およびゲート電極膜１０９上に堆積し、層間絶縁膜１１０を形成する。さらに、レジスト２１６を層間絶縁膜１１０上に塗布し、写真工程を経て、レジスト２１６をパターニングする。このパターニングによって、ソース電極膜１１１とオーミック領域１０６およびソース領域１０７とを接触させるための開口部が形成される（図１５（ｃ））。   When a heat treatment such as annealing is performed after removing the resist 214, the impurities in the implantation regions 213 and 215 are diffused, and the ohmic region 106 and the source region 107 are formed. The surface impurity concentrations of the ohmic region 106 and the source region 107 are high enough to form an ohmic junction with the source electrode film 111. Subsequently, a CVD oxide film or the like is deposited on the gate oxide film 108 and the gate electrode film 109 to form an interlayer insulating film 110. Further, a resist 216 is applied on the interlayer insulating film 110, and the resist 216 is patterned through a photographic process. By this patterning, an opening for bringing the source electrode film 111 into contact with the ohmic region 106 and the source region 107 is formed (FIG. 15C).

続いて、レジスト２１６をマスクとして層間絶縁膜１１０をエッチングした後、レジスト２１６を除去すると、オーミック領域１０６およびソース領域１０７の表面の一部が露出する（図１６（ａ））。露出したオーミック領域１０６、ソース領域１０７、および層間絶縁膜１１０上に、スパッタリング等によってＡｌ等の電極材料を堆積し、ソース電極膜１１１を形成する。ソース電極膜１１１上に図示せぬレジストを塗布し、写真工程によるレジストのパターニングを経て、エッチングによってソース電極配線およびゲート電極配線を形成する。また、ドレイン層１０１の裏面上に、スパッタリング等によってＴｉ等の電極材料を堆積し、ドレイン電極膜１１２を形成する（図１６（ｂ））。なお、上述した製造方法において、Ｐ型ボディ領域１０５を不純物拡散によって形成してもよい。   Subsequently, after the interlayer insulating film 110 is etched using the resist 216 as a mask and then the resist 216 is removed, a part of the surface of the ohmic region 106 and the source region 107 is exposed (FIG. 16A). An electrode material such as Al is deposited on the exposed ohmic region 106, source region 107, and interlayer insulating film 110 by sputtering or the like to form a source electrode film 111. A resist (not shown) is applied on the source electrode film 111, patterned through a photolithography process, and then a source electrode wiring and a gate electrode wiring are formed by etching. Further, an electrode material such as Ti is deposited on the back surface of the drain layer 101 by sputtering or the like to form the drain electrode film 112 (FIG. 16B). In the manufacturing method described above, the P-type body region 105 may be formed by impurity diffusion.

次に、本発明の第２の実施形態について説明する。図１７は、本実施形態による半導体装置１ｃの断面構造を示している。本実施形態による半導体装置１ｃもＭＯＳＦＥＴである。図において、図１と構造を区別しない部分には同一の符号を付与している。ドレイン層１０１よりも不純物濃度の低いＮ型ＳｉからなるＮ型層１２１に形成されたトレンチの表面に、内部に小さなトレンチを形成するように、Ｎ型層１２１よりも不純物濃度の低いＮ型Ｓｉからなる中間層１２２が形成されている。また、中間層１２２に形成されたトレンチの表面に、トレンチを埋めるように、Ｐ型ＳｉからなるＰ型層１２３が形成されている。図示されるように、本実施形態の半導体装置１ｃは、Ｎ型層１２１とＰ型層１２３が、中間層１２２を隔てて交互に繰り返されるスーパージャンクション構造を有している。   Next, a second embodiment of the present invention will be described. FIG. 17 shows a cross-sectional structure of the semiconductor device 1c according to the present embodiment. The semiconductor device 1c according to the present embodiment is also a MOSFET. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIG. N-type Si having an impurity concentration lower than that of the N-type layer 121 so that a small trench is formed inside the trench formed in the N-type layer 121 made of N-type Si having an impurity concentration lower than that of the drain layer 101. An intermediate layer 122 made of is formed. A P-type layer 123 made of P-type Si is formed on the surface of the trench formed in the intermediate layer 122 so as to fill the trench. As shown in the figure, the semiconductor device 1 c of this embodiment has a super junction structure in which an N-type layer 121 and a P-type layer 123 are alternately repeated with an intermediate layer 122 interposed therebetween.

Ｎ型層１２１、中間層１２２、およびＰ型層１２３の表面領域には、Ｐ型層１２３よりも高濃度のＰ型不純物を含むＰ型ボディ領域１２４が形成されている。他の構造は図１と同様である。本実施形態の半導体装置１ｃにおいても、中間層１２２を設けたことにより、飽和電流を増加させることができる。   In the surface regions of the N-type layer 121, the intermediate layer 122, and the P-type layer 123, a P-type body region 124 containing a P-type impurity having a concentration higher than that of the P-type layer 123 is formed. Other structures are the same as those in FIG. Also in the semiconductor device 1c of this embodiment, the saturation current can be increased by providing the intermediate layer 122.

次に、本実施形態による半導体装置１ｃの製造方法を、図１８〜図２２を用いて説明する。高濃度のＮ型不純物を含む半導体基板（Ｓｉ）を用意し、ドレイン層１０１とする（図１８（ａ））。このドレイン層１０１上に、エピタキシャル成長によって、Ｎ型不純物を含むＮ型エピタキシャル層２２１を形成する（図１８（ｂ））。Ｎ型エピタキシャル層２２１の不純物濃度は例えば１．０×１０１６ｃｍ−３であり、膜厚は例えば４０μｍである。 Next, the method for fabricating the semiconductor device 1c according to the present embodiment will be explained with reference to FIGS. A semiconductor substrate (Si) containing a high concentration N-type impurity is prepared and used as the drain layer 101 (FIG. 18A). An N-type epitaxial layer 221 containing an N-type impurity is formed on the drain layer 101 by epitaxial growth (FIG. 18B). The impurity concentration of the N-type epitaxial layer 221 is, for example, 1.0 × 10 16 cm −3 and the film thickness is, for example, 40 μm.

続いて、Ｎ型エピタキシャル層２２１上に、ＣＶＤ酸化膜等からなるトレンチマスク酸化膜２２２を形成する。トレンチマスク酸化膜２２２の膜厚は、例えば５００ｎｍである。このトレンチマスク酸化膜２２２上にレジスト２２３を塗布し、写真工程を経て、レジスト２２３をパターニングする。このパターニングによって、中間層１２２およびＰ型層１２３を形成する位置に開口部が形成される（図１８（ｃ））。   Subsequently, a trench mask oxide film 222 made of a CVD oxide film or the like is formed on the N type epitaxial layer 221. The film thickness of the trench mask oxide film 222 is, for example, 500 nm. A resist 223 is applied on the trench mask oxide film 222, and the resist 223 is patterned through a photographic process. By this patterning, an opening is formed at a position where the intermediate layer 122 and the P-type layer 123 are formed (FIG. 18C).

続いて、レジスト２２３をマスクとしたＲＩＥ等の異方性エッチングによって、トレンチマスク酸化膜２２２をエッチングした後、レジスト２２３を除去する。さらに、トレンチマスク酸化膜２２２をマスクとしたＲＩＥ等の異方性エッチングによって、Ｎ型エピタキシャル層２２１を所定の位置（後の工程において形成されるＰ型ボディ領域１２４の底面からＮ型エピタキシャル層２２１とドレイン層１０１の境界までの範囲内の位置）までエッチングし、トレンチ２２４およびＮ型層１２１を形成する（図１９（ａ））。エッチング後に、前述した方法によって、ダメージ層を除去することがより望ましい。   Subsequently, after the trench mask oxide film 222 is etched by anisotropic etching such as RIE using the resist 223 as a mask, the resist 223 is removed. Further, the N-type epitaxial layer 221 is formed at a predetermined position (from the bottom surface of the P-type body region 124 formed in a later step) by anisotropic etching such as RIE using the trench mask oxide film 222 as a mask. And the trench 224 and the N-type layer 121 are formed (FIG. 19A). It is more desirable to remove the damaged layer by the above-described method after etching.

続いて、Ｎ型不純物を含むドーパントガスをトレンチ２２４の側壁および底面に導入しながら、Ｎ型の単結晶Ｓｉを、膜厚が所定の膜厚に達するまでエピタキシャル成長させ、中間層１２２を形成する（図１９（ｂ））。このとき、トレンチ２２４は完全には埋め込まれず、トレンチ２２４の側壁および底面から成長したＮ型の単結晶Ｓｉによって囲まれた小さなトレンチ２２５が形成されている。中間層１２２の不純物濃度は例えば１．０×１０１４ｃｍ−３である。 Subsequently, while introducing a dopant gas containing an N-type impurity into the sidewall and bottom surface of the trench 224, N-type single crystal Si is epitaxially grown until the film thickness reaches a predetermined film thickness to form the intermediate layer 122 ( FIG. 19 (b)). At this time, the trench 224 is not completely buried, and a small trench 225 surrounded by N-type single crystal Si grown from the side wall and bottom surface of the trench 224 is formed. The impurity concentration of the intermediate layer 122 is, for example, 1.0 × 10 14 cm −3 .

続いて、トレンチ２２４を埋め戻す際に出来た小さなトレンチ２２５の側壁および底面に、Ｐ型不純物を含むドーパントガスを導入しながら、Ｐ型の単結晶Ｓｉをエピタキシャル成長させ、Ｐ型エピタキシャル層２２６を形成する（図１９（ｃ））。この際に、トレンチ２２５を埋めて、Ｎ型層１２１の表面よりも上までＰ型単結晶Ｓｉを成長させる。図１９（ｃ）においては、Ｐ型エピタキシャル層２２６がトレンチマスク酸化膜２２２の表面よりも上まで成長している。Ｐ型エピタキシャル層２２６の不純物濃度は例えば２．０×１０１６ｃｍ−３である。 Subsequently, P-type single crystal Si is epitaxially grown while introducing a dopant gas containing P-type impurities into the side walls and bottom surface of the small trench 225 formed when the trench 224 is refilled, thereby forming a P-type epitaxial layer 226. (FIG. 19C). At this time, the trench 225 is filled, and P-type single crystal Si is grown above the surface of the N-type layer 121. In FIG. 19C, the P-type epitaxial layer 226 has grown to a level above the surface of the trench mask oxide film 222. The impurity concentration of the P-type epitaxial layer 226 is, for example, 2.0 × 10 16 cm −3 .

続いて、Ｎ型層１２１の表面よりも上まで成長したＰ型エピタキシャル層２２６をＮ型層１２１の表面近傍の高さまでＲＩＥ等によってエッチング（エッチバック）し、Ｐ型層１２３を形成する（図２０（ａ））。トレンチマスク酸化膜２２２を除去した後、高温の酸素雰囲気中での熱酸化等によって、Ｎ型層１２１、中間層１２２、およびＰ型層１２３の表面上にゲート酸化膜１０８を形成する。ゲート酸化膜１０８の膜厚は例えば１００ｎｍである。さらに、ＣＶＤ等によって、ポリシリコン等の電極材料をゲート酸化膜１０８上に堆積することによって、ゲート電極膜１０９を形成する。このゲート電極膜１０９上にレジスト２２７を塗布し、写真工程を経て、レジスト２２７をパターニングする（図２０（ｂ））。   Subsequently, the P-type epitaxial layer 226 grown above the surface of the N-type layer 121 is etched (etched back) by RIE or the like to a height near the surface of the N-type layer 121 to form a P-type layer 123 (FIG. 20 (a)). After removing trench mask oxide film 222, gate oxide film 108 is formed on the surfaces of N-type layer 121, intermediate layer 122, and P-type layer 123 by thermal oxidation or the like in a high-temperature oxygen atmosphere. The thickness of the gate oxide film 108 is 100 nm, for example. Further, the gate electrode film 109 is formed by depositing an electrode material such as polysilicon on the gate oxide film 108 by CVD or the like. A resist 227 is applied on the gate electrode film 109, and the resist 227 is patterned through a photographic process (FIG. 20B).

続いて、レジスト２２７をマスクとしたＲＩＥ等の異方性エッチングによって、ゲート電極膜１０９をエッチングした後、レジスト２２７を除去する。さらに、Ｐ型ボディ領域１２４を形成するため、ゲート電極膜１０９をマスクとしたイオン注入によって、Ｂ（ボロン）等のＰ型不純物を中間層１２２およびＰ型層１２３の表面に注入し、注入領域２２８を形成する（図２０（ｃ））。この注入においては、Ｐ型不純物は、ゲート酸化膜１０８を通過し、中間層１２２およびＰ型層１２３の所定の深さまで注入される。   Subsequently, after the gate electrode film 109 is etched by anisotropic etching such as RIE using the resist 227 as a mask, the resist 227 is removed. Further, in order to form the P-type body region 124, a P-type impurity such as B (boron) is implanted into the surfaces of the intermediate layer 122 and the P-type layer 123 by ion implantation using the gate electrode film 109 as a mask. 228 is formed (FIG. 20C). In this implantation, the P-type impurity passes through the gate oxide film 108 and is implanted to a predetermined depth of the intermediate layer 122 and the P-type layer 123.

イオン注入後、アニール等の熱処理を行うと、注入領域２２８中の不純物が拡散して、Ｐ型ボディ領域１２４が形成される（図２１（ａ））。続いて、ゲート酸化膜１０８およびゲート電極膜１０９上にレジスト２２９を塗布し、写真工程を経て、レジスト２２９をパターニングする。このパターニングによって、オーミック領域１０６を形成する位置に開口部が形成される。レジスト２２９をマスクとしたイオン注入によって、Ｐ型不純物をＰ型ボディ領域１２４の表面に注入し、注入領域２３０を形成する（図２１（ｂ））。この注入においては、Ｐ型不純物は、ゲート酸化膜１０８を通過し、Ｐ型ボディ領域１２４の所定の深さまで注入される。   When a heat treatment such as annealing is performed after the ion implantation, the impurities in the implanted region 228 are diffused to form the P-type body region 124 (FIG. 21A). Subsequently, a resist 229 is applied on the gate oxide film 108 and the gate electrode film 109, and the resist 229 is patterned through a photographic process. By this patterning, an opening is formed at a position where the ohmic region 106 is formed. P-type impurities are implanted into the surface of the P-type body region 124 by ion implantation using the resist 229 as a mask to form an implantation region 230 (FIG. 21B). In this implantation, the P-type impurity passes through the gate oxide film 108 and is implanted to a predetermined depth in the P-type body region 124.

レジスト２２９を除去した後、ソース領域１０７を形成するため、レジスト２３１をゲート酸化膜１０８上に塗布し、写真工程を経て、レジスト２３１をパターニングする。このパターニングによって、ソース領域１０７を形成する位置に開口部が形成される。続いて、レジスト２３１をマスクとしたイオン注入によって、Ｐ（リン）やＡｓ（砒素）等のＮ型不純物をＰ型ボディ領域１２４の表面に注入し、注入領域２３２を形成する（図２１（ｃ））。この注入においては、Ｎ型不純物は、ゲート酸化膜１０８を通過し、Ｐ型ボディ領域１２４の所定の深さまで注入される。この際に、ゲート電極膜１０９がマスクとなり、ゲート電極膜１０９の下にはＮ型不純物の注入領域は形成されない。   After removing the resist 229, in order to form the source region 107, a resist 231 is applied on the gate oxide film 108, and the resist 231 is patterned through a photographic process. By this patterning, an opening is formed at a position where the source region 107 is formed. Subsequently, by ion implantation using the resist 231 as a mask, N-type impurities such as P (phosphorus) and As (arsenic) are implanted into the surface of the P-type body region 124 to form an implantation region 232 (FIG. 21C). )). In this implantation, N-type impurities pass through the gate oxide film 108 and are implanted to a predetermined depth in the P-type body region 124. At this time, the gate electrode film 109 serves as a mask, and an N-type impurity implantation region is not formed under the gate electrode film 109.

レジスト２３１を除去した後、アニール等の熱処理を行うと、注入領域２３０および２３２中の不純物が拡散して、オーミック領域１０６およびソース領域１０７が形成される。オーミック領域１０６およびソース領域１０７の表面不純物濃度は、ソース電極膜１１１とオーミック接合を形成する程度の高濃度である。続いて、ＣＶＤ酸化膜等をゲート酸化膜１０８およびゲート電極膜１０９上に堆積し、層間絶縁膜１１０を形成する。さらに、レジスト２３３を層間絶縁膜１１０上に塗布し、写真工程を経て、レジスト２３３をパターニングする。このパターニングによって、ソース電極膜１１１とオーミック領域１０６およびソース領域１０７とを接触させるための開口部が形成される（図２２（ａ））。   When a heat treatment such as annealing is performed after removing the resist 231, the impurities in the implantation regions 230 and 232 are diffused, and the ohmic region 106 and the source region 107 are formed. The surface impurity concentrations of the ohmic region 106 and the source region 107 are high enough to form an ohmic junction with the source electrode film 111. Subsequently, a CVD oxide film or the like is deposited on the gate oxide film 108 and the gate electrode film 109 to form an interlayer insulating film 110. Further, a resist 233 is applied on the interlayer insulating film 110, and the resist 233 is patterned through a photographic process. By this patterning, an opening for bringing the source electrode film 111 into contact with the ohmic region 106 and the source region 107 is formed (FIG. 22A).

続いて、レジスト２３３をマスクとして層間絶縁膜１１０をエッチングした後、レジスト２３３を除去すると、オーミック領域１０６およびソース領域１０７の表面の一部が露出する（図２２（ｂ））。露出したオーミック領域１０６、ソース領域１０７、および層間絶縁膜１１０上に、スパッタリング等によってＡｌ等の電極材料を堆積し、ソース電極膜１１１を形成する。ソース電極膜１１１上に図示せぬレジストを塗布し、写真工程によるレジストのパターニングを経て、エッチングによってソース電極配線およびゲート電極配線を形成する。また、ドレイン層１０１の裏面上に、スパッタリング等によってＴｉ等の電極材料を堆積し、ドレイン電極膜１１２を形成する（図２２（ｃ））。なお、上述した製造方法において、Ｐ型ボディ領域１２４をエピタキシャル成長によって形成してもよい。   Subsequently, after the interlayer insulating film 110 is etched using the resist 233 as a mask and then the resist 233 is removed, a part of the surface of the ohmic region 106 and the source region 107 is exposed (FIG. 22B). An electrode material such as Al is deposited on the exposed ohmic region 106, source region 107, and interlayer insulating film 110 by sputtering or the like to form a source electrode film 111. A resist (not shown) is applied on the source electrode film 111, patterned through a photolithography process, and then a source electrode wiring and a gate electrode wiring are formed by etching. Further, an electrode material such as Ti is deposited on the back surface of the drain layer 101 by sputtering or the like to form the drain electrode film 112 (FIG. 22C). In the manufacturing method described above, the P-type body region 124 may be formed by epitaxial growth.

次に、本発明の第３の実施形態について説明する。図２３は、本実施形態による半導体装置１ｄの断面構造を示している。本実施形態による半導体装置１ｄはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。図において、図２と構造を区別しない部分には同一の符号を付与している。図２におけるドレイン層１０１に代えて、P型不純物を含むコレクタ層１４１が設けられている。このコレクタ層１４１はＰ型Ｓｉ基板を構成している。   Next, a third embodiment of the present invention will be described. FIG. 23 shows a cross-sectional structure of the semiconductor device 1d according to the present embodiment. The semiconductor device 1d according to the present embodiment is an IGBT (Insulated Gate Bipolar Transistor). In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIG. In place of the drain layer 101 in FIG. 2, a collector layer 141 containing a P-type impurity is provided. This collector layer 141 constitutes a P-type Si substrate.

ソース領域１０７の位置には、ソース領域１０７と同一材料のエミッタ領域１４２が形成されている。ソース電極膜１１１の位置には、例えばＡｌからなるエミッタ電極膜１４３が形成されている。エミッタ電極膜１４３はエミッタ端子Ｅに接続されている。また、コレクタ層１４１の裏面上には、例えばＴｉからなるコレクタ電極膜１４４が形成されている。コレクタ電極膜１４４はコレクタ端子Ｃに接続されている。本実施形態の半導体装置１ｄにおいても、中間層１０２を設けたことにより、飽和電流を増加させることができる。   An emitter region 142 made of the same material as that of the source region 107 is formed at the source region 107. At the position of the source electrode film 111, an emitter electrode film 143 made of, for example, Al is formed. The emitter electrode film 143 is connected to the emitter terminal E. Further, a collector electrode film 144 made of, for example, Ti is formed on the back surface of the collector layer 141. The collector electrode film 144 is connected to the collector terminal C. Also in the semiconductor device 1d of this embodiment, the saturation current can be increased by providing the intermediate layer 102.

エミッタ電極膜１４３を接地し、コレクタ電極膜１４４に正電圧を印加した状態で、ゲート電極膜１０９に所定値以上の正電圧を印加すると、半導体装置１ｄはターンオンする。このとき、ゲート電極膜１０９の下にあるＰ型ボディ領域１０５の表面にチャネルが形成されて、エミッタ領域１４２中の電子がこのチャネルを通ってＮ型層１０３に流れ込む。また、コレクタ電極膜１４４には正電圧が印加されているので、コレクタ層１４１とＮ型層１０３との間のＰＮ接合が順バイアスされ、コレクタ層１４１からＮ型層１０３にホールが流れ込む。ホールの注入により、Ｎ型層１０３が伝導度変調される。   When a positive voltage higher than a predetermined value is applied to the gate electrode film 109 with the emitter electrode film 143 grounded and a positive voltage applied to the collector electrode film 144, the semiconductor device 1d is turned on. At this time, a channel is formed on the surface of the P-type body region 105 under the gate electrode film 109, and electrons in the emitter region 142 flow into the N-type layer 103 through this channel. Further, since a positive voltage is applied to the collector electrode film 144, the PN junction between the collector layer 141 and the N-type layer 103 is forward-biased, and holes flow from the collector layer 141 into the N-type layer 103. The conductivity of the N-type layer 103 is modulated by hole injection.

また、ゲート電極膜１０９に印加された正電圧を所定値以下の電圧まで下げると、半導体装置１ｄはターンオフする。このとき、Ｐ型ボディ領域１０５の表面に形成されていたチャネルが消滅し、エミッタ領域１４２からの電子の流入が止まる。Ｎ型層１０３内には依然として電子が存在する。Ｎ型層１０３内に蓄積したホールの大部分はＰ型ボディ領域１０５およびエミッタ領域１４２を通ってエミッタ電極膜１４３に流れ込むが、一部は、Ｎ型層１０３内に存在する電子と再結合して消滅する。Ｎ型層１０３内に蓄積したホールが全て消滅した時点で半導体装置１ｄは阻止状態となり、ターンオフが完了する。   Further, when the positive voltage applied to the gate electrode film 109 is lowered to a voltage equal to or lower than a predetermined value, the semiconductor device 1d is turned off. At this time, the channel formed on the surface of the P-type body region 105 disappears, and the inflow of electrons from the emitter region 142 is stopped. There are still electrons in the N-type layer 103. Most of the holes accumulated in the N-type layer 103 flow into the emitter electrode film 143 through the P-type body region 105 and the emitter region 142, but some of them recombine with electrons existing in the N-type layer 103. Disappear. When all the holes accumulated in the N-type layer 103 disappear, the semiconductor device 1d enters a blocking state, and the turn-off is completed.

図２４は、本実施形態の変形例による半導体装置１ｅの断面構造を示している。図において、図１７および図２３と構造を区別しない部分には同一の符号を付与している。Ｎ型層１２１、中間層１２２、およびＰ型層１２３等の構造は、第２の実施形態による半導体装置１ｃと同様である。   FIG. 24 shows a cross-sectional structure of a semiconductor device 1e according to a modification of the present embodiment. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIGS. 17 and 23. The structures of the N-type layer 121, the intermediate layer 122, the P-type layer 123, and the like are the same as those of the semiconductor device 1c according to the second embodiment.

次に、本発明の第４の実施形態について説明する。図２５は、本実施形態による半導体装置１ｆの断面構造を示している。本実施形態による半導体装置１ｆは裏面ショットキー接合型ＩＧＢＴである。図において、図２３と構造を区別しない部分には同一の符号を付与している。図２３におけるコレクタ層１４１は設けられておらず、ドリフト層の裏面上には、Ｎ型層１０３とショットキー接合を形成するようなＭｏ等の金属からなるコレクタ電極膜１５１が形成されている。なお、ドリフト層の下にＮ型の半導体層を設け、その不純物濃度が、コレクタ電極膜１５１とショットキー接合を形成するような低不純物濃度となるようにしてもよい。本実施形態の半導体装置１ｆにおいても、中間層１０２を設けたことにより、飽和電流を増加させることができる。   Next, a fourth embodiment of the present invention will be described. FIG. 25 shows a cross-sectional structure of the semiconductor device 1f according to the present embodiment. The semiconductor device 1f according to the present embodiment is a back surface Schottky junction type IGBT. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIG. The collector layer 141 in FIG. 23 is not provided, and a collector electrode film 151 made of a metal such as Mo that forms a Schottky junction with the N-type layer 103 is formed on the back surface of the drift layer. Note that an N-type semiconductor layer may be provided under the drift layer, and the impurity concentration may be a low impurity concentration that forms a Schottky junction with the collector electrode film 151. Also in the semiconductor device 1 f of this embodiment, the saturation current can be increased by providing the intermediate layer 102.

この半導体装置１ｆの動作は、前述した半導体装置１ｄの動作と基本的に同じであるが、半導体装置１ｄにおいては、ＰＮ接合を介してホールが注入されているのに対して、半導体装置１ｆにおいては、ショットキー接合を介してホールが注入されるところが異なっている。このため、半導体装置１ｆにおいては、半導体装置１ｄと比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、半導体装置１ｄよりもさらにターンオフ時間が短縮され、高速スイッチング特性が改善されている。   The operation of the semiconductor device 1f is basically the same as that of the semiconductor device 1d described above. In the semiconductor device 1d, holes are injected through the PN junction, whereas in the semiconductor device 1f, Is different in that holes are injected through a Schottky junction. For this reason, in the semiconductor device 1f, the amount of hole injection is lower than that in the semiconductor device 1d, and the number of holes remaining at turn-off can be reduced. As a result, the turn-off time is further shortened compared with the semiconductor device 1d, and the high-speed switching characteristics are improved.

図２６は、本実施形態の変形例による半導体装置１ｇの断面構造を示している。図において、図２４および図２５と構造を区別しない部分には同一の符号を付与している。Ｎ型層１２１、中間層１２２、およびＰ型層１２３等の構造は、第３の実施形態による半導体装置１ｅと同様である。   FIG. 26 shows a cross-sectional structure of a semiconductor device 1g according to a modification of the present embodiment. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIGS. 24 and 25. The structures of the N-type layer 121, the intermediate layer 122, the P-type layer 123, and the like are the same as those of the semiconductor device 1e according to the third embodiment.

次に、本発明の第５の実施形態について説明する。図２７は、本実施形態による半導体装置１ｈの断面構造を示している。図において、図１と構造を区別しない部分には同一の符号を付与している。本実施形態による半導体装置１ｈはＭＯＳＦＥＴである。ドレイン層１０１上には、図１における中間層１０２、Ｎ型層１０３、Ｐ型層１０４の各々に対応した中間層１６１、Ｎ型層１６２、Ｐ型層１６３が形成されている。中間層１６１、Ｎ型層１６２、およびＰ型層１６３の表面上には、これらを被覆するようにＰ型ボディ領域１６４が形成されている。Ｐ型ボディ領域１６４の表面領域には、オーミック領域１０６およびソース領域１６５が形成されている。   Next, a fifth embodiment of the present invention will be described. FIG. 27 shows a cross-sectional structure of the semiconductor device 1 h according to the present embodiment. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIG. The semiconductor device 1h according to the present embodiment is a MOSFET. On the drain layer 101, an intermediate layer 161, an N-type layer 162, and a P-type layer 163 corresponding to each of the intermediate layer 102, the N-type layer 103, and the P-type layer 104 in FIG. A P-type body region 164 is formed on the surface of the intermediate layer 161, the N-type layer 162, and the P-type layer 163 so as to cover them. An ohmic region 106 and a source region 165 are formed in the surface region of the P-type body region 164.

Ｐ型ボディ領域１６４の表面から、Ｐ型ボディ領域１６４を貫通してＮ型層１６２の内部に到達する深さまで形成されたトレンチの表面にゲート酸化膜１６６が形成され、ゲート酸化膜１６６の表面上に、トレンチを埋めるようにゲート電極膜１６７が形成されている。このように、本実施形態による半導体装置１ｈはトレンチゲート構造のＭＯＳＦＥＴである。ゲート電極膜１６７上には、ゲート電極膜１６７とソース電極膜１６９を絶縁するための層間絶縁膜１６８が形成されている。本実施形態の半導体装置１ｈにおいても、中間層１６１を設けたことにより、飽和電流を増加させることができる。   A gate oxide film 166 is formed on the surface of the trench formed from the surface of the P-type body region 164 to a depth reaching the inside of the N-type layer 162 through the P-type body region 164, and the surface of the gate oxide film 166. On top of this, a gate electrode film 167 is formed so as to fill the trench. Thus, the semiconductor device 1h according to the present embodiment is a MOSFET having a trench gate structure. Over the gate electrode film 167, an interlayer insulating film 168 for insulating the gate electrode film 167 and the source electrode film 169 is formed. Also in the semiconductor device 1h of the present embodiment, the saturation current can be increased by providing the intermediate layer 161.

次に、本実施形態による半導体装置１ｈの製造方法を、図２８〜図３３を用いて説明する。高濃度のＮ型不純物を含む半導体基板（Ｓｉ）を用意して、ドレイン層１０１とする。このドレイン層１０１上に、エピタキシャル成長によって、低濃度のＮ型不純物を含むＮ型エピタキシャル層２４１を形成する（図２８（ａ））。Ｎ型エピタキシャル層２４１の不純物濃度は例えば１．０×１０１４ｃｍ−３であり、膜厚は例えば４０μｍである。 Next, the method for fabricating the semiconductor device 1h according to the present embodiment will be explained with reference to FIGS. A semiconductor substrate (Si) containing a high concentration N-type impurity is prepared and used as the drain layer 101. An N-type epitaxial layer 241 containing a low-concentration N-type impurity is formed on the drain layer 101 by epitaxial growth (FIG. 28A). The impurity concentration of the N-type epitaxial layer 241 is, for example, 1.0 × 10 14 cm −3 and the film thickness is, for example, 40 μm.

続いて、Ｎ型エピタキシャル層２４１上に、ＣＶＤ酸化膜等からなるトレンチマスク酸化膜２４２を形成する。このトレンチマスク酸化膜２４２の膜厚は例えば５００ｎｍである。トレンチマスク酸化膜２４２上にレジスト２４３を塗布し、写真工程を経て、レジスト２４３をパターニングする。このパターニングによって、Ｎ型層１６２を形成する位置に開口部が形成される（図２８（ｂ））。   Subsequently, a trench mask oxide film 242 made of a CVD oxide film or the like is formed on the N type epitaxial layer 241. The film thickness of the trench mask oxide film 242 is, for example, 500 nm. A resist 243 is applied on the trench mask oxide film 242, and the resist 243 is patterned through a photographic process. By this patterning, an opening is formed at a position where the N-type layer 162 is formed (FIG. 28B).

続いて、レジスト２４３をマスクとしたＲＩＥ等の異方性エッチングによって、トレンチマスク酸化膜２４２をエッチングした後、レジスト２４３を除去する。さらに、トレンチマスク酸化膜２４２をマスクとしたＲＩＥ等の異方性エッチングによって、Ｎ型エピタキシャル層２４１を所定の位置まで（ドレイン層１０１の表面まで、あるいはドレイン層１０１表面よりも深い位置まででもよい）エッチングし、トレンチ２４４を形成すると共に、中間層１６１を形成する（図２８（ｃ））。このエッチング後に、前述した方法によって、ダメージ層を除去することがより望ましい。   Subsequently, the trench mask oxide film 242 is etched by anisotropic etching such as RIE using the resist 243 as a mask, and then the resist 243 is removed. Further, the N-type epitaxial layer 241 may be formed up to a predetermined position (up to the surface of the drain layer 101 or deeper than the surface of the drain layer 101) by anisotropic etching such as RIE using the trench mask oxide film 242 as a mask. ) Etching is performed to form the trench 244 and the intermediate layer 161 (FIG. 28C). It is more desirable to remove the damaged layer by this method after the etching.

トレンチ２４４を形成した後、Ｎ型不純物を含むドーパントガスをトレンチ２４４の側壁および底面に導入しながら、Ｎ型の単結晶Ｓｉをエピタキシャル成長させ、Ｎ型エピタキシャル層２４５を形成する（図２９（ａ））。この際に、トレンチ２４４を埋めて、中間層１６１の表面よりも上までＮ型単結晶Ｓｉを成長させる。図２９（ａ）においては、Ｎ型エピタキシャル層２４５がトレンチマスク酸化膜２４２の表面よりも上まで成長している。Ｎ型エピタキシャル層２４５の不純物濃度は例えば１．０×１０１６ｃｍ−３である。 After the trench 244 is formed, N-type single crystal Si is epitaxially grown while introducing a dopant gas containing an N-type impurity into the side wall and bottom surface of the trench 244 to form an N-type epitaxial layer 245 (FIG. 29A). ). At this time, the trench 244 is filled, and N-type single crystal Si is grown above the surface of the intermediate layer 161. In FIG. 29A, the N-type epitaxial layer 245 has grown to a level above the surface of the trench mask oxide film 242. The impurity concentration of the N-type epitaxial layer 245 is, for example, 1.0 × 10 16 cm −3 .

続いて、中間層１６１の表面よりも上まで成長したＮ型エピタキシャル層２４５を中間層１６１の表面近傍の高さまでＲＩＥ等によってエッチング（エッチバック）し、Ｎ型層１６２を形成する（図２９（ｂ））。このエッチング後、ＣＶＤ酸化膜等を表面に堆積させて、Ｎ型層１６２上のトレンチマスク酸化膜２４２の開口部を埋め込み、最初のトレンチマスク酸化膜２４２と、埋め込んだＣＶＤ酸化膜とによって新たなトレンチマスク酸化膜２４６を形成する。このトレンチマスク酸化膜２４６上にレジスト２４７を塗布し、写真工程を経て、レジスト２４７をパターニングする。このパターニングによって、Ｐ型層１６３を形成する位置に開口部が形成される（図２９（ｃ））。   Subsequently, the N-type epitaxial layer 245 grown to a level above the surface of the intermediate layer 161 is etched (etched back) by RIE or the like to a height near the surface of the intermediate layer 161 to form an N-type layer 162 (FIG. 29 ( b)). After this etching, a CVD oxide film or the like is deposited on the surface to fill the opening of the trench mask oxide film 242 on the N-type layer 162, and a new one is formed by the first trench mask oxide film 242 and the buried CVD oxide film. A trench mask oxide film 246 is formed. A resist 247 is applied on the trench mask oxide film 246, and the resist 247 is patterned through a photographic process. By this patterning, an opening is formed at a position where the P-type layer 163 is formed (FIG. 29C).

続いて、レジスト２４７をマスクとしたＲＩＥ等の異方性エッチングによって、トレンチマスク酸化膜２４６をエッチングした後、レジスト２４７を除去する。続いて、トレンチマスク酸化膜２４６をマスクとしたＲＩＥ等の異方性エッチングによって、中間層１６１を所定の位置までエッチングし、トレンチ２４８を形成する（図３０（ａ））。このエッチングにおいて、ドレイン層１０１の近傍まで中間層１６１をエッチングしてもよいし、ドレイン層１０１に達するまで中間層１６１をエッチングし、さらにドレイン層１０１の一部をエッチングしてもよい。また、図２７におけるＰ型ボディ領域１６４と中間層１６１の境界から中間層１６１とドレイン層１０１の境界の間の所定位置までエッチングしてもよい。また、エッチング後に、前述した方法によって、ダメージ層を除去することがより望ましい。   Subsequently, the trench mask oxide film 246 is etched by anisotropic etching such as RIE using the resist 247 as a mask, and then the resist 247 is removed. Subsequently, the intermediate layer 161 is etched to a predetermined position by anisotropic etching such as RIE using the trench mask oxide film 246 as a mask to form a trench 248 (FIG. 30A). In this etching, the intermediate layer 161 may be etched to the vicinity of the drain layer 101, or the intermediate layer 161 may be etched until the drain layer 101 is reached, and a part of the drain layer 101 may be etched. Alternatively, etching may be performed from the boundary between the P-type body region 164 and the intermediate layer 161 in FIG. 27 to a predetermined position between the boundary between the intermediate layer 161 and the drain layer 101. It is more desirable to remove the damaged layer by the above-described method after etching.

続いて、トレンチマスク酸化膜２４６を除去した後（さらにダメージ層除去を行うことがより望ましい）、Ｐ型不純物を含むドーパントガスをトレンチ２４８の側壁および底面、中間層１６１およびＮ型層１６２の表面に導入しながら、Ｐ型の単結晶Ｓｉをエピタキシャル成長させ、Ｐ型エピタキシャル層２４９を形成する（図３０（ｂ））。この際に、トレンチ２４８を埋めると共に、中間層１６１およびＮ型層１６２上で所定の厚さ（例えば３μｍ）となるようにＰ型単結晶Ｓｉを成長させる。図３０（ｂ）においては、Ｐ型エピタキシャル層２４９が中間層１６１およびＮ型層１６２の表面上でほぼ平坦となるように成長している。トレンチ２４８に埋め込まれたＰ型単結晶ＳｉはＰ型層１６３を構成している。Ｐ型層１６３およびＰ型エピタキシャル層２４９の不純物濃度は例えば２．０×１０１６ｃｍ−３である。 Subsequently, after removing the trench mask oxide film 246 (more preferably, the damage layer is removed), a dopant gas containing a P-type impurity is applied to the sidewalls and bottom surfaces of the trench 248, and the surfaces of the intermediate layer 161 and the N-type layer 162. Then, P type single crystal Si is epitaxially grown while forming a P type epitaxial layer 249 (FIG. 30B). At this time, the trench 248 is filled, and P-type single crystal Si is grown on the intermediate layer 161 and the N-type layer 162 so as to have a predetermined thickness (for example, 3 μm). In FIG. 30B, the P-type epitaxial layer 249 is grown so as to be substantially flat on the surfaces of the intermediate layer 161 and the N-type layer 162. The P-type single crystal Si buried in the trench 248 constitutes a P-type layer 163. The impurity concentration of the P-type layer 163 and the P-type epitaxial layer 249 is, for example, 2.0 × 10 16 cm −3 .

続いて、Ｐ型エピタキシャル層２４９上に、ＣＶＤ酸化膜等からなるトレンチマスク酸化膜２５０を形成する。このトレンチマスク酸化膜２５０上にレジスト２５１を塗布し、写真工程を経て、レジスト２５１をパターニングする。このパターニングによって、ゲート電極膜１６７を形成する位置に開口部が形成される（図３０（ｃ））。レジスト２５１をマスクとしたＲＩＥ等の異方性エッチングによって、トレンチマスク酸化膜２５０をエッチングした後、レジスト２５１を除去する。続いて、トレンチマスク酸化膜２５０をマスクとしたＲＩＥ等の異方性エッチングによって、Ｐ型エピタキシャル層２４９およびＮ型層１６２を所定の位置（Ｐ型エピタキシャル層２４９とＮ型層１６２の境界位置よりも下）までエッチングし、トレンチ２５２を形成する（図３１（ａ））。   Subsequently, a trench mask oxide film 250 made of a CVD oxide film or the like is formed on the P-type epitaxial layer 249. A resist 251 is applied on the trench mask oxide film 250, and the resist 251 is patterned through a photographic process. By this patterning, an opening is formed at a position where the gate electrode film 167 is formed (FIG. 30C). After the trench mask oxide film 250 is etched by anisotropic etching such as RIE using the resist 251 as a mask, the resist 251 is removed. Subsequently, the P-type epitaxial layer 249 and the N-type layer 162 are moved from a predetermined position (from the boundary position between the P-type epitaxial layer 249 and the N-type layer 162) by anisotropic etching such as RIE using the trench mask oxide film 250 as a mask. To the bottom) to form trenches 252 (FIG. 31A).

続いて、トレンチマスク酸化膜２５０を除去した後（さらにダメージ層除去を行うことがより望ましい）、トレンチ２５２の側壁および底面とＰ型エピタキシャル層２４９の表面上にゲート酸化膜１６６（または酸窒化膜）を形成する。ゲート酸化膜１６６の膜厚は例えば１００ｎｍである。さらに、ＣＶＤ等によって、トレンチ２５２を埋めるようにポリシリコン等の電極材料をゲート酸化膜１６６上に堆積することによって、ゲート電極膜１６７を形成する（図３１（ｂ））。   Subsequently, after removing the trench mask oxide film 250 (more preferably, the damage layer is removed), the gate oxide film 166 (or oxynitride film) is formed on the sidewall and bottom surface of the trench 252 and the surface of the P-type epitaxial layer 249. ). The film thickness of the gate oxide film 166 is, for example, 100 nm. Further, a gate electrode film 167 is formed by depositing an electrode material such as polysilicon on the gate oxide film 166 so as to fill the trench 252 by CVD or the like (FIG. 31B).

続いて、ゲート電極膜１６７上にレジストを塗布し、写真工程を経て、ゲート電極配線と接触する位置のポリシリコンを残すようにレジストをパターニングする（図示せず）。レジストをマスクとしたＲＩＥ等のエッチングによって、ゲート酸化膜１６６が露出するまでゲート電極膜１６７をエッチングした後、レジストを除去する。トレンチ内部に残ったポリシリコンによってゲート電極膜１６７が構成される。続いて、チャネル部のしきい値電圧を調整するため、Ｂ（ボロン）等のＰ型不純物をＰ型エピタキシャル層２４９の表面に注入し、注入領域２５３を形成する（図３１（ｃ））。   Subsequently, a resist is applied on the gate electrode film 167, and the resist is patterned so as to leave polysilicon at a position in contact with the gate electrode wiring through a photographic process (not shown). The gate electrode film 167 is etched by etching such as RIE using the resist as a mask until the gate oxide film 166 is exposed, and then the resist is removed. The gate electrode film 167 is constituted by polysilicon remaining in the trench. Subsequently, in order to adjust the threshold voltage of the channel portion, a P-type impurity such as B (boron) is implanted into the surface of the P-type epitaxial layer 249 to form an implantation region 253 (FIG. 31C).

続いて、アニール等の熱処理を行うと、注入領域２５３中の不純物が拡散して、Ｐ型ボディ領域１６４が形成される（図３２（ａ））。さらに、オーミック領域１０６を形成するため、レジスト２５４をゲート酸化膜１６６およびゲート電極膜１６７上に塗布し、写真工程を経て、レジスト２５４をパターニングする。このパターニングによって、オーミック領域１０６を形成する位置に開口部が形成される。続いて、レジスト２５４をマスクとしたイオン注入によって、Ｂ（ボロン）等のＰ型不純物をＰ型ボディ領域１６４の表面に注入し、注入領域２５５を形成する（図３２（ｂ））。   Subsequently, when heat treatment such as annealing is performed, impurities in the implantation region 253 are diffused to form a P-type body region 164 (FIG. 32A). Further, in order to form the ohmic region 106, a resist 254 is applied on the gate oxide film 166 and the gate electrode film 167, and the resist 254 is patterned through a photographic process. By this patterning, an opening is formed at a position where the ohmic region 106 is formed. Subsequently, a P-type impurity such as B (boron) is implanted into the surface of the P-type body region 164 by ion implantation using the resist 254 as a mask to form an implantation region 255 (FIG. 32B).

レジスト２５４を除去した後、ソース領域１６５を形成するため、レジスト２５６をゲート酸化膜１６６上に塗布し、写真工程を経て、レジスト２５６をパターニングする。このパターニングによって、注入領域２５５がマスクされ、ソース領域１６５を形成する位置に開口部が形成される。続いて、レジスト２５６をマスクとしたイオン注入によって、Ｐ（リン）やＡｓ（砒素）等のＮ型不純物をＰ型ボディ領域１６４の表面に注入し、注入領域２５７を形成する（図３２（ｃ））。   After removing the resist 254, in order to form the source region 165, the resist 256 is applied on the gate oxide film 166, and the resist 256 is patterned through a photographic process. By this patterning, the implantation region 255 is masked, and an opening is formed at a position where the source region 165 is formed. Subsequently, N-type impurities such as P (phosphorus) and As (arsenic) are implanted into the surface of the P-type body region 164 by ion implantation using the resist 256 as a mask to form an implantation region 257 (FIG. 32C). )).

レジスト２５６を除去した後、アニール等の熱処理を行うと、注入領域２５５および２５７中の不純物が拡散して、オーミック領域１０６およびソース領域１６５が形成される。オーミック領域１０６およびソース領域１６５の表面不純物濃度は、ソース電極膜１６９とオーミック接合を形成する程度の高濃度である。続いて、ＣＶＤ酸化膜等をゲート酸化膜１６６およびゲート電極膜１６７上に堆積し、層間絶縁膜１６８を形成する。さらに、レジスト２５８を層間絶縁膜１６８上に塗布し、写真工程を経て、レジスト２５８をパターニングする。このパターニングによって、ソース電極膜１６９とオーミック領域１０６およびソース領域１６５とを接触させるための開口部が形成される（図３３（ａ））。   When the heat treatment such as annealing is performed after the resist 256 is removed, the impurities in the implantation regions 255 and 257 are diffused, and the ohmic region 106 and the source region 165 are formed. The surface impurity concentrations of the ohmic region 106 and the source region 165 are high enough to form an ohmic junction with the source electrode film 169. Subsequently, a CVD oxide film or the like is deposited on the gate oxide film 166 and the gate electrode film 167 to form an interlayer insulating film 168. Further, a resist 258 is applied on the interlayer insulating film 168, and the resist 258 is patterned through a photographic process. By this patterning, an opening for bringing the source electrode film 169 into contact with the ohmic region 106 and the source region 165 is formed (FIG. 33A).

続いて、レジスト２５８をマスクとして層間絶縁膜１６８およびゲート酸化膜１６６をエッチングした後、レジスト２５８を除去する（図３３（ｂ））。露出したオーミック領域１０６、ソース領域１６５、および層間絶縁膜１６８上に、スパッタリング等によってＡｌ等の電極材料を堆積し、ソース電極膜１６９を形成する。ソース電極膜１６９上に図示せぬレジストを塗布し、写真工程によるレジストのパターニングを経て、エッチングによってソース電極配線およびゲート電極配線を形成する。また、ドレイン層１０１の裏面上に、スパッタリング等によってＴｉ等の電極材料を堆積し、ドレイン電極膜１１２を形成する（図３３（ｃ））。   Subsequently, the interlayer insulating film 168 and the gate oxide film 166 are etched using the resist 258 as a mask, and then the resist 258 is removed (FIG. 33B). An electrode material such as Al is deposited on the exposed ohmic region 106, source region 165, and interlayer insulating film 168 by sputtering or the like to form a source electrode film 169. A resist (not shown) is applied on the source electrode film 169, and after patterning the resist by a photographic process, a source electrode wiring and a gate electrode wiring are formed by etching. Further, an electrode material such as Ti is deposited on the back surface of the drain layer 101 by sputtering or the like to form the drain electrode film 112 (FIG. 33C).

次に、本発明の第６の実施形態について説明する。図３４は、本実施形態による半導体装置１ｉの断面構造を示している。本実施形態による半導体装置１ｉもトレンチゲート型ＭＯＳＦＥＴである。図において、図１７および図２７と構造を区別しない部分には同一の符号を付与している。Ｐ型ボディ領域１６４の表面から、Ｐ型ボディ領域１６４を貫通してＮ型層１７１の内部に到達する深さまで形成されたトレンチの表面にゲート酸化膜１６６が形成され、ゲート酸化膜１６６の表面上に、トレンチを埋めるようにゲート電極膜１６７が形成されている。本実施形態の半導体装置１ｉにおいても、中間層１２２を設けたことにより、飽和電流を増加させることができる。   Next, a sixth embodiment of the present invention will be described. FIG. 34 shows a cross-sectional structure of the semiconductor device 1 i according to the present embodiment. The semiconductor device 1i according to the present embodiment is also a trench gate type MOSFET. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIGS. 17 and 27. A gate oxide film 166 is formed on the surface of the trench formed from the surface of the P-type body region 164 to a depth reaching the inside of the N-type layer 171 through the P-type body region 164, and the surface of the gate oxide film 166. On top of this, a gate electrode film 167 is formed so as to fill the trench. Also in the semiconductor device 1 i of this embodiment, the saturation current can be increased by providing the intermediate layer 122.

次に、本発明の第７の実施形態について説明する。図３５は、本実施形態による半導体装置１ｊの断面構造を示している。本実施形態による半導体装置１ｊはトレンチゲート型ＩＧＢＴである。図において、図２３および図２７と構造を区別しない部分には同一の符号を付与している。図２３の中間層１０２、Ｐ型層１１３、エミッタ電極膜１４３の各々に対応して中間層１７２、Ｐ型層１７３、エミッタ電極膜１７４が形成されている。本実施形態の半導体装置１ｉにおいても、中間層１７２を設けたことにより、飽和電流を増加させることができる。   Next, a seventh embodiment of the present invention will be described. FIG. 35 shows a cross-sectional structure of the semiconductor device 1j according to the present embodiment. The semiconductor device 1j according to the present embodiment is a trench gate type IGBT. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIGS. 23 and 27. An intermediate layer 172, a P-type layer 173, and an emitter electrode film 174 are formed corresponding to each of the intermediate layer 102, the P-type layer 113, and the emitter electrode film 143 in FIG. Also in the semiconductor device 1 i of this embodiment, the saturation current can be increased by providing the intermediate layer 172.

次に、本発明の第８の実施形態について説明する。図３６は、本実施形態による半導体装置１ｋの断面構造を示している。本実施形態による半導体装置１ｋは、トレンチゲート構造を有する裏面ショットキー接合型ＩＧＢＴである。図において、図２５および図３５と構造を区別しない部分には同一の符号を付与している。本実施形態の半導体装置１ｋにおいても、中間層１７２を設けたことにより、飽和電流を増加させることができる。   Next, an eighth embodiment of the present invention will be described. FIG. 36 shows a cross-sectional structure of the semiconductor device 1k according to the present embodiment. The semiconductor device 1k according to the present embodiment is a back surface Schottky junction type IGBT having a trench gate structure. In the figure, the same reference numerals are given to portions that do not distinguish the structure from FIG. 25 and FIG. Also in the semiconductor device 1k of this embodiment, the saturation current can be increased by providing the intermediate layer 172.

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、上述した説明で用いた不純物濃度や膜厚等の値は一例に過ぎず、半導体装置の仕様に応じて変更が可能である。また、上述した実施形態においては、第１導電型をＮ型、第２導電型をＰ型として説明を行ったが、第１導電型をＰ型、第２導電型をＮ型としてもよい。   As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to these embodiments, and includes design changes and the like without departing from the gist of the present invention. . For example, the values such as impurity concentration and film thickness used in the above description are merely examples, and can be changed according to the specifications of the semiconductor device. In the above-described embodiments, the first conductivity type is N type and the second conductivity type is P type. However, the first conductivity type may be P type and the second conductivity type may be N type.

本発明の第1の実施形態による半導体装置の断面構造を示す断面図である。1 is a cross-sectional view showing a cross-sectional structure of a semiconductor device according to a first embodiment of the present invention. 第１の実施形態の変形例による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the modification of 1st Embodiment. 数値計算に用いたモデルの断面図である。It is sectional drawing of the model used for the numerical calculation. 数値計算の結果を示すグラフである。It is a graph which shows the result of numerical calculation. 数値計算に用いたモデルの断面図である。It is sectional drawing of the model used for the numerical calculation. 数値計算の結果を示すグラフである。It is a graph which shows the result of numerical calculation. 数値計算の結果を示すグラフである。It is a graph which shows the result of numerical calculation. 従来のスーパージャンクション構造における電界分布を説明するための参考図である。It is a reference figure for demonstrating electric field distribution in the conventional super junction structure. 第１の実施形態によるスーパージャンクション構造における電界分布を説明するための参考図である。It is a reference figure for explaining electric field distribution in a super junction structure by a 1st embodiment. キャリア量とドリフト抵抗の関係を示す参考図である。It is a reference diagram showing the relationship between the carrier amount and the drift resistance. 第１の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 1st Embodiment. 第１の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 1st Embodiment. 第１の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 1st Embodiment. 第１の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 1st Embodiment. 第１の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 1st Embodiment. 第１の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 1st Embodiment. 本発明の第２の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 2nd Embodiment of this invention. 第２の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 2nd Embodiment. 第２の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 2nd Embodiment. 第２の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 2nd Embodiment. 第２の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 2nd Embodiment. 第２の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 2nd Embodiment. 本発明の第３の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 3rd Embodiment of this invention. 第３の実施形態の変形例による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the modification of 3rd Embodiment. 本発明の第４の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 4th Embodiment of this invention. 第４の実施形態の変形例による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the modification of 4th Embodiment. 本発明の第５の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 5th Embodiment of this invention. 第５の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 5th Embodiment. 第５の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 5th Embodiment. 第５の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 5th Embodiment. 第５の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 5th Embodiment. 第５の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 5th Embodiment. 第５の実施形態による半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device by 5th Embodiment. 本発明の第６の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 6th Embodiment of this invention. 本発明の第７の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 7th Embodiment of this invention. 本発明の第８の実施形態による半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the semiconductor device by the 8th Embodiment of this invention. 従来の半導体装置の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the conventional semiconductor device.

符号の説明Explanation of symbols

１ａ、１ｂ、１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，４ 半導体装置、１０１，４０１ ドレイン層、１０２，１２２，１６１，１７２ 中間層、１０３，１２１，１６２，１７１，４０２ Ｎ型層、１０４，１１３，１２３，１６３，１７３，４０３ Ｐ型層、１０５，１２４，１６４，４０４ Ｐ型ボディ領域、１０６，４０５ オーミック領域、１０７，１６５，４０６ ソース領域、１０８，１６６，４０７ ゲート酸化膜、１０９，１６７，４０８ ゲート電極膜、１１０，１６８，４０９ 層間絶縁膜、１１１，１６９，４１０ ソース電極膜、１１２，４１１ ドレイン電極膜、２０１，２１０，２２１，２４１，２４５ Ｎ型エピタキシャル層、２０２，２０６，２２６，２４９ Ｐ型エピタキシャル層、２０３，２０７，２２２，２４２，２４６，２５０ トレンチマスク酸化膜、２０４，２０８，２１１，２１２，２１４，２１６，２２３，２２７，２２９，２３１，２３３，２４３，２４７，２５１，２５４，２５６，２５８ レジスト、２０５，２０９，２２４，２２５，２４４，２４８，２５２ トレンチ、２１３，２１５，２２８，２３０，２３２，２５３，２５５，２５７ 注入領域、１４１ コレクタ層、１４２ エミッタ領域、１４３，１７４ エミッタ電極膜、１４４，１５１ コレクタ電極膜

1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i, 1j, 1k, 4 Semiconductor device, 101, 401 Drain layer, 102, 122, 161, 172 Intermediate layer, 103, 121, 162, 171, 402 N-type layer, 104, 113, 123, 163, 173, 403 P-type layer, 105, 124, 164, 404 P-type body region, 106, 405 Ohmic region, 107, 165, 406 Source region, 108, 166 407 Gate oxide film, 109, 167, 408 Gate electrode film, 110, 168, 409 Interlayer insulating film, 111, 169, 410 Source electrode film, 112, 411 Drain electrode film, 201, 210, 221, 241, 245 N-type Epitaxial layer, 202, 206, 226, 249 P-type epitaxial layer, 203, 207, 2 2,242,246,250 Trench mask oxide film, 204,208, 211,212,214,216,223,227,229,231,233,243,247,251,254,256,258 resist, 205,209 , 224, 225, 244, 248, 252 trench, 213, 215, 228, 230, 232, 253, 255, 257 implantation region, 141 collector layer, 142 emitter region, 143, 174 emitter electrode film, 144, 151 collector electrode film

Claims (9)

第１導電型の半導体を含み、動作時の電流の主経路となる第1の半導体層と、第２導電型の半導体で溝を埋めることにより形成された第２の半導体層とが、前記電流の流路を横切る方向に交互に並ぶように形成された半導体装置において、
前記第1の半導体層と前記第２の半導体層との間に、前記第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を備えたことを特徴とする半導体装置。 A first semiconductor layer including a first conductivity type semiconductor and serving as a main path of current during operation, and a second semiconductor layer formed by filling a groove with a second conductivity type semiconductor include the current In the semiconductor device formed so as to be alternately arranged in the direction across the flow path of
A semiconductor device comprising an intermediate layer including a semiconductor of a first conductivity type having an impurity concentration lower than that of the first semiconductor layer between the first semiconductor layer and the second semiconductor layer. . 前記第1の半導体層は、前記中間層に形成された溝の表面に形成されており、前記第２の半導体層は、前記第1の半導体層と隔てて前記中間層に形成された溝の表面に形成されていることを特徴とする請求項１に記載の半導体装置。   The first semiconductor layer is formed on a surface of a groove formed in the intermediate layer, and the second semiconductor layer is separated from the first semiconductor layer by a groove formed in the intermediate layer. The semiconductor device according to claim 1, wherein the semiconductor device is formed on a surface. 前記中間層は、前記第1の半導体層に形成された溝の表面に形成されており、前記第２の半導体層は、前記中間層に形成された溝の表面に形成されていることを特徴とする請求項１に記載の半導体装置。   The intermediate layer is formed on a surface of a groove formed in the first semiconductor layer, and the second semiconductor layer is formed on a surface of a groove formed in the intermediate layer. The semiconductor device according to claim 1. 前記第１の半導体層および前記第２の半導体層と接するように前記中間層の表面領域に形成され、または前記第１の半導体層、前記第２の半導体層、および前記中間層の表面を被覆するように形成された、第２導電型の半導体を含むボディ領域と、
前記第１の半導体層、前記第２の半導体層、および前記中間層によって前記ボディ領域と隔てられて、前記第１の半導体層の表面上に形成された、前記第1の半導体層よりも不純物濃度の高い第1導電型の半導体を含む第３の半導体層と、
前記ボディ領域の表面領域において、前記第1の半導体層よりも不純物濃度の高い第１導電型の半導体を含む半導体領域と、
絶縁膜を隔てて前記ボディ領域と隣接する第１の電極と、
前記第２の半導体層および前記半導体領域上に形成された第２の電極と、
前記第３の半導体層上に形成された第３の電極と、
を備えたことを特徴とする請求項２または請求項３に記載の半導体装置。 Formed in a surface region of the intermediate layer so as to be in contact with the first semiconductor layer and the second semiconductor layer, or covers the surfaces of the first semiconductor layer, the second semiconductor layer, and the intermediate layer A body region including a second conductivity type semiconductor formed so as to
Impurities than the first semiconductor layer formed on the surface of the first semiconductor layer, separated from the body region by the first semiconductor layer, the second semiconductor layer, and the intermediate layer A third semiconductor layer including a semiconductor having a high concentration of the first conductivity type;
A semiconductor region including a first conductivity type semiconductor having an impurity concentration higher than that of the first semiconductor layer in the surface region of the body region;
A first electrode adjacent to the body region across an insulating film;
A second electrode formed on the second semiconductor layer and the semiconductor region;
A third electrode formed on the third semiconductor layer;
The semiconductor device according to claim 2, further comprising: 前記第２の半導体層および前記第３の半導体層は、前記中間層によって隔てられていることを特徴とする請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein the second semiconductor layer and the third semiconductor layer are separated by the intermediate layer. 前記第１の半導体層および前記第２の半導体層と接するように前記中間層の表面領域に形成され、または前記第１の半導体層、前記第２の半導体層、および前記中間層の表面を被覆するように形成された、第２導電型の半導体を含むボディ領域と、
前記第１の半導体層、前記第２の半導体層、および前記中間層によって前記ボディ領域と隔てられて、前記第１の半導体層の表面上に形成された、第２導電型の半導体を含む第３の半導体層と、
前記ボディ領域の表面領域において、前記第1の半導体層よりも不純物濃度の高い第１導電型の半導体を含む半導体領域と、
絶縁膜を隔てて前記ボディ領域と隣接する第１の電極と、
前記第２の半導体層および前記半導体領域上に形成された第２の電極と、
前記第３の半導体層上に形成された第３の電極と、
を備え、前記第２の半導体層および前記第３の半導体層は、前記中間層によって隔てられている
ことを特徴とする請求項２または請求項３に記載の半導体装置。 Formed in a surface region of the intermediate layer so as to be in contact with the first semiconductor layer and the second semiconductor layer, or covers the surfaces of the first semiconductor layer, the second semiconductor layer, and the intermediate layer A body region including a second conductivity type semiconductor formed so as to
A second conductive type semiconductor formed on the surface of the first semiconductor layer and separated from the body region by the first semiconductor layer, the second semiconductor layer, and the intermediate layer; 3 semiconductor layers;
A semiconductor region including a first conductivity type semiconductor having an impurity concentration higher than that of the first semiconductor layer in the surface region of the body region;
A first electrode adjacent to the body region across an insulating film;
A second electrode formed on the second semiconductor layer and the semiconductor region;
A third electrode formed on the third semiconductor layer;
The semiconductor device according to claim 2, wherein the second semiconductor layer and the third semiconductor layer are separated from each other by the intermediate layer. 前記第１の半導体層および前記第２の半導体層と接するように前記中間層の表面領域に形成され、または前記第１の半導体層、前記第２の半導体層、および前記中間層の表面を被覆するように形成された、第２導電型の半導体を含むボディ領域と、
前記ボディ領域の表面領域において、前記第1の半導体層よりも不純物濃度の高い第１導電型の半導体を含む半導体領域と、
絶縁膜を隔てて前記ボディ領域と隣接する第１の電極と、
前記第２の半導体層および前記半導体領域上に形成された第２の電極と、
前記第１および第２の電極が形成された表面とは反対側の前記第１の半導体層の表面上に形成された、前記第１の半導体層とショットキー接合を形成する第３の電極と、
を備え、前記第２の半導体層および前記第３の電極は、前記中間層によって隔てられている
ことを特徴とする請求項２または請求項３に記載の半導体装置。 Formed in a surface region of the intermediate layer so as to be in contact with the first semiconductor layer and the second semiconductor layer, or covers the surfaces of the first semiconductor layer, the second semiconductor layer, and the intermediate layer A body region including a second conductivity type semiconductor formed so as to
A semiconductor region including a first conductivity type semiconductor having an impurity concentration higher than that of the first semiconductor layer in the surface region of the body region;
A first electrode adjacent to the body region across an insulating film;
A second electrode formed on the second semiconductor layer and the semiconductor region;
A third electrode forming a Schottky junction with the first semiconductor layer formed on the surface of the first semiconductor layer opposite to the surface on which the first and second electrodes are formed; ,
The semiconductor device according to claim 2, wherein the second semiconductor layer and the third electrode are separated by the intermediate layer. 第１導電型の半導体を含む第1の半導体層と、第２導電型の半導体で溝を埋めることにより形成された第２の半導体層とが、電流の流路を横切る方向に交互に並ぶように形成された半導体装置の製造方法において、
前記第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を形成する工程と、
前記中間層をエッチングし、第１の溝を形成する工程と、
第２導電型の半導体によって前記第１の溝を埋めることにより、前記第２の半導体層を形成する工程と、
前記中間層をエッチングし、前記第１の溝と隔てて第２の溝を形成する工程と、
前記中間層よりも不純物濃度が高い第１導電型の半導体によって前記第２の溝を埋めることにより、前記第1の半導体層を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 The first semiconductor layer including the first conductivity type semiconductor and the second semiconductor layer formed by filling the groove with the second conductivity type semiconductor are alternately arranged in a direction crossing the current flow path. In the manufacturing method of the semiconductor device formed in
Forming an intermediate layer including a first conductivity type semiconductor having an impurity concentration lower than that of the first semiconductor layer;
Etching the intermediate layer to form a first groove;
Forming the second semiconductor layer by filling the first groove with a second conductivity type semiconductor;
Etching the intermediate layer to form a second groove apart from the first groove;
Forming the first semiconductor layer by filling the second trench with a first conductivity type semiconductor having a higher impurity concentration than the intermediate layer;
A method for manufacturing a semiconductor device, comprising: 第１導電型の半導体を含む第1の半導体層と、第２導電型の半導体で溝を埋めることにより形成された第２の半導体層とが、電流の流路を横切る方向に交互に並ぶように形成された半導体装置の製造方法において、
前記第1の半導体層を形成する工程と、
前記第1の半導体層をエッチングし、第１の溝を形成する工程と、
前記第1の半導体層よりも不純物濃度の低い第１導電型の半導体を含む中間層を前記第１の溝の表面に形成すると共に、前記中間層に第２の溝を形成する工程と、
第２導電型の半導体によって前記第２の溝を埋めることにより、前記第２の半導体層を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。

The first semiconductor layer including the first conductivity type semiconductor and the second semiconductor layer formed by filling the groove with the second conductivity type semiconductor are alternately arranged in a direction crossing the current flow path. In the manufacturing method of the semiconductor device formed in
Forming the first semiconductor layer; and
Etching the first semiconductor layer to form a first groove;
Forming an intermediate layer including a first conductivity type semiconductor having a lower impurity concentration than the first semiconductor layer on the surface of the first groove, and forming a second groove in the intermediate layer;
Forming the second semiconductor layer by filling the second groove with a second conductivity type semiconductor;
A method for manufacturing a semiconductor device, comprising:

JP2005115548A 2005-04-13 2005-04-13 Semiconductor device and manufacturing method thereof Active JP4755439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005115548A JP4755439B2 (en) 2005-04-13 2005-04-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005115548A JP4755439B2 (en) 2005-04-13 2005-04-13 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006294968A true JP2006294968A (en) 2006-10-26
JP4755439B2 JP4755439B2 (en) 2011-08-24

Family

ID=37415201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005115548A Active JP4755439B2 (en) 2005-04-13 2005-04-13 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4755439B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122486A1 (en) * 2008-03-31 2009-10-08 三菱電機株式会社 Semiconductor device
US7635622B2 (en) 2006-08-11 2009-12-22 Denso Corporation Method for manufacturing a vertical transistor that includes a super junction structure
JP2011210780A (en) * 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd GaN-MIS TRANSISTOR, GaN-IGBT AND METHOD FOR MANUFACTURING THEM
US8089094B2 (en) 2008-05-15 2012-01-03 Fuji Electric Co., Ltd. Semiconductor device
CN103208509A (en) * 2012-01-16 2013-07-17 世界先进积体电路股份有限公司 Semiconductor device and production method thereof
JP2013140935A (en) * 2012-01-05 2013-07-18 Vanguard Internatl Semiconductor Corp Semiconductor device and method of manufacturing the same
CN109449209A (en) * 2018-10-30 2019-03-08 深圳市福瑞禧科技发展有限公司 Power device and preparation method thereof
CN114464670A (en) * 2022-04-11 2022-05-10 江苏长晶科技股份有限公司 Super-junction MOSFET with ultralow specific conductance and preparation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040822A (en) * 1998-07-24 2000-02-08 Fuji Electric Co Ltd Superjunction semiconductor element and its manufacture
JP2001168327A (en) * 1999-12-09 2001-06-22 Hitachi Ltd Semiconductor device and power switching drive system provided with the same
JP2001196573A (en) * 1999-10-28 2001-07-19 Denso Corp Semiconductor substrate and manufacturing method therefor
JP2004064051A (en) * 2002-06-05 2004-02-26 Shindengen Electric Mfg Co Ltd Transistor, its manufacturing method, and diode
JP2004134714A (en) * 2002-08-13 2004-04-30 Fuji Electric Device Technology Co Ltd Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040822A (en) * 1998-07-24 2000-02-08 Fuji Electric Co Ltd Superjunction semiconductor element and its manufacture
JP2001196573A (en) * 1999-10-28 2001-07-19 Denso Corp Semiconductor substrate and manufacturing method therefor
JP2001168327A (en) * 1999-12-09 2001-06-22 Hitachi Ltd Semiconductor device and power switching drive system provided with the same
JP2004064051A (en) * 2002-06-05 2004-02-26 Shindengen Electric Mfg Co Ltd Transistor, its manufacturing method, and diode
JP2004134714A (en) * 2002-08-13 2004-04-30 Fuji Electric Device Technology Co Ltd Semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858475B2 (en) 2006-08-11 2010-12-28 Denso Corporation Method for manufacturing a vertical transistor that includes a super junction structure
US7635622B2 (en) 2006-08-11 2009-12-22 Denso Corporation Method for manufacturing a vertical transistor that includes a super junction structure
US8829564B2 (en) 2008-03-31 2014-09-09 Mitsubishi Electric Corporation Semiconductor device including an IGBT
JPWO2009122486A1 (en) * 2008-03-31 2011-07-28 三菱電機株式会社 Semiconductor device
US8507945B2 (en) 2008-03-31 2013-08-13 Mitsubishi Electric Corporation Semiconductor device including an insulated gate bipolar transistor (IGBT)
WO2009122486A1 (en) * 2008-03-31 2009-10-08 三菱電機株式会社 Semiconductor device
US8089094B2 (en) 2008-05-15 2012-01-03 Fuji Electric Co., Ltd. Semiconductor device
JP2011210780A (en) * 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd GaN-MIS TRANSISTOR, GaN-IGBT AND METHOD FOR MANUFACTURING THEM
JP2013140935A (en) * 2012-01-05 2013-07-18 Vanguard Internatl Semiconductor Corp Semiconductor device and method of manufacturing the same
TWI487110B (en) * 2012-01-05 2015-06-01 Vanguard Int Semiconduct Corp Semiconductor device and fabricating method thereof
EP2613357A3 (en) * 2012-01-05 2017-05-03 Vanguard International Semiconductor Corporation Field-effect transistor and manufacturing method thereof
CN103208509A (en) * 2012-01-16 2013-07-17 世界先进积体电路股份有限公司 Semiconductor device and production method thereof
CN109449209A (en) * 2018-10-30 2019-03-08 深圳市福瑞禧科技发展有限公司 Power device and preparation method thereof
CN114464670A (en) * 2022-04-11 2022-05-10 江苏长晶科技股份有限公司 Super-junction MOSFET with ultralow specific conductance and preparation method thereof
CN114464670B (en) * 2022-04-11 2022-07-01 江苏长晶科技股份有限公司 Super-junction MOSFET with ultra-low specific conductance and preparation method thereof

Also Published As

Publication number Publication date
JP4755439B2 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
US11804520B2 (en) Semiconductor device
JP5728992B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN102403356B (en) Semiconductor device
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
JP4564510B2 (en) Power semiconductor device
US7595241B2 (en) Method for fabricating silicon carbide vertical MOSFET devices
JP4683075B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP4456013B2 (en) Semiconductor device
US6465844B2 (en) Power semiconductor device and method of manufacturing the same
KR100731141B1 (en) Semiconductor device and method for fabricating the same
WO2015049838A1 (en) Silicon carbide semiconductor device
US20130240947A1 (en) Semiconductor device
US20050218472A1 (en) Semiconductor device manufacturing method thereof
JP4755439B2 (en) Semiconductor device and manufacturing method thereof
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP2008124346A (en) Power semiconductor element
JP2012023272A (en) Semiconductor device
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
JP3998454B2 (en) Power semiconductor device
KR102100863B1 (en) SiC MOSFET power semiconductor device
JP6976286B2 (en) Semiconductor device
JP2023110083A (en) Method for manufacturing grid
JP2009038214A (en) Semiconductor device
CN114203825B (en) Vertical silicon carbide power MOSFET device and manufacturing method thereof
JP2004200441A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4755439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150