JP2006294013A - 制御プログラム開発支援装置 - Google Patents

制御プログラム開発支援装置 Download PDF

Info

Publication number
JP2006294013A
JP2006294013A JP2006071886A JP2006071886A JP2006294013A JP 2006294013 A JP2006294013 A JP 2006294013A JP 2006071886 A JP2006071886 A JP 2006071886A JP 2006071886 A JP2006071886 A JP 2006071886A JP 2006294013 A JP2006294013 A JP 2006294013A
Authority
JP
Japan
Prior art keywords
subroutine
program
control
memory
programs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006071886A
Other languages
English (en)
Other versions
JP5019021B2 (ja
Inventor
Yasuhiro Kitamura
安宏 北村
Yasutaka Fujiwara
靖卓 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2006071886A priority Critical patent/JP5019021B2/ja
Publication of JP2006294013A publication Critical patent/JP2006294013A/ja
Application granted granted Critical
Publication of JP5019021B2 publication Critical patent/JP5019021B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】あるプログラムモジュール内に使用されているメモリが他のサブルーチンプログラムやサブルーチンプログラムでないプログラムモジュールでも使用されているかどうかを一目で理解できるような表示を提供できる制御プログラム開発支援装置を提供すること。
【解決手段】制御プログラムを読み出し、使用されているメモリアドレスのサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムを呼び出すプログラムモジュール間での重複使用状況を解析する解析手段と、解析手段で解析した結果を表示する解析結果表示手段とを備え、サブルーチンプログラム毎に他のサブルーチンプログラムやサブルーチンプログラムを呼び出すプログラムモジュールとの使用メモリアドレスの重複使用状況を表示可能とする。
【選択図】図9

Description

本発明は、プログラマブル・コントローラ(以下、PLCと言う)の制御プログラム(ユーザプログラム)を開発する場合等に好適な制御プログラム開発支援装置に関するものである。
PLCで実行される制御プログラム(ユーザプログラム)の作成を支援するものとして制御プログラム開発支援装置(以下、開発支援装置)が知られている。この開発支援装置を使ってユーザプログラムを作成する際には、既存プログラムの流用がしばしば行なわれる。
通常、ユーザプログラムは、複数のプログラムモジュールから構成されており、さらには、あるプログラムモジュール内において他のプログラムモジュールをサブルーチンプログラムとして呼び出すように構成されることがある。このようなサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムでない(サブルーチンプログラムを呼び出す側)プログラムモジュール間で共通に参照されるメモリアドレスが存在する。
このように異なるプログラムモジュール間で共通に参照されるメモリアドレスが存在する場合は、そのプログラムモジュールを流用する際は注意が必要となる。これを怠ると、予期せぬ誤動作の原因となる。
あるメモリアドレスがユーザプログラム内のどこに使用されているか検索するためのものとしては、クロスリファレンスと称される参照テーブルが知られている。なお、クロスリファレンスを利用する検索については、各種の公知技術が知られている(例えば、特許文献1参照)。
クロスリファレンス表示例が図14に示されている。この例では、メモリアドレス「A200.11」がプログラム名「新規プログラム1」なるプログラムを構成するセクション名「セクション1」なるプログラムモジュール内で使用されていることを示している。さらに、そのプログラムモジュール内の使用場所として、プログラムアドレスが「0」であり、命令語「LD」のオペランドとして使用されていることを表している。
特開2003−243269公報
しかしながら、従来のクロスリファレンス表示は、あるメモリアドレスが使用されているプログラムモジュールの名称やプログラムモジュール内での使用場所等を当該メモリアドレスを行の先頭として同一行に並べて表示するというメモリアドレス中心の表示となっている。したがって、あるサブルーチンプログラム内で使用されているメモリが他のサブルーチンプログラムやサブルーチンプログラムを呼び出す側のプログラムモジュールでも使用されているかどうかを一目で理解できるものではなかったため、使い勝手が悪いと言う問題点が指摘されている。
この発明は、上述の問題点に着目してなされたものであり、その目的とするところは、あるプログラムモジュール内に使用されているメモリが他のサブルーチンプログラムやサブルーチンプログラムを呼び出す側のプログラムモジュールでも使用されているかどうかを一目で理解できるような表示を提供できる制御プログラム開発支援装置を提供することにある。
本発明の制御プログラム開発支援装置は、複数のプログラムモジュールと複数のサブルーチンプログラムで構成される制御プログラムを解析する制御プログラムの開発支援装置であって、制御プログラムを読み出し、使用されているメモリアドレスのサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムを呼び出すプログラムモジュール間での重複使用状況を解析する解析手段と、解析手段で解1析した結果を表示する解析結果表示手段とを備え、サブルーチンプログラム毎に他のサブルーチンプログラムやサブルーチンプログラムを呼び出すプログラムモジュールとの使用メモリアドレスの重複使用状況を表示可能とする、ことを特徴とするものである。
このような構成によれば、あるプログラムモジュール内に使用されているメモリが他のサブルーチンプログラムやサブルーチンプログラムを呼び出す側のプログラムモジュールでも使用されているかどうかを一目で理解できるような表示をユーザに提供することができる。
本発明の好ましい実施の形態においては、解析手段は、使用メモリアドレスの重複使用状況を解析する場合、重複使用されるメモリアドレスのサイズを抽出し、解析結果表示手段は、解析手段で抽出された重複使用メモリアドレスのサイズをサブルーチンプログラム名と共に表示するようにしてもよい。
このような構成によれば、どのサブルーチンプログラムとの間でどの程度のメモリ容量が重複しようされているかをユーザは表示に基づいて的確に把握することができる。
別の一面から見た本発明は、そのような開発支援装置をパソコンに実現させることができるコンピュータプログラムとして把握することもできる。
本発明によれば、あるプログラムモジュール内に使用されているメモリが他のサブルーチンプログラムやサブルーチンプログラムでないプログラムモジュールでも使用されているかどうかを一目で理解できるような表示をユーザに提供することができる。
以下に、この発明に係る制御プログラム開発支援装置の好適な実施の一形態を添付図面を参照しながら詳細に説明する。
本発明の制御プログラム開発支援装置は、例えばパソコンに所定のアプリケーションソフトをインストールすることによって実現することができる。ここで、パソコンのハードウェア構成については種々の文献において周知であるから、この明細書においては詳細な説明は省略する。
サブルーチンでのメモリ使用状況の説明図が図1に示されている。PLCのプログラムは、複数のプログラムモジュールから構成されており、さらには、あるプログラムモジュール内において他のプログラムモジュールをサブルーチンプログラムとして読み出すように構成されることがある。このようなサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムを呼び出す側のプログラムモジュール間で共通に参照されるメモリアドレスが存在する。
サブルーチン間でのメモリ使用状況の説明図が図1に示されている。図1では、PLCのユーザプログラムは複数の「タスク」と呼ばれるプログラム単位で構成され、各タスクは、複数の「セクション」と呼ばれるプログラムモジュールで構成され、さらに、各セクションは「サブルーチン」と呼ばれるサブルーチンプログラムを含んで構成されている例を示している。
図1に示されるPLCのユーザプログラムは、タスク名称が制御Aと制御Bと制御Cとからなる3個のタスクを有する。制御Aのタスク内にはセクション名称が制御A_1のセクションが含まれており、さらにこの制御A_1のセクション内にはサブルーチン名称がSUB1のサブルーチンが含まれている。
制御B(タスク)内には制御B_1(セクション)が含まれており、この制御B_1(セクション)内にはさらにSUB2(サブルーチン)が含まれている。制御C(タスク)内には制御C_1(セクション)が含まれており、この制御C_1(セクション)内にはSUB3(サブルーチン)がさらに含まれている。PLCのメモリ内には、入出力リレー領域、内部補助リレー領域、保持リレー領域、特殊補助リレー領域、データメモリ領域、拡張データメモリ領域などのメモリエリアがそれぞれ設けられている。
それらの中で、入出力リレー領域(A)は、制御A(タスク)内のSUB1(サブルーチン)によって使用される。また、保持リレー領域(B)は、制御A(タスク)内のSUB1(サブルーチン)と制御B(タスク)内のSUB2(サブルーチン)とに共用される。また、データメモリ領域(C)は、制御B(タスク)内の制御B_1(セクション)と制御B_1(セクション)に含まれるSUB2(サブルーチン)とで共用される。また、拡張データメモリ領域(D)は、制御B(タスク)内のSUB2(サブルーチン)と、制御C(タスク)内の制御C_1(セクション)と、制御C_1(セクション)内のSUB3(サブルーチン)とで共用される。
これを踏まえて、サブルーチンからコールされるメモリを下記のように分類することができる。
(1)1つのサブルーチン内でのみ使用される領域(A)
(2)2つ以上のサブルーチン内で使用される領域(B)
(3)1つのサブルーチン内と通常ルーチンで使用される領域(C)
(4)2つ以上のサブルーチン内と通常ルーチンで使用される領域(D)
次に、本発明装置を実現するために、例えばパソコンにインストールされるべき、サブルーチン間のメモリ使用状況の解析処理を示すフローチャートが図2に示されている。
同図において処理が開始されると、サブルーチン毎の使用メモリ一覧を解析する処理(ステップ201)が、全サブルーチンについて順次実行される(ステップ202NO)。
サブルーチン毎の使用メモリ一覧の解析処理(ステップ201)が全サブルーチンについて終了すると(ステップ202YES)、サブルーチン間で同じメモリを使用している箇所の抽出が行われ(ステップ203)、この抽出結果に基づいて、一覧表の作成が行われ、作成された一覧表はパソコンの画面に表示される(ステップ204)。なお、ステップ203でメモリアドレスの重複使用を抽出する際に、その重複されているメモリアドレスで指定されるメモリエリアの合計サイズをメモリエリアの種別毎に求め、その求めたサイズをステップ204の処理で画面表示するように構成しても良い。
次に、ユーザプログラムの構造の一例を示す説明図が図3に示されている。このユーザプログラムは、PLC1内に、タスク1とタスク2とからなる2個のタスクを含んでいる。タスク1内にはセクション1が含まれ、セクション1内には1個のサブルーチンSUB1が含まれている。このサブルーチンSUB1は、DM0,DM1,DM2で表される3個のメモリアドレスを使用している。
タスク2内にはセクション1が含まれており、このセクション1内にはサブルーチンSUB2が含まれている。このサブルーチンSUB2は、DM10,EM0,WR10で表される3個のメモリアドレスを使用している。この例で、「DM」、「EM」、「WR」は、メモリエリアの種別を表す文字列である。「DM」、「EM」、「WR」に続く数字は、当該メモリエリア種別内でのアドレスを表している。このようにメモリエリアの種別を表す文字列と、そのメモリエリア種別内でのアドレスを表す数字との組み合わせでメモリアドレスを表現することがある。
換言すれば、PLC1のタスク1/セクション1内のサブルーチンSUB1でメモリDM0〜DM2を使用すると共に、PLC1のタスク2/セクション1内のサブルーチンSUB2でメモリDM10/EM0/WR10を使用しているのである。
このようなユーザプログラムを作成した場合、パソコンのRAM内に保存されているデータの説明図が図4に示されている。同図に示されるように、ユーザが作成したプログラムは、RAMアドレス、メモリアドレス、SUB番号に分けてパソコンのRAM内に保存される。ポインタPの位置に着目して具体的に説明すると、RAMアドレス1にはメモリアドレス「DM0」とSUB1を識別するデータ「1」が保存されている。図4の例では、SUB1、SUB2を識別するデータとしてそれぞれ「1」、「2」が対応している。
次に、サブルーチン単位使用のメモリ一覧表示処理のフローチャートが図5に示されている。このフローチャートに示されるプログラムをパソコンにインストールすることによって、本発明に係る制御プログラム開発支援装置が実現される。
同図において処理が開始されると、サブルーチン番号レジスタ(SUB_No)が初期値「1」に設定される。続くステップ502においては、ポインタPにサブルーチン番号レジスタ(SUB_No)のRAMアドレスを入力する。続くステップ503においては、カウンタ(Num)に初期値「1」を設定する(ステップ503)。
続くステップ504においては、サブルーチン番号レジスタ(SUB_No)とカウンタ(Num)とに基づいてメモリアドレスの取得を行う(ステップ504)。続くステップ505においては、取得されたメモリアドレスに基づいて、SUB[SUB_No][NUM]を求める。
続くステップ506においては、ポインタPおよびカウンタNumをプラス1更新する。続くステップ507においては、取得されたメモリアドレスが0であるか否かを判定する。ここで0であれば(ステップ507NO)、再びステップ504へ戻って、先と同様の処理を実行する。これに対してメモリアドレスが0と判定されると(ステップ507YES)、ステップ508へ進んで、サブルーチン番号SUB_Noをプラス1更新する。
続くステップ509では、以上一連の処理をあらかじめ登録されているサブルーチン番号(SUB_No)数分だけ繰り返したかどうかの判定を行い、未だ繰り返し数に達していなければ(ステップ509NO)、ステップ502へ戻って以上の処理を繰り返す。これに対して、登録されている繰り返し数に達していれば(ステップ509YES)、プログラムの実行を終了する。
図4に示されるデータに対して、図5に示されるプログラムが実行されると、その結果、下記のようなデータが生成される。
SUB[1][1]=DM0
SUB[1][2]=DM1
SUB[1][3]=DM2
SUB[2][1]=DM10
SUB[2][2]=EM0
SUB[2][3]=WR10
ここで、データのフォーマットは、PLC1[SUB_No][設定値]とされている。
以上得られたデータに基づく描画処理のフローチャートが図6に示されている。同図において処理が開始されると、ステップ601においては、初期化処理(i=1,j=1)が実行される。
続くステップ602においては、描画用の演算処理(描画[i][j]=PLC1[i][j]が実行される。続くステップ603においては、画素の更新処理(j=j+1)が行われる。続くステップ604においては、PLC1[i][j]の値が0であるか否かの判定を行う。
ここで判定結果が0であれば、ステップ602へ戻って、以上の処理が繰り返される。これに対して、判定結果が0であれば(ステップ604YES)、ステップ605へ進んで、画素の更新処理(j=1,i=i+1)が実行される。
続くステップ606では、PLC1[i][j]が0であるか否かの判定が行われる。ここで判定結果が0でなければ(ステップ606NO)、ステップ602へ戻って同様な処理が実行されるのに対し、判定結果が0であれば(ステップ606YES)、プログラムの実行は終了する。
このような描画処理によってパソコンの画面上に得られた解析結果の表示例の説明図が図7に示されている。同図に示されるように、この表示態様によれば、サブルーチン内で使用しているメモリがひと目でわかる。
最後に、より具体的な例を挙げて、サブルーチンの解析処理について説明する。
サブルーチン内メモリ使用状況の一例を示す図が図8に、解析結果の表示例を示す図が図9にそれぞれ示されている。
図8に示されるPLCのプログラムは、制御A(タスク)と制御B(タスク)とからなる2個のタスクを含んでいる。制御A(タスク)内には、制御A_1(セクション)が含まれ、さらにこの制御A_1(セクション)内にはSUB1(サブルーチン)が含まれている。
同様にして、制御B(タスク)内には制御B_1(セクション)が含まれており、この制御B_1(セクション)内には、SUB2(サブルーチン)とSUB3(サブルーチン)とからなる2個のサブルーチンが含まれている。
一方、PLCのメモリ内には、入出力リレー領域、内部補助リレー領域、保持リレー領域、特殊補助リレー領域、データメモリ領域、拡張データメモリ領域がそれぞれ設けられている。
それらの中で、内部補助リレー領域は、制御A(タスク)内に存在するSUB1(サブルーチン)と制御B(タスク)内に含まれるSUB2(サブルーチン)とで共用される。
また、メモリ内のデータメモリ領域は、制御B(タスク)内の制御B_1(セクション)とSUB3(サブルーチン)とで共用される。
換言すれば、このPLCのプログラムは、2つのタスク(制御A,制御B)と2つのセクション(制御A_1,制御B_1)から構成され、図示のように同じメモリを複数のサブルーチンで共有していることとなる。
このようなPLCのプログラムを解析すると、図9に示されるような解析結果の表示が得られる。図から明らかなように、この表示例にあっては、パソコンの画面上には横長長方形状の領域が描かれ、この領域は左右方向へ3列に分割される。各分割領域には、サブルーチン、リンク先サブルーチン、リンク点数がそれぞれ割り付けられる。
サブルーチンは、左右方向3列にさらに分割され、左から順にサブルーチン、タスク、セクションがそれぞれ割り付けられる。
サブルーチン列は、上下3段に分割され、順にSUB1,SUB2,SUB3が割り付けられる。
タスクの列は、同様にして各サブルーチンに対応させて、制御A,制御B,制御Bといったように、タスクの種別が格納される。
さらに、セクションの列についても、制御A,制御B内にそれぞれ含まれるセクションが、制御A_1,制御B_1,制御B_1のように割り付けられる。
同様に、リンク先サブルーチンの列についても、左右方向3列に分割され、左から順にサブルーチン、タスク、セクションがそれぞれ割り付けられる。
サブルーチンの列は、さらに上下に3段に分割され、先ほどと同様にサブルーチンのそれぞれが、SUB2,SUB1,なしといったように割り付けられる。
また、タスクの列については、各サブルーチンに対応して上下3段に分割され、順に制御B,制御A,制御Bのように割り付けられる。
さらに、セクションの列についても、上下3段に分割され、各段には順に制御B_1,制御A_1,制御B_1のように各タスク内のセクションが割り付けられる。
最後に、リンク点数の列については、左右方向5列に分割され、各列には入出力リレー、内部補助リレー、保持リレー、特殊補助リレー、データメモリ等のメモリエリア種別がそれぞれ割り付けられる。このリンク点数は、メモリエリアの種別毎にサブルーチン間で重複使用されているメモリのサイズを表している。例えば、表示例のデータ列の1行目からは、SUB1とSUB2との間で内部補助リレーが10点分重複使用されていることがわかる。また、3行目からは、SUB3と制御B(タスク)の制御B_1(セクション)との間でデータメモリが20点分重複使用されていることがわかる。
このような表示態様によれば、サブルーチン間の相関が表示され、サブルーチン間のメモリ使用状況/共有状況を的確に把握することが可能となる。
次に、サブルーチン階層構造の例が図10に示されている。プログラム内で部品化できる箇所、または再利用できる箇所をサブルーチンにするのが通例である。また、プログラム内の複数のサブルーチンはそれらの使用状況により階層構造が構成されている。複数セクション(制御1〜制御5)からサブルーチン(SUB.1〜SUB.10)が呼び出されて、サブルーチンの階層構造になっている例をもとに解説する。なお、図中矢印(→)はサブルーチンの呼び出しを行っていることを示している。
図から明らかなように、階層0にある制御1は、階層1にあるSUB.1(A)とSUB.2(A)とを呼び出す。同様にして、階層0にある制御2は、階層1にあるSUB.1(A)およびSUB.2(A)を呼び出す。
階層0にある制御3は、階層1にあるSUB.3(A)を呼び出す。階層0にある制御4は、階層2にあるSUB.6(C)を呼び出す。階層0にある制御5は、階層2にあるSUB.7(C)を呼び出す。階層1にあるSUB.1(A)は、階層2にあるSUB.4(B)およびSUB.5(B)を呼び出す。階層1にあるSUB.3(A)は、階層2にあるSUB.6(C)とSUB.7(C)とを呼び出す。階層2にあるSUB.4(B)は、階層3にあるSUB.8(B)を呼び出す。階層2にあるSUB.6(C)は、階層3にあるSUB.9(B)を呼び出す。
サブルーチンの分類を示す図が図11に示されている。同図に示されるように、図10に示されたサブルーチンの階層構造は、図11の表に示されるように分類される。
すなわち、第1の分類は、単独ないし複数の通常プログラムからのみコールされるサブルーチンであり、図10において(A)に相当する。
第2の分類は、単独ないし複数のサブルーチンからのみコールされるサブルーチンであって、図10における(B)に相当する。
第3の分類は、通常プログラムとサブルーチンの両方からコールされるサブルーチンであり、図10の(C)に相当する。
第4の分類は、全くコールされていないサブルーチンであり、図10の(D)に相当する。
最後に、サブルーチン使用例を示す図が図12に、サブルーチン解析結果の表示例が図13にそれぞれ示されている。本発明によれば、図12に示されるように、複数のサブルーチンが存在する場合、これを本発明に従って解析することによって、図13に示されるような表示が得られる。このような表示態様によれば、階層(サブルーチンの呼び出し状況)を的確に把握することができる。
このように本発明によれば、複数のプログラムモジュールと複数のサブルーチンプログラムで構成される制御プログラムを解析する制御プログラムの開発支援装置であって、制御プログラムを読み出し、使用されているメモリアドレスのサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムを呼び出すプログラムモジュール間での重複使用状況を解析する解析手段と、解析手段で解析した結果を表示する解析表示手段とを備え、サブルーチンプログラム毎に他のサブルーチンプログラムやサブルーチンプログラムを呼び出すプログラムモジュールとの使用メモリアドレスの重複使用状況を表示可能としたものである。
以上の実施例で説明したサブルーチンの他の実施例としては、PLCのユーザプログラムを記述するラダー図等で使用されるファンクションブロックにも適用できることは言うまでもない。
本発明によれば、あるプログラムモジュール内に使用されているメモリが他のサブルーチンプログラムやサブルーチンプログラムを呼び出すプログラムモジュールでも使用されているかどうかを一目で理解できるような表示をユーザに提供することができる。
サブルーチン間でのメモリ使用状況の説明図である。 サブルーチン間のメモリ使用状況の解析処理を示すフローチャートである。 ユーザプログラムの構造の一例を示す説明図である。 パソコンのRAM内に保存されたデータの説明図である。 SUB単位使用のメモリ一覧表示処理のフローチャートである。 描画処理のフローチャートである。 解析結果の表示例の説明図である。 サブルーチン内メモリ使用状況の一例を示す図である。 解析結果の表示例を示す図である。 サブルーチン階層構造例を示す図である。 サブルーチンの分類を示す図である。 サブルーチン使用例を示す図である。 サブルーチン解析結果の表示である。 クロスリファレンス表示例を示す図である。
符号の説明
SUB サブルーチン
(A)〜(D) メモリ領域

Claims (4)

  1. 複数のプログラムモジュールと複数のサブルーチンプログラムで構成される制御プログラムを解析する制御プログラムの開発支援装置であって、
    制御プログラムを読み出し、使用されているメモリアドレスのサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムを呼び出すプログラムモジュール間での重複使用状況を解析する解析手段と、
    解析手段で解析した結果を表示する解析結果表示手段とを備え、
    サブルーチンプログラム毎に他のサブルーチンプログラムやサブルーチンプログラムを呼び出すプログラムモジュールとの使用メモリアドレスの重複使用状況を表示可能とする、ことを特徴とする制御プログラム開発支援装置。
  2. 解析手段は、使用メモリアドレスの重複使用状況を解析する場合、重複使用されるメモリアドレスのサイズを抽出し、
    解析結果表示手段は、解析手段で抽出された重複使用メモリアドレスのサイズをサブルーチンプログラム名と共に表示する、ことを特徴とする請求項1に記載の制御プログラム開発支援装置。
  3. コンピュータを、
    複数のプログラムモジュールと複数のサブルーチンプログラムで構成される制御プログラムを読み出し、使用されているメモリアドレスのサブルーチンプログラム間や、サブルーチンプログラムとサブルーチンプログラムを呼び出すプログラムモジュール間での重複使用状況を解析する解析手段と、
    解析手段で解析した結果を表示する解析結果表示手段とを備え、
    サブルーチンプログラム毎に他のサブルーチンプログラムやサブルーチンプログラムを呼び出すプログラムモジュールとの使用メモリアドレスの重複使用状況を表示可能とする制御プログラム開発支援装置として機能させるコンピュータプログラム。
  4. 解析手段は、使用メモリアドレスの重複使用状況を解析する場合、重複使用されるメモリアドレスのサイズを抽出し、
    解析結果表示手段は、解析手段で抽出された重複使用メモリアドレスのサイズをサブルーチンプログラム名と共に表示する、ことを特徴とする請求項3に記載のコンピュータプログラム。
JP2006071886A 2005-03-15 2006-03-15 制御プログラム開発支援装置 Active JP5019021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071886A JP5019021B2 (ja) 2005-03-15 2006-03-15 制御プログラム開発支援装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005074139 2005-03-15
JP2005074139 2005-03-15
JP2006071886A JP5019021B2 (ja) 2005-03-15 2006-03-15 制御プログラム開発支援装置

Publications (2)

Publication Number Publication Date
JP2006294013A true JP2006294013A (ja) 2006-10-26
JP5019021B2 JP5019021B2 (ja) 2012-09-05

Family

ID=37414462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071886A Active JP5019021B2 (ja) 2005-03-15 2006-03-15 制御プログラム開発支援装置

Country Status (1)

Country Link
JP (1) JP5019021B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009004306T5 (de) 2009-02-18 2012-06-06 Mitsubishi Electric Corp. Programmanalysenunterstützungsvorrichtung
US20180210414A1 (en) * 2017-01-25 2018-07-26 Fanuc Corporation Programmable controller

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344738A (ja) * 1989-07-12 1991-02-26 Nec Corp 自動メモリ割り付けチェック方式
JP2001005645A (ja) * 1999-06-22 2001-01-12 Nec Corp アドレス割り付け自動チェック方法及び方式
JP2002358102A (ja) * 2001-05-31 2002-12-13 Okuma Corp プログラマブル・ロジック・コントローラのプログラミング装置
JP2003122409A (ja) * 2001-10-11 2003-04-25 Fuji Electric Co Ltd プログラムチェック方法、シーケンスプログラム編集装置、記録媒体、及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344738A (ja) * 1989-07-12 1991-02-26 Nec Corp 自動メモリ割り付けチェック方式
JP2001005645A (ja) * 1999-06-22 2001-01-12 Nec Corp アドレス割り付け自動チェック方法及び方式
JP2002358102A (ja) * 2001-05-31 2002-12-13 Okuma Corp プログラマブル・ロジック・コントローラのプログラミング装置
JP2003122409A (ja) * 2001-10-11 2003-04-25 Fuji Electric Co Ltd プログラムチェック方法、シーケンスプログラム編集装置、記録媒体、及びプログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009004306T5 (de) 2009-02-18 2012-06-06 Mitsubishi Electric Corp. Programmanalysenunterstützungsvorrichtung
US9087151B2 (en) 2009-02-18 2015-07-21 Mitsubishi Electric Corporation Program analysis support device
US20180210414A1 (en) * 2017-01-25 2018-07-26 Fanuc Corporation Programmable controller
CN108345264A (zh) * 2017-01-25 2018-07-31 发那科株式会社 可编程控制器
JP2018120416A (ja) * 2017-01-25 2018-08-02 ファナック株式会社 プログラマブルコントローラ
US10656611B2 (en) 2017-01-25 2020-05-19 Fanuc Corporation Programmable controller

Also Published As

Publication number Publication date
JP5019021B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
EP1650619B1 (en) Sequence program editing apparatus
CN102681933B (zh) 针对web兼容性和互操作性的代码顾问
CN1983173B (zh) 图形用户界面设计方法和设备
KR100745530B1 (ko) 팝업 윈도우 생성 프로그램을 기록한 컴퓨터 이용가능 기록 매체 및 팝업 윈도우 생성 컴퓨터 구현형 방법
EP1445707A2 (en) System and method for checking and resolving publication design problems
US20090271742A1 (en) User interface navigation design system
CN114020256A (zh) 前端页面生成方法、装置、设备及可读存储介质
JP4780308B2 (ja) 制御プログラム開発支援装置及びコンピュータプログラム
EP2116925A1 (en) Method, system, program for assisting object selection when web page is authored
JP4978432B2 (ja) 業務仕様理解支援システム及び方法
JP5019021B2 (ja) 制御プログラム開発支援装置
JP5149525B2 (ja) プロジェクト管理支援装置およびその方法
JP2016076080A (ja) ソースコード解析装置、ソースコード解析方法、及びプログラム
US6658347B2 (en) Vehicular information system developing apparatus, vehicular information system developing tool, vehicular information system developing method, and navigation system developing method
JP5098632B2 (ja) 活動管理装置、活動管理システムおよび活動管理プログラム
JP2003303100A (ja) 情報処理システムおよび情報処理システム構築方法並びにこれに用いるプログラム
Soneson et al. ExploreModelMatrix: interactive exploration for improved understanding of design matrices and linear models in R
JPS63109578A (ja) 論理図概要表示処理方式
JP2001318796A (ja) 内外イベントドリブン方式によるプログラム実行制御方法、記録媒体およびプログラム作成支援システム
JP4470776B2 (ja) 視覚的表示プログラム
JP2009181399A (ja) タグデータインポート方法およびプレデファインファイル用記録媒体
JP4663526B2 (ja) 帳票作成支援装置、帳票作成支援方法、および帳票作成支援プログラム
JP2007094453A (ja) プログラム開発支援システム、プログラム開発支援方法およびプログラム
JP2007265358A (ja) 情報処理装置、プログラム及び業務アプリケーション導入方法
JP2007018205A (ja) アプリケーションプログラム実行装置,アプリケーション開発支援装置,画面遷移履歴表示装置及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120529

R150 Certificate of patent or registration of utility model

Ref document number: 5019021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250