JP2006284940A - Active matrix type display device and driving method of active matrix type display device - Google Patents

Active matrix type display device and driving method of active matrix type display device Download PDF

Info

Publication number
JP2006284940A
JP2006284940A JP2005105095A JP2005105095A JP2006284940A JP 2006284940 A JP2006284940 A JP 2006284940A JP 2005105095 A JP2005105095 A JP 2005105095A JP 2005105095 A JP2005105095 A JP 2005105095A JP 2006284940 A JP2006284940 A JP 2006284940A
Authority
JP
Japan
Prior art keywords
video signal
transistor
switch
current
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005105095A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Komata
一由 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005105095A priority Critical patent/JP2006284940A/en
Publication of JP2006284940A publication Critical patent/JP2006284940A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix type display device capable of performing excellent display operation and suppressing the power consumption, and a driving method thereof. <P>SOLUTION: A plurality of pixel portions each include a display element 16, a driving transistor 22, and a 1st switch 24 and are arranged in matrix in a display area on a substrate. A plurality of video signal wirings X (1 to n) and a signal line driving circuit 15 which supplies a signal wiring current to the respective video signal wirings are provided. A constant current circuit 40 is connected to each video signal wiring. Each constant current circuit has a transistor 42 connected between a video signal wiring and a constant voltage power source and a 2nd switch 45 connected between the drain and gate of the transistor. A scanning line driving circuit after supplying a constant current from the constant current circuit by turning ON the 2nd switch ON to keep the video signal wiring at a designated potential turns ON the 1st switch to write the signal wiring current supplied from the video signal driving circuit to the video signal wiring to the pixel portion. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法に関する。   The present invention relates to an active matrix display device, and more particularly to an active matrix display device that performs signal writing using a current signal and a method for driving the active matrix display device.

近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。   In recent years, the demand for flat display devices typified by liquid crystal display devices has been rapidly increased by taking advantage of the features of thinness, light weight, and low power consumption. In particular, an active matrix display device in which a pixel switch having a function of electrically separating an on pixel and an off pixel and holding a video signal to the on pixel is provided in each pixel has crosstalk between adjacent pixels. Since a good display quality without any problem can be obtained, it has come to be used for various displays including portable information devices.

このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス(EL)表示装置が注目され、盛んに研究開発が行われている。有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。   As such a flat-type active matrix display device, an organic electroluminescence (EL) display device using a self-luminous element has attracted attention, and research and development has been actively conducted. The organic EL display device does not require a backlight that obstructs the reduction in thickness and weight, is suitable for moving image reproduction because of its high-speed response, and further has a feature that it can be used even in cold regions because the luminance does not decrease at low temperatures.

有機EL表示装置は、各画素に表示素子として有機EL素子と、表示素子へ駆動電流を供給する画素回路とを含み、発光輝度を制御することにより表示動作を行なう。画素回路への画像情報の供給には、電流信号により行なう方式(例えば、特許文献1)が知られている。   The organic EL display device includes an organic EL element as a display element for each pixel and a pixel circuit that supplies a driving current to the display element, and performs a display operation by controlling light emission luminance. For supplying image information to the pixel circuit, a method using a current signal (for example, Patent Document 1) is known.

電流信号により信号供給を行なう表示装置では、書き込む電流値が小さい場合、信号供給を行なう配線の配線容量に起因して、書き込み不足を生じるという問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じていた。そこで、上記特許文献1に開示された表示装置は、データ駆動手段から供給されるデータ線電流を、画素回路の各々に対する輝度情報を書き込むデータ電流と、残りのバイパス電流とに分割して駆動する電流制御手段と、を備えている。バイパス電流は、データ電流と等しいか、データ電流よりも大きく設定されている。
特開2003−50564号公報
In a display device that supplies a signal using a current signal, there is a problem in that insufficient writing occurs due to the wiring capacity of a wiring that supplies a signal when a current value to be written is small. In addition, when performing multi-gradation display, writing becomes difficult on the low gradation side where the set current amount is small, resulting in display problems. Therefore, the display device disclosed in Patent Document 1 is driven by dividing the data line current supplied from the data driving means into a data current for writing luminance information for each pixel circuit and a remaining bypass current. Current control means. The bypass current is set equal to or larger than the data current.
JP 2003-50564 A

上記のように構成された表示装置によれば、データ線に対して、データ電流にバイパス電流を加算して供給することにより、データ線電流を大きくし配線容量に起因する書き込み不足を低減することが可能となる。   According to the display device configured as described above, by adding the bypass current to the data current and supplying it to the data line, the data line current can be increased and writing shortage due to the wiring capacity can be reduced. Is possible.

しかしながら、上記表示装置では、データ電流およびバイパス電流を一度にデータ線に供給する構成であるため、データ電流のみを供給する場合に比較かくして、電力消費が増加するという問題がある。また、データ線駆動回路の負担が増大するため、データ線駆動回路の容量を大きくする必要があり、製造コスト増大の要因となる。   However, since the display device has a configuration in which the data current and the bypass current are supplied to the data line at a time, there is a problem that the power consumption increases as compared with the case where only the data current is supplied. Further, since the burden on the data line driving circuit increases, it is necessary to increase the capacity of the data line driving circuit, which causes an increase in manufacturing cost.

本発明は、上記課題に鑑みなされたもので、その目的は、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an active matrix display device capable of performing a good display operation without being affected by the wiring capacity and suppressing power consumption. And a driving method of an active matrix display device.

上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第1スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第2スイッチと、をそれぞれ有した複数の定電流回路と、前記画素部の行毎に接続された複数の走査信号線と、前記走査信号線を通して前記第1および第2スイッチをオンオフ制御し、前記第2スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とした後、前記第1スイッチをオン状態とし前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込む走査線駆動回路と、を備えている。   In order to achieve the above object, an active matrix display device according to an aspect of the present invention is connected between a display element, a drive transistor that supplies a drive current to the display element, and a gate and a drain of the drive transistor. A plurality of pixel portions arranged in a matrix in a display area on the substrate, a plurality of video signal wirings connected to each column of the pixel portions, and a signal to the video signal wirings A signal line driving circuit for supplying wiring current, a transistor connected between each video signal wiring and a constant voltage power source, and a second switch connected between the drain and gate of the transistor, respectively ON / OFF control of the first and second switches through the scanning signal line, a plurality of constant current circuits having a plurality of scanning signal lines connected to each row of the pixel portion, and the scanning signal line The second switch is turned on, a constant current is supplied from the constant current circuit to set the video signal wiring to a predetermined potential, and then the first switch is turned on and supplied from the video signal driving circuit to the video signal wiring. And a scanning line driving circuit for writing the signal wiring current thus written into the pixel portion.

この発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第1スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第2スイッチと、をそれぞれ有した複数の定電流回路と、前記画素部の行毎に接続された複数の走査信号線と、前記走査信号線を通して前記第1および第2スイッチをオンオフ制御する走査線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法において、
前記第2スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とし、前記映像信号配線を所定の電位に維持した状態で、前記第1スイッチをオン状態とし、前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込み、前記書き込まれた信号配線電流を前記表示素子に供給する。
An active matrix display device driving method according to another aspect of the present invention includes a display element, a driving transistor that supplies a driving current to the display element, and a first transistor connected between a gate and a drain of the driving transistor. A plurality of pixel portions arranged in a matrix in a display area on the substrate, a plurality of video signal wirings connected to each column of the pixel portions, and a signal wiring current to the video signal wirings A signal line driving circuit for supplying a signal, a transistor connected between each video signal line and a constant voltage power source, and a second switch connected between a drain and a gate of the transistor. A plurality of constant current circuits, a plurality of scanning signal lines connected to each row of the pixel portion, and a scanning line for controlling on / off of the first and second switches through the scanning signal lines And the dynamic circuit, the driving method of the active matrix type display device having,
The second switch is turned on, a constant current is supplied from the constant current circuit, the video signal wiring is set to a predetermined potential, and the first switch is turned on with the video signal wiring maintained at a predetermined potential. The signal wiring current supplied from the video signal driving circuit to the video signal wiring is written into the pixel portion, and the written signal wiring current is supplied to the display element.

本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法を提供することができる。   According to the present invention, an active matrix display device capable of performing a good display operation without being affected by the wiring capacity and suppressing power consumption, and a driving method of the active matrix display device are provided. Can be provided.

以下図面を参照しながら、この発明の第1の実施形態として、有機EL表示装置を例にとり詳細に説明する。
図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
Hereinafter, an organic EL display device will be described in detail as a first embodiment of the present invention with reference to the drawings.
As shown in FIG. 1, the organic EL display device is configured as, for example, a large active matrix display device of 10 type or more, and includes an organic EL panel 10 and a controller 12 that controls the organic EL panel 10.

有機ELパネル10は、ガラス板等の絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)および第2走査線Sgb(1〜m)、後述する定電流回路に接続された走査線Sga0、表示画素PXの列毎にそれぞれ接続されたn本の映像信号配線X(1〜n)、第1、第2走査線Sga、Sgbを表示画素の行毎に順次駆動する走査線駆動回路14a、14b、および複数の映像信号配線X1〜Xnを駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成されている。各映像信号配線X(1〜n)の一端部には定電流回路40がそれぞれ接続され、表示領域11の外側で絶縁基板8上に設けられている。   The organic EL panel 10 is arranged in the form of a matrix on an insulating substrate 8 such as a glass plate, and is connected to each row of the display pixels, each of which is connected to each row of the display pixels 11 and independently. The first scanning line Sga (1 to m) and the second scanning line Sgb (1 to m) provided m by number, the scanning line Sga0 connected to the constant current circuit described later, and the display pixel PX are connected to each column. The n video signal lines X (1 to n), the first and second scan lines Sga and Sgb, which are sequentially driven for each row of display pixels, and a plurality of video signal lines X1. ˜Xn are provided. The scanning line driving circuits 14 a and 14 b and the signal line driving circuit 15 are integrally formed on the insulating substrate 8 outside the display area 11. A constant current circuit 40 is connected to one end of each video signal wiring X (1 to n), and is provided on the insulating substrate 8 outside the display region 11.

画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路18とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。   Each display pixel PX that functions as a pixel portion includes a display element having a photoactive layer between opposing electrodes, and a pixel circuit 18 that supplies a drive current to the display element. The display element is, for example, a self-luminous element. In this embodiment, the organic EL element 16 including at least an organic light-emitting layer is used as a photoactive layer.

図2に表示画素PX、および定電流回路40の等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチ20、駆動トランジスタ22、第1スイッチ24、出力スイッチ26、および保持容量Csを備えている。画素スイッチ20、駆動トランジスタ22、第1スイッチ24、出力スイッチ26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。   FIG. 2 shows an equivalent circuit of the display pixel PX and the constant current circuit 40. The pixel circuit 18 is a current signal type pixel circuit that controls light emission of the organic EL element 16 in accordance with a video signal composed of a current signal, and includes a pixel switch 20, a drive transistor 22, a first switch 24, an output switch 26, and a holding circuit. The capacitor Cs is provided. Here, the pixel switch 20, the drive transistor 22, the first switch 24, and the output switch 26 are configured by the same conductivity type, for example, a P-channel type thin film transistor. In this embodiment, all the thin film transistors constituting the pixel circuit 18 are formed in the same process and the same layer structure, and are top gate thin film transistors using polysilicon as a semiconductor layer.

駆動トランジスタ22、出力スイッチ26、および有機EL素子16は、第1電圧電源線Vdd1と基準電圧電源線Vssとの間でこの順で直列に接続されている。基準電圧電源線Vssおよび第1電圧電源線Vdd1は、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。駆動トランジスタ22は、その第1端子、ここではソースが第1電圧電源線Vdd1に接続されている。有機EL素子16は、一方の電極、ここではカソードが基準電圧電源線Vssに接続されている。出力スイッチ26は、そのソースが駆動トランジスタ22の第2端子、ここではドレインに接続されている。出力スイッチ26は、ドレインが有機EL素子16のアノードに接続され、更に、ゲートが第2走査線Sgbに接続されている。   The drive transistor 22, the output switch 26, and the organic EL element 16 are connected in series in this order between the first voltage power supply line Vdd1 and the reference voltage power supply line Vss. The reference voltage power supply line Vss and the first voltage power supply line Vdd1 are set to potentials of −9 V and +6 V, for example. The drive transistor 22 has a first terminal, here a source, connected to the first voltage power supply line Vdd1. The organic EL element 16 has one electrode, here the cathode, connected to the reference voltage power supply line Vss. The source of the output switch 26 is connected to the second terminal of the drive transistor 22, here the drain. The output switch 26 has a drain connected to the anode of the organic EL element 16 and a gate connected to the second scanning line Sgb.

駆動トランジスタ22は、映像信号に応じた電流量を有機EL素子16に出力する。出力スイッチ26は、第2走査線Sgbからの制御信号Sbによりオン(導通状態)、オフ(非導通状態)が制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。   The drive transistor 22 outputs a current amount corresponding to the video signal to the organic EL element 16. The output switch 26 is controlled to be on (conductive state) and off (non-conductive state) by a control signal Sb from the second scanning line Sgb, and controls connection / disconnection between the drive transistor 22 and the organic EL element 16.

保持容量Csは、駆動トランジスタ22の第1端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電位を保持する。画素スイッチ20は、対応する映像信号配線X(1〜n)と駆動トランジスタ22のドレインとの間に接続され、そのゲートは第1走査線Sgaに接続されている。画素スイッチ20は、第1走査線Sgaから供給される制御信号Saに応答して対応の映像信号配線X(1〜n)から階調電流としての信号配線電流を取り込む。   The holding capacitor Cs is connected between the first terminal and the control terminal of the driving transistor 22, here, between the source and the gate, and holds the gate control potential of the driving transistor 22 determined by the video signal. The pixel switch 20 is connected between the corresponding video signal wiring X (1 to n) and the drain of the driving transistor 22, and its gate is connected to the first scanning line Sga. The pixel switch 20 takes in a signal wiring current as a gradation current from the corresponding video signal wiring X (1 to n) in response to the control signal Sa supplied from the first scanning line Sga.

第1スイッチ24は、駆動トランジスタ22のドレイン、ゲート間に接続され、そのゲートが第1走査線Sgaに接続されている。第1スイッチ24は、第1走査線Sgaからの制御信号Saに応じてオン、オフされ、駆動トランジスタ22のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Csからの電流リークを規制する。   The first switch 24 is connected between the drain and gate of the drive transistor 22, and the gate thereof is connected to the first scanning line Sga. The first switch 24 is turned on / off in response to a control signal Sa from the first scanning line Sga, controls connection / disconnection between the gate and drain of the driving transistor 22, and prevents current leakage from the storage capacitor Cs. regulate.

図1および図2に示すように、各映像信号配線X(1〜n)の一端部に接続された定電流回路40は、トランジスタ42として、例えば、Pチャネル型の薄膜トランジスタを有している。トランジスタ42は、そのソースが第2電源電圧線Vdd2に接続されている。第2電圧電源線Vdd2は、例えば、8Vの電位に設定される。   As shown in FIGS. 1 and 2, the constant current circuit 40 connected to one end of each video signal wiring X (1 to n) has, for example, a P-channel type thin film transistor as the transistor 42. The source of the transistor 42 is connected to the second power supply voltage line Vdd2. The second voltage power supply line Vdd2 is set to a potential of 8V, for example.

定電流回路40は、例えば、Pチャネル型の薄膜トランジスタからなる第2スイッチ45および保持容量Cs2を有している。第2スイッチ45は、トランジスタ42のドレインとゲートとの間に接続され、そのゲートは走査線Sga0に接続されている。第2スイッチ45は、第1走査線Sga0からの制御信号Saoによりオン(導通状態)、オフ(非導通状態)が制御され、トランジスタ42と映像信号配線X(1〜n)との接続、非接続を制御する。保持容量Cs2は、トランジスタ42のソース、ゲート間に接続され、第2定電圧電源Vdd2により決定されるトランジスタ42のゲート制御電位を保持する。   The constant current circuit 40 includes, for example, a second switch 45 made of a P-channel thin film transistor and a storage capacitor Cs2. The second switch 45 is connected between the drain and gate of the transistor 42, and the gate thereof is connected to the scanning line Sga0. The second switch 45 is controlled to be on (conducting state) and off (non-conducting state) by a control signal Sao from the first scanning line Sga0, and the connection between the transistor 42 and the video signal wiring X (1 to n) is not connected. Control the connection. The holding capacitor Cs2 is connected between the source and gate of the transistor 42 and holds the gate control potential of the transistor 42 determined by the second constant voltage power supply Vdd2.

本実施形態において、トランジスタ42および第2スイッチ45は、画素回路18を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。   In the present embodiment, the transistor 42 and the second switch 45 are formed in the same process and in the same layer structure as the thin film transistor constituting the pixel circuit 18, and are configured as a top gate thin film transistor using polysilicon as a semiconductor layer. .

図1に示すコントローラ12は、有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14a、14bおよび信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。   The controller 12 shown in FIG. 1 is formed on a printed circuit board disposed outside the organic EL panel 10 and controls the scanning line driving circuits 14 a and 14 b and the signal line driving circuit 15. The controller 12 receives a digital video signal and a synchronization signal supplied from the outside, and generates a vertical scanning control signal for controlling the vertical scanning timing and a horizontal scanning control signal for controlling the horizontal scanning timing based on the synchronizing signal. The controller 12 supplies the vertical scanning control signal and the horizontal scanning control signal to the scanning line driving circuits 14a and 14b and the signal line driving circuit 15, respectively, and outputs a digital video signal in synchronization with the horizontal and vertical scanning timings. This is supplied to the line drive circuit 15.

信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電流IA(1〜n)とし、複数の映像信号配線X(1〜n)に並列的に供給する。走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、制御信号Sa(1〜m)、Sb(1〜m)を供給するとともに、定電流回路40に制御信号Sa0を供給する。これにより、各第1、第2走査線Sga、Sgbは、互いに異なる1水平走査期間において、それぞれ制御信号Sa、制御信号Sbにより駆動される。 The signal line driving circuit 15 converts the video signals sequentially obtained in each horizontal scanning period under the control of the horizontal scanning control signal into an analog format to form a signal wiring current IA (1 to n) , and a plurality of video signal wirings X (1 To n) in parallel. The scanning line driving circuits 14a and 14b include a shift register, an output buffer, and the like, sequentially transfer a horizontal scanning start pulse supplied from the outside to the next stage, and control two types of display pixels PX in each row via the output buffer. Signals, that is, control signals Sa (1 to m) and Sb (1 to m) are supplied, and a control signal Sa0 is supplied to the constant current circuit 40. Thus, the first and second scanning lines Sga and Sgb are driven by the control signal Sa and the control signal Sb, respectively, in one horizontal scanning period different from each other.

図3に走査線駆動回路14a、14bのタイミングチャートを示す。走査線駆動回路14a、14bは、例えば、スタート信号(STV1、STV2)とクロック(CKV1、CKV2)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号Saおよび制御信号Sbとして出力する。また、走査線駆動回路14aは、クロック(CKV1)に同期した制御したパルスを生成し、制御信号Sa0として出力する。   FIG. 3 shows a timing chart of the scanning line driving circuits 14a and 14b. For example, the scanning line driving circuits 14a and 14b generate a pulse having a width of one horizontal scanning period (Tw-Starta) corresponding to each horizontal scanning period from a start signal (STV1, STV2) and a clock (CKV1, CKV2). The pulses are output as a control signal Sa and a control signal Sb. Further, the scanning line driving circuit 14a generates a controlled pulse synchronized with the clock (CKV1) and outputs it as a control signal Sa0.

上記のように構成された有機EL表示装置において、画素回路18の動作は、2段階の映像信号書込み動作および発光動作に分けられる。図2に示すように、例えば、1行目の定電流回路40に第2スイッチ45をオン状態とするレベル(オン電位)、ここではローレベルの制御信号Sa0が出力される。これにより、第2スイッチ45がオン(導通状態)に切換えられ、1段階目の書き込み動作として、プリチャージ動作が開始される。   In the organic EL display device configured as described above, the operation of the pixel circuit 18 is divided into a two-stage video signal writing operation and a light emitting operation. As shown in FIG. 2, for example, a control signal Sa0 at a level (on potential) at which the second switch 45 is turned on, that is, a low level is output to the constant current circuit 40 in the first row. As a result, the second switch 45 is turned on (conductive state), and the precharge operation is started as the first-stage write operation.

プリチャージ期間において、定電流回路40のトランジスタ42が書き込み状態となり、第2電圧電源線Vdd2からトランジスタ42を通して映像信号配線X1にプリチャージ電流Iが流れる。このように、映像信号配線X1にはプリチャージ電流Iを供給することにより、映像信号配線X1の電位は後述する信号配線電流IA1を流すのに必要な所望の電位まで短時間で変化させることができる。 In the precharge period, the transistor 42 of the constant current circuit 40 becomes the write state, flows precharge current I B to the video signal lines X1 through the transistor 42 from the second voltage supply line Vdd 2. Thus, by supplying a pre-charge current I B in the video signal lines X1, the potential of the video signal lines X1 is varied in a short time to the desired potential necessary to pass the signal line current I A1 described below be able to.

プリチャージ電流Iは、トランジスタ42に応じて所定値に設定される定電流信号であり、一水平走査期間(t)の、映像信号線Xの配線容量(Cp)に最高階調表示から最低階調表示までの電位変化分(最大電圧変化ΔV)を掛けた値に相当する電荷量よりも大きな値に設定される(I>Cp×ΔV/t)。プリチャージ電流Iは、例えば、有機EL表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、フルカラー表示を行なう場合、赤色発光を行なう表示画素PXにおいて、最高階調表示時の駆動電流は2μA程度である。 Precharge current I B is a constant current signal set to a predetermined value in accordance with the transistor 42, for one horizontal scanning period (t), from highest to lowest gradation display in the wiring capacitance of the video signal lines X (Cp) potential variation of up gradation display is set to a value larger than the charge amount corresponding to a value obtained by multiplying the (maximum voltage change ΔV) (I B> Cp × ΔV / t). Precharge current I B is set to, for example, of the same order of magnitude as the drive current for performing the highest gradation display of the organic EL display device. As an example, in the case of performing full color display, in the display pixel PX that emits red light, the driving current at the time of the highest gradation display is about 2 μA.

映像信号配線X1を所望の電位に設定した後、第1走査線駆動回路14aは、1行目の表示画素PXの画素スイッチ20および第1スイッチ24をオン状態とするレベル(オン電位)、ここではローレベルの制御信号Sa1を出力し、第1走査線駆動回路14bは、出力スイッチ26をオフ状態とするレベル(オフ電位)、ここではハイレベルの制御信号Sb1を出力する。これにより、画素スイッチ20および第1スイッチ24がオン(導通状態)、出力スイッチ26がオフ(非導通状態)に切換えられ、2段階目の映像信号書込み動作が開始される。   After setting the video signal wiring X1 to a desired potential, the first scanning line driving circuit 14a has a level (on potential) at which the pixel switch 20 and the first switch 24 of the display pixel PX in the first row are turned on. Then, a low level control signal Sa1 is output, and the first scanning line driving circuit 14b outputs a level (off potential) for turning off the output switch 26, in this case, a high level control signal Sb1. As a result, the pixel switch 20 and the first switch 24 are turned on (conductive state) and the output switch 26 is turned off (non-conductive state), and the second-stage video signal writing operation is started.

映像信号書込み期間において、信号線駆動回路15から対応する映像信号配線X1に供給された信号配線電流IA1は、選択された表示画素PXに供給される。表示画素PXにおいて、画素スイッチ20および第1スイッチ24はオン状態にあり、取り込まれた信号配線電流IA1は駆動トランジスタ22に供給され駆動トランジスタ22を書き込み状態とする。これにより、図4に示すように、第1電圧電源線Vdd1から駆動トランジスタ22を通して映像信号配線X1に書き込み電流が流れ、信号配線電流IA1の電流量に対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。映像信号書込み時、映像信号配線X1の電位は信号配線電流IA1を流すのに必要な所望の電位に維持されているため、表示画素PXに対して信号配線電流IA1を容易に書き込むことができる。 In the video signal writing period, the signal wiring current I A1 supplied from the signal line driving circuit 15 to the corresponding video signal wiring X1 is supplied to the selected display pixel PX. In the display pixel PX, the pixel switch 20 and the first switch 24 are in the ON state, and the taken signal wiring current I A1 is supplied to the driving transistor 22 to put the driving transistor 22 in the writing state. As a result, as shown in FIG. 4, a write current flows from the first voltage power supply line Vdd1 to the video signal line X1 through the drive transistor 22, and between the gate and source of the drive transistor 22 corresponding to the amount of current of the signal line current IA1. The potential is written to the storage capacitor Cs. At the time of writing the video signal, the potential of the video signal line X1 is maintained at a desired potential necessary for flowing the signal line current I A1 , so that the signal line current I A1 can be easily written to the display pixel PX. it can.

次に、制御信号Sa1がハイレベル(オフ電位)となり、画素スイッチ20および第1スイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Sb1がローレベルとなり、出力スイッチ26がオンとなる。これにより、発光動作が開始する。図5に示すように、発光期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧によりオン状態に維持され、第1電圧電源線Vdd1から信号配線電流IA1に対応した電流量を有機EL素子16に供給する。これにより有機EL素子16が発光し、発光動作が開始される。そして、有機EL素子16は、1フレーム期間後に、再び制御信号Sb1がオフ電位となるまで発光状態を維持する。 Next, the control signal Sa1 becomes a high level (off potential), and the pixel switch 20 and the first switch 24 are turned off. This completes the video signal writing operation. Subsequently, the control signal Sb1 becomes low level, and the output switch 26 is turned on. Thereby, the light emission operation starts. As shown in FIG. 5, in the light emission period, the drive transistor 22 is maintained in the on state by the gate control voltage written in the storage capacitor Cs, and the amount of current corresponding to the signal wiring current I A1 from the first voltage power supply line Vdd1. Is supplied to the organic EL element 16. Thereby, the organic EL element 16 emits light, and the light emission operation is started. The organic EL element 16 maintains the light emission state until the control signal Sb1 becomes the off potential again after one frame period.

上記のように構成された有機EL表示装置によれば、映像信号電流書き込みにおいて、映像信号配線に接続された定電流回路40からプリチャージ電流を供給し、映像信号配線電位を必要な電位まで変化させた後、信号線駆動回路から映像信号配線を通して供給された信号配線電流を各表示画素PXに書き込む構成としている。そのため、表示画素PXへ低階調の小さな映像信号を書き込む場合においても、配線容量に影響されることなく、充分にかつ短時間で書き込むことが可能となる。従って、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことが可能となる。   According to the organic EL display device configured as described above, in video signal current writing, a precharge current is supplied from the constant current circuit 40 connected to the video signal wiring, and the video signal wiring potential is changed to a necessary potential. Then, the signal wiring current supplied from the signal line driving circuit through the video signal wiring is written to each display pixel PX. Therefore, even when a low-gradation video signal is written to the display pixel PX, it can be written sufficiently and in a short time without being affected by the wiring capacity. Accordingly, it becomes possible to eliminate the display defect, the unevenness, and the rough feeling at low luminance, and to display a high-quality image.

映像信号配線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも、低電流の映像信号の書き込み不足を解消することがきる。例えば、従来では、最高階調表示(白表示)の映像信号の書き込みを行なった後、最低階調表示(黒表示)の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することができる。   Even when a low current write is performed after a high current write to the video signal wiring, a shortage of a low current video signal write can be solved. For example, conventionally, when writing a video signal with the highest gradation display (white display) and then writing with the lowest gradation display (black display), the latter lack of video signal writing causes the higher gradation display (white display) to be written. There is a possibility that the image is in a writing state and the white display has a tail on display. According to the present embodiment, it is possible to eliminate such display defects caused by insufficient writing.

また、信号配線電流として、映像信号電流にバイパス電流を加算して供給する場合に比較して、信号線駆動回路から映像信号配線に一度に供給する電流量を低減することができ、電力消費の増大を抑制することが可能となる。同時に、信号線駆動回路の負担が低減し、信号線駆動回路の容量低減を図り、製造コストの増加を防止することができる。   In addition, the amount of current supplied from the signal line driver circuit to the video signal wiring at a time can be reduced as compared with the case where the signal wiring current is supplied by adding the bypass current to the video signal current. The increase can be suppressed. At the same time, the burden on the signal line driver circuit can be reduced, the capacity of the signal line driver circuit can be reduced, and an increase in manufacturing cost can be prevented.

定電流回路40は、有機EL素子16を形成した絶縁基板8と同一基板上に設けられ、画素回路18を構成する配線や薄膜トランジスタと同時に同一工程にて形成することができる。定電流回路40を表示装置に内蔵することにより、電流信号を供給する配線の長さを縮小でき、容量性負荷を低減し、安定した電流信号の供給が可能となる。また、外部回路との接続点数を削減することができ、機械的な信頼性を向上させることができる。画素回路18と定電流回路40とを同一基板上に同一工程にて形成することにより、それぞれ特性の近似された素子を用いて構成することが可能となり、表示素子への駆動電流のばらつきを低減することができる。   The constant current circuit 40 is provided on the same substrate as the insulating substrate 8 on which the organic EL element 16 is formed, and can be formed at the same time as the wiring and the thin film transistor constituting the pixel circuit 18. By incorporating the constant current circuit 40 in the display device, the length of the wiring for supplying the current signal can be reduced, the capacitive load can be reduced, and a stable current signal can be supplied. In addition, the number of connection points with an external circuit can be reduced, and mechanical reliability can be improved. By forming the pixel circuit 18 and the constant current circuit 40 on the same substrate in the same process, the pixel circuit 18 and the constant current circuit 40 can be configured by using elements with similar characteristics, and the variation in drive current to the display element is reduced. can do.

以上のように、本実施形態によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法が得られる。   As described above, according to the present embodiment, an active matrix display device and an active matrix display device that can perform a good display operation without being affected by the wiring capacity and can suppress power consumption. A display device driving method is obtained.

次に、図6を参照して、この発明の第2の実施形態に係る有機EL表示装置について説明する。
第2の実施形態によれば、映像信号配線X(1〜n)の一端部に定電流回路40が接続されている。各定電流回路40は、例えば、Pチャネル型の薄膜トランジスタで形成されたトランジスタ42、保持容量Cs2、第2スイッチ45を備えている。トランジスタ42は、そのソースが第2電源電圧線Vdd2に接続されている。第2スイッチ45は、トランジスタ42のゲートおよびドレインに接続され、そのゲートは、走査線Sag0に接続されている。第2スイッチ45は、第1走査線Sga0からの制御信号Saoによりオン(導通状態)、オフ(非導通状態)が制御され、トランジスタ42と映像信号配線X(1〜n)との接続、非接続を制御する。保持容量Cs2は、トランジスタ42のソース、ゲート間に接続され、第2定電圧電源Vdd2により決定されるトランジスタ42のゲート制御電位を保持する。
Next, an organic EL display device according to a second embodiment of the present invention will be described with reference to FIG.
According to the second embodiment, the constant current circuit 40 is connected to one end of the video signal wiring X (1 to n). Each constant current circuit 40 includes, for example, a transistor 42 formed of a P-channel thin film transistor, a storage capacitor Cs2, and a second switch 45. The source of the transistor 42 is connected to the second power supply voltage line Vdd2. The second switch 45 is connected to the gate and drain of the transistor 42, and the gate thereof is connected to the scanning line Sag0. The second switch 45 is controlled to be on (conducting state) and off (non-conducting state) by a control signal Sao from the first scanning line Sga0, and the connection between the transistor 42 and the video signal wiring X (1 to n) is not connected. Control the connection. The holding capacitor Cs2 is connected between the source and gate of the transistor 42 and holds the gate control potential of the transistor 42 determined by the second constant voltage power supply Vdd2.

定電流回路40は、例えば、Pチャネル型の薄膜トランジスタで形成された第3スイッチ47を更に備えている。第3スイッチ47は、トランジスタ42のドレインと映像信号配線X(1〜n)との間に接続されている。第3スイッチ47は、そのゲートが第2電圧電源線Vdd2に接続され、常時、オン状態に維持されている。   The constant current circuit 40 further includes a third switch 47 formed of, for example, a P-channel type thin film transistor. The third switch 47 is connected between the drain of the transistor 42 and the video signal wiring X (1 to n). The gate of the third switch 47 is connected to the second voltage power supply line Vdd2, and is always kept on.

本実施形態において、トランジスタ42、第2および第3スイッチ45、47は、画素回路18を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
第2の実施形態において、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第2の実施形態によれば、前述した第1の実施形態と同様の作用効果を得ることができる。また、各定電流制御回路40は、トランジスタ42および第2スイッチ45に加えて第3スイッチ47を備え、映像信号書き込み時、プリチャージ電流はトランジスタ42、第3スイッチ47を通ってながれる。これは、駆動トランジスタ22および画素スイッチ20を備えた画素回路18の構成および電流経路とほぼ対応している。そのため、定電流回路40を設けたことによる発光電流のバラツキを抑制し、安定した画像表示を実現することができる。
In this embodiment, the transistor 42, the second and third switches 45 and 47 are formed in the same process and in the same layer structure as the thin film transistor constituting the pixel circuit 18, and a top gate thin film transistor using polysilicon as a semiconductor layer. It is configured as.
In the second embodiment, other configurations of the organic EL display device are the same as those of the first embodiment described above, and the same reference numerals are given to the same portions, and the detailed description thereof is omitted.
According to the second embodiment having the above-described configuration, the same operational effects as those of the first embodiment described above can be obtained. Each constant current control circuit 40 includes a third switch 47 in addition to the transistor 42 and the second switch 45, and a precharge current flows through the transistor 42 and the third switch 47 when writing a video signal. This substantially corresponds to the configuration and current path of the pixel circuit 18 including the driving transistor 22 and the pixel switch 20. Therefore, variation in the light emission current due to the provision of the constant current circuit 40 can be suppressed, and stable image display can be realized.

本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   The present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

前述した実施形態において、書き込み動作毎にプリチャージ電流を供給する構成としたが、例えば、高階調時は第2スイッチ45をオフ状態とし、定電流回路40を映像信号線と非接続状態としてもよい。映像信号に応じて定電流回路の接続状態を制御することで、不所望な電力消費を抑制することが可能となる。   In the above-described embodiment, the precharge current is supplied for each writing operation. However, for example, the second switch 45 is turned off and the constant current circuit 40 is disconnected from the video signal line during high gradation. Good. By controlling the connection state of the constant current circuit according to the video signal, it is possible to suppress undesired power consumption.

前述した実施形態では、画素回路を構成する薄膜トランジスタおよび定電流回路の薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第1スイッチをNチャネル型の薄膜トランジスタ、駆動トランジスタおよび第2スイッチをPチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。   In the above-described embodiment, the case where the thin film transistors constituting the pixel circuit and the thin film transistors of the constant current circuit are all configured with the same conductivity type, here the P channel type, is not limited to this. It is also possible to constitute the thin film transistor. It is also possible to form a pixel circuit with a mixture of different conductive type thin film transistors, such as a pixel switch, an N channel type thin film transistor for the first switch, and a P channel type thin film transistor for the drive transistor and the second switch. It is.

また、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。   Further, the semiconductor layer of the thin film transistor is not limited to polysilicon, but can be composed of amorphous silicon. The self-luminous elements constituting the display pixels are not limited to organic EL elements, and various display elements capable of self-luminance are applicable.

図1は、本発明の第1の実施形態に係る有機EL表示装置を概略的に示す平面図である。FIG. 1 is a plan view schematically showing an organic EL display device according to the first embodiment of the present invention. 図2は、前記有機EL表示装置の画素および定電流回路の等価回路を示す平面図である。FIG. 2 is a plan view showing an equivalent circuit of a pixel and a constant current circuit of the organic EL display device. 図3は、前記有機EL表示装置の走査線駆動回路における供給信号のタイミングチャートである。FIG. 3 is a timing chart of supply signals in the scanning line driving circuit of the organic EL display device. 図4は、前記有機EL表示装置の画素および定電流回路の等価回路を示す平面図である。FIG. 4 is a plan view showing an equivalent circuit of a pixel and a constant current circuit of the organic EL display device. 図5は、前記有機EL表示装置の画素および定電流回路の等価回路を示す平面図である。FIG. 5 is a plan view showing an equivalent circuit of a pixel and a constant current circuit of the organic EL display device. 図6は、この発明の第2の実施形態に係る有機EL表示装置の画素および定電流回路の等価回路を示す平面図である。FIG. 6 is a plan view showing an equivalent circuit of a pixel and a constant current circuit of an organic EL display device according to the second embodiment of the present invention.

符号の説明Explanation of symbols

8…絶縁基板、 10…有機ELパネル、12…コントローラ、
14a、14b…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…出力スイッチ、 40…定電流回路、
42…トランジスタ、 45…第2スイッチ、 47…第3スイッチ
8 ... Insulating substrate, 10 ... Organic EL panel, 12 ... Controller,
14a, 14b ... scanning line drive circuit, 15 ... signal line drive circuit, 16 ... organic EL element,
18 ... Pixel circuit, 20 ... Pixel switch, 22 ... Drive transistor,
24 ... 1st switch, 26 ... Output switch, 40 ... Constant current circuit,
42 ... transistor 45 ... second switch 47 ... third switch

Claims (8)

表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第1スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号配線と、
前記映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第2スイッチと、をそれぞれ有する複数の定電流回路と、
前記画素部の行毎に接続された複数の走査信号線と、
前記走査信号線を通して前記第1および第2スイッチをオンオフ制御し、前記第2スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とした後、前記第1スイッチをオン状態とし前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込む走査線駆動回路と、
を備えたアクティブマトリクス型表示装置。
A display element; a driving transistor for supplying a driving current to the display element; and a first switch connected between a gate and a drain of the driving transistor, and arranged in a matrix in a display region on the substrate. A plurality of pixel portions,
A plurality of video signal wirings connected to each column of the pixel unit;
A signal line driving circuit for supplying a signal wiring current to the video signal wiring;
A plurality of constant current circuits each having a transistor connected between each video signal line and a constant voltage power supply, and a second switch connected between a drain and a gate of the transistor;
A plurality of scanning signal lines connected to each row of the pixel portion;
The first and second switches are controlled to be turned on and off through the scanning signal lines, the second switch is turned on, a constant current is supplied from the constant current circuit, and the video signal wiring is set to a predetermined potential. A scanning line driving circuit for turning on the switch and writing the signal wiring current supplied from the video signal driving circuit to the video signal wiring to the pixel unit;
An active matrix display device comprising:
前記定電流回路は、前記表示領域の外側で前記基板上に設けられている請求項1に記載のアクティブマトリクス型表示装置。   The active matrix display device according to claim 1, wherein the constant current circuit is provided on the substrate outside the display region. 前記各定電流回路は、前記トランジスタのゲートとソースとの電位差を一定に保持する保持容量を有している請求項1に記載のアクティブマトリクス型表示装置。   2. The active matrix display device according to claim 1, wherein each of the constant current circuits has a storage capacitor that holds a potential difference between a gate and a source of the transistor constant. 前記各画素部は、一定電圧電源間に前記表示素子および駆動トランジスタと直列に接続された出力スイッチと、前記駆動トランジスタのゲートとソースとの電位差を一定に保持する保持容量と、画素の選択および非選択を制御する画素スイッチと、を有し、前記駆動トランジスタのドレインは前記画素スイッチを介して前記映像信号配線に接続される請求項1に記載のアクティブマトリクス型表示装置。   Each of the pixel units includes an output switch connected in series with the display element and the drive transistor between constant voltage power supplies, a storage capacitor that holds a potential difference between the gate and the source of the drive transistor, and pixel selection and 2. The active matrix display device according to claim 1, further comprising: a pixel switch that controls non-selection, wherein a drain of the driving transistor is connected to the video signal line through the pixel switch. 前記各定電流回路は、前記第2スイッチおよび前記トランジスタのドレインと前記映像信号配線との間に接続されているとともに、定電圧電源に接続されたゲートを有し、オン状態に維持された第3スイッチと、を備えている請求項4に記載のアクティブマトリクス型表示装置。   Each of the constant current circuits is connected between the drain of the second switch and the transistor and the video signal wiring, and has a gate connected to a constant voltage power source and is maintained in an on state. The active matrix display device according to claim 4, further comprising three switches. 前記定電流回路のトランジスタおよび前記駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項1ないし5のいずれか1項に記載のアクティブマトリクス型表示装置。   6. The active matrix display device according to claim 1, wherein the transistor of the constant current circuit and the driving transistor are formed of thin film transistors using polysilicon as a semiconductor layer. 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないし5のいずれか1項に記載のアクティブマトリクス型表示装置。   The active matrix display device according to claim 1, wherein the display element is a self-light-emitting element having an organic light-emitting layer between opposed electrodes. 表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第1スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号配線と、
前記映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第2スイッチと、をそれぞれ有する複数の定電流回路と、
前記画素部の行毎に接続された複数の走査信号線と、
前記走査信号線を通して前記第1および第2スイッチをオンオフ制御する走査線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法において、
前記第2スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とし、
前記映像信号配線を所定の電位とした後、前記第1スイッチをオン状態とし、前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込み、
前記書き込まれた信号配線電流に対応する電流量の駆動電流を前記表示素子に供給するアクティブマトリクス型表示装置の駆動方法。
A display element; a driving transistor for supplying a driving current to the display element; and a first switch connected between a gate and a drain of the driving transistor, and arranged in a matrix in a display region on the substrate. A plurality of pixel portions,
A plurality of video signal wirings connected to each column of the pixel unit;
A signal line driving circuit for supplying a signal wiring current to the video signal wiring;
A plurality of constant current circuits each having a transistor connected between each video signal line and a constant voltage power supply, and a second switch connected between a drain and a gate of the transistor;
A plurality of scanning signal lines connected to each row of the pixel portion;
In a driving method of an active matrix display device comprising: a scanning line driving circuit that controls on and off of the first and second switches through the scanning signal line;
The second switch is turned on, a constant current is supplied from the constant current circuit, the video signal wiring is set to a predetermined potential,
After the video signal wiring is set to a predetermined potential, the first switch is turned on, and the signal wiring current supplied from the video signal driving circuit to the video signal wiring is written to the pixel portion.
A driving method of an active matrix display device, wherein a driving current having a current amount corresponding to the written signal wiring current is supplied to the display element.
JP2005105095A 2005-03-31 2005-03-31 Active matrix type display device and driving method of active matrix type display device Pending JP2006284940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105095A JP2006284940A (en) 2005-03-31 2005-03-31 Active matrix type display device and driving method of active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105095A JP2006284940A (en) 2005-03-31 2005-03-31 Active matrix type display device and driving method of active matrix type display device

Publications (1)

Publication Number Publication Date
JP2006284940A true JP2006284940A (en) 2006-10-19

Family

ID=37406938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105095A Pending JP2006284940A (en) 2005-03-31 2005-03-31 Active matrix type display device and driving method of active matrix type display device

Country Status (1)

Country Link
JP (1) JP2006284940A (en)

Similar Documents

Publication Publication Date Title
US7372440B2 (en) Active matrix display device
JP5719571B2 (en) Display device and driving method of display device
JP4467910B2 (en) Active matrix display device
JP2005099764A (en) Electrooptical device and electronic equipment
JP6153830B2 (en) Display device and driving method thereof
KR20070057020A (en) Image display device
JP2009116115A (en) Active matrix display device and driving method
JP2010128183A (en) Active matrix type display device, and method for driving the same
KR20060096857A (en) Display device and driving method thereof
JP2007004035A (en) Active matrix display device and method of driving active matrix display device
JP4131939B2 (en) Active matrix display device
US8094110B2 (en) Active matrix display device
JP2010276783A (en) Active matrix type display
JP2010122320A (en) Active matrix display device
US20050030266A1 (en) Active matrix type display apparatus
JP2009122196A (en) Active matrix display device and its driving method
JP2005157347A (en) Active matrix display device
JP2004341351A (en) Active matrix type display device
JP5019217B2 (en) Active matrix display device and driving method thereof
JP2006284940A (en) Active matrix type display device and driving method of active matrix type display device
JP5085011B2 (en) Active matrix display device
JP2009069514A (en) Active-matrix type display, and driving method for the active-matrix type display
JP2006243369A (en) Active matrix display device
JP2009216950A (en) Active matrix display device
JP2009193027A (en) Active matrix type display apparatus and driving method therefor