【０００１】
【発明の属する技術分野】
本発明は、例えば有機エレクトロ・ルミネッセンス（以下、ＥＬと称する）素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００３】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機ＥＬ素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給される映像信号を取り込む。この映像信号に対応する駆動トランジスタのゲート、ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機ＥＬ素子に供給し、発光動作を行う。
【０００４】
有機ＥＬ素子は、蛍光性有機化合物を含む薄膜である発光層をカソードおよびアノード間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。そして、有機ＥＬ素子は、供給電流量に対応する輝度で発光し、１０Ｖ以下の印加電圧でも１００〜１０００００ｃｄ／ｍ２程度の輝度を得ることができる。
【０００５】
このような有機ＥＬ表示装置において、駆動トランジスタとして用いられる薄膜トランジスタは、ガラス等の絶縁基板上に形成された半導体薄膜を用いて形成されている。そのため、閾値電圧Ｖｔｈやキャリア移動度μのような駆動トランジスタの特性は、製造プロセス等に依存しバラツキが生じ易い。駆動トランジスタの閾値電圧Ｖｔｈにバラツキがあると、有機ＥＬ素子を適切な輝度で発光させることが困難となり、複数の表示画素間で輝度のバラツキが発生し表示ムラの原因となる。
【０００６】
従来、このような閾値電圧Ｖｔｈのバラツキによる影響を回避するため、全表示画素に閾値キャンセル回路を設けた表示装置が提案されている（例えば、特許文献１）。各閾値キャンセル回路は、信号線駆動回路から映像信号に先だって供給されるリセット信号を用いて駆動トランジスタの制御電圧を初期化するように構成されている。また、他の表示装置として、映像信号の書き込みを電流信号により行ない、駆動トランジスタにおける特性バラツキの影響を低減し、発光輝度の均一化を図った表示装置が提案されている（例えば、特許文献２）。
【０００７】
【特許文献１】
米国特許第６，２２９，５０６号明細書
【０００８】
【特許文献２】
米国特許第６，３７３，４５４号明細書
【０００９】
【発明が解決しようとする課題】
上述した表示装置において、各表示画素の画素回路は、映像信号の書込み時あるいはリセット動作時に駆動トランジスタのゲート、ドレイン間を短絡する１つあるいは複数のスイッチを含んで構成されている。このスイッチはそれぞれ薄膜トランジスタで構成されオン、オフ制御される。しかしながら、スイッチがオンからオフに切換わる際、スイッチのゲート、ソース間に形成された寄生容量に起因するフィードスルー電圧が生じる。そして、発生したフィードスルー電圧は保持容量に流れ込み、駆動トランジスタのゲート制御電圧を変動させてしまう。そのため、駆動トランジスタのゲート制御電圧にバラツキが発生し、複数の表示画素間で輝度のバラツキを生じる。このような表示画素間の輝度のバラツキは表示ムラとなって現われ、表示品位を低下させる。
【００１０】
例えば、上記スイッチおよび駆動トランジスタがＰチャネル型薄膜トランジスタで構成されている場合、この駆動トランジスタのゲート制御電圧はプラス電位方向に変動し、駆動トランジスタを流れる電流は減少方向に変化する。これは、ＥＬ発光電流の減少につながり、表示画像の輝度不足を引き起こす。
【００１１】
発光電流減少分を予め上乗せした映像信号を駆動回路から供給することで、輝度不足の問題を回避する対策も考えられる。しかしながら、第１スイッチの特性バラツキ等により、発生するフィードスルー電圧は複数の第１スイッチ間で必ずしも同一とはならず、上記対策により表示画素の輝度不足および輝度のバラツキを充分に補償することは困難となる。
【００１２】
この発明は以上の点に鑑みなされたもので、その目的は、フィードスルー電圧に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられた複数の第１および第２制御信号線と、を備え、
各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第１端子間に接続され前記制御電圧を保持する第１容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第２端子間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される第１スイッチ、および前記駆動トランジスタの制御端子と前記第２制御信号線との間に接続され、前記第２制御信号線からの制御信号に応じて、前記第１スイッチのオフ切換え時に生じる前記制御電圧の変位量に相当する電荷を吸収する第２容量を含んでいることを特徴としている。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置について詳細に説明する。
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１５】
有機ＥＬパネル１０は、ガラス板等の光透過性絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１制御信号線Ｓｇａ（１〜ｍ）、第２制御信号線Ｓｇｂ（１〜ｍ）、第３制御信号線Ｓｇｃ（１〜ｍ）と、表示画素の列毎にそれぞれ接続されたｎ本の信号線Ｘ（１〜ｎ）、第１、第２、第３制御信号線Ｓｇａ、Ｓｇｎ、Ｓｇｃを表示画素の行毎に順次駆動する制御信号出力回路１４、および複数の信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路１５を備えている。なお、本実施の形態における第３制御信号線Ｓｇｃは、この発明における第２制御信号線として機能する。
【００１６】
各表示画素ＰＸは、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８により構成されている。図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、保持容量として機能する第１容量Ｃｓ、および第２容量Ｃｘを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００１７】
駆動トランジスタ２２、第２スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｓｓと第２電圧電源線Ｖｄｄとの間で直列に接続されている。第１および第２電圧電源線Ｖｓｓ、Ｖｄｄは、例えば０Ｖおよび＋１０Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第２電圧電源線Ｖｄｄに接続され、有機ＥＬ素子１６は、一方の電極、ここではカソードが第１電圧電源線Ｖｓｓに接続されている。第２スイッチ２６は、ソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。また、第２スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２制御信号線Ｓｇｂに接続されている。
【００１８】
駆動トランジスタ２２は、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。第２スイッチ２６は、第２制御信号線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１９】
第１容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する信号線Ｘと駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１制御信号線Ｓｇａに接続されている。画素スイッチ２０は、第１制御信号線Ｓｇａから供給される制御信号Ｓａに応答して対応信号線Ｘから映像信号を取り込む。
【００２０】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１制御信号線Ｓｇａに接続されている。第１スイッチ２４は、第１制御信号線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、第１容量Ｃｓからの電流リークを規制する。
【００２１】
第２容量Ｃｘは、駆動トランジスタ２２のゲートと第３走査線Ｓｇｃとの間に接続されている。第２容量Ｃｘは、後述するように、金属膜、誘電体としての酸化膜、および半導体層からなるＭＯＳ容量により構成されている。
【００２２】
本実施形態では、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。また、第２容量Ｃｘは薄膜トランジスタを形成する工程で同時に形成される。図３を参照して、画素回路を構成する薄膜トランジスタの内、駆動トランジスタ２２として機能する薄膜トランジスタの構成を説明するとともに、第２容量Ｃｘの構成を詳細に説明する。
【００２３】
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、光透過性絶縁基板８上に形成されポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねて酸化膜からなるゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。画素スイッチ２０、第１および第２スイッチ２４、２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００２４】
なお、層間絶縁膜５４上には、ソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。更に、保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００２５】
一方、第２容量Ｃｘは、光透過性絶縁基板８上に形成されポリシリコンからなる半導体層７０、ゲート絶縁膜５２を介して半導体層７０と対向したゲート電極Ｇ、および層間絶縁膜５４上に設けられコンタクトを介して半導体層７０に接続されたドレイン電極Ｄを有している。半導体層７０はソース領域７０ａ、ドレイン領域７０ｂ、これらの領域間に位置したチャネル領域７０ｃを有している。半導体層７０のソース領域７０ａおよびドレイン領域７０ｂは駆動トランジスタ２２における半導体層５０のソース領域およびドレイン領域と同一極性、つまり、Ｐチャネル型半導体層に形成されている。チャネル領域７０ｃは駆動トランジスタのチャネル領域５０ｃと同様に、ソースおよびドレイン領域に注入された不純物よりも低濃度の不純物を含むか、あるいは真性な状態である領域で、ゲート電極とセルフアラインとなるよう形成されている。
【００２６】
そして、第２容量Ｃｘは、金属膜からなるゲート電極Ｇ、酸化膜からなるゲート絶縁膜５２、および半導体層７０を積層配置することによりＭＯＳ容量を構成している。第２容量Ｃｘのゲート電極Ｇは第３制御信号線Ｓｇｃに接続され、半導体層７０はドレイン電極Ｄおよび配線を介して駆動トランジスタ２２のゲート電極Ｇに接続されている。このような構成を有した第２容量Ｃｘは、ゲート電極Ｇに所定レベルの電位が印加された場合にのみオン状態となり、電荷を保持する容量として機能する。第１容量Ｃｓの容量値を例えば１〜２ｐＦ程度とした場合、第２容量Ｃｘの容量値は、例えば、数１０ｆＦ程度に設定される。
【００２７】
なお、第２容量Ｃｘは上記薄膜トランジスタと同一工程、同一層構造で形成されている。このように全ての薄膜トランジスタおよび第２容量Ｃｘを同一工程および同一導電型、つまり、同一極性の半導体層で構成することにより、製造工数の増大を抑制することができる。
【００２８】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、制御信号出力回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ制御信号出力回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２９】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Ｄａｔａ１〜Ｄａｔａｍをアナログ形式に変換し電流信号として複数の信号線Ｘに並列的に供給する。制御信号出力回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに３種類の制御信号、すなわち、制御信号Ｓａ、Ｓｂ、Ｓｃを供給する。これにより、各第１、第２、第３制御信号線Ｓｇａ、Ｓｇｂ、Ｓｇｃは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂ、制御信号Ｓｃにより駆動される。
【００３０】
図４に示すタイミングチャートを参照して、制御信号出力回路１４および信号線駆動回路１５の出力信号に基づく画素回路１８の動作について説明する。
制御信号出力回路１４は、例えば、スタート信号とクロックとから各水平走査期間に対応した幅のパルスを生成し、そのパルスを制御信号Ｓａとして出力する。また、制御信号出力回路１４は、制御信号Ｓａを反転させ制御信号Ｓａと逆位相の制御信号Ｓｃを出力するとともに、スタート信号とクロックとから各水平走査期間に対応した幅のパルスを生成し、そのパルスを制御信号Ｓｂとして出力する。
【００３１】
画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図４の時点ｔ１で、制御信号Ｓａが画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベル、制御信号Ｓｂが第２スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルとなる。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、第２スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。また、時点ｔ１で、制御信号Ｓｃが第２容量Ｃｘをオフ状態とするレベル（オフ電位）、ここではハイレベルとなり、第２容量Ｃｘは電荷を保持する容量として機能しない状態となる。
【００３２】
映像信号書込み期間（ｔ１〜ｔ２）において、駆動トランジスタ２２はダイオード接続状態となり、また、画素スイッチ２０を通して対応信号線Ｘから映像信号Ｄａｔａが取り込まれる。つまり、定電流源であるアナログ変換回路に接続された信号線Ｘおよび画素回路１８により、駆動トランジスタ２２のソース、ドレイン間に流れる電流が所望の定電流となるように設定される。そして、この電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が第１容量Ｃｓに書き込まれる。
【００３３】
次に、時点ｔ２では、制御信号Ｓａおよび制御信号Ｓｃがそれぞれハイレベル（オフ電位）、ローレベル（オン電位）となり、画素スイッチ２０および第１スイッチ２４がオフ、第２容量Ｃｘがオンとなる。これにより、映像信号書込み動作が終了するとともに、第２容量Ｃｘは電荷を保持可能な容量となる。
【００３４】
続いて、時点ｔ３では、制御信号Ｓｂがローレベルとなり、第２スイッチ２６がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ２２は、第１容量Ｃｓに書き込まれたゲート制御電圧により、映像信号に対応した電流量を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂがオフ電位となるまで発光状態を維持する。
【００３５】
ここで、書込み期間の終了時、第１スイッチ２４がオン状態からオフ状態に切換わると、第１スイッチ２４の寄生容量Ｃｇｓに起因するフィードスルー電圧が発生する。このフィードスルー電圧は第１容量Ｃｓに印加され、第１容量Ｃｓの電位、すなわち、駆動トランジスタ２２のゲート電位をプラス方向に変位させる。しかし、この時、第２容量Ｃｘは、電荷を保持可能なオン状態にあることから、ゲート電位の変位量に相当する電荷、つまり、フィードスルー電圧に相当する電荷を吸収し、第３走査線Ｓｇｃ側へ逃がす。これにより、第１スイッチ２４のオフ切換え時に生じたゲート電位の変位を第２容量Ｃｘによって吸収し、発光期間中、ゲート制御電圧を映像信号に応じた正確な電位に維持する。
【００３６】
このようなゲート制御電圧の変動を吸収するため、第２容量Ｃｘの容量値は、上述したゲート制御電圧の変位量に相当する電荷を、つまり、第１スイッチ２４で発生したフィードスルー電圧に相当する電荷を保持する値に設定される。第１スイッチ２４において、フィードスルー電圧は第１スイッチのソース側およびドレイン側にそれぞれ発生し、その大きさは、それぞれゲート容量のほぼ１／２に対応した値となる。そのため、本実施形態において、第２容量Ｃｘの容量値は、第１スイッチ２４のゲート容量の１／２に設定されている。なお、ゲート容量とは、第１スイッチのゲート、ソース間の容量、ゲート、ドレイン間の容量、およびゲートと他の部位間の容量を含むものとする。また、第２容量Ｃｘに供給される制御信号Ｓｃのオン、オフ電位差は、第１スイッチ２４に供給される制御信号Ｓａのオン、オフ電位差と同一に設定されている。
【００３７】
以上のように、本実施形態に係る有機ＥＬ表示装置では、駆動トランジスタ２２のゲートと第３制御信号線Ｓｇｃとの間に接続された第２容量Ｃｘを設けることにより、第１スイッチ２４のオフ切換え時に生じる駆動トランジスタのゲート電位変動を吸収し、このゲート電位を映像信号に応じた所望の電位に補償することができる。これにより、映像信号の書込み動作を確実に行ないつつ、フィードスルー電圧に起因する駆動トランジスタのゲート制御電圧の変動、バラツキを低減し、複数の表示画素間における輝度のバラツキを抑制することが可能となる。また、ゲート制御電圧の変動を補償する目的で駆動回路から過剰な電流量を供給する必要が無く、駆動電圧の上昇、大型化、製造コストの増大等を生じることなく十分な白輝度を得ることができる。以上のことから、表示ムラを低減し、表示品位の向上したアクティブマトリクス型の有機ＥＬ表示装置が得られる。
【００３８】
更に、上記実施形態によれば、第２容量Ｃｘは、第１スイッチ２４の近傍に配置され、また、第１スイッチ２４を構成する薄膜トランジスタの半導体層と同一極性のポリシリコンを半導体層として用いているため、形成が容易であるとともに、第１スイッチ２４の特性との特性差を低減することが可能となる。第２容量Ｃｘは、酸化膜からなるゲート絶縁膜を誘電体層として用いているため、比較的容易に大きな容量とすることができる。
【００３９】
上記実施形態で示したように、第２容量Ｃｘは、第１スイッチ２４がオフに切換え時に生じるゲート電位変動を完全に吸収するように形成されていることが望ましいが、必ずしもこれに限定されることなく、第２容量Ｃｘは、上記ゲート電位変動の少なくとも一部を吸収する値に形成されていれば、ゲート制御電圧の変動低減効果を得ることができる。また、駆動トランジスタ２２のゲート、ドレイン間に接続され第１スイッチ２４を構成するトランジスタは１つに限らず、複数のトランジスタを直列に接続してもよい。この場合、第２容量Ｃｘの容量値は、トランジスタの数に応じて設定される。
【００４０】
第２容量Ｃｘは上述した構造に限らず、第１スイッチ、駆動トランジスタ等を構成している薄膜トランジスタとほぼ同一構造を有した薄膜トランジスタを用いて構成してもよい。
すなわち、この発明の第２の実施形態に係る有機ＥＬ表示装置によれば、図５および図６に示すように、駆動トランジスタ２２、第１、第２スイッチ、および画素スイッチ２０は、半導体層にポリシリコンを用いたトップゲート構造のＰチャネル型薄膜トランジスタにより構成されている。これら薄膜トランジスタの詳細な構成は、前述した第１実施形態と同一であり、同一の部分は同一の参照符号を付してその説明を省略する。
【００４１】
一方、第２容量Ｃｘも上記薄膜トランジスタとほぼ同一構造を有している。すなわち、第２容量Ｃｘは、光透過性絶縁基板８上に形成されポリシリコンからなる半導体層７０を備え、この半導体層はソース領域７０ａ、ドレイン領域７０ｂ、およびソース、ドレイン領域間に位置したチャネル領域７０ｃを有している。半導体層７０は駆動トランジスタ２２の半導体層５０と同一極性、つまり、Ｐチャネル半導体層により形成されている。半導体層７０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にはゲート電極Ｇが設けられチャネル領域７０ｃとセルフアラインの関係で対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にはソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層７０のソース領域７０ａおよびドレイン領域７０ｂにそれぞれ接続されている。
【００４２】
第２容量Ｃｘは、金属膜からなるゲート電極Ｇ、酸化膜からなるゲート絶縁膜５２、および半導体層７０を積層配置することによりＭＯＳ容量を構成している。ここで、第２容量Ｃｘにおいて、ソース電極Ｓおよびドレイン電極Ｄは互いに導通し、共に駆動トランジスタ２２のゲートＧに接続されている。これにより、半導体層７０のソース領域７０ａおよびドレイン領域７０ｂは、ソース電極Ｄおよびドレイン電極Ｄを介して駆動トランジスタ２２のゲート電極Ｇに接続されている。また、第２容量Ｃｘのゲート電極Ｇは第３制御信号線Ｓｇｃに接続されている。このような構成を有した第２容量Ｃｘは、ゲート電極Ｇに所定レベルの電位が印加された場合にのみオン状態となり、電荷を保持する容量として機能する。第２容量Ｃｘは、第１スイッチ２４とほぼ同一構成、同一のレイアウトで形成することが望ましく、この場合、よりバラツキを吸収することが可能となる。
【００４３】
なお、図５および図６に示した第２の実施形態において、第２容量Ｃｘ以外の構成は前述した実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、上記のように構成された第２の実施形態においても、上記第１の実施形態と同様の作用効果を得ることができる。
【００４４】
前述した実施形態において、第２容量Ｃｘをオン、オフする制御信号Ｓｃは、画素トランジスタ２０および第１スイッチ２４を駆動する制御信号Ｓａと逆位相の信号としている。この場合、制御信号Ｓｃを容易に生成することができ、制御信号出力回路１４の構成を簡略化することが可能となる。しかしながら、これに限らず、図７に示すように、制御信号Ｓｃは、第１スイッチ２４がオフ状態に切換えられた後、発光期間の開始前に、第２容量Ｃｘをオフ状態からオン状態へ切換えるように設定してもよい。
【００４５】
また、有機ＥＬ表示装置の画素回路は電流信号方式に限らず、電圧信号方式の画素回路として構成してもよい。図８は本発明の第３の実施形態に係る有機ＥＬ表示装置の表示画素ＰＸを示している。各表示画素ＰＸは、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８により構成されている。画素回路１８は電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、第１容量Ｃｓ１、Ｃｓ２、および第２容量Ｃｘを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００４６】
駆動トランジスタ２２のソースは高電位の第２電圧電源線Ｖｄｄに接続されている。駆動トランジスタ２２のゲート、ソース間には保持容量として機能する第１容量Ｃｓ１が接続され、ゲート、ドレイン間には第１スイッチ２４が接続されている。駆動トランジスタ２２のゲートは、保持容量として機能する第１容量Ｃｓ２を介して画素スイッチ２０のドレインに接続され、画素スイッチのソースは信号線Ｘに接続されている。
【００４７】
駆動トランジスタ２２のドレインは第２スイッチ２６のソースに接続され、第２スイッチのドレインは有機ＥＬ素子１６のアノードに接続されている。有機ＥＬ素子１６のカソードは低電位の第１電圧電源線Ｖｓｓに接続されている。第２容量Ｃｘは、前述した第１の実施形態と同様に、ＭＯＳ容量により形成され、駆動トランジスタ２２のゲートと第３制御信号線Ｓｇｃとの間に接続されている。
【００４８】
各画素回路１８には、図示しない信号線駆動回路から出力され電圧信号からなる映像信号Ｄａｔａが信号線Ｘを介して入力される。また、画素スイッチ２０、第１スイッチ２４および第２スイッチ２６は、図示しない制御信号出力回路で生成された制御信号Ｓａ、制御信号Ｓｂ、および制御信号Ｓｄによりそれぞれ第１制御信号線Ｓｇａ、第２制御信号線Ｓｇｂ第４制御信号線Ｓｇｄを介してオン、オフ制御される。
【００４９】
第３の実施形態において、他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。第３の実施形態においても、駆動トランジスタ２２のゲートと第３制御信号線Ｓｇｃとの間に第２容量Ｃｘを設けることにより、第１スイッチ２４のオフ時に生じる駆動トランジスタのゲート電位変動を補償することができる。これにより、駆動トランジスタの閾値補正動作を確実に行ないつつ、フィードスルー電圧に起因する駆動トランジスタのゲート制御電圧の変動、バラツキを低減し、複数の表示画素間における輝度のバラツキを抑制することが可能となる。従って、表示ムラを低減し、表示品位の向上したアクティブマトリクス型の有機ＥＬ表示装置が得られる。
【００５０】
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００５１】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび第２スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００５２】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【００５３】
【発明の効果】
以上詳述したように、本発明によれば、表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示す回路図。
【図２】上記有機ＥＬ表示装置における表示画素の等価回路を示す図。
【図３】上記有機ＥＬ表示装置の一部を示す断面図。
【図４】図２に示す表示画素の動作を説明するためのタイミングチャート。
【図５】本発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す図。
【図６】上記第２の実施形態に係る有機ＥＬ表示装置の一部を示す断面図。
【図７】変形例に係る表示画素の動作を説明するためのタイミングチャート。
【図８】本発明の第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す図。
【符号の説明】
１２…コントローラ、 １４…制御信号出力回路、
１５…信号線駆動回路、 １６…有機ＥＬ素子、 １８…画素回路、
２０…画素スイッチ、 ２２…駆動トランジスタ、
２４…第１スイッチ、 ２６…第２スイッチ、
ＰＸ…表示画素、 Ｖｄｄ…第１電圧電源線、 Ｖｓｓ…第２電圧電源線、
Ｓｇａ…第１制御信号線、 Ｓｇｂ…第２制御信号線、
Ｓｇｃ…第３制御信号線、 Ｘ…信号線、
Ｃｓ、Ｃｓ１、Ｃｓ２…第１容量、 Ｃｘ…第２容量。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an active matrix display device having a display screen in which display pixels including display elements such as organic electroluminescence (hereinafter, referred to as EL) elements are arranged in a matrix.
[0002]
[Prior art]
2. Description of the Related Art A flat active matrix display device is widely used as a display device for a personal computer, a personal digital assistant, a television, or the like. In recent years, as such a planar active matrix display device, an organic EL display device using a self-luminous element such as an organic EL element has attracted attention, and has been actively researched and developed. This organic EL display device has a feature that it does not require a backlight that hinders thinning and weight reduction, is suitable for reproducing moving images because of its high-speed response, and can be used even in cold regions because the brightness does not decrease at low temperatures. .
[0003]
In general, an organic EL display device includes a plurality of display pixels provided in a plurality of rows and a plurality of columns to form a display screen, a plurality of scanning lines extending along each row of the display pixels, and a plurality of display pixels along each column. It includes a plurality of extended signal lines, a scanning line driving circuit for driving each scanning line, a signal line driving circuit for driving each signal line, and the like. Each display pixel is composed of an organic EL element which is a self-luminous element, and a pixel circuit for supplying a drive current to the organic EL element. Each pixel circuit includes a pixel switch disposed near an intersection of a scanning line and a signal line, a driving transistor connected in series with an organic EL element between a pair of power supply lines, and configured by a thin film transistor, and a gate control voltage of the driving transistor. Is held. The pixel switch becomes conductive in response to a scanning signal supplied from the corresponding scanning line, and takes in a video signal supplied from the corresponding signal line. The potential between the gate and the source of the drive transistor corresponding to this video signal is written to the storage capacitor as a gate control voltage and is held for a predetermined period. Then, the drive transistor supplies a current amount corresponding to the gate control voltage written to the storage capacitor to the organic EL element to perform a light emitting operation.
[0004]
An organic EL device has a structure in which a light emitting layer, which is a thin film containing a fluorescent organic compound, is sandwiched between a cathode and an anode. Electrons and holes are injected into the light emitting layer and recombined to generate excitons. Then, light is emitted by light emission generated when the exciton is deactivated. The organic EL element emits light at a luminance corresponding to the amount of supplied current, and can obtain a luminance of about 100 to 100,000 cd / m 2 even at an applied voltage of 10 V or less.
[0005]
In such an organic EL display device, a thin film transistor used as a driving transistor is formed using a semiconductor thin film formed on an insulating substrate such as glass. Therefore, characteristics of the driving transistor such as the threshold voltage Vth and the carrier mobility μ depend on the manufacturing process and the like, and are likely to vary. If the threshold voltage Vth of the driving transistor varies, it becomes difficult to cause the organic EL element to emit light with appropriate luminance, and the luminance varies among a plurality of display pixels, causing display unevenness.
[0006]
Conventionally, a display device in which a threshold cancellation circuit is provided for all display pixels has been proposed in order to avoid the influence of the variation of the threshold voltage Vth (for example, Patent Document 1). Each threshold cancellation circuit is configured to initialize the control voltage of the drive transistor using a reset signal supplied from the signal line drive circuit prior to the video signal. As another display device, there has been proposed a display device in which writing of a video signal is performed by a current signal to reduce the influence of characteristic variations in a driving transistor and achieve uniform light emission luminance (for example, Patent Document 2). ).
[0007]
[Patent Document 1]
US Pat. No. 6,229,506
[Patent Document 2]
US Patent No. 6,373,454
[Problems to be solved by the invention]
In the above-described display device, the pixel circuit of each display pixel includes one or a plurality of switches for short-circuiting between the gate and the drain of the driving transistor at the time of writing a video signal or at the time of a reset operation. Each of these switches is constituted by a thin film transistor, and is turned on and off. However, when the switch is switched from on to off, a feed-through voltage is generated due to a parasitic capacitance formed between the gate and the source of the switch. Then, the generated feedthrough voltage flows into the storage capacitor and fluctuates the gate control voltage of the driving transistor. Therefore, a variation occurs in the gate control voltage of the driving transistor, and a variation in luminance occurs between a plurality of display pixels. Such variation in luminance between display pixels appears as display unevenness, and degrades display quality.
[0010]
For example, when the switch and the driving transistor are configured by P-channel thin film transistors, the gate control voltage of the driving transistor changes in the positive potential direction, and the current flowing through the driving transistor changes in the decreasing direction. This leads to a decrease in the EL emission current and causes a lack of luminance of the displayed image.
[0011]
A countermeasure for avoiding the problem of insufficient luminance by supplying a video signal in which the emission current decrease is added in advance from the driving circuit is also conceivable. However, the generated feed-through voltage is not always the same among the plurality of first switches due to the variation in the characteristics of the first switches and the like, and it is difficult to sufficiently compensate for the lack of luminance of the display pixels and the variation in luminance by the above-described measures. It will be difficult.
[0012]
The present invention has been made in view of the above points, and an object of the present invention is to provide an active matrix display device in which display unevenness due to a feedthrough voltage is reduced and display quality is improved.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, an active matrix display device according to an aspect of the present invention includes a plurality of display pixels arranged in a matrix and a plurality of first and second controls provided for each row of the display pixels. And a signal line,
Each display pixel is connected between the display element, a drive transistor that is connected to the display element and outputs a current amount according to a control voltage to the display element, and is connected between a control terminal and a first terminal of the drive transistor and holds the control voltage. A first capacitor, which is formed by a transistor, is connected between a control terminal of the drive transistor and a second terminal, and is turned on / off by a control signal from the first control signal line; It is connected between a control terminal of a driving transistor and the second control signal line, and corresponds to a displacement amount of the control voltage generated when the first switch is turned off according to a control signal from the second control signal line. And a second capacitor that absorbs an electric charge.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an active matrix organic EL display device according to a first embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIG. 1, the organic EL display device includes an organic EL panel 10 and a controller 12 that controls the organic EL panel 10.
[0015]
The organic EL panel 10 is connected to each of m × n display pixels PX, which are arranged in a matrix on a light-transmissive insulating substrate 8 such as a glass plate to form a display area 11, and each row of display pixels. A first control signal line Sga (1 to m), a second control signal line Sgb (1 to m), a third control signal line Sgc (1 to m), and m columns each of which is independently provided A control signal output circuit 14 for sequentially driving the n signal lines X (1 to n), the first, second, and third control signal lines Sga, Sgn, and Sgc connected to each display pixel row, And a signal line driving circuit 15 for driving the plurality of signal lines X1 to Xn. Note that the third control signal line Sgc in the present embodiment functions as a second control signal line in the present invention.
[0016]
Each display pixel PX includes an organic EL element 16 that is a self-luminous element, and a pixel circuit 18 that supplies a drive current to the organic EL element. FIG. 2 shows an equivalent circuit of the display pixel PX. The pixel circuit 18 is a current signal type pixel circuit that controls light emission of the organic EL element 16 according to a video signal composed of a current signal, and includes a pixel switch 20, a driving transistor 22, a first switch 24, a second switch 26, and a holding circuit. A first capacitor Cs and a second capacitor Cx functioning as capacitors are provided. Here, the pixel switch 20, the driving transistor 22, the first switch 24, and the second switch 26 are configured by thin-film transistors of the same conductivity type, for example, a P-channel type.
[0017]
The drive transistor 22, the second switch 26, and the organic EL element 16 are connected in series between the first voltage power line Vss and the second voltage power line Vdd. The first and second voltage power supply lines Vss and Vdd are set to potentials of, for example, 0 V and +10 V, respectively. The drive transistor 22 has a first terminal, here a source, connected to the second voltage power supply line Vdd, and the organic EL element 16 has one electrode, here, a cathode connected to the first voltage power supply line Vss. The second switch 26 has a source connected to the second terminal of the drive transistor 22, here a drain. The second switch 26 has a drain connected to the anode of the organic EL element 16 and a gate connected to the second control signal line Sgb.
[0018]
The drive transistor 22 outputs a current amount according to the video signal to the organic EL element 16. The second switch 26 is on (conducting state) and off (non-conducting state) controlled by a control signal Sb from a second control signal line Sgb, and controls connection and disconnection between the driving transistor 22 and the organic EL element 16. .
[0019]
The first capacitor Cs is connected between the first terminal and the control terminal of the drive transistor 22, here between the source and the gate, and holds a gate control potential of the drive transistor 22 determined by a video signal. The pixel switch 20 is connected between the corresponding signal line X and the drain of the drive transistor 22, and has a gate connected to the first control signal line Sga. The pixel switch 20 captures a video signal from the corresponding signal line X in response to the control signal Sa supplied from the first control signal line Sga.
[0020]
The first switch 24 is connected between the drain and the gate of the drive transistor 22, and the gate is connected to the first control signal line Sga. The first switch 24 is turned on and off in response to the control signal Sa from the first control signal line Sga, controls connection and disconnection between the gate and drain of the drive transistor 22, and controls the current from the first capacitor Cs. Regulate leaks.
[0021]
The second capacitance Cx is connected between the gate of the driving transistor 22 and the third scanning line Sgc. As will be described later, the second capacitor Cx includes a metal film, an oxide film as a dielectric, and a MOS capacitor formed of a semiconductor layer.
[0022]
In this embodiment, the thin film transistors forming the pixel circuit are all formed in the same process and in the same layer structure, and are top-gate thin film transistors using polysilicon for the semiconductor layer. The second capacitor Cx is formed at the same time as the step of forming the thin film transistor. With reference to FIG. 3, among the thin film transistors forming the pixel circuit, the structure of the thin film transistor functioning as the drive transistor 22 will be described, and the structure of the second capacitor Cx will be described in detail.
[0023]
The P-channel type thin film transistor constituting the driving transistor 22 includes a semiconductor layer 50 formed on the light-transmitting insulating substrate 8 and made of polysilicon. The semiconductor layer includes a source region 50a, a drain region 50b, and a source / drain region. It has a channel region 50c located therebetween. A gate insulating film 52 made of an oxide film is formed on the semiconductor layer 50, and a gate electrode G is provided on the gate insulating film and faces the channel region 50c. An interlayer insulating film 54 is formed over the gate electrode G, and a source electrode (source) S and a drain electrode (drain) D are provided on the interlayer insulating film. The source electrode S and the drain electrode D are connected to the source region 50a and the drain region 50b of the semiconductor layer 50 via contacts formed through the interlayer insulating film 54 and the gate insulating film 52, respectively. Each thin film transistor constituting the pixel switch 20 and the first and second switches 24 and 26 is also formed in the same structure as described above.
[0024]
Note that a protective film 56 is formed on the interlayer insulating film 54 so as to cover the source electrode S, the drain electrode D, and the wiring. Further, on the protective film 56, a hydrophilic film 58 and a partition film 60 are sequentially laminated.
[0025]
On the other hand, the second capacitor Cx is formed on the semiconductor layer 70 made of polysilicon and formed on the light-transmitting insulating substrate 8, the gate electrode G facing the semiconductor layer 70 via the gate insulating film 52, and the interlayer insulating film 54. It has a drain electrode D provided and connected to the semiconductor layer 70 via a contact. The semiconductor layer 70 has a source region 70a, a drain region 70b, and a channel region 70c located between these regions. The source region 70a and the drain region 70b of the semiconductor layer 70 have the same polarity as the source region and the drain region of the semiconductor layer 50 in the drive transistor 22, that is, are formed in a P-channel semiconductor layer. Similar to the channel region 50c of the drive transistor, the channel region 70c contains an impurity at a lower concentration than the impurity implanted into the source and drain regions or is an intrinsic region, and is self-aligned with the gate electrode. Is formed.
[0026]
The second capacitor Cx forms a MOS capacitor by stacking and arranging a gate electrode G made of a metal film, a gate insulating film 52 made of an oxide film, and a semiconductor layer 70. The gate electrode G of the second capacitor Cx is connected to the third control signal line Sgc, and the semiconductor layer 70 is connected to the gate electrode G of the drive transistor 22 via the drain electrode D and the wiring. The second capacitor Cx having such a configuration is turned on only when a predetermined level of potential is applied to the gate electrode G, and functions as a capacitor for retaining charges. When the capacitance value of the first capacitance Cs is, for example, about 1 to 2 pF, the capacitance value of the second capacitance Cx is set, for example, to about several tens of fF.
[0027]
The second capacitor Cx is formed in the same step and in the same layer structure as the thin film transistor. As described above, by configuring all the thin film transistors and the second capacitors Cx in the same process and the same conductivity type, that is, by using semiconductor layers having the same polarity, it is possible to suppress an increase in the number of manufacturing steps.
[0028]
On the other hand, the controller 12 shown in FIG. 1 is formed on a printed circuit board disposed outside the organic EL panel 10 and controls the control signal output circuit 14 and the signal line drive circuit 15. The controller 12 receives a digital video signal and a synchronization signal supplied from the outside, and generates a vertical scanning control signal for controlling vertical scanning timing and a horizontal scanning control signal for controlling horizontal scanning timing based on the synchronization signal. The scanning control signal and the horizontal scanning control signal are supplied to the control signal output circuit 14 and the signal line driving circuit 15, respectively, and the digital video signal is supplied to the signal line driving circuit 15 in synchronization with the horizontal and vertical scanning timings.
[0029]
The signal line drive circuit 15 converts video signals Data1 to Datam sequentially obtained in each horizontal scanning period into an analog format under the control of the horizontal scanning control signal, and supplies the analog signals to a plurality of signal lines X in parallel as current signals. The control signal output circuit 14 includes a shift register, an output buffer, and the like, sequentially transfers a horizontal scanning start pulse supplied from the outside to the next stage, and supplies three types of control signals to the display pixels PX of each row via the output buffer. That is, control signals Sa, Sb, Sc are supplied. Thus, the first, second, and third control signal lines Sga, Sgb, and Sgc are driven by the control signal Sa, the control signal Sb, and the control signal Sc in one horizontal scanning period different from each other.
[0030]
The operation of the pixel circuit 18 based on the output signals of the control signal output circuit 14 and the signal line drive circuit 15 will be described with reference to the timing chart shown in FIG.
The control signal output circuit 14 generates a pulse having a width corresponding to each horizontal scanning period from the start signal and the clock, for example, and outputs the pulse as the control signal Sa. The control signal output circuit 14 inverts the control signal Sa and outputs a control signal Sc having a phase opposite to that of the control signal Sa, and generates a pulse having a width corresponding to each horizontal scanning period from the start signal and the clock, The pulse is output as a control signal Sb.
[0031]
The operation of the pixel circuit 18 is divided into a video signal writing operation and a light emitting operation. At a time point t1 in FIG. 4, the control signal Sa turns on the pixel switch 20 and the first switch 24 (ON potential), here a low level, and the control signal Sb turns off the second switch 26 ( OFF potential), which is at a high level here. As a result, the pixel switch 20 and the first switch 24 are turned on (conductive state) and the second switch 26 is turned off (non-conductive state), and the video signal writing operation is started. At time t1, the control signal Sc is at a level (off potential) at which the second capacitor Cx is turned off, that is, at a high level here, so that the second capacitor Cx does not function as a capacitor for holding charges.
[0032]
In the video signal writing period (t1 to t2), the driving transistor 22 is in a diode connection state, and the video signal Data is taken in from the corresponding signal line X through the pixel switch 20. That is, the current flowing between the source and the drain of the drive transistor 22 is set to be a desired constant current by the signal line X and the pixel circuit 18 connected to the analog conversion circuit which is a constant current source. Then, the potential between the gate and the source of the drive transistor 22 corresponding to this amount of current is written to the first capacitor Cs.
[0033]
Next, at time t2, the control signal Sa and the control signal Sc become high level (OFF potential) and low level (ON potential), respectively, the pixel switch 20 and the first switch 24 are turned off, and the second capacitor Cx is turned on. . As a result, the video signal writing operation ends, and the second capacitor Cx becomes a capacitor capable of holding the electric charge.
[0034]
Subsequently, at time t3, the control signal Sb becomes low level, and the second switch 26 is turned on. Thereby, the light emission operation starts. In the light emission period, the drive transistor 22 supplies a current amount corresponding to the video signal to the organic EL element 16 by the gate control voltage written in the first capacitor Cs. Thereby, the organic EL element 16 emits light, and the light emitting operation is started. Then, after one frame period, the organic EL element 16 maintains the light emitting state until the control signal Sb becomes the OFF potential again.
[0035]
Here, when the first switch 24 switches from the on state to the off state at the end of the writing period, a feedthrough voltage is generated due to the parasitic capacitance Cgs of the first switch 24. This feed-through voltage is applied to the first capacitor Cs, and displaces the potential of the first capacitor Cs, that is, the gate potential of the drive transistor 22, in the positive direction. However, at this time, since the second capacitor Cx is in the ON state capable of holding the charge, the second capacitor Cx absorbs the charge corresponding to the displacement of the gate potential, that is, the charge corresponding to the feedthrough voltage, and the third scanning line Cx Release to Sgc side. Thereby, the displacement of the gate potential generated when the first switch 24 is turned off is absorbed by the second capacitor Cx, and the gate control voltage is maintained at an accurate potential according to the video signal during the light emission period.
[0036]
In order to absorb such a change in the gate control voltage, the capacitance value of the second capacitor Cx corresponds to the charge corresponding to the above-described displacement of the gate control voltage, that is, the charge value corresponding to the feedthrough voltage generated in the first switch 24. Is set to a value that retains the charge In the first switch 24, the feedthrough voltage is generated on the source side and the drain side of the first switch, respectively, and the magnitude thereof has a value corresponding to approximately 1/2 of the gate capacitance. Therefore, in the present embodiment, the capacitance value of the second capacitance Cx is set to の of the gate capacitance of the first switch 24. Note that the gate capacitance includes the capacitance between the gate and the source, the capacitance between the gate and the drain, and the capacitance between the gate and another portion of the first switch. The ON / OFF potential difference of the control signal Sc supplied to the second capacitor Cx is set to be the same as the ON / OFF potential difference of the control signal Sa supplied to the first switch 24.
[0037]
As described above, in the organic EL display device according to this embodiment, the first switch 24 is turned off by providing the second capacitor Cx connected between the gate of the drive transistor 22 and the third control signal line Sgc. It is possible to absorb fluctuations in the gate potential of the drive transistor that occurs at the time of switching, and compensate the gate potential to a desired potential according to the video signal. As a result, it is possible to reduce the variation and variation in the gate control voltage of the drive transistor due to the feedthrough voltage while suppressing the variation in brightness among a plurality of display pixels while reliably performing the writing operation of the video signal. Become. In addition, it is not necessary to supply an excessive amount of current from the drive circuit for the purpose of compensating the fluctuation of the gate control voltage, and to obtain a sufficient white luminance without increasing the drive voltage, increasing the size, increasing the manufacturing cost, and the like. Can be. From the above, an active matrix organic EL display device with reduced display unevenness and improved display quality can be obtained.
[0038]
Further, according to the above-described embodiment, the second capacitor Cx is disposed near the first switch 24, and uses polysilicon having the same polarity as the semiconductor layer of the thin film transistor forming the first switch 24 as the semiconductor layer. Therefore, it is easy to form, and it is possible to reduce the characteristic difference from the characteristic of the first switch 24. Since the second capacitor Cx uses a gate insulating film made of an oxide film as a dielectric layer, the second capacitor Cx can have a relatively large capacity relatively easily.
[0039]
As described in the above embodiment, it is desirable that the second capacitor Cx is formed so as to completely absorb the gate potential fluctuation generated when the first switch 24 is turned off, but is not necessarily limited to this. If the second capacitor Cx is formed to have a value that absorbs at least a part of the gate potential variation, the effect of reducing the variation of the gate control voltage can be obtained. Further, the number of the transistors connected between the gate and the drain of the drive transistor 22 and constituting the first switch 24 is not limited to one, and a plurality of transistors may be connected in series. In this case, the capacitance value of the second capacitor Cx is set according to the number of transistors.
[0040]
The second capacitor Cx is not limited to the above-described structure, and may be configured using a thin film transistor having substantially the same structure as the thin film transistor forming the first switch, the driving transistor, and the like.
That is, according to the organic EL display device according to the second embodiment of the present invention, as shown in FIGS. 5 and 6, the drive transistor 22, the first and second switches, and the pixel switch 20 are provided on the semiconductor layer. It is composed of a P-channel thin film transistor having a top gate structure using polysilicon. The detailed configuration of these thin film transistors is the same as that of the above-described first embodiment, and the same portions are denoted by the same reference numerals and description thereof will be omitted.
[0041]
On the other hand, the second capacitor Cx also has substantially the same structure as the thin film transistor. That is, the second capacitor Cx includes a semiconductor layer 70 formed on the light-transmitting insulating substrate 8 and made of polysilicon, and the semiconductor layer includes a source region 70a, a drain region 70b, and a channel located between the source and drain regions. It has a region 70c. The semiconductor layer 70 has the same polarity as the semiconductor layer 50 of the drive transistor 22, that is, is formed of a P-channel semiconductor layer. A gate insulating film 52 is formed on the semiconductor layer 70, and a gate electrode G is provided on the gate insulating film and faces the channel region 70c in a self-aligned relationship. An interlayer insulating film 54 is formed on the gate electrode G, and a source electrode (source) S and a drain electrode (drain) D are provided on the interlayer insulating film. The source electrode S and the drain electrode D are connected to the source region 70a and the drain region 70b of the semiconductor layer 70 via contacts formed through the interlayer insulating film 54 and the gate insulating film 52, respectively.
[0042]
The second capacitor Cx forms a MOS capacitor by stacking and arranging a gate electrode G made of a metal film, a gate insulating film 52 made of an oxide film, and a semiconductor layer 70. Here, in the second capacitor Cx, the source electrode S and the drain electrode D conduct with each other, and are both connected to the gate G of the drive transistor 22. As a result, the source region 70a and the drain region 70b of the semiconductor layer 70 are connected to the gate electrode G of the drive transistor 22 via the source electrode D and the drain electrode D. Further, the gate electrode G of the second capacitor Cx is connected to the third control signal line Sgc. The second capacitor Cx having such a configuration is turned on only when a predetermined level of potential is applied to the gate electrode G, and functions as a capacitor for retaining charges. It is desirable that the second capacitor Cx be formed with substantially the same configuration and the same layout as the first switch 24. In this case, it is possible to absorb variations more.
[0043]
In the second embodiment shown in FIGS. 5 and 6, the configuration other than the second capacitor Cx is the same as that of the above-described embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof will be omitted. Description is omitted. Further, in the second embodiment configured as described above, the same operation and effect as those in the first embodiment can be obtained.
[0044]
In the above-described embodiment, the control signal Sc for turning on and off the second capacitor Cx has a phase opposite to that of the control signal Sa for driving the pixel transistor 20 and the first switch 24. In this case, the control signal Sc can be easily generated, and the configuration of the control signal output circuit 14 can be simplified. However, the present invention is not limited to this. As shown in FIG. 7, after the first switch 24 is switched to the off state, the control signal Sc changes the second capacitance Cx from the off state to the on state before the light emission period starts. You may set so that it may switch.
[0045]
Further, the pixel circuit of the organic EL display device is not limited to the current signal type, and may be configured as a voltage signal type pixel circuit. FIG. 8 shows a display pixel PX of the organic EL display device according to the third embodiment of the present invention. Each display pixel PX includes an organic EL element 16 that is a self-luminous element, and a pixel circuit 18 that supplies a drive current to the organic EL element. The pixel circuit 18 is a voltage signal type pixel circuit that controls light emission of the organic EL element 16 according to a video signal composed of a voltage signal, and includes a pixel switch 20, a driving transistor 22, a first switch 24, a second switch 26, and a It has one capacitance Cs1, Cs2 and a second capacitance Cx. The pixel switch 20, the drive transistor 22, the first switch 24, and the second switch 26 are configured by thin-film transistors of the same conductivity type, for example, a P-channel type.
[0046]
The source of the drive transistor 22 is connected to a high-potential second voltage power supply line Vdd. A first capacitor Cs1 functioning as a storage capacitor is connected between the gate and the source of the driving transistor 22, and a first switch 24 is connected between the gate and the drain. The gate of the driving transistor 22 is connected to the drain of the pixel switch 20 via the first capacitor Cs2 functioning as a storage capacitor, and the source of the pixel switch is connected to the signal line X.
[0047]
The drain of the driving transistor 22 is connected to the source of the second switch 26, and the drain of the second switch is connected to the anode of the organic EL element 16. The cathode of the organic EL element 16 is connected to a low-potential first voltage power supply line Vss. The second capacitor Cx is formed of a MOS capacitor as in the first embodiment, and is connected between the gate of the drive transistor 22 and the third control signal line Sgc.
[0048]
To each pixel circuit 18, a video signal Data composed of a voltage signal output from a signal line driving circuit (not shown) is input via a signal line X. Further, the pixel switch 20, the first switch 24, and the second switch 26 are connected to a first control signal line Sga, a second control signal line Sga, and a second control signal Sd, respectively, by a control signal Sa, a control signal Sb, and a control signal Sd generated by a control signal output circuit (not shown). On / off control is performed via the control signal line Sgb fourth control signal line Sgd.
[0049]
In the third embodiment, the other configuration is the same as that of the above-described first embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof will be omitted. Also in the third embodiment, by providing the second capacitor Cx between the gate of the drive transistor 22 and the third control signal line Sgc, the gate potential fluctuation of the drive transistor that occurs when the first switch 24 is turned off is compensated. be able to. This makes it possible to reduce fluctuations and variations in the gate control voltage of the drive transistor due to the feed-through voltage and to suppress variations in brightness among a plurality of display pixels, while reliably performing the threshold correction operation of the drive transistor. It becomes. Accordingly, an active matrix organic EL display device with reduced display unevenness and improved display quality can be obtained.
[0050]
In addition, the present invention is not limited to the above-described embodiments as they are, and may be embodied by modifying constituent elements in an implementation stage without departing from the scope of the invention. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Further, components of different embodiments may be appropriately combined.
[0051]
In the above-described embodiment, the case where all the thin film transistors forming the pixel circuit are formed of the same conductivity type, here, the P channel type has been described. However, the present invention is not limited to this, and all of the thin film transistors may be formed of N channel type thin film transistors. Is also possible. Further, the pixel circuit can be formed of a mixture of thin film transistors of different conductivity types, for example, the pixel switch and the first switch are each composed of an N-channel thin film transistor, and the driving transistor and the second switch are each composed of a P-channel thin film transistor. It is.
[0052]
Further, the semiconductor layer of the thin film transistor is not limited to polysilicon, but can be made of amorphous silicon. The self-luminous element forming the display pixel is not limited to the organic EL element, but various display elements capable of self-luminous can be applied.
[0053]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide an active matrix display device in which display unevenness is reduced and display quality is improved.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an organic EL display device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an equivalent circuit of a display pixel in the organic EL display device.
FIG. 3 is a sectional view showing a part of the organic EL display device.
FIG. 4 is a timing chart for explaining the operation of the display pixel shown in FIG. 2;
FIG. 5 is a diagram showing an equivalent circuit of a display pixel in an organic EL display device according to a second embodiment of the present invention.
FIG. 6 is a sectional view showing a part of the organic EL display device according to the second embodiment.
FIG. 7 is a timing chart illustrating the operation of a display pixel according to a modification.
FIG. 8 is a view showing an equivalent circuit of a display pixel in an organic EL display device according to a third embodiment of the present invention.
[Explanation of symbols]
12: controller, 14: control signal output circuit,
15: signal line drive circuit, 16: organic EL element, 18: pixel circuit,
20: pixel switch, 22: drive transistor,
24 ... first switch, 26 ... second switch,
PX: display pixel, Vdd: first voltage power line, Vss: second voltage power line,
Sga: first control signal line, Sgb: second control signal line,
Sgc: third control signal line, X: signal line,
Cs, Cs1, Cs2: first capacity; Cx: second capacity.
