JP2006269725A - Ceramic device and its manufacturing method - Google Patents
Ceramic device and its manufacturing method Download PDFInfo
- Publication number
- JP2006269725A JP2006269725A JP2005085476A JP2005085476A JP2006269725A JP 2006269725 A JP2006269725 A JP 2006269725A JP 2005085476 A JP2005085476 A JP 2005085476A JP 2005085476 A JP2005085476 A JP 2005085476A JP 2006269725 A JP2006269725 A JP 2006269725A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- dividing
- ceramic
- groove
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、主に高周波用途で使用されるセラミックデバイスおよびその製造方法に関するものである。 The present invention relates to a ceramic device mainly used for high frequency applications and a method for manufacturing the same.
近年、セラミック基板を用いた電子部品の形態として、セラミック基板の内層部分に高周波フィルタなどの所定の電子回路を形成する内部電極を適宜配置したセラミックデバイスが知られている。 In recent years, a ceramic device in which an internal electrode for forming a predetermined electronic circuit such as a high-frequency filter is appropriately disposed on an inner layer portion of a ceramic substrate is known as a form of an electronic component using a ceramic substrate.
また、このようなセラミックデバイスは、大判のセラミックグリーンシートに内部電極を印刷したものを適宜積層し大判のセラミック基板を形成し、この大判のセラミック基板を小片分割することで多数個のセラミックデバイスを一括生産する手法が用いられている。 In addition, such a ceramic device is formed by appropriately stacking large ceramic green sheets with internal electrodes printed thereon to form a large ceramic substrate, and dividing the large ceramic substrate into small pieces to divide a large number of ceramic devices. A batch production method is used.
そして、この大判のセラミック基板を小片分割するにあたっては、従来、大判のセラミック基板の分割ラインに予め分割溝を形成しておき、この分割溝に応力を加えることで分割していた。 In dividing the large-sized ceramic substrate into small pieces, conventionally, dividing grooves are formed in advance on the dividing line of the large-sized ceramic substrate, and the dividing grooves are applied with stress.
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら、このような小片分割方法においては、分割時の大判のセラミック基板に大きな応力が加わることになり、この応力により大判のセラミック基板内に設けられた所定の回路を形成する内部電極に影響を及ぼし、これにより小片化されたセラミックデバイスの電気特性を劣化させてしまうという問題を有していた。 However, in such a small piece dividing method, a large stress is applied to the large-sized ceramic substrate at the time of dividing, and this stress affects the internal electrodes forming a predetermined circuit provided in the large-sized ceramic substrate. Thus, there has been a problem that the electrical characteristics of the ceramic device fragmented are deteriorated.
そこで、本発明はこのような問題を解決し、セラミックデバイスの製造過程における特性劣化を抑制することを目的とする。 Therefore, the present invention aims to solve such problems and suppress characteristic deterioration in the manufacturing process of ceramic devices.
この目的を達成するために本発明は、特に内層部分において所定の電子回路を形成する内部電極を有する大判のセラミック基板を小片分割するにあたり、大判のセラミック基板の上面側に設けられた上部分割溝と、大判のセラミック基板の下面側に設けられ上部分割溝と対峙する下部分割溝とを設け、下部分割溝の開口幅および深さを上部分割溝のものより大きく設定し、分割応力を大判のセラミック基板が下面側に向けて突出するように撓ませる方向に加えることにしたのである。 In order to achieve this object, the present invention provides an upper dividing groove provided on the upper surface side of a large-sized ceramic substrate, particularly when dividing a large-sized ceramic substrate having internal electrodes that form a predetermined electronic circuit in the inner layer portion. And a lower dividing groove provided on the lower surface side of the large-sized ceramic substrate and facing the upper dividing groove, the opening width and depth of the lower dividing groove are set larger than those of the upper dividing groove, and the dividing stress is The ceramic substrate was added in a direction to bend so that it protrudes toward the lower surface.
このようにしてセラミックデバイスを製造することで、小片分割時に大判のセラミック基板に加わる応力を抑制でき、結果として小片化されたセラミックデバイスにおける製造過程での電気特性の劣化を抑制することが出来るのである。 By manufacturing a ceramic device in this way, stress applied to a large-sized ceramic substrate at the time of dividing a small piece can be suppressed, and as a result, deterioration of electrical characteristics in the manufacturing process of the small-sized ceramic device can be suppressed. is there.
以下、本発明の一実施形態について図面を用いて説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明のセラミックデバイス1を模式的に示した断面図である。 FIG. 1 is a cross-sectional view schematically showing a ceramic device 1 of the present invention.
このセラミックデバイス1はセラミック基板2の内層部分に内部電極3を適宜配置し、高周波フィルタなどの所定の電子回路を形成したものである。また、セラミック基板2の内部にて形成しにくい回路素子例えば半導体素子、SAWデバイス素子、抵抗素子などは適宜セラミック基板2の上面にディスクリート部品4として搭載されている。
In the ceramic device 1, an
なお、このセラミックデバイス1の下面つまりセラミックデバイス1を回路基板5に実装する実装面には、内部電極3と電気的に接続された端子電極6が設けられた構造となっている。
Note that a
そして、このようなセラミックデバイス1を形成するにあたっては、図2に示されるよう先ず未焼結状態にある大判のグリーンシート7上に多数個と利用の内部電極3を形成したものを準備し、この内部電極3が印刷された大判グリーンシート7を積層して大判のセラミック基板8を形成し、この大判のセラミック基板8の表面に小片分割用の分割溝9,10を形成し、この大判のセラミック基板8を焼成した後に必要に応じてディスクリート部品4を実装し、その後先に述べた分割溝9,10に沿って応力を加えることで個々のセラミックデバイス1に小片分割するのである。
And in forming such a ceramic device 1, as shown in FIG. 2, first prepared a large number of green electrodes 7 in an unsintered state and a plurality of
ここで、このセラミックデバイス1の製造方法においては、小片分割用の分割溝9,10は断面が略V字状であり、大判のセラミック基板8の上下両側に対峙するように設けられ、かつセラミックデバイス1の実装面となる下面側に設けられた下部分割溝10の開口幅および深さを、必要に応じてディスクリート部品4が搭載される上面側に設けられた上部分割溝9のものより大きく設定している。
Here, in the method for manufacturing the ceramic device 1, the
そして、この対峙する上部分割溝9および下部分割溝10を用いて大判のセラミック基板8を小片分割する際に加える分割応力を矢印11で示すよう大判のセラミック基板8が下方に向けて撓む方向で加えて小片分割することにより、下部分割溝10の開口端から頂部に至る辺の長さが大きくなり、これに伴いこの頂部に加わるモーメントが大きくなるため、より小さな分割応力で大判のセラミック基板8を分割できるようになるとともに、隣り合うセラミックデバイス1の連結幅が小さくなることで分割に要する応力を小さなものとでき、この小片分割によりセラミックデバイス1の電気特性の劣化を抑制できるのである。
The direction in which the large ceramic substrate 8 bends downward as indicated by the arrow 11 indicates the dividing stress applied when the large ceramic substrate 8 is divided into small pieces using the opposed upper divided groove 9 and lower divided
また、このように大判のセラミック基板8の上下面に上部分割溝9、下部分割溝10を設けたことにより、これにより製造されたセラミックデバイス1においては図1に示されるように、その側面と上面との上部稜線部分には上部切り欠き部12が、また側面と下面との下部稜線部分には下部切り欠き部13が形成されることとなり、この上部切り欠き部12と下部切り欠き部13がセラミックデバイス1に対して面取りを施したものと実質的に同じものとなるからセラミックデバイス1の強度を向上させたことになる。
Further, by providing the upper divided grooves 9 and the lower divided
さらに、図2に示される下部分割溝10の開口幅および深さを上部分割溝9より大きく設定したことにより、図1における下部切り欠き部13が上部切り欠き部12より大きなものとなり、この下部切り欠き部13が設けられたセラミックデバイス1の下面が回路基板5に実装する実装面となるため、落下衝撃などによる回路基板5の撓みによるセラミックデバイス1の角部分の破損などを抑制したものとなっている。
Further, by setting the opening width and depth of the lower dividing
また、上部分割溝9を小さく設定したことにより、セラミック基板2の上面、つまりディスクリート部品4を搭載する面積を有効に確保でき、ディスクリート部品4の実装性も高められた構造となっている。
In addition, since the upper dividing groove 9 is set to be small, the upper surface of the
なお、上述した一実施形態においては図2に示される上部分割溝9および下部分割溝10の断面形状を略V字状であるとして説明したが、本発明はこの断面形状にとらわれるものでなく、特に図示はしていないがV字状の斜辺を階段状とした形状や、U字状といった小片分割が可能な形状であれば良く、また、このように上部分割溝9や下部分割溝10の形状を変えることに伴って図1に示すセラミックデバイス1の上部切り欠き部12や下部切り欠き部13の形状も変わることとなるが、下部切り欠き部13が上部切り欠き部12より大きく設定されていることには変わりなく先に述べたものと同様の作用効果を奏するものである。
In the above-described embodiment, the cross-sectional shapes of the upper dividing groove 9 and the lower dividing
以上のように、本発明のセラミックデバイスにおいては、製造過程における電気特性の劣化を抑制できるという効果を有し、特に携帯電話のように小型化が進められる移動体通信用のセラミックデバイスとして有効である。 As described above, the ceramic device of the present invention has an effect of suppressing the deterioration of electrical characteristics in the manufacturing process, and is particularly effective as a ceramic device for mobile communication that is being reduced in size like a mobile phone. is there.
1 セラミックデバイス
2 セラミック基板
3 内部電極
8 大判のセラミック基板
9 上部分割溝
10 下部分割溝
12 上部切り欠き部
13 下部切り欠き部
DESCRIPTION OF SYMBOLS 1
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085476A JP2006269725A (en) | 2005-03-24 | 2005-03-24 | Ceramic device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085476A JP2006269725A (en) | 2005-03-24 | 2005-03-24 | Ceramic device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269725A true JP2006269725A (en) | 2006-10-05 |
Family
ID=37205370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085476A Pending JP2006269725A (en) | 2005-03-24 | 2005-03-24 | Ceramic device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269725A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022025834A (en) * | 2020-07-30 | 2022-02-10 | 日本特殊陶業株式会社 | Semiconductor package and semiconductor package manufacturing method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359660U (en) * | 1989-10-12 | 1991-06-12 | ||
JPH06310821A (en) * | 1993-04-27 | 1994-11-04 | Nikko Electron Kk | Ceramic package assembly, dividing and fabrication of ceramic package |
JP2003249755A (en) * | 2002-02-22 | 2003-09-05 | Kyocera Corp | Method for producing ceramic multilayer printed wiring board and ceramic multilayer printed wiring board |
-
2005
- 2005-03-24 JP JP2005085476A patent/JP2006269725A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359660U (en) * | 1989-10-12 | 1991-06-12 | ||
JPH06310821A (en) * | 1993-04-27 | 1994-11-04 | Nikko Electron Kk | Ceramic package assembly, dividing and fabrication of ceramic package |
JP2003249755A (en) * | 2002-02-22 | 2003-09-05 | Kyocera Corp | Method for producing ceramic multilayer printed wiring board and ceramic multilayer printed wiring board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022025834A (en) * | 2020-07-30 | 2022-02-10 | 日本特殊陶業株式会社 | Semiconductor package and semiconductor package manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
JP6167294B2 (en) | Coil parts | |
EP2519085B1 (en) | Multi-piece wiring substrate, wiring substrate, and electronic device | |
JP6181452B2 (en) | Chip-type electronic components | |
JP5052398B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2005136131A (en) | Laminated capacitor | |
JP2006269725A (en) | Ceramic device and its manufacturing method | |
KR101538594B1 (en) | Ceramic electronic component and mounting structure of ceramic electronic component | |
JP5574804B2 (en) | Multiple wiring board | |
JP5697467B2 (en) | Multiple wiring board | |
JP2015015500A (en) | Ceramic electronic component and mounting structure thereof | |
JP4803406B2 (en) | Electronic component, manufacturing method thereof, and electronic component assembly | |
KR102079926B1 (en) | Gap supporter of printed circuit board of which the soldering part is improved and method for fabricating the same | |
JP2007243088A (en) | Multilayer ceramic substrate and its manufacturing method | |
JP2006173368A (en) | Ceramic substrate | |
JP4867325B2 (en) | Manufacturing method of chip-type network electronic component | |
JP2009054742A (en) | Method of manufacturing ceramic substrate | |
WO2022163040A1 (en) | Ceramic board and method for making same | |
JP2006135141A (en) | Method for manufacturing laminated electronic component | |
KR102187695B1 (en) | Printed circuit substrate | |
JP5460002B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP4507836B2 (en) | Multilayer electronic components | |
JP2005340541A (en) | Multiple patterning ceramic substrate | |
JP4760253B2 (en) | Manufacturing method of ceramic electronic component and fired ceramic mother substrate | |
JP2006140254A (en) | Manufacturing method and electrode forming method of surface mounting electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080312 |
|
RD01 | Notification of change of attorney |
Effective date: 20091126 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100706 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |